KR100970248B1

KR100970248B1 - 액정표시장치

Info

Publication number: KR100970248B1
Application number: KR1020030042373A
Authority: KR
Inventors: 권은미; 백승수; 탁영미
Original assignee: 삼성전자주식회사
Priority date: 2003-06-27
Filing date: 2003-06-27
Publication date: 2010-07-16
Also published as: KR20050003493A

Abstract

액정표시장치에서, 액정표시패널은 구동신호가 인가되는 다수의 신호선이 구비된 다수의 영역으로 이루어져, 구동신호에 응답하여 영상을 표시한다. 다수의 구동칩은 다수의 영역에 일대일로 대응하고 구동신호를 출력하는 다수의 단자를 갖다. 다수의 연결선은 다수의 영역과 다수의 구동칩과의 사이에 구비되어 단자들과 신호선들을 전기적으로 연결하고, 특정 지점에서 소정의 각도로 절곡된다. 이때, 적어도 서로 인접하는 영역과의 경계부에 구비된 연결선들은 서로 동일한 길이를 갖는다. 따라서, 액정표시장치의 표시특성을 향상시킬 수 있다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY APPARATUS}

도 1은 본 발명의 일 실시예에 따른 액정표시장치를 나타낸 도면이다.

도 2a는 도 1의 A 부분의 확대도이다.

도 2b는 도 2a에 도시된 제3 및 제4 게이트 구동칩의 배면을 나타낸 도면이다.

도 3은 본 발명의 다른 실시예에 따른 액정표시장치를 나타낸 도면이다.

도 4는 도 3의 B 부분의 확대도이다.

<도면의 주요 부분에 대한 부호의 설명>

100 : 하부기판

200 : 상부기판

111 ~ 114 : 제1 내지 제4 게이트 구동칩

121 ~ 123 : 제1 내지 제3 데이터 구동칩

CL1 ~ CL7 : 제1 내지 제7 연결 라인군

GL1 ~ GL4 : 제1 내지 제4 게이트 라인군

DL1 ~ DL3: 제1 내지 제3 데이터 라인군

300 : 액정표시장치

본 발명은 액정표시장치에 관한 것으로, 더욱 상세하게는 표시특성을 향상시킬 수 있는 액정표시장치에 관한 것이다.

액정표시장치는 하부기판, 하부기판과 마주하는 상부기판 및 하부기판과 상부기판과의 사이에 개재된 액정층으로 이루어진 액정표시패널을 구비한다. 하부기판의 표시영역에는 게이트 라인 및 게이트 라인과 직교하는 데이터 라인이 구비된다.

게이트 라인의 단부에는 게이트 전압을 발생하는 게이트 구동회로가 연결되고, 데이터 라인의 단부에는 데이터 전압을 발생하는 데이터 구동회로가 연결된다. 게이트 구동회로 및 데이터 구동회로는 칩 형태로 형성되어 하부기판의 주변영역 상에 실장된다.

하나의 게이트 구동칩으로부터 인출되는 출력단자의 개수는 액정표시패널에 형성되는 게이트 라인의 개수보다 적다. 따라서, 액정표시패널에 형성된 게이트 라인들을 구동하기 위해서는 다수의 게이트 구동칩이 필요하다. 게이트 구동칩의 출력단자와 게이트 라인과의 사이에는 연결라인이 구비되어 이들을 전기적으로 연결시킨다.

일반적으로, 액정표시패널에 형성되는 게이트 라인의 수는 게이트 구동칩의 개수의 정수배이다. 이때, 상기 게이트 구동칩은 대응하는 게이트 라인들이 형성된 영역의 중앙에 대응하도록 배치된다.

그러나, 해상도가 다양해지면서 게이트 라인의 개수가 게이트 구동칩의 개수의 정수배이지 않는 경우가 발생한다. 즉, 다수의 게이트 구동칩의 출력단자의 개수가 게이트 라인의 개수보다 큰 경우, 마지막 게이트 구동칩의 출력단자 중 일부만이 게이트 라인과 전기적으로 연결된다. 이렇게 되면, 마지막 게이트 구동칩의 출력단자와 대응하는 게이트 라인과의 사이에 구비되는 연결라인의 길이는 다른 게이트 구동칩의 출력단자와 대응하는 게이트 라인과의 사이에 구비되는 연결라인의 길이와 현저하게 달라진다.

상술한 바와 같이, 연결라인들의 길이가 서로 달라지면 그에 대응하여 라인저항값도 달라진다. 이러한 라인 저항값의 차이로 인해서 액정표시장치의 표시 특성이 저하되게 된다.

따라서, 본 발명의 목적은 표시 특성을 향상시키기 위한 액정표시장치를 제공하는 것이다.

본 발명의 일 특징에 따른 액정표시장치는 액정표시패널, 다수의 구동칩 및 다수의 연결선을 포함한다.

상기 액정표시패널은 구동신호가 인가되는 다수의 신호선이 각각 구비된 다수의 영역으로 이루어지고, 상기 구동신호에 응답하여 영상을 표시하고, 상기 다수의 구동칩은 상기 다수의 영역에 일대일로 대응하고, 상기 구동신호를 대응하는 영역으로 출력하는 다수의 단자를 각각 갖는다.

상기 다수의 연결선은 상기 다수의 영역과 상기 다수의 구동칩과의 사이에 구비되어 상기 단자들과 상기 신호선들을 전기적으로 연결하고, 특정 지점에서 소정의 각도로 절곡된다. 이때, 적어도 서로 인접하는 영역과의 경계부에 구비된 연결선들은 서로 동일한 길이를 갖는다.

이러한 액정표시장치에 따르면, 상기 각 영역의 폭이 다르더라도 적어도 서로 인접하는 영역과의 경계부에 구비된 연결선들의 길이를 동일하게 유지시킬 수 있음으로써, 상기 각 영역에서 라인 저항이 크게 달라지는 것을 방지할 수 있다. 그 결과로 액정표시장치의 표시 특성을 향상시킬 수 있다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.

도 1은 본 발명의 일 실시예에 따른 액정표시장치를 나타낸 도면이다. 도 2a는 도 1의 A 부분의 확대도이고, 도 2b는 도 2a에 도시된 제3 및 제4 게이트 구동칩의 배면을 나타낸 도면이다.

도 1을 참조하면, 본 발명의 일 실시예에 따른 액정표시장치(300)는 하부기판(100), 상기 하부기판(100)과 마주하는 상부기판(200), 및 상기 하부기판(100)과 상부기판(200)과의 사이에 개재된 액정층(미도시)으로 이루어진 액정표시패널을 포함한다.

상기 상부기판(200)은 상기 하부기판(100)보다 작은 사이즈를 가진다. 상기 상부기판(200)과 상기 하부기판(100)이 마주하는 영역은 영상을 표시하는 표시영역(DA)이다. 상기 하부기판(100) 만이 존재하는 영역은 제1 내지 제4 게이트 구동칩(111, 112, 113, 114)이 실장되는 제1 주변영역(SA1) 및 제1 내지 제3 데이터 구동칩(121, 122, 123)이 실장되는 제2 주변영역(SA2)으로 이루어진다.

상기 표시영역(DA)은 제1 내지 제4 영역(A1, A2, A3, A4)으로 이루어지고, 상기 제1 내지 제4 영역(A1, A2, A3, A4)에는 제1 내지 제4 게이트 라인군(GL1 ~ GL4)이 각각 형성된다. 여기서, 상기 제1 내지 제3 영역(A1 ~ A3)은 제1 폭(w1)을 갖고, 상기 제4 영역(A4)은 상기 제1 폭(w1)보다 작은 제2 폭(w2)을 갖는다. 따라서, 상기 제1 내지 제3 게이트 라인군(GL1 ~ GL3) 각각은 제1 방향(D1)으로 연장된 9개의 게이트 라인을 포함하고, 상기 제4 게이트 라인군(GL4)은 6개의 게이트 라인을 포함한다.

한편, 상기 표시영역(DA)에 대응하여 상기 하부기판(100)에는 상기 제1 방향(D1)과 직교하는 제2 방향(D2)으로 연장된 다수의 데이터 라인(DL1 ~ DL3)이 더 형성된다.

상기 제1 주변영역(SA1)에는 상기 제1 내지 제4 영역(A1 ~ A4)에 일대일로 대응하는 상기 제1 내지 제4 게이트 구동칩(111 ~ 114) 및 상기 제1 내지 제4 게이트 구동칩(111 ~ 114)을 상기 제1 내지 제4 게이트 라인군(GL1 ~ GL4)과 각각 연결시키기 위한 제1 내지 제4 연결 라인군(CL1, CL2, CL3, CL4)이 구비된다. 여기서, 상기 제1 내지 제4 게이트 구동칩(111 ~ 114)은 대응하는 상기 제1 내지 제4 영역(A1 ~ A4)의 중앙에 배치된다. 또한, 상기 제1 내지 제4 게이트 구동칩(111 ~ 114)은 상기 표시영역(DA)으로부터 서로 동일한 직선 거리로 이격된다.

상기 제1 내지 제3 연결 라인군(CL1 ~ CL3) 각각은 9개의 연결 라인을 포함 하고, 상기 제4 연결 라인군(CL4)은 6개의 연결 라인을 포함한다. 단, 상기 제1 내지 제3 연결 라인군(CL1 ~ CL3)은 서로 동일한 구조를 가지기 때문에, 여기서는 상기 제1 연결 라인군(CL1)을 설명함으로써, 상기 제2 및 제3 연결 라인군(CL2, CL3)에 대한 설명을 생략한다.

상기 제1 연결 라인군(CL1)에 속하는 연결라인들(CL1-1 ~ CL1-9)은 상기 제1 게이트 라인군(GL1)에 속하는 게이트 라인들(GL1-1 ~ GL1-9)과 일대일로 대응한다. 이때, 상기 제1 게이트 구동칩(111)의 출력단자들(미도시)의 이격 거리가 상기 제1 게이트 라인군(GL1)에 속하는 게이트 라인들(GL1-1 ~ GL1-9)의 이격 거리보다 작다.

따라서, 상기 제1 연결 라인군(CL1)에 속하는 연결라인들(CL1-1 ~ CL1-9) 각각의 길이는 서로 다르다. 즉, 상기 첫 번째 연결라인(CL1-1)으로부터 다섯 번째 연결라인(CL1-5)으로 진행할수록 전체적인 길이가 감소하고, 다섯 번째 연결라인(CL1-5)으로부터 마지막 연결라인(CL1-9)으로 진행할수록 전체적인 길이가 증가한다.

도 1 내지 도 2b에서는, 각 연결라인들이 소정 지점에서 절곡되는 구조를 제시한다. 즉, 각 연결라인들은 상기 게이트 라인들과 평행한 방향으로 진행하다가 소정 지점에서 절곡된 후 연장되어 대응하는 게이트 라인과 연결된다. 각 연결라인들(CL1-1 ~ CL1-9)이 절곡되는 각도는 첫 번째 연결라인(CL1-1)부터 네 번째 연결라인(CL1-4)까지는 일정한 양으로 증가하고, 여섯 번째 연결라인(CL1-6)부터 마지막 연결라인(CL1-9)까지는 일정한 양으로 감소한다. 한편, 상기 다섯 번째 연결라 인(CL1-5)은 절곡되지 않고 대응하는 다섯 번째 게이트 라인(GL1-5)과 평행하게 연장된다.

도면에 도시하지는 않았지만, 상기 제1 내지 제3 연결 라인군(CL1 ~ CL3)에 속하는 각 연결라인들(CL1-1 ~ CL3-9)은 절곡되지 않을 수 있다.

여기서, 각 연결 라인군(CL1 ~ CL4)의 마지막 연결라인(CL1-9, CL2-9, CL3-9)의 전체적인 길이와 인접하는 연결 라인군의 첫 번째 연결라인(CL2-1, CL3-1, CL4-1)의 전체적인 길이는 서로 동일하다. 특히, 상기 제4 연결 라인군(CL4)의 첫 번째 연결라인(CL4-1)의 전체적인 길이(c + d)는 상기 제3 연결 라인군(CL3)의 마지막 연결라인(CL3-9)의 전체적인 길이(a + b)와 동일하다. 상기 마지막 연결라인(CL3-9)과 첫 번째 연결라인(CL4-1)은 각각 제1 및 제2 지점(P1, P2)에서 절곡된다.

여기서, 상기 마지막 연결라인(CL3-9)이 상기 제1 지점(P1)에서 절곡된 제1 각도(θ1)는 상기 첫 번째 연결라인(CL4-1)이 상기 제2 지점(P2)에서 절곡된 제2 각도(θ2)보다 크다.

도 2a 및 도 2b에 도시된 바와 같이, 상기 제3 게이트 구동칩(113)의 마지막 출력단자(OT3-9)와 상기 제3 게이트 라인군(GL3)의 마지막 게이트 라인(GL3-9)과의 이격 거리는 상기 제4 게이트 구동칩(114)의 첫 번째 출력단자(OT4-1)와 상기 제4 게이트 라인군(GL4)의 첫 번째 게이트 라인(GL4-1)과의 이격 거리보다 크다. 이 상태에서 상기 제4 연결 라인군(CL4)의 첫 번째 연결라인(CL4-1)은 상기 제3 연결 라인군(CL3)의 마지막 연결라인(CL3-9)보다 작은 각도로 절곡된다.

이로써, 상기 첫 번째 연결라인(CL4-1)의 전체적인 길이(c + d)와 마지막 연결라인(CL3-9)의 전체적인 길이(a + b)는 서로 동일하다. 여기서, 상기 마지막 연결라인(CL3-9)과 상기 첫 번째 연결라인(CL4-1)의 폭은 서로 동일하다.

여기서, 'R' 은 저항이고, 'ρ'는 비저항이며, 'L'은 길이이고, 'A'는 면적이다.

수학식 1과 같이, 저항(R)의 크기는 면적(A)에 반비례하고 길이(L)에 비례하는 관계가 있다.

따라서, 상기 제3 영역(A3)과 상기 제4 영역(A4)의 경계부에서 동일한 라인 저항을 가질 수 있다. 이로써, 각 영역(A1 ~ A4)별로 신호가 지연되는 시간을 균일하게 유지할 수 있고, 그로 인해서 상기 액정표시장치(300)의 표시 특성을 향상시킬 수 있다.

다시 도 1을 참조하면, 상기 제2 주변영역(SA2)에는 제1 내지 제3 데이터 구동칩(121 ~ 123)이 배치된다. 상기 제2 주변영역(SA2)에는 상기 제1 내지 제3 데이터 구동칩(121 ~ 123)과 상기 제1 내지 제3 데이터 라인군(DL1, DL2, DL3)을 전기적으로 연결하는 제5 내지 제7 연결 라인군(CL5, CL6, CL7)이 더 구비된다.

상기 제5 내지 제7 연결 라인군(CL5 ~ CL7) 각각은 9개의 연결 라인을 포함하고, 상기 제5 내지 제7 연결 라인군(CL5 ~ CL7)은 서로 동일한 구조를 가진다.

상기 제5 내지 제7 연결 라인군(CL5 ~ CL7)에 속하는 연결라인들(CL5-1 ~ CL7-9)은 상기 제1 내지 제3 데이터 라인군(DL1 ~ DL3)에 속하는 데이터 라인들(DL1-1 ~ DL3-9)과 일대일로 대응한다. 여기서, 각 연결 라인군(CL5 ~ CL7)의 상기 첫 번째 연결라인(CL5-1, CL6-1, CL7-1)으로부터 다섯 번째 연결라인(CL5-5, CL6-5, CL7-5)으로 진행할수록 전체적인 길이가 감소한다. 한편, 각 연결 라인군(CL5 ~ CL7)의 다섯 번째 연결라인(CL5-5, CL6-5, CL7-5)으로부터 마지막 연결라인(CL5-9, CL6-9, CL7-9)으로 진행할수록 전체적인 길이가 증가한다.

도 3은 본 발명의 다른 실시예에 따른 액정표시장치를 나타낸 도면이고, 도 4는 도 3의 B 부분의 확대도이다.

단, 도 3에서는 도 1에 도시된 구성 요소와 동일한 구성 요소에 대해서는 동일한 참조 부호를 병기하고 그에 대한 설명은 생략한다.

도 3을 참조하면, 본 발명의 다른 실시예에 따른 액정표시장치는 하부기판(100), 상기 하부기판(100)과 마주하는 상부기판(200), 및 상기 하부기판(100)과 상부기판(200)과의 사이에 개재된 액정층(미도시)으로 이루어진 액정표시패널을 포함한다.

표시영역(DA)은 제1 내지 제4 영역(A1 ~ A4)으로 이루어지고, 상기 제1 내지 제4 영역(A1 ~ A4)에는 제1 내지 제4 게이트 라인군(GL1 ~ GL4)이 각각 형성된다. 여기서, 상기 제1 내지 제3 영역(A1 ~ A3)은 제1 폭(w1)을 갖고, 상기 제4 영역(A4)은 상기 제1 폭(w1)보다 작은 제2 폭(w2)을 갖는다.

제1 주변영역(SA1)에는 상기 제1 내지 제4 영역(A1 ~ A4)에 대응하여 상기 제1 내지 제4 게이트 구동칩(111 ~ 114) 및 상기 제1 내지 제4 게이트 구동칩(111 ~ 114)을 상기 제1 내지 제4 게이트 라인군(GL1 ~ GL4)과 각각 연결시키기 위한 제1 내지 제4 연결 라인군(CL1 ~ CL4)이 구비된다.

상기 제1 내지 제3 연결 라인군(CL1 ~ Cl4)에 속하는 연결라인들(CL1-1 ~ CL3-9)은 상기 제1 내지 제3 게이트 라인군(GL1 ~ GL3)에 속하는 게이트 라인들(GL1-1 ~ GL3-9)과 일대일로 대응한다.

또한, 각 연결 라인군의 마지막 연결라인의 전체적인 길이와 인접하는 연결 라인군의 첫 번째 연결라인의 전체적인 길이는 서로 동일하다. 특히, 상기 제4 연결 라인군(CL4)의 첫 번째 연결라인(CL4-1)은 상기 제3 연결 라인군(CL3)의 마지막 연결라인(CL3-9)과 동일한 길이를 갖는다. 상기 마지막 연결라인(CL3-9)과 첫 번째 연결라인(CL4-1)은 각각 제1 및 제2 지점(P1, P2)에서 절곡된다. 여기서, 상기 첫 번째 연결라인(CL4-1)이 절곡된 제3 각도(θ3)는 상기 마지막 연결라인(Cl3-9)이 절곡된 제4 각도(θ4)보다 작다.

상기 제3 각도(θ3)는 도 2에 도시된 제1 각도(θ1)보다 크고, 상기 제4 각도(θ4)는 도 2에 도시된 제2 각도(θ2)보다 크다. 즉, 상기 제3 각도(θ3)가 상기 제1 각도(θ1)보다 커지는 것에 비례하여 상기 제4 각도(θ4)도 상기 제2 각도(θ2)보다 커지게 된다. 이로써, 상기 제3 연결 라인군(CL3)의 마지막 연결라인(CL3-9)의 전체적인 길이(e + f)는 상기 제4 연결 라인군(CL4)의 상기 첫 번째 연결라인(CL4-1)의 전체적인 길이(g + h)와 동일해진다.

한편, 상기 제3 각도(θ3)가 변경됨에 따라서 상기 제3 연결 라인군(CL3)의 나머지 연결라인들의 각도로 변경된다. 즉, 상기 제3 연결 라인군(CL3)의 나머지 연결라인들은 상기 마지막 연결라인(CL3-9)으로부터 첫 번째 연결라인(CL3-1)으로 갈수록 상기 제3 각도(θ3)보다 점점 증가된 각도로 절곡된다.

또한, 상기 제3 연결 라인군(CL3)과 상기 제2 연결 라인군(CL2)은 상기 제2 및 제3 영역(A2, A3)의 경계부를 기준으로 서로 대칭되고, 상기 제2 연결 라인군(CL2)과 상기 제1 연결 라인군(CL1)도 상기 제1 및 제2 영역(A1, A2)의 경계부를 기준으로 서로 대칭된다.

따라서, 상기 액정표시장치(300)는 상기 제1 내지 제4 영역(A1 ~ A4)의 경계부에서 동일한 라인 저항을 가질 수 있다. 이로써, 각 영역별로 신호가 지연되는 시간을 균일하게 유지할 수 있고, 그로 인해서 상기 액정표시장치(300)의 표시 특성을 향상시킬 수 있다.

도 1 내지 도 4에서는 게이트 구동칩과 게이트 라인들을 연결하는 연결라인들의 구조가 변경되는 것을 도시하였다. 그러나, 데이터 구동칩과 데이터 라인들을 연결하는 연결라인들의 구조도 상술한 바와 같이 변경될 수 있다.

이와 같은 액정표시장치에 따르면, 적어도 서로 인접하는 영역과의 경계부에 구비된 연결선들은 서로 동일한 길이를 갖는다.

따라서, 상기 각 영역의 폭이 다르더라도 상기 각 영역의 경계부에서의 라인 저항이 크게 달라지는 것을 방지할 수 있고, 그 결과로 액정표시장치의 표시 특성을 향상시킬 수 있다.

또한, 연결선은 특정 지점에서 한번만 절곡되되, 연결선의 길이는 절곡되는 각도에 의해서 조절된다. 따라서, 표시 영역의 각 영역들 사이의 라인 저항을 동일하게 조절하는 것이 용이해질 수 있다.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims

다수의 신호선의 개수가 구동칩의 개수의 정수배이지 않는 액정표시장치에서,

구동신호가 인가되는 상기 다수의 신호선이 각각 구비된 다수의 영역으로 이루어지고, 상기 구동신호에 응답하여 영상을 표시하는 액정표시패널;

상기 다수의 영역에 일대일로 대응하고, 상기 구동신호를 대응하는 영역으로 출력하는 다수의 단자를 각각 갖는 다수의 구동칩; 및

상기 다수의 영역과 상기 다수의 구동칩과의 사이에 구비되어 상기 단자들과 상기 신호선들을 전기적으로 연결하는 다수의 연결선을 포함하고,

상기 다수의 연결선은 특정 지점에서 절곡되고, 적어도 서로 인접하는 영역과의 경계부에 구비된 연결선들은 서로 동일한 길이 및 폭을 갖되, 서로 다른 절곡된 각도를 갖는 것을 특징으로 하는 액정표시장치.
제1항에 있어서, 상기 다수의 연결선 각각은 하나의 절곡점을 갖는 것을 특징으로 하는 액정표시장치.
제1항에 있어서, 상기 다수의 영역 중 제1 영역의 마지막 신호선과 대응하는 제1 단자와의 제1 거리가 상기 제1 영역에 인접한 제2 영역의 첫 번째 신호선과 대응하는 제2 단자와의 제2 거리보다 큰 경우,

상기 마지막 신호선과 상기 제1 단자를 연결하는 제1 연결선이 절곡된 각도는 상기 첫 번째 신호선과 상기 제2 단자를 연결하는 제2 연결선이 절곡된 각도보 다 작은 것을 특징으로 하는 액정표시장치.
제1항에 있어서, 상기 구동칩은 상기 액정표시패널 상에 구비되는 것을 특징으로 하는 액정표시장치.
제1항에 있어서, 상기 다수의 연결선의 폭은 일정한 것을 특징으로 하는 액정표시장치.