KR100966974B1 - Method and apparatus for measuring deformation of laminated body - Google Patents

Method and apparatus for measuring deformation of laminated body Download PDF

Info

Publication number
KR100966974B1
KR100966974B1 KR1020080052030A KR20080052030A KR100966974B1 KR 100966974 B1 KR100966974 B1 KR 100966974B1 KR 1020080052030 A KR1020080052030 A KR 1020080052030A KR 20080052030 A KR20080052030 A KR 20080052030A KR 100966974 B1 KR100966974 B1 KR 100966974B1
Authority
KR
South Korea
Prior art keywords
deformation
laminate
individual
measuring
individual chips
Prior art date
Application number
KR1020080052030A
Other languages
Korean (ko)
Other versions
KR20090125940A (en
Inventor
김동진
하성규
김주호
김효정
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080052030A priority Critical patent/KR100966974B1/en
Priority to US12/398,462 priority patent/US20090296080A1/en
Publication of KR20090125940A publication Critical patent/KR20090125940A/en
Application granted granted Critical
Publication of KR100966974B1 publication Critical patent/KR100966974B1/en
Priority to US13/290,766 priority patent/US20120049414A1/en

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01BMEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00Measuring arrangements characterised by the use of optical techniques
    • G01B11/16Measuring arrangements characterised by the use of optical techniques for measuring the deformation in a solid, e.g. optical strain gauge
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/8851Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/01Arrangements or apparatus for facilitating the optical investigation
    • G01N2021/0181Memory or computer-assisted visual determination
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/8851Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G01N2021/8887Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges based on image processing techniques
    • G01N2021/8893Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges based on image processing techniques providing a video image and a processed signal for helping visual decision

Abstract

본 발명의 일측면은, 본 발명의 일측면은, 내부전극이 복수개 배열된 그린시트를 복수개 적층 가압하여 복수개의 개별칩이 배열된 상태의 적층체를 형성하는 단계와, 상기 적층체의 XY 평면 상에서 상기 복수개의 개별칩의 위치정보를 각각 상기 복수개의 개별칩 각각의 표면에 마킹하는 단계와, 상기 적층체를 절단하여 복수개의 개별칩으로 분리하는 단계와, 상기 분리된 각각의 개별칩의 변형 정도를 측정하는 단계, 및 상기 분리된 각각의 개별칩에서 측정된 변형 정도를 각각 개별칩의 위치정보에 대응하여 저장하는 단계를 포함하는 적층체 변형 측정방법을 제공할 수 있다. One side of the present invention, one side of the present invention, the step of forming a laminate in a state where a plurality of individual chips are arranged by pressing a plurality of green sheets having a plurality of internal electrodes arranged in a stack, the XY plane of the laminate Marking position information of each of the plurality of individual chips on a surface of each of the plurality of individual chips, separating the stacked body into a plurality of individual chips, and modifying the separated individual chips. It may provide a laminate deformation measuring method comprising the step of measuring the degree, and the step of storing the deformation degree measured in each of the separated individual chips corresponding to the position information of each individual chip.

적층체(laminated body), 변형(deformation), 측정(measuring) Laminated body, deformation, measuring

Description

적층체 변형 측정 방법 및 장치{METHOD AND APPARATUS FOR MEASURING DEFORMATION OF LAMINATED BODY}METHOD AND APPARATUS FOR MEASURING DEFORMATION OF LAMINATED BODY

본 발명은, 적층체 변형 측정 방법 및 장치에 관한 것으로서, 보다 상세하게는, 개별칩이 배열되는 적층체에서 적층 가압시 각각의 개별칩에서 발생되는 변형 정도를 측정하여 데이터화하여 적층체의 변형을 측정하는 방법 및 측정장치에 관한 것이다.The present invention relates to a method and apparatus for measuring the deformation of a laminate, and more particularly, in the laminate in which the individual chips are arranged, the deformation of the laminate is measured by data by measuring the degree of deformation generated at each individual chip during stack pressing. It relates to a measuring method and a measuring device.

일반적으로 적층 세라믹 캐패시터는 이동통신 단말기, 노트북, 컴퓨터, 개인 휴대용 단말기 등의 여러 전자제품의 인쇄회로 기판에 장착되어 전기를 충전 또는 방전시키는 중요한 역할을 하는 칩 형태의 캐패시터이며, 사용용도 및 용량에 따라 다양한 크기 및 적층형태를 취하고 있다.In general, multilayer ceramic capacitors are chip-type capacitors that play an important role in charging or discharging electricity when mounted on printed circuit boards of various electronic products such as mobile communication terminals, notebook computers, computers, and personal portable terminals. Therefore, it takes various sizes and laminated forms.

다수개의 적층 세라믹 캐패시터가 동시에 제조되는 세라믹 적층체를 제조하기 위해서는, 연속적인 PET 필름상에 슬러리 형태의 세라믹을 수 내지 수십 마이크로미터의 얇은 두께로 연속적으로 도공하고, 이를 건조 및 절단하여 그린시트를 형 성하고, 상기 그린시트 표면에 소정의 패턴을 인쇄하고, 상기 패턴이 인쇄된 복수개의 그린시트를 적층하고, 적층체를 소정의 압력으로 압착하는 압착 공정을 거치게 된다.In order to manufacture a ceramic laminate in which a plurality of laminated ceramic capacitors are simultaneously manufactured, the ceramics in slurry form are continuously coated on a continuous PET film in a thin thickness of several to several tens of micrometers, dried and cut to form a green sheet. After forming, a predetermined pattern is printed on the surface of the green sheet, a plurality of green sheets on which the pattern is printed are laminated, and the laminate is pressed through a pressing process at a predetermined pressure.

도 1은, 종래기술에 따른 적층 세라믹 캐패시터를 제조하기 위한 세라믹 적층체의 분해 사시도이다.1 is an exploded perspective view of a ceramic laminate for producing a multilayer ceramic capacitor according to the prior art.

도 1을 참조하면, 세라믹 적층체(100)는 복수개의 세라믹 그린시트(111, 112, 113, 114, 115)가 적층되어 형성될 수 있다.Referring to FIG. 1, the ceramic laminate 100 may be formed by stacking a plurality of ceramic green sheets 111, 112, 113, 114, and 115.

상기 각각의 세라믹 그린시트 상에는 내부 전극을 형성하기 위한 도체패턴(121, 131)이 형성될 수 있다. 여기에서는 상기 적층 세라믹 캐패시터(MLCC : multi layer ceramic capacitor)를 형성하기 위한 내부전극이 각각의 세라믹 그린시트에 형성되어 있다. Conductor patterns 121 and 131 for forming internal electrodes may be formed on the ceramic green sheets. Herein, internal electrodes for forming the multilayer ceramic capacitor (MLCC) are formed in each ceramic green sheet.

적층 세라믹 캐패시터를 형성하기 위해서는 상기 적층체를 개별칩으로 분리하고 소성하는 공정을 거칠 수 있다. 상기 도면에 도시된 점선을 따라 상기 적층체를 절단하면 내부전극이 각각 일측면에 노출된 복수개의 적층 세라믹 캐패시터 칩이 형성될 수 있다. In order to form a multilayer ceramic capacitor, the laminate may be separated into individual chips and baked. When the laminate is cut along the dotted line illustrated in the drawing, a plurality of multilayer ceramic capacitor chips having internal electrodes exposed on one side thereof may be formed.

상기 세라믹 적층체를 형성할 때는 소정의 온도 및 압력으로 가압하는 공정을 거치는데, 상기 가압 공정시 압력에 의해 상기 세라믹 적층체의 형태가 변형될 수 있다. 이에 따라 상기 그린시트 상에 형성된 내부전극의 위치가 변경되고, 이러 한 변형이 발생되는 경우에 세라믹 적층체의 설계치와 실제 형성된 세라믹 적층체의 측정치 사이에 차이가 생기는 문제점이 발생될 수 있다. When the ceramic laminate is formed, a process of pressurizing at a predetermined temperature and pressure is performed, and the shape of the ceramic laminate may be deformed by the pressure during the pressing process. Accordingly, the position of the internal electrode formed on the green sheet is changed, and when such deformation occurs, a difference may occur between a design value of the ceramic laminate and a measurement value of the ceramic laminate actually formed.

상기한 문제점을 해결하기 위해서, 본 발명은 세라믹 적층체의 형성시 가압상태에 따라 발생되는 적층체의 변형 정도를 데이터로 저장하여 상기 데이터를 추후 적층체 형성시 참고할 수 있도록 하는 적층체 변형 측정 방법 및 적층체 변형 측정 장치를 제공하는 것을 목적으로 한다. In order to solve the above problems, the present invention is to store the deformation degree of the laminate produced according to the pressurized state during the formation of the ceramic laminate as data so that the data can be referenced later when forming the laminate laminate measurement method And a laminate deformation measuring apparatus.

본 발명의 일측면은, 내부전극이 복수개 배열된 그린시트를 복수개 적층 가압하여 복수개의 개별칩이 배열된 상태의 적층체를 형성하는 단계와, 상기 적층체의 XY 평면 상에서 상기 복수개의 개별칩의 위치정보를 각각 상기 복수개의 개별칩 각각의 표면에 마킹하는 단계와, 상기 적층체를 절단하여 복수개의 개별칩으로 분리하는 단계와, 상기 분리된 각각의 개별칩의 변형 정도를 측정하는 단계, 및 상기 분리된 각각의 개별칩에서 측정된 변형 정도를 각각 개별칩의 위치정보에 대응하여 저장하는 단계를 포함하는 적층체 변형 측정방법을 제공할 수 있다. According to an aspect of the present invention, forming a laminate in a state where a plurality of individual chips are arranged by stacking and pressing a plurality of green sheets having a plurality of internal electrodes arranged thereon, and the plurality of individual chips on the XY plane of the laminate. Marking position information on the surface of each of the plurality of individual chips, cutting the laminate into a plurality of individual chips, measuring the degree of deformation of each separated individual chip, and It is possible to provide a laminate deformation measuring method comprising storing the deformation degree measured in each of the separated individual chips corresponding to the position information of each individual chip.

상기 마킹하는 단계는, 레이저 프린팅 또는 잉크젯 프린팅하는 것일 수 있다.The marking may be laser printing or inkjet printing.

상기 마킹하는 단계는, 상기 개별칩의 위치정보를 표시하는 바코드를 인쇄하 는 것일 수 있다. The marking may include printing a bar code indicating position information of the individual chip.

상기 변형 정도를 측정하는 단계는, 상기 절단된 개별칩의 육면을 각각 촬영하는 것일 수 있다.The step of measuring the degree of deformation may be to photograph each of the six sides of the cut individual chip.

상기 변형정도를 저장하는 단계는, 상기 개별칩의 설계치와 측정치의 차이를 데이터화하여 저장하는 것일 수 있다.The storing of the degree of deformation may include storing data of the difference between the design value and the measured value of the individual chip.

상기 개별칩은, 적층 세라믹 캐패시터(MLCC : Multi Layer Ceramic Capacitor)일 수 있다. The individual chip may be a multilayer ceramic capacitor (MLCC).

본 발명의 다른 측면은, 복수개의 개별칩이 배열된 적층체의 XY 평면 상에서 상기 개별칩의 위치정보를 상기 개별칩 각각의 표면에 마킹하는 마킹부와, 상기 마킹된 적층체를 개별칩으로 분리하는 절단부와, 상기 분리된 개별칩의 변형 정도를 측정하는 측정부, 및 상기 측정된 변형 정도를 상기 위치정보에 대응하여 저장하는 저장부를 포함하는 적층체 변형 측정장치를 제공할 수 있다. Another aspect of the present invention, the marking portion for marking the position information of the individual chip on the surface of each of the individual chip on the XY plane of the stack in which the plurality of individual chips are arranged, and separating the marked stack into individual chips According to the present invention, there is provided a laminate deformation measuring apparatus including a cutting unit, a measuring unit measuring a deformation degree of the separated individual chip, and a storage unit storing the measured deformation degree corresponding to the position information.

상기 마킹부는, 레이저 프린터 또는 잉크젯 프린터일 수 있다.The marking unit may be a laser printer or an inkjet printer.

상기 측정부는, 상기 절단된 개별칩의 육면을 각각 촬영하는 촬영장치일 수 있다.The measuring unit may be a photographing apparatus for photographing each of the cut six-sided surface of the individual chip.

본 발명에 따르면, 세라믹 적층체의 형성시 가압상태에 따라 발생되는 적층체의 변형 정도를 데이터로 저장할 수 있어 상기 데이터를 추후에 다른 적층체 형성시 참고할 수 있어 적층체 변형의 정량적 측정이 가능하다. According to the present invention, the degree of deformation of the laminate generated according to the pressurized state during the formation of the ceramic laminate can be stored as data, so that the data can be referred to later when forming another laminate, thereby enabling quantitative measurement of laminate deformation. .

이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 구체적으로 설명하겠다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2의 (a) 내지 (e)는, 본 발명의 일실시 형태에 따른 적층체 변형 측정 방법의 순서를 나타내는 순서도이다. 2 (a) to 2 (e) are flowcharts showing the procedure of the laminate deformation measuring method according to the embodiment of the present invention.

도 2의 (a) 내지 (e)를 참조하면, 본 실시형태에 따른 적층체 변형 측정 방법은, 적층체를 형성하는 단계(a), 마킹하는 단계(b), 개별칩으로 분리하는 단계(c), 개별칩의 변형 정도를 측정하는 단계(d), 및 변형 정도를 저장하는 단계(e)를 포함할 수 있다.Referring to (a) to (e) of Figure 2, the laminate deformation measuring method according to the present embodiment, forming a laminate (a), marking (b), the step of separating into individual chips ( c) measuring the deformation degree of the individual chip (d), and storing the deformation degree (e).

도 2의 (a)는 적층체를 형성하는 단계이다. 2A is a step of forming a laminate.

본 실시형태에서 상기 적층체는 복수개의 그린시트가 적층되어 형성될 수 있다. 상기 복수개의 그린시트에는 복수개의 내부전극용 도전패턴이 배열될 수 있으 며, 이러한 내부전극이 복수개 적층된 상기 적층체는 상기 내부전극용 도전패턴의 형태에 의해 복수개의 개별칩으로 구분될 수 있다.In the present embodiment, the laminate may be formed by stacking a plurality of green sheets. A plurality of internal electrode conductive patterns may be arranged in the plurality of green sheets, and the laminate in which a plurality of internal electrodes are stacked may be divided into a plurality of individual chips by the shape of the conductive pattern for the internal electrodes. .

상기 적층체를 형성하기 위해서는 복수개의 그린시트를 적층후 소정의 온도 및 압력에서 가압 공정을 거칠 수 있다. 이 때, 상기 가압공정에 의해 상기 적층체 내부에 형성된 내부전극용 도전패턴의 형태가 변형을 일으킬 수 있다. 도면에서는적층체에서 변형이 발생된 형태를 명확히 나타내지는 않았으나, 상기 적층체에서의 실제 측정치는 적층체의 설계치와 소정의 차이가 있는 것으로 본다.In order to form the laminate, a plurality of green sheets may be laminated and then subjected to a pressing process at a predetermined temperature and pressure. At this time, the shape of the conductive pattern for the internal electrodes formed inside the laminate by the pressing process may cause deformation. In the drawings, the form in which the deformation occurs in the laminate is not clearly shown, but the actual measurement in the laminate is regarded as having a predetermined difference from the design value of the laminate.

본 실시형태에서는 점선으로 상기 적층체 상의 개별칩을 구분하였다. 상기 점선은 실제 적층체에 형성되는 선이 아니라 상기 적층체의 개별칩을 구분하기 위한 임의의 선이다.In this embodiment, individual chips on the laminate are divided by dotted lines. The dotted line is not a line formed on the actual stack, but an arbitrary line for distinguishing individual chips of the stack.

도 2의 (b)는, 상기 적층체에서 각 개별칩의 XY 평면상의 위치정보를 각 개별칩에 마킹하는 단계이다.2B is a step of marking the position information on the XY plane of each individual chip on each individual chip in the stack.

상기 적층체 상에서 각각의 개별칩은 XY 평면상의 위치정보를 가질 수 있다. 본 실시형태에서, 상기 적층체는 4×3 개의 개별칩으로 구분될 수 있으며, 상기 각각의 개별칩은 XY 좌표로 표시될 수 있다. 상기 각각의 개별칩에 형성되는 위치정보는 상기 개별칩이 상기 적층체에서 몇번째 행 및 몇번째 열에 위치하는지를 나타낼 수 있다.Each individual chip on the stack may have location information on the XY plane. In this embodiment, the stack may be divided into 4 × 3 individual chips, and each individual chip may be represented by XY coordinates. The location information formed on each individual chip may indicate the number of rows and columns of the individual chips in the stack.

본 실시형태에서 상기 위치정보를 마킹하는 단계는, 바코드(241)를 마킹하는 방법을 사용할 수 있다. 상기 바코드는 2열로 된 8비트 정보를 저장할 수 있도록 하여 각각의 개별칩의 행 및 열의 위치를 저장할 수 있다. 이러한 위치정보를 마킹하는 공정은 다양한 방법으로 구현될 수 있다. In the present embodiment, the marking of the location information may use a method of marking the barcode 241. The bar code can store two columns of 8-bit information to store the row and column positions of each individual chip. The process of marking the location information may be implemented in various ways.

상기 위치정보를 마킹하는 단계는, 레이저 프린팅 공정 또는 잉크젯 프린팅 공정에 의해 진행될 수 있다. 상기 위치정보를 나타내는 마크를 바코드로 표시하는 경우 지정된 마킹 영역에 레이저 프린팅 또는 잉크젯 프린팅 공정으로 상기 바코드를 인쇄할 수 있다. The marking of the location information may be performed by a laser printing process or an inkjet printing process. When the mark indicating the location information is displayed by a barcode, the barcode may be printed on a designated marking area by laser printing or inkjet printing.

도 2의 (c)는 상기 적층체를 개별칩으로 분리하는 단계이다.2C is a step of separating the laminate into individual chips.

상기 적층체를 개별칩으로 분리하는 단계에서는, 커터(cutter)를 사용하여 상기 적층체를 절단할 수 있다. 이러한 절단공정을 용이하게 하기 위해서 상기 적층체의 측면에는 절단될 곳을 표시하는 인덱스가 형성될 수 있다. 본 단계에서는 상기 인덱스를 촬영하여 인덱스가 형성된 위치에 커터를 위치시키고 절단공정을 진행할 수 있다. In the separating of the laminate into individual chips, the laminate may be cut by using a cutter. In order to facilitate this cutting process, an index may be formed on the side surface of the laminate to indicate where to cut. In this step, the cutter may be photographed to position the cutter at a position where the index is formed and the cutting process may be performed.

여기서, 상기 커터가 상기 적층체에 표시된 인덱스의 정확한 위치를 절단하기 위해서, 상기 적층체를 좌우로 미세 회전하여 정확한 위치를 조절할 수 있다. Here, in order to cut the exact position of the index displayed on the stack, the cutter may finely rotate the stack from side to side to adjust the exact position.

본 공정에 의해 적층체는 복수개의 개별칩(201)으로 분리될 수 있으며, 여기서 분리된 개별칩 각각의 표면에는 상기 적층체 내에서의 XY 평면상의 위치정보가 마킹(241)되어 있다. By this process, the stack can be separated into a plurality of individual chips 201, where the position information on the XY plane in the stack is marked 241 on the surface of each of the separated individual chips.

도 2의 (d)는, 상기 분리된 개별칩의 변형 정도를 측정하는 단계이다.2 (d) is a step of measuring the degree of deformation of the separated individual chip.

본 실시형태에서, 상기 개별칩의 변형정도를 측정하는 단계는, 상기 분리된 개별칩의 육면을 각각 촬영하는 것일 수 있다.In the present embodiment, the step of measuring the degree of deformation of the individual chip, it may be to photograph each of the six sides of the separated individual chip.

상기 분리된 개별칩(201)의 육면을 촬영함으로써, 상기 적층된 그린시트 사이에 형성된 내부전극의 변형된 형태를 관측할 수 있다. 즉, 상기 분리된 개별칩의 각각의 측면을 촬영하면, 적층된 그린시트 사이에 형성된 내부전극용 도전패턴에 의해 명암의 차이가 생긴다. 이러한 명암의 차이에 의해 적층체 내부에 형성된 내부전극용 도전패턴의 형태를 측정할 수 있으므로, 적층공정 전에 그린시트 상에 형성된 내부전극용 도전패턴과 적층공정 후에 변형된 내부전극용 도전패턴 사이의 형태를 비교할 수 있다. By photographing the six-sided surface of the separated individual chip 201, it is possible to observe the deformation of the internal electrode formed between the stacked green sheets. That is, when photographing each side of the separated individual chip, the difference in contrast occurs due to the conductive pattern for the internal electrode formed between the stacked green sheets. Since the shape of the internal electrode conductive pattern formed inside the laminate can be measured by the difference in contrast, the internal electrode conductive pattern formed on the green sheet before the lamination process and the internal electrode conductive pattern deformed after the lamination process can be measured. The forms can be compared.

도 2의 (e)는, 상기 측정된 변형 정도를 상기 개별칩에 마킹된 위치정보에 대응하여 저장하는 단계이다.2E is a step of storing the measured deformation degree corresponding to the location information marked on the individual chip.

본 실시형태에서는, 상기 측정단계에서 측정된 각각의 개별칩의 변형정도를 각각 개별칩의 위치정보에 저장할 수 있다. 이렇게 저장된 데이터는 시뮬레이션을 통해 상기 적층체의 XY 평면상에서 위치에 따른 적층시 변형 정도를 나타내는 데이터가 될 수 있다. In this embodiment, the deformation degree of each individual chip measured in the measuring step can be stored in the position information of each individual chip. The data stored in this way may be data indicating the degree of deformation during lamination according to the position on the XY plane of the laminate through simulation.

본 실시형태와 같이 각각의 개별칩의 위치정보에 변형정도 데이터를 저장하면, 상기 저장된 변형정도 데이터를 사용하여 각각의 개별칩의 적층체 내에서의 위치에 따른 변형정도를 용이하게 산출할 수 있다. 즉, 이러한 데이터를 사용하여 추 후에 다른 적층체를 형성할 때, 보다 용이하게 적층시 변형되는 정도를 추측할 수 있다. When the deformation degree data is stored in the position information of each individual chip as in the present embodiment, the deformation degree according to the position in the stack of each individual chip can be easily calculated using the stored deformation degree data. . That is, using such data, when forming another laminate later, it is possible to easily estimate the degree of deformation during lamination.

도 3은, 본 발명의 다른 실시형태에 따른 개별칩의 변형 정도를 측정하는 단계의 공정도이다. 3 is a process chart of the step of measuring the degree of deformation of the individual chip according to another embodiment of the present invention.

도 3의 참조하면, 본 실시형태에서, 상기 개별칩(301)은 복수개의 그린시트(311, 312, 313, 314, 315)가 적층되고, 상기 적층된 그린시트 사이에 내부전극용 도전패턴(321, 322, 331, 332)이 형성될 수 있다. 본 실시형태에서 상기 개별칩은 MLCC(Multi Layer Ceramic Capacitor)용 칩일 수 있다. 상기 그린시트 사이에 형성된 내부전극 중 일측면에 노출된 내부전극(321, 322)에 연결되는 제 1 외부전극, 및 다른 측면에 노출된 내부전극(331, 332)에 연결되는 제2 외부전극을 형성함으로서 MLCC가 형성될 수 있다.Referring to FIG. 3, in the present embodiment, the individual chips 301 may include a plurality of green sheets 311, 312, 313, 314, and 315, and may include conductive patterns for internal electrodes between the stacked green sheets. 321, 322, 331, and 332 may be formed. In the present embodiment, the individual chip may be a chip for MLCC (Multi Layer Ceramic Capacitor). A first external electrode connected to the internal electrodes 321 and 322 exposed on one side of the internal electrodes formed between the green sheets, and a second external electrode connected to the internal electrodes 331 and 332 exposed to the other side thereof. By forming MLCCs can be formed.

본 실시형태의 개별칩(301)은 복수개의 개별칩이 배열된 적층체를 절단하여 얻을 수 있다. 상기 적층체는 복수개의 내부전극용 도전패턴이 배열된 그린시트가 복수개 적층되어 형성될 수 있다. 이 때, 상기 적층체를 형성하기 위해서는 소정의 온도 및 압력으로 가압하는 공정을 거칠 수 있다. 이러한 가압공정시 상기 적층체 내의 내부전극용 도전패턴의 형태는 그린시트 상에 형성되었던 내부전극용 도전패턴의 형태와 차이가 생길 수 있다. 본 도면에 도시된 개별칩에서는 그린시트 사이에 형성된 내부전극의 형태가 최초 설계시의 형태와 다른 것으로 간주한다.The individual chips 301 of the present embodiment can be obtained by cutting a laminate in which a plurality of individual chips are arranged. The laminate may be formed by stacking a plurality of green sheets in which a plurality of conductive patterns for internal electrodes are arranged. At this time, in order to form the laminate may be subjected to a step of pressing at a predetermined temperature and pressure. In this pressing process, the shape of the conductive pattern for the internal electrodes in the laminate may be different from that of the conductive pattern for the internal electrodes formed on the green sheet. In the individual chips shown in this drawing, the shape of the internal electrodes formed between the green sheets is regarded as different from that in the initial design.

본 실시형태에서, 개별칩의 변형정도를 측정하는 것은 개별칩의 육면을 촬영 하는 공정으로 진행될 수 있다. 도 3에는 상기 개별칩의 정면(a), 후면(b), 좌측면(c), 우측면(d), 평면(e), 및 배면(f)에서 각각 촬영한 도면을 나타낸다.In this embodiment, measuring the degree of deformation of the individual chips can proceed to the process of photographing the six sides of the individual chips. 3 is a view taken from the front (a), the back (b), the left (c), the right (d), the plane (e), and the back (f) of the individual chip, respectively.

상기 개별칩의 정면 및 후면에서 촬영한 경우(a 및 b), 적층된 그린시트 사이에 형성된 내부전극이 표면에 직접 노출되지는 않으나, 그린시트 사이에 형성된 내부전극에 의해 상기 개별칩의 표면에서의 음영이 달라질 수 있다. 본 실시형태에서는 상기 개별칩의 정면을 촬영하여 나타나는 음영에 의해 상기 개별칩에서의 내부전극의 형태 및 위치를 측정할 수 있다. When photographed from the front and rear of the individual chip (a and b), the internal electrodes formed between the stacked green sheets are not directly exposed to the surface, but the internal electrodes formed between the green sheets are separated from the surface of the individual chips. The shade of may vary. In the present embodiment, the shape and position of the internal electrodes in the individual chips can be measured by the shadows obtained by photographing the front surface of the individual chips.

상기 개별칩의 좌측면 및 우측면에서 촬영한 경우(c 및 d), 상기 개별칩의 좌측면에서는 제2 내부전극(331, 332)이 노출되고, 우측면에서는 제1 내부전극(321, 322)이 노출될 수 있다. 본 실시형태의 개별칩으로 MLCC를 형성하는 경우에, 상기 제1 내부전극(321, 322) 및 제2 내부전극(331, 332)은 각각 제1 외부전극 및 제2 외부전극에 연결될 수 있다. 본 실시형태에서는, 상기 개별칩의 좌측면 및 우측면에서 노출된 내부전극의 형태를 촬영하여 그 형태 및 위치를 측정할 수 있다. When photographing from the left side and the right side of the individual chip (c and d), the second internal electrodes 331 and 332 are exposed on the left side of the individual chip, and the first internal electrodes 321 and 322 are exposed on the right side. May be exposed. In the case of forming the MLCC with the individual chip of the present embodiment, the first internal electrodes 321 and 322 and the second internal electrodes 331 and 332 may be connected to the first external electrode and the second external electrode, respectively. In this embodiment, the shapes and positions of the internal electrodes exposed on the left and right sides of the individual chips can be photographed.

상기 개별칩의 평면 및 배면을 촬영한 경우(e 및 f), 적층된 그린시트 사이에 형성된 내부전극이 표면에 직접 노출되지는 않으나, 그린시트 사이에 형성된 내부전극에 의해 상기 개별칩의 표면에서의 음영이 달라질 수 있다. 본 실시형태에서는 상기 개별칩의 정면을 촬영하여 나타나는 음영에 의해 상기 개별칩에서의 내부전극의 형태 및 위치를 측정할 수 있다. 또한, 상기 개별칩의 평면을 촬영하면, 상기 개별칩의 위치정보를 표시하는 마킹이 표시될 수 있다.When the plane and the back surface of the individual chip are photographed (e and f), the internal electrodes formed between the stacked green sheets are not directly exposed to the surface, but the internal electrodes formed between the green sheets are not exposed on the surface of the individual chips. The shade of may vary. In the present embodiment, the shape and position of the internal electrodes in the individual chips can be measured by the shadows obtained by photographing the front surface of the individual chips. In addition, when photographing the plane of the individual chip, a marking for displaying the position information of the individual chip may be displayed.

이처럼, 분리된 개별칩의 육면을 촬영한 화면에 의해 상기 개별칩의 설계당시의 내부전극의 치수와 실제 적층된 이후의 치수의 차이를 데이터화 할 수 있다. 이렇게 개별칩의 위치에 따른 변형정도를 나타내는 데이터는, 추후에 다른 적층체를 형성하는 공정에 있어서 유용한 자료로 활용될 수 있다. As such, the difference between the dimensions of the internal electrode at the time of designing the individual chip and the dimension after the actual stacking may be data by using the screen photographing the separated surface of the individual chip. The data indicating the degree of deformation according to the position of the individual chips can be used as useful data in the process of forming another laminate later.

도 4는, 본 발명의 다른 측면의 실시형태에 따른 적층체 변형 측정장치의 구성도이다.4 is a configuration diagram of a laminate deformation measuring apparatus according to an embodiment of another aspect of the present invention.

도 4를 참조하면, 본 실시형태에 따른 적층체 변형 측정장치(400)는, 마킹부(410), 절단부(420), 측정부(430) 및 저장부(440)를 포함할 수 있다. Referring to FIG. 4, the laminate deformation measuring apparatus 400 according to the present exemplary embodiment may include a marking unit 410, a cutting unit 420, a measuring unit 430, and a storage unit 440.

상기 마킹부(410)는, 복수개의 개별칩이 배열된 형태의 적층체의 표면에 상기 각각의 개별칩의 위치정보를 마킹할 수 있다. The marking unit 410 may mark the position information of each individual chip on the surface of the stack in which a plurality of individual chips are arranged.

상기 적층체 상에서 각각의 개별칩은 XY 평면상의 위치정보를 가질 수 있다. 상기 각각의 개별칩은 XY 좌표로 표시될 수 있다. 상기 각각의 개별칩에 형성되는 위치정보는 상기 개별칩이 상기 적층체에서 몇번째 행 및 몇번째 열에 위치하는지를 나타낼 수 있다.Each individual chip on the stack may have location information on the XY plane. Each individual chip may be represented by XY coordinates. The location information formed on each individual chip may indicate the number of rows and columns of the individual chips in the stack.

본 실시형태에서 마킹부는, 바코드를 마킹하는 방법을 사용할 수 있다. 이러한 위치정보를 마킹하는 공정은 다양한 방법으로 구현될 수 있다. In this embodiment, the marking part can use the method of marking a barcode. The process of marking the location information may be implemented in various ways.

상기 마킹부는, 레이저 프린터 또는 잉크젯 프린터일 수 있다. 상기 위치정보를 나타내는 마크를 바코드로 표시하는 경우 지정된 마킹 영역에 레이저 프린팅 또는 잉크젯 프린팅 공정으로 상기 바코드를 인쇄할 수 있다. The marking unit may be a laser printer or an inkjet printer. When the mark indicating the location information is displayed by a barcode, the barcode may be printed on a designated marking area by laser printing or inkjet printing.

상기 절단부(420)는, 상기 복수개의 개별칩이 배열된 적층체를 각각의 개별칩으로 절단하여 분리할 수 있다. The cutting unit 420 may cut and separate the stacked body in which the plurality of individual chips are arranged into each individual chip.

상기 절단부(420)는, 커터(cutter)를 사용하여 상기 적층체를 절단하여 개별칩으로 분리할 수 있다. 이러한 절단공정을 용이하게 하기 위해서 상기 적층체의 측면에는 절단될 곳을 표시하는 인덱스가 형성될 수 있다. 상기 절단부에서는 상기 인덱스를 촬영하여 인덱스가 형성된 위치에 커터를 위치시키고 절단공정을 진행할 수 있다. The cutting unit 420 may cut the laminate using a cutter to separate the chips into individual chips. In order to facilitate this cutting process, an index may be formed on the side surface of the laminate to indicate where to cut. The cutting unit may photograph the index to position the cutter at the position where the index is formed and proceed with the cutting process.

여기서, 상기 커터가 상기 적층체에 표시된 인덱스의 정확한 위치를 절단하기 위해서, 상기 적층체를 좌우로 미세 회전하여 정확한 위치를 조절할 수 있다. Here, in order to cut the exact position of the index displayed on the stack, the cutter may finely rotate the stack from side to side to adjust the exact position.

상기 측정부(430)는, 상기 절단부에서 분리된 개별칩의 변형 정도를 측정할 수 있다. 본 실시형태에서, 상기 측정부는 상기 분리된 개별칩의 육면을 각각 촬영하는 촬영기구일 수 있다.The measuring unit 430 may measure the degree of deformation of the individual chip separated from the cutting unit. In the present embodiment, the measuring unit may be a photographing apparatus for photographing the six surfaces of the separated individual chips.

상기 측정부에서 상기 분리된 개별칩의 육면을 촬영함으로써, 상기 적층된 그린시트 사이에 형성된 내부전극의 변형된 형태를 관측할 수 있다. 즉, 상기 분리된 개별칩의 각각의 측면을 촬영하면, 적층된 그린시트 사이에 형성된 내부전극용 도전패턴에 의해 명암의 차이가 생긴다. 이러한 명암의 차이에 의해 적층체 내부에 형성된 내부전극용 도전패턴의 형태를 측정할 수 있으므로, 적층공정 전에 그린시트 상에 형성된 내부전극용 도전패턴과 적층공정 후에 변형된 내부전극용 도전패턴 사이의 형태를 비교할 수 있다. By photographing the six-sided surface of the separated individual chip in the measurement unit, it is possible to observe the deformed shape of the internal electrode formed between the stacked green sheets. That is, when photographing each side of the separated individual chip, the difference in contrast occurs due to the conductive pattern for the internal electrode formed between the stacked green sheets. Since the shape of the internal electrode conductive pattern formed inside the laminate can be measured by the difference in contrast, the internal electrode conductive pattern formed on the green sheet before the lamination process and the internal electrode conductive pattern deformed after the lamination process can be measured. The forms can be compared.

상기 저장부(440)는, 상기 측정된 변형 정도를 상기 개별칩에 마킹된 위치정보에 대응하여 저장할 수 있다.The storage unit 440 may store the measured deformation degree in correspondence with the location information marked on the individual chip.

본 실시형태에서는, 상기 측정부(430)에서 측정된 각각의 개별칩의 변형정도를 각각 개별칩의 위치정보에 저장할 수 있다. 이렇게 저장된 데이터는 시뮬레이션을 통해 상기 적층체의 XY 평면상에서 위치에 따른 적층시 변형 정도를 나타내는 데이터가 될 수 있다. In this embodiment, the deformation degree of each individual chip measured by the measuring unit 430 may be stored in the position information of each individual chip. The data stored in this way may be data indicating the degree of deformation during lamination according to the position on the XY plane of the laminate through simulation.

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다. It is intended that the invention not be limited by the foregoing embodiments and the accompanying drawings, but rather by the claims appended hereto. It will be apparent to those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. something to do.

도 1은, 종래기술에 따른 적층체의 분해 사시도이다.1 is an exploded perspective view of a laminate according to the prior art.

도 2는, 본 발명의 일실시 형태에 따른 적층체 변형 측정 방법의 순서도이다.2 is a flowchart of a laminate deformation measuring method according to an embodiment of the present invention.

도 3은, 본 발명의 다른 실시형태에 따른 적층체 변형 측정방법에서 개별칩의 변형정도를 측정하는 공정의 모식도이다. 3 is a schematic diagram of a step of measuring the degree of deformation of individual chips in the laminate deformation measuring method according to another embodiment of the present invention.

도 4는, 본 발명의 다른 측면에 따른 적층체 변형 측정 장치의 구성도이다. 4 is a configuration diagram of a laminate deformation measuring apparatus according to another aspect of the present invention.

<도면의 주요 부분에 대한 부호설명><Code Description of Main Parts of Drawing>

200 : 적층체 241 : 마크200: laminated body 241: mark

201 : 개별칩 201: Individual Chip

Claims (9)

내부전극이 복수개 배열된 그린시트를 복수개 적층 가압하여 복수개의 개별칩이 배열된 상태의 적층체를 형성하는 단계;Stacking and pressing a plurality of green sheets in which a plurality of internal electrodes are arranged to form a stack in which a plurality of individual chips are arranged; 상기 적층체의 XY 평면 상에서 상기 복수개의 개별칩의 위치정보를 각각 상기 복수개의 개별칩 각각의 표면에 마킹하는 단계;Marking position information of the plurality of individual chips on a surface of each of the plurality of individual chips on the XY plane of the stack; 상기 적층체를 절단하여 복수개의 개별칩으로 분리하는 단계;Cutting the laminate to separate the plurality of individual chips; 상기 분리된 각각의 개별칩의 변형 정도를 측정하는 단계; 및 Measuring a degree of deformation of each separated individual chip; And 상기 분리된 각각의 개별칩에서 측정된 변형 정도를 각각 개별칩의 위치정보에 대응하여 저장하는 단계Storing the deformation degree measured in each of the separated individual chips corresponding to the position information of the individual chips, respectively. 를 포함하는 적층체 변형 측정방법.Laminate deformation measurement method comprising a. 제1항에 있어서,The method of claim 1, 상기 마킹하는 단계는,The marking step, 레이저 프린팅 또는 잉크젯 프린팅하는 것을 특징으로 하는 적층체 변형 측정방법.Method for measuring the laminate deformation, characterized in that the laser printing or inkjet printing. 제1항에 있어서,The method of claim 1, 상기 마킹하는 단계는,The marking step, 상기 개별칩의 위치정보를 표시하는 바코드를 인쇄하는 것을 특징으로 하는 적층체 변형 측정방법.Laminated deformation measurement method characterized in that for printing a bar code indicating the position information of the individual chip. 제1항에 있어서,The method of claim 1, 상기 변형 정도를 측정하는 단계는,Measuring the deformation degree, 상기 절단된 개별칩의 육면을 각각 촬영하는 것을 특징으로 하는 적층체 변형 측정방법.The laminate deformation measurement method, characterized in that for shooting each of the cut six sides of the individual chip. 제1항에 있어서,The method of claim 1, 상기 변형정도를 저장하는 단계는,The step of storing the deformation degree, 상기 개별칩의 설계치와 측정치의 차이를 데이터화하여 저장하는 것을 특징으로 하는 적층체 변형 측정방법.The method of claim 1, wherein the difference between the design value and the measured value of the individual chip is stored as data. 제1항에 있어서,The method of claim 1, 상기 개별칩은,The individual chip, 적층 세라믹 캐패시터(MLCC : Multi Layer Ceramic Capacitor)인 것을 특징으로 하는 적층체 변형 측정방법.Multilayer ceramic capacitors (MLCC: Multi Layer Ceramic Capacitor) characterized in that the laminate deformation measurement method. 복수개의 개별칩이 배열된 적층체의 XY 평면 상에서 상기 개별칩의 위치정보를 상기 개별칩 각각의 표면에 마킹하는 마킹부;Marking unit for marking the position information of the individual chip on the surface of each individual chip on the XY plane of a stack of a plurality of individual chips are arranged; 상기 마킹된 적층체를 개별칩으로 분리하는 절단부;A cutting unit for separating the marked stack into individual chips; 상기 분리된 개별칩의 변형 정도를 측정하는 측정부; 및A measuring unit measuring a deformation degree of the separated individual chip; And 상기 측정된 변형 정도를 상기 위치정보에 대응하여 저장하는 저장부A storage unit for storing the measured deformation degree corresponding to the location information 를 포함하는 적층체 변형 측정장치.Laminate deformation measurement device comprising a. 제7항에 있어서,The method of claim 7, wherein 상기 마킹부는,The marking unit, 레이저 프린터 또는 잉크젯 프린터인 것을 특징으로 하는 적층체 변형 측정장치.It is a laser printer or an inkjet printer, The laminated body deformation measuring apparatus characterized by the above-mentioned. 제7항에 있어서,The method of claim 7, wherein 상기 측정부는,The measuring unit, 상기 절단된 개별칩의 육면을 각각 촬영하는 촬영장치인 것을 특징으로 하는 적층체 변형 측정장치.Laminated body deformation measuring apparatus characterized in that the photographing device for photographing the six sides of the cut individual chip.
KR1020080052030A 2008-06-03 2008-06-03 Method and apparatus for measuring deformation of laminated body KR100966974B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080052030A KR100966974B1 (en) 2008-06-03 2008-06-03 Method and apparatus for measuring deformation of laminated body
US12/398,462 US20090296080A1 (en) 2008-06-03 2009-03-05 Method and apparatus for measuring deformation of laminated body
US13/290,766 US20120049414A1 (en) 2008-06-03 2011-11-07 Method and apparatus for measuring deformation of laminated body

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080052030A KR100966974B1 (en) 2008-06-03 2008-06-03 Method and apparatus for measuring deformation of laminated body

Publications (2)

Publication Number Publication Date
KR20090125940A KR20090125940A (en) 2009-12-08
KR100966974B1 true KR100966974B1 (en) 2010-06-30

Family

ID=41687248

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080052030A KR100966974B1 (en) 2008-06-03 2008-06-03 Method and apparatus for measuring deformation of laminated body

Country Status (1)

Country Link
KR (1) KR100966974B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0771928A (en) * 1993-09-03 1995-03-17 Shinko Electric Ind Co Ltd Image processing device
JP2000091275A (en) 1998-09-17 2000-03-31 Sharp Corp Manufacture of semiconductor element
JP2001330414A (en) 2000-05-19 2001-11-30 Mitsubishi Heavy Ind Ltd Joint part inspecting instrument and method for sheet material for making box and box making machine
JP2007108127A (en) 2005-10-17 2007-04-26 Lintec Corp Measuring instrument

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0771928A (en) * 1993-09-03 1995-03-17 Shinko Electric Ind Co Ltd Image processing device
JP2000091275A (en) 1998-09-17 2000-03-31 Sharp Corp Manufacture of semiconductor element
JP2001330414A (en) 2000-05-19 2001-11-30 Mitsubishi Heavy Ind Ltd Joint part inspecting instrument and method for sheet material for making box and box making machine
JP2007108127A (en) 2005-10-17 2007-04-26 Lintec Corp Measuring instrument

Also Published As

Publication number Publication date
KR20090125940A (en) 2009-12-08

Similar Documents

Publication Publication Date Title
KR101378816B1 (en) Manufacturing method for monolithic ceramic electronic component
JP4582245B1 (en) Electronic component manufacturing method and manufacturing apparatus
JP2012222276A (en) Laminated capacitor
KR20130091270A (en) Method for manufacturing monolithic ceramic electronic components
JP2012142451A (en) Photogravure device and method of manufacturing multilayer ceramic electronic component using same
JP4670856B2 (en) Packaging method for ceramic electronic components
KR100966974B1 (en) Method and apparatus for measuring deformation of laminated body
US20120049414A1 (en) Method and apparatus for measuring deformation of laminated body
JP2009135322A (en) Defect detecting method for multilayer electronic component, and method of manufacturing multilayer electronic component
JPH0878273A (en) Production of multilayer electronic device
JP5347350B2 (en) Manufacturing method of multilayer electronic component
JP4561471B2 (en) Method for manufacturing multilayer electronic component and screen printing plate for forming internal electrode of multilayer electronic component
JP2002050540A (en) Manufacturing device of laminated ceramic electronic component
JPH03123010A (en) Manufacture of laminated electronic part
KR100956236B1 (en) Method and apparatus for marking laminated body
CN102568825A (en) Method for manufacturing ceramic electronic component, apparatus and method for position determination, and apparatus and method for marker formation
JP3441842B2 (en) Manufacturing method of laminated chip-shaped electronic component
JP5810501B2 (en) Manufacturing method of multilayer ceramic electronic component
JP4576900B2 (en) Manufacturing method of multilayer ceramic electronic component
JP2002036222A (en) Manufacturing method of laminated ceramic electronic component
JP5776473B2 (en) Position measuring apparatus and method, and mark forming apparatus and method
JP2002290057A (en) Ceramic laminated substrate
WO2023089871A1 (en) Multilayer ceramic electronic component and method for manufacturing same
KR20090047281A (en) Multi-layer ceramic capacitor and method of manufacturing the same
JP5467702B2 (en) Multilayer capacitor

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee