KR100961694B1 - Rework Flow Method After Forming TFT Array Substrate Before Conducting Cell Process - Google Patents

Rework Flow Method After Forming TFT Array Substrate Before Conducting Cell Process Download PDF

Info

Publication number
KR100961694B1
KR100961694B1 KR1020020086786A KR20020086786A KR100961694B1 KR 100961694 B1 KR100961694 B1 KR 100961694B1 KR 1020020086786 A KR1020020086786 A KR 1020020086786A KR 20020086786 A KR20020086786 A KR 20020086786A KR 100961694 B1 KR100961694 B1 KR 100961694B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
liquid crystal
substrate
protective layer
Prior art date
Application number
KR1020020086786A
Other languages
Korean (ko)
Other versions
KR20040060243A (en
Inventor
이주복
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020020086786A priority Critical patent/KR100961694B1/en
Publication of KR20040060243A publication Critical patent/KR20040060243A/en
Application granted granted Critical
Publication of KR100961694B1 publication Critical patent/KR100961694B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1303Apparatus specially adapted to the manufacture of LCDs
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1337Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/13378Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers by treatment of the surface, e.g. embossing, rubbing or light irradiation
    • G02F1/133788Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers by treatment of the surface, e.g. embossing, rubbing or light irradiation by light irradiation, e.g. linearly polarised light photo-polymerisation
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133308Support structures for LCD panels, e.g. frames or bezels
    • G02F1/133311Environmental protection, e.g. against dust or humidity
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133514Colour filters
    • G02F1/133519Overcoatings

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Spectroscopy & Molecular Physics (AREA)

Abstract

본 발명은 박막트랜지스터(thin film transistor) 완성 후 셀(cell)공정 진행 전에 장기 대기품의 처리방법에 관한 것이다. 박막트랜지스터가 형성된 박막트랜지스터 기판의 최상부에는 유기 또는 무기 절연물질로 이루어진 보호막이 형성되어 있는데, 이 박막트랜지스터 기판이 다음 공정인 셀(cell)공정으로 가기위해서는 클린룸(clean room)에서 장시간 대기하는 경우가 발생한다. 이때 보호막의 표면에는 유기물 및 불순물이 형성될 수 있으며, 이들 유기물 및 불순물을 제거하기 위해 보호막에 UV(ultra-violet)광 처리를 해 줌으로써 보호막에 아무런 손상도 주지 않고 불순물의 제거가 가능하다. 그러므로 이후의 셀(cell)공정에서 더울 안정적인 제조공정 진행이 수행될 수 있도록 할 뿐만 아니라, 더욱 향상된 액정표시장치를 제조할 수 있게 한다.
The present invention relates to a method for treating long-term air products after completion of a thin film transistor and before a cell process. On top of the thin film transistor substrate on which the thin film transistor is formed, a protective film made of an organic or inorganic insulating material is formed. Occurs. At this time, organic substances and impurities may be formed on the surface of the protective layer, and UV (ultra-violet) light treatment is performed on the protective layer to remove these organic substances and impurities, and impurities may be removed without damaging the protective layer. Therefore, it is possible not only to carry out a more stable manufacturing process in a later cell process, but also to manufacture an improved liquid crystal display device.

유기 보호막, UV(ultra-violet)광 처리, 장기 대기품, Rework Flow, 벤조사이클로부텐(BCB)Organic protective film, UV (ultra-violet) light treatment, long-term atmospheric, rework flow, benzocyclobutene (BCB)

Description

박막 트랜지스터 완성 후 셀공정 진행 전 장기 대기품의 처리방법{Rework Flow Method After Forming TFT Array Substrate Before Conducting Cell Process} Rework Flow Method After Forming TFT Array Substrate Before Conducting Cell Process}             

도 1은 일반적인 컬러액정표시장치를 도시한 분해 사시도이고, 1 is an exploded perspective view illustrating a general color liquid crystal display device;

도 2는 액정표시장치의 제작공정을 순서대로 나타낸 블록도이고, 2 is a block diagram sequentially illustrating a manufacturing process of a liquid crystal display device;

도 3은 도 2의 배향막 형성공정을 구체적으로 세분화한 블록도 이고, 3 is a block diagram specifically illustrating the alignment film forming process of FIG. 2;

도 4는 배향막 코팅 장치를 이용한 일반적인 배향막 형성방법을 도시한 도면이고, 4 is a view showing a general alignment film forming method using an alignment film coating apparatus,

도 5는 박막트랜지스터기판의 형성단계 및 배향막 형성까지의 단계를 도시한 블록도이고, 5 is a block diagram showing a step of forming a thin film transistor substrate and forming an alignment layer;

도 6은 본 발명에 따라 박막트랜지스터 기판의 형성 및 배향막 형성까지의 단계를 나타낸 것으로 보호막으로 무기물질이 쓰였을 경우를 도시한 블록도이고, FIG. 6 is a block diagram illustrating a process of forming a thin film transistor substrate and forming an alignment layer according to the present invention, in which an inorganic material is used as a protective film.

도 7은 본 발명에 따라 박막트랜지스터 기판의 형성 및 배향막 형성까지의 단계를 나타낸 것으로 보호막으로 유기물질이 쓰였을 경우를 도시한 블록도이다.
FIG. 7 is a block diagram illustrating a process of forming a thin film transistor substrate and forming an alignment layer according to the present invention, in which an organic material is used as a protective film.

본 발명은 액정표시장치에서 박막트랜지스터(thin film transistor, TFT)가 형성되어 있는 어레이기판(array substrate)의 처리방법에 관한 것으로, 특히 어레이기판이 클린룸(clean room)안에서 셀(cell)공정을 위해 대기할 때에 어레이기판을 처리하는 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of treating an array substrate on which a thin film transistor (TFT) is formed in a liquid crystal display device, and in particular, an array substrate performs a cell process in a clean room. The present invention relates to a method of processing an array substrate when waiting.

최근 정보화 시대를 맞이하여 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 가지는 평판 표시장치(flat panel display)의 필요성이 대두되었고, 이에 해상도, 컬러표시, 화질 등에서 특히 우수한 액정표시장치(liquid crystal display)가 개발되어, 노트북(potable computer)이나 데스크탑(desktop) 모니터(monitor) 등에 활발하게 적용되고 있다. Recently, the necessity of a flat panel display having excellent characteristics such as thinning, light weight, and low power consumption has emerged in the information age, and thus a liquid crystal display (liquid crystal display), which is particularly excellent in resolution, color display, and image quality, has emerged. Has been developed and is actively applied to laptop computers, desktop monitors, and the like.

액정표시장치란 각각 일면에 화소전극을 가지는 하부 어레이기판(lower substrate)과 공통전극을 가지는 상부 공통전극기판(upper substrate)을 구비하여, 이들 전극을 서로 마주보도록 배열한 상태에서 그 사이에 액정을 충진하여 구성한다. 상기 충진된 액정은 광학적 이방성과 분극성질을 가지고 있어서, 서로 대향되는 두 전극에 전압을 인가하게 되면 발생된 전기장의 변화에 의해 구동하게 된다. 즉, 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다. 이에 따라 달라지는 빛의 투과율을 통해 화상을 표현하는 장치가 액정표시장치인 것이다. A liquid crystal display device has a lower array substrate having a pixel electrode on one surface and an upper substrate having a common electrode on one surface thereof, and the liquid crystal is disposed therebetween with these electrodes arranged to face each other. Configure by filling. The filled liquid crystal has optical anisotropy and polarization, and is driven by a change in electric field generated when a voltage is applied to two electrodes facing each other. That is, since the liquid crystal is thin and long in structure, the liquid crystal has directivity in the arrangement of molecules, and the direction of the molecular arrangement can be controlled by artificially applying an electric field to the liquid crystal. Accordingly, the liquid crystal display device is an apparatus for displaying an image through light transmittance that varies accordingly.

따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 상기 액정의 분자 배열 방향으로 빛이 굴절 하여 화상정보를 표현할 수 있다.Accordingly, if the molecular arrangement direction of the liquid crystal is arbitrarily adjusted, the molecular arrangement of the liquid crystal is changed, and light is refracted in the molecular arrangement direction of the liquid crystal due to optical anisotropy to express image information.

현재에는 박막 트랜지스터와 박막 트랜지스터에 연결된 화소전극이 행렬 방식으로 배열된 능동행렬 액정 표시장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다. Currently, an active matrix liquid crystal display (AM-LCD) in which a thin film transistor and pixel electrodes connected to the thin film transistor are arranged in a matrix manner is attracting the most attention due to its excellent resolution and ability to implement video.

일반적으로 액정 표시장치를 구성하는 기본적인 부품인 액정 패널의 구조를 살펴보면 이하 도 1에서 도시한 바와 같은 구성을 가지고 있다. In general, the structure of a liquid crystal panel, which is a basic component of a liquid crystal display, has a configuration as shown in FIG. 1.

도 1은 일반적인 컬러액정표시장치를 도시한 분해 사시도이다.1 is an exploded perspective view showing a general color liquid crystal display device.

도시한 바와 같이, 일반적인 액정표시장치(11)는 블랙매트릭스(16)를 포함하는 컬러필터(17)와 컬러필터 상에 투명한 공통전극(13)이 형성된 상부기판(15)과, 화소영역(P)과 화소영역 상에 화소전극(19)과 스위칭소자(T)를 포함한 어레이배선이 형성된 하부기판(21)으로 구성되며, 상기 상부기판(15)과 하부기판(21) 사이에는 액정(23)이 충진되어 있다.As shown in the drawing, a typical liquid crystal display 11 includes a color filter 17 including a black matrix 16, an upper substrate 15 having a transparent common electrode 13 formed on the color filter, and a pixel region P. As shown in FIG. ) And a lower substrate 21 having an array wiring including a pixel electrode 19 and a switching element T formed on the pixel region, and a liquid crystal 23 between the upper substrate 15 and the lower substrate 21. Is filled.

상기 하부기판(21)은 박막 트랜지스터 어레이 기판(TFT array substrate)이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터를 교차하여 지나가는 게이트배선(25)과 데이터배선(27)이 형성된다.The lower substrate 21 may also be referred to as a TFT array substrate, and the thin film transistor T, which is a switching element, is positioned in a matrix type, and passes through a plurality of thin film transistors. ) And data wirings 27 are formed.

이때, 상기 화소영역(P)은 상기 게이트배선(25)과 데이터배선(27)이 교차하여 정의되는 영역이며, 상기 화소영역(P)상에 형성된 화소전극(19)은 주로 투명전극으로 형성하여 구성한다. 일반적으로, 상기 화소전극(19)의 투명전극은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같은 빛의 투과율이 비교적 뛰어난 투명도전성 금속을 사용한다. 이러한 구성을 갖는 액정표시장치(11)는 빛의 대부분을 외부의 자연광원 또는 인조광원을 사용하게 된다. In this case, the pixel area P is an area defined by the gate wiring 25 and the data wiring 27 intersecting, and the pixel electrode 19 formed on the pixel area P is mainly formed of a transparent electrode. Configure. In general, the transparent electrode of the pixel electrode 19 uses a transparent conductive metal having relatively high transmittance of light such as indium-tin-oxide (ITO). The liquid crystal display device 11 having such a configuration uses an external natural light or artificial light source for most of the light.

상기 도 1에서 설명한 각 구성요서를 상부기판 또는 하부기판에 구성하기 위해서는, 일반적으로 유리기판과 같은 곳에 리소그래피(lithography)공정을 이용하여 다수의 금속막 및 절연막을 박막(thin film) 형태로 형성하고 패턴(pattern)을 하는 공정을 거치게 된다. 다시 말해서, 유리기판과 같은 곳에 박막(thin film)을 형성하기 위해서는 증착(deposition), 노광(exposure), 현상(developing), 식각(etching), 세정(rinsing & cleaning)과 같은 여러 작업을 요구하고 있다. In order to configure each component described in FIG. 1 on the upper substrate or the lower substrate, a plurality of metal films and insulating films are generally formed in a thin film form by using a lithography process, such as a glass substrate. It goes through the process of patterning. In other words, forming a thin film on a glass substrate requires several operations such as deposition, exposure, developing, etching, and cleaning and cleaning. have.

이하, 블록도인 도 2를 참조하여 액정표시장치의 제작공정을 알아본다.Hereinafter, a manufacturing process of the liquid crystal display device will be described with reference to FIG. 2, which is a block diagram.

도시한 블록도는 일반적으로 적용되는 박막 트렌지스터 어레이기판을 완성후 액정셀의 제작공정을 도시한 흐름도로서, st10 단계에서는 먼저 하부기판(또는 박막 트랜지스터 어레이기판)을 준비한다. 상기 하부기판에는 스위칭 소자로 다수개의 박막 트랜지스터(TFT)가 배열되어 있고, 상기 TFT와 일대 일 대응하게 화소전극이 형성되어있다. The block diagram shown in FIG. 1 is a flowchart illustrating a manufacturing process of a liquid crystal cell after completing a generally applied thin film transistor array substrate. In the st10 step, a lower substrate (or a thin film transistor array substrate) is first prepared. A plurality of thin film transistors (TFTs) are arranged on the lower substrate as switching elements, and pixel electrodes are formed in one-to-one correspondence with the TFTs.

st20 단계는 상기 하부기판 상에 배향막을 형성하는 단계이다.The st20 step is to form an alignment layer on the lower substrate.

상기 배향막 형성은 고분자 박막의 도포(spread)와 러빙(rubbing) 공정을 포함한다. 상기 고분자 박막은 통상 배향막이라 하고, 하판 상의 전체에 균일한 두께로 증착 되어야 하며 러빙 또한 균일해야 한다. The alignment layer formation includes spreading and rubbing of the polymer thin film. The polymer thin film is generally referred to as an alignment layer, and should be deposited with a uniform thickness over the entire lower plate, and rubbing should be uniform.

상기 러빙은 액정의 초기 배열방향을 결정하는 주요한 공정으로, 상기 배향막의 러빙에 의해 정상적인 액정의 구동이 가능하고, 균일한 디스플레이(Display) 특성을 갖게 한다. 러빙공정은 천을 이용하여 배향막을 일정한 방향으로 문질러주는 것을 말하며, 러빙방향(rubbing direction)에 따라 액정 분자들이 정렬하게 된다.The rubbing is a main process of determining the initial alignment direction of the liquid crystal. The rubbing of the alignment layer enables normal driving of the liquid crystal and has uniform display characteristics. The rubbing process refers to rubbing the alignment layer in a predetermined direction using a cloth, and the liquid crystal molecules are aligned according to a rubbing direction.

일반적으로 배향막은 유기질계열의 유기배향막인 폴리이미드(polyimide)계열이 주로 쓰이고 있다.In general, a polyimide series, which is an organic alignment layer of an organic series, is mainly used for the alignment layer.

st30 단계는 씰 패턴(seal pattern)을 인쇄하는 공정을 나타낸다.The st30 step represents a process of printing a seal pattern.

액정 셀에서 씰 패턴은 액정주입을 위한 갭(gap) 형성과 주입된 액정을 새지 않게 하는 두 가지 기능을 한다. 상기 씰 패턴은 열경화성 수지를 일정하게 원하는 패턴으로 형성시키는 공정으로, 스크린 인쇄법이 주류를 이루고 있다.The seal pattern in the liquid crystal cell has two functions of forming a gap for liquid crystal injection and preventing leaking of the injected liquid crystal. The seal pattern is a step of uniformly forming a thermosetting resin in a desired pattern, and screen printing has become mainstream.

st40 단계는 스페이서(Spacer)를 도포하는 공정을 나타낸다.The st40 step represents a process of applying a spacer.

액정 셀의 제조공정에서 상부기품과 하부기판 사이의 갭(gap)을 정밀하고 균일하게 유지하기 위해 일정한 크기의 스페이서가 사용된다. 따라서, 상기 스페이서 산포 시(時) 하부기판에 대해 균일한 밀도로 산포해야 하며, 산포방식은 크게 알코올 등에 스페이서를 혼합하여 분사하는 습식산포법과 스페이서만을 산포하는 건식산포법으로 나눌 수 있다. 또한, 건식산포에는 정전기를 이용하는 정전산포식과 기체의 압력을 이용하는 제전산포식으로 나뉘는데, 정전기에 취약한 구조를 갖고 있는 액정 셀에서는 제전산포법을 많이 사용한다.In the manufacturing process of the liquid crystal cell, a spacer having a constant size is used to precisely and uniformly maintain a gap between the upper substrate and the lower substrate. Therefore, the spacer should be dispersed at a uniform density with respect to the lower substrate at the time of dispersion, and the dispersion method can be largely divided into a wet dispersion method in which a spacer is mixed with an alcohol and sprayed and a dry dispersion method in which only the spacer is dispersed. In addition, dry dispersion is divided into electrostatic dispersion type using static electricity and antistatic dispersion type using gas pressure. In the liquid crystal cell having a structure susceptible to static electricity, many electrostatic dispersion methods are used.

상기 스페이서의 산포 공정이 끝나면, st50 단계에서 보여주는 것과 같이 컬러필터 기판인 상판과 박막 트랜지스터 배열 기판인 하판의 합착공정을 진행한다. After the diffusion process of the spacer, as shown in the st50 step, the bonding process of the upper plate of the color filter substrate and the lower plate of the thin film transistor array substrate is performed.

상판과 하판의 합착 배열은 각 기판의 설계 시(時) 주어지는 마진(Margin)에 의해 결정되는데, 보통 수 ㎛의 정밀도가 요구된다. 두 기판의 합착 오차범위를 벗어나면, 빛이 새어나오게 되어 액정셀(liquid crystal cell)의 구동 시(時) 원하는 화질 특성을 기대할 수 없다.The joining arrangement of the top plate and the bottom plate is determined by the margin given at the time of designing each substrate, and a precision of several μm is usually required. If the two substrates are out of the bonding error range, light leaks out, and thus the desired image quality characteristics cannot be expected when the liquid crystal cell is driven.

st60 단계는 상기 st10 내지 st50 단계에서 제작된 액정 셀을 단위 셀로 절단하는 공정이다. 일반적으로 액정셀은 대면적의 유리기판에 다수개의 액정 셀을 형성한 후 각각 하나의 액정 셀로 분리하는 공정을 거치게 되는데, 이 공정이 셀 절단 공정이다.The st60 step is a step of cutting the liquid crystal cell manufactured in the st10 to st50 step into a unit cell. In general, a liquid crystal cell undergoes a process of forming a plurality of liquid crystal cells on a large area glass substrate and then separating them into a single liquid crystal cell, which is a cell cutting process.

초기 액정 표시장치의 제조공정에서는 여러 셀에 동시에 액정주입 후 셀 단위로 절단하는 공정을 진행하였으나, 셀 크기가 증가함에 따라 단위 셀로 절단한 후 액정을 주입하는 방법을 사용한다.In the initial manufacturing process of the liquid crystal display device, a process of cutting liquid crystals into cells after cutting them into cells at the same time is performed. However, as cell sizes increase, the liquid crystal is injected after cutting into unit cells.

셀 절단 공정은 유리기판 보다 경도가 높은 다이아몬드 재질의 펜으로 기판 표면에 절단선을 형성하는 스크라이브(scribe) 공정과 힘을 가해 절단하는 브레이크(break) 공정으로 이루어진다.The cell cutting process includes a scribe process of forming a cutting line on the surface of a substrate using a diamond pen having a hardness higher than that of a glass substrate, and a break process of applying a force to cut.

st70 단계는 각 단위 셀로 절단된 액정 셀에 액정을 주입하는 단계이다.The st70 step is a step of injecting liquid crystal into the liquid crystal cell cut into each unit cell.

단위 액정 셀은 수백 cm2의 면적에 수 ㎛의 갭을 갖는다. 따라서 이런 구조의 셀에 효과적으로 액정을 주입하는 방법으로 셀 내외의 압력차를 이용한 진공 주입법이 가장 널리 이용된다. The unit liquid crystal cell has a gap of several μm in an area of several hundred cm 2 . Therefore, the vacuum injection method using the pressure difference between the inside and outside of the cell is most widely used as a method of effectively injecting liquid crystal into a cell having such a structure.

도 2에서 설명한 배향막 형성/처리 단계인 st20에서 상기 유기배향막은 회전도포법이나 인쇄도포법으로 기판 상에 유기고분자막을 형성하고 경화시킨 후 러빙(Rubbing)공정을 거치게 된다. 상기 러빙공정은 배향막의 표면에 배향각도를 정의하여 액정분자에 배향방향을 부여하는 역할을 하게 된다. 이하, 도 3을 참조하여 배향막 형성/처리 단계를 구체적으로 설명한다. In the st20 forming / processing step described in FIG. 2, the organic alignment layer is subjected to a rubbing process after forming and curing an organic polymer layer on a substrate by a rotation coating method or a printing coating method. The rubbing process serves to give an alignment direction to the liquid crystal molecules by defining an alignment angle on the surface of the alignment layer. Hereinafter, the alignment film forming / processing step will be described in detail with reference to FIG. 3.

도 3은 도 2의 배향막 형성/처리 단계(st20)를 구체적으로 세분화한 도면이다. 도시한 바와 같이 배향막 형성공정은 크게 3 단계로 나눌 수 있다. 첫째로 기판에 배향물질을 도포하여 배향막을 형성하는 공정(st22)과 둘째로 상기 배향막에 강도를 주기 위해 소정의 온도에서 경화(st24)하는 단계이다. 셋째, 경화된 배향막의 표면에 러빙처리를 함으로써 미소한 배향방향을 갖는 배향막을 완성할 수 있다(ST3).FIG. 3 is a detailed view of the alignment film forming / processing step st20 of FIG. 2. As shown, the alignment film forming process can be largely divided into three steps. First, a step of forming an alignment layer by applying an alignment material to a substrate (st22), and second, curing (st24) at a predetermined temperature to give strength to the alignment layer. Third, by performing a rubbing treatment on the surface of the cured alignment film, an alignment film having a fine alignment direction can be completed (ST3).

이하 도면을 참조하여 종래의 배향막 형성방법을 구체적으로 알아보도록 한다. 도 4는 배향막 코팅 장치를 이용한 일반적인 배향막 형성방법을 도시한 도면이다. Hereinafter, a conventional method of forming an alignment layer will be described in detail with reference to the accompanying drawings. 4 is a diagram illustrating a general alignment film forming method using an alignment film coating apparatus.

도시한 바와 같이, 복수개가 맞물려 돌아가는 롤(Roll)을 이용하여 유리기판(30)위에 배향막을 코팅하는 일반적인 방법에서는 닥터롤(doctor roll)(31), 아닐록스롤(anilox roll)(33), 인쇄롤(printing roll)(35)과 고무판(37)으로 구성된 인쇄장비를 사용한다. 상기 복수개의 롤 중, 상기 닥터롤(31)은 상기 아닐록스롤(33)과 맞물려 돌아가게 되어 있고, 상기 인쇄롤(35)은 상기 아닐록스롤(33)과 맞물려 돌아가도록 구성되어 있다. 상기 아닐록스롤(33)의 측면은 도시한 바와 같이, 미세한 홈(33a)이 형성되어 있다. As shown in the drawing, in the general method of coating the alignment layer on the glass substrate 30 using a plurality of interlocking rolls, a doctor roll 31, anilox roll 33, Printing equipment consisting of a printing roll 35 and a rubber sheet 37 is used. Of the plurality of rolls, the doctor roll 31 meshes with the anilox roll 33 and the printing roll 35 is configured to mesh with the anilox roll 33. As shown in the figure, a fine groove 33a is formed on the side surface of the anilox roll 33.

또한, 상기 인쇄롤(35)의 한 면에는 임의의 패턴이 형성되어 있는 고무판(인 쇄 마스크)(37)이 부착되어 있다. 상기 고무판(37)의 패턴은 어레이기판의 표면 중 접착제를 도포할 부분과 패드를 형성할 부분을 제외한 부분에 배향막이 인쇄될 수 있도록 한다. In addition, a rubber plate (print mask) 37 having an arbitrary pattern is attached to one surface of the printing roll 35. The pattern of the rubber plate 37 allows the alignment layer to be printed on a portion of the surface of the array substrate except for a portion to which an adhesive is applied and a portion to form a pad.

전술한 바와 같은 구성을 갖는 인쇄장비를 이용하여 유리기판 위에 배향막을 형성하는 방법을 구체적으로 살펴보면 아래와 같다.Looking at the method of forming the alignment layer on the glass substrate using a printing device having the configuration as described above in detail as follows.

먼저 임의의 고정수단(32)에 유리기판(30)을 고정한다. 다음으로, 전술한 구성에서 상기 아닐록스롤(33)에 임의의 배향물질을 분사한다. 전술한 바와 같이 복수개의 롤(roll)로 구성된 인쇄장비가 동작되면, 상기 닥터롤(31)은 상기 아닐록스롤(33)과 맞붙어 돌아가면서 상기 아닐록스롤(33)에 분사된 배향물질을 상기 아닐록스롤(33)의 미세홈(33a)에 침적(沈積)시키게 되고, 연속으로 아닐록스롤(33) 내부에 침적된 배향물질은 상기 아닐록스롤(33)과 상기 인쇄롤(35)이 맞붙어 돌아가면서 상기 인쇄롤(35)의 고무판(37)에 다시 전사(轉寫)된다. 다음으로 상기 고무판에 전사된 배향물질은 상기 인쇄롤(35)이 돌아가면서 다시 상기 기판(30)위에 상기 고무판(37)의 패턴대로 배향막(40)이 형성되어 진다.First, the glass substrate 30 is fixed to an arbitrary fixing means 32. Next, any alignment material is sprayed onto the anilox roll 33 in the above-described configuration. As described above, when a printing apparatus composed of a plurality of rolls is operated, the doctor roll 31 rotates in contact with the anilox roll 33 and receives the alignment material sprayed on the anilox roll 33. It is deposited in the fine groove (33a) of the anilox roll 33, the alignment material deposited in the anilox roll 33 continuously is the anilox roll 33 and the printing roll 35 It is transferred again to the rubber plate 37 of the said printing roll 35 by rotating. Next, as the alignment material transferred to the rubber plate, as the printing roll 35 rotates, the alignment layer 40 is formed on the substrate 30 in the pattern of the rubber plate 37.

이때, 상기 고무판(37)의 패턴은 제작하려는 액정표시장치의 모델(액정패널의 크기)에 따라 크기가 달라진다. 따라서 기판(30)위에 다양한 형태로 배향막(40)을 구성할 수 있다. At this time, the pattern of the rubber plate 37 varies in size depending on the model (size of the liquid crystal panel) of the liquid crystal display device to be manufactured. Therefore, the alignment layer 40 may be configured on the substrate 30 in various forms.

다음으로, 상기 기판(30)에 형성된 배향막(40)을 소정의 온도로 경화하는 공정을 행하게 되며, 상기 경화된 배향막(40)의 표면을 러빙롤(50)을 이용하여 러빙하는 공정이 진행된다. Next, a process of curing the alignment film 40 formed on the substrate 30 at a predetermined temperature is performed, and a process of rubbing the surface of the cured alignment film 40 using the rubbing roll 50 is performed. .                         

전술한 바와 같은 방법으로 유리기판 위에 배향막을 형성할 수 있다.An alignment layer may be formed on the glass substrate by the method described above.

그러나 박막트랜지스터 기판의 형성(도 2의 st10)과 배향막 형성을 위한 인쇄단계(도 3의 st22) 사이에는 시간적 간격이 존재하며, 박막트랜지스터 기판은 배향막 형성 시(時)까지 클린룸(clean room)에서 장기간 대기해야 하는 경우가 발생한다. 이에 대해 도 5를 참조하여 설명한다. However, there is a time interval between the formation of the thin film transistor substrate (st10 of FIG. 2) and the printing step (st22 of FIG. 3) for forming the alignment layer, and the thin film transistor substrate is a clean room until the alignment layer is formed. Long waits occur in This will be described with reference to FIG. 5.

도 5는 박막트랜지스터기판의 형성단계 및 배향막 형성까지의 단계를 도시한 블록도이다. 먼저 유리기판과 같은 투명기판위에 게이트배선(도 1의 25)을 형성한다(st11). 이때, 박막트랜지스터의 게이트전극도 동시에 형성한다. FIG. 5 is a block diagram illustrating a step of forming a thin film transistor substrate and forming an alignment layer. First, a gate wiring (25 of FIG. 1) is formed on a transparent substrate such as a glass substrate (st11). At this time, the gate electrode of the thin film transistor is also formed at the same time.

st12 단계는 박막트랜지스터(도 1의 T)를 형성하는 단계로, 절연막과 액티브층 및 소스/드레인 전극 등을 형성하는 단계를 말한다. 소스/드레인 전극 형성 시(時)에는 데이터배선(도 1의 27)도 함께 형성한다. The st12 step is a step of forming a thin film transistor (T in FIG. 1), and refers to a step of forming an insulating film, an active layer, a source / drain electrode, and the like. When the source / drain electrodes are formed, data wiring (27 in FIG. 1) is also formed.

st13 단계는 픽셀전극(도 1의 19)을 형성하는 단계이다. 픽셀전극은 박막트랜지스터와 연결되어 있고, 화소영역(도 1의 P)안에 형성되도록 한다. The st13 step is to form a pixel electrode (19 in FIG. 1). The pixel electrode is connected to the thin film transistor and is formed in the pixel region (P in FIG. 1).

다음으로 st14 단계에서는 박막트랜지스터와 픽셀전극이 형성된 기판의 전면에 이들을 보호하기 위해 보호막을 형성한다. 보호막으로는 무기절연물질인 질화실리콘(SiNX)을 사용하고, 또는 유기절연물질인 벤조사이클로부텐(BCB)을 사용한다. Next, in the st14 step, a protective film is formed on the entire surface of the substrate on which the thin film transistor and the pixel electrode are formed. As the protective film, silicon nitride (SiN X ), which is an inorganic insulating material, or benzocyclobutene (BCB), which is an organic insulating material, is used.

이상과 같이 박막트랜지스터 기판을 완성하고 배향막을 형성하기 전까지, 박막트랜지스터 기판은 클린룸(clean room)에서 대기하는 과정을 거치게 된다(st15). 셀(cell)공정의 진행상황에 따라서 박막트랜지스터 기판은 길게는 10에서 20일 이 상 다음공정을 위해 대기하는 시간적 간격이 생긴다. 이때 박막트랜지스터 기판이 아무리 클린룸(clean room)에 위치하고 있다 하더라도, 보호막의 표면에 유기막이나 산화막 또는 다른 미세한 입자(particle)들과 같은 불순물이 형성되는 경우가 발생한다. 이와 같은 불순물들은 도 3 및 도 4 에서와 같이 배향막을 형성할때에 배향막(polyimide)의 인쇄성을 현저하게 떨어뜨리며 공정중에 불량을 유발하는 원인이 된다. As described above, the thin film transistor substrate is subjected to a process of waiting in a clean room until the thin film transistor substrate is completed and the alignment layer is formed (st15). Depending on the progress of the cell process, the thin film transistor substrate has a time interval of 10 to 20 days or more waiting for the next process. At this time, even if the thin film transistor substrate is located in a clean room, impurities such as an organic film, an oxide film, or other fine particles may be formed on the surface of the protective film. Such impurities impair the printability of the alignment layer (polyimide) significantly when forming the alignment layer as shown in FIGS. 3 and 4 and cause defects during the process.

그러므로 다음 단계인 st16에서와 같이 이런 불순물을 제거하는 단계가 필요하다. 상기와 같은 불순물들은 IPA(isopropyl alcohol)과 같은 물질로 스트립(strip)처리하거나 또는 드라이 애셔(dry asher) 장비로 애싱(ashing)처리 후 스트립(strip)처리하는 단계를 거치게 된다. 즉, 불순물들은 도 5의 st16 단계에서 스트립 및 애싱 후 스트립처리에 의해 보호막의 표면에서 제거된다. Therefore, it is necessary to remove these impurities as in the next step, st16. Such impurities are subjected to a strip treatment with a material such as IPA (isopropyl alcohol) or an ashing treatment with a dry asher. That is, impurities are removed from the surface of the protective film by stripping and post-ash stripping in the st16 step of FIG.

이와 같은 불순물제거 공정은 다음단계인 st22에서 배향막이 인쇄될 때 배향막의 인쇄성을 증가시키는 역할을 수행한다. Such an impurity removal process serves to increase the printability of the alignment film when the alignment film is printed in the next step st22.

그러나 보호막으로 유기물질인 BCB를 사용하였을 경우에, 애싱(ashing)처리시 BCB막에 심각한 손상을 주어 애싱(ashing)처리를 하지 못하는 경우가 발생하며, 무기물질인 질화실리콘(SiNX)을 보호막으로 사용하더라도 20일 이상의 장기 대기품의 경우에는 스트립(strip)처리 이전에 플라스마(plasma)를 이용하여 애싱(ashing)처리를 실시해야하는 문제점을 야기시키고 있다.
However, when BCB, an organic material, is used as a protective film, ashing may cause severe damage to the BCB film, thereby preventing ashing, and inorganic silicon nitride (SiN X ) may be protected. Even if used as a long-term air of more than 20 days has been causing a problem that the ashing (plasma) to be subjected to the ashing (plasma) before the strip (strip) treatment.

따라서 전술한 문제점을 해결하기 위하여, 본 발명은 UV(ultra-violet)광을 이용하여 박막트랜지스터 기판의 최상부에 형성된 유기물 또는 불순물을 제거하는 것을 그 목적으로 하고 있다. 더구나, 애싱(ashing)처리가 곤란한 BCB 보호막의 경우에는 UV처리를 통해서 BCB 보호막에 아무런 손상을 주지 않고서 불순물의 제거가 가능하다.
Therefore, in order to solve the above problems, the present invention is to remove the organic matter or impurities formed on the top of the thin film transistor substrate using UV (ultra-violet) light. In addition, in the case of a BCB protective film that is difficult to ashing treatment, impurities can be removed without damaging the BCB protective film through UV treatment.

전술한 목적을 달성하기 위한 본 발명에 따른 박막 트랜지스터 완성 후 셀(cell)공정 진행 전 장기 대기품의 처리방법은 기판의 상부에 박막트랜지스터를 형성하는 단계와; 상기 박막트랜지스터와 전기적으로 연결되어 있는 픽셀전극을 형성하는 단계와; 상기 박막트랜지스터 및 픽셀전극 상부에 보호층을 형성하는 단계와; 상기 보호층이 형성된 기판을 클린룸(clean room)에서 보관하는 단계와; 상기 클린룸(clean room)에서의 보관 이후 상기 보호층에 UV(ultra-violet)광 처리를 수행하는 단계와; 상기 UV광 처리를 마친 보호층에 스트립(strip)처리를 하는 단계와; 상기 스트립(strip)처리를 마친 보호층 상부에 배향막을 인쇄하는 단계를 포함하며, 상기 UV광의 적산 조도량은 215 mJ/cm2 이상인 것을 특징으로 한다. According to an aspect of the present invention, there is provided a method of treating a long-term air product after completion of a thin film transistor according to the present invention, including: forming a thin film transistor on an upper portion of a substrate; Forming a pixel electrode electrically connected to the thin film transistor; Forming a protective layer on the thin film transistor and the pixel electrode; Storing the substrate on which the protective layer is formed in a clean room; Performing ultra-violet (UV) light treatment on the protective layer after storage in the clean room; Performing a strip treatment on the UV light-treated protective layer; And printing an alignment layer on the protective layer after the strip treatment, wherein the integrated illuminance of the UV light is 215 mJ / cm 2 or more.

상기 보호층은 유기 절연물질로서 예를 들어 벤조사이클로부텐(BCB)인 것을 특징으로 한다. The protective layer is, for example, benzocyclobutene (BCB) as an organic insulating material.

상기 보호층은 무기 절연물질로도 형성할 수 있는데, 예를 들어 상기 보호층은 무기 절연물질은 질화실리콘(SiNX)인 것을 특징으로 한다. 상기 상기 스트립(strip)처리는 IPA(isopropyl alcohol)를 이용하는 것을 특징으로 한다. The protective layer may be formed of an inorganic insulating material, for example, the protective layer is characterized in that the inorganic insulating material is silicon nitride (SiN X ). The strip treatment is characterized in that using isopropyl alcohol (IPA).

또한, 상기 UV광 처리는 보호층으로부터 유기물 및 불순물을 제거하는 것을 특징으로 한다. 상기 박막트랜지스터는 인버티드 스테거 타입(inverted stagger type), 스테거 타입(stagger type) 또는 코플라나 타입(coplanar type)인 것을 특징으로 한다. In addition, the UV light treatment is characterized in that to remove organic matter and impurities from the protective layer. The thin film transistor may be an inverted stagger type, a stagger type, or a coplanar type.

이하 첨부한 도면을 참조하여 본 발명에 따른 실시예를 설명하도록 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

도 6은 본 발명에 따라 박막트랜지스터 기판의 형성 및 배향막 형성까지의 단계를 나타낸 것으로 보호막으로 무기물질이 쓰였을 경우를 도시한 블록도 이다. FIG. 6 is a block diagram illustrating a process of forming a thin film transistor substrate and forming an alignment layer according to the present invention, in which an inorganic material is used as a protective film.

st 111 단계는 유리기판과 같은 투명기판위에 게이트배선(도 1의 25)을 형성하는 단계를 나타낸 것이다. 유리기판위에 금속과 같은 도전성 물질을 증착하고 패턴하여 제 1방향으로 연장된 다수의 게이트배선을 형성한다. 이때, 박막트랜지스터의 게이트전극도 동시에 형성한다. The st 111 step shows forming a gate wiring (25 in FIG. 1) on a transparent substrate such as a glass substrate. A conductive material such as a metal is deposited on the glass substrate and patterned to form a plurality of gate wirings extending in the first direction. At this time, the gate electrode of the thin film transistor is also formed at the same time.

st112 단계는 박막트랜지스터(도 1의 T)를 형성하는 단계이다. 게이트배선 및 게이트전극이 형성된 기판의 전면에 절연층 및 반도체층을 형성하고, 반도체층만을 패턴하여 액티브층을 형성한다. 그리고 금속층을 기판의 전면에 증착하고 패턴하여 소스/드레인 전극 및 데이터배선(도 1의 27)을 형성한다. 데이터배선은 제 1 방향으로 연장된 게이트배선과 실질적으로 수직을 이루면서 제 2 방향으로 연장되어 있다. The st112 step is to form a thin film transistor (T in FIG. 1). An insulating layer and a semiconductor layer are formed on the entire surface of the substrate on which the gate wiring and the gate electrode are formed, and only the semiconductor layer is patterned to form an active layer. The metal layer is deposited on the entire surface of the substrate and patterned to form source / drain electrodes and data wirings (27 in FIG. 1). The data line extends in the second direction while being substantially perpendicular to the gate line extending in the first direction.

st113 단계는 픽셀전극(도 1의 19)을 형성하는 단계이다. ITO 또는 IZO같은 투명도전성물질을 기판의 전면에 형성하고 패턴하여 화소영역(도 1의 P)안에 픽셀전극을 형성하다. 픽셀전극은 박막트랜지스터와 전기적으로 연결되어 있다. The st113 step is to form a pixel electrode (19 in FIG. 1). A transparent conductive material such as ITO or IZO is formed on the entire surface of the substrate and patterned to form a pixel electrode in the pixel region (P in FIG. 1). The pixel electrode is electrically connected to the thin film transistor.

다음으로 st114 단계에서는 박막트랜지스터와 픽셀전극이 형성된 기판의 전면에 이들을 보호하기 위해 무기 보호막을 형성한다. 무기 보호막으로는 무기절연물질인 질화실리콘(SiNX)을 사용한다. Next, in the st114 step, an inorganic protective film is formed on the entire surface of the substrate on which the thin film transistor and the pixel electrode are formed. As the inorganic protective film, silicon nitride (SiN X ), which is an inorganic insulating material, is used.

이상과 같은 공정을 거쳐 박막트랜지스터 기판이 완성된다. 위에서는 인버티드 스테거 타입(inverted stagger type)의 박막트랜지스터를 형성하는 공정을 설명하였지만, 본 발명의 박막트랜지스터는 인버티드 스태거 타입에 한정되지 않으며 스테거 타입(stagger type) 또는 코플라나 타입(coplanar type) 등의 박막트랜지스터도 적용될 수 있다. Through the above process, the thin film transistor substrate is completed. Although the process of forming an inverted stagger type thin film transistor has been described above, the thin film transistor of the present invention is not limited to an inverted stagger type and is a stagger type or a coplanar type ( Thin film transistors such as coplanar type) may also be applied.

이상과 같이 박막트랜지스터와 픽셀전극이 형성된 기판에 무기 보호층이 형성된 박막트랜지스터 기판은 다음 공정인 셀(cell)공정에 앞서 클린룸(clean room)에서 그보다 먼저 형성되었던 박막트랜지스터 기판이 셀공정을 마치는 것을 기다린다. As described above, the thin film transistor substrate on which the inorganic protective layer is formed on the substrate on which the thin film transistor and the pixel electrode are formed has a thin film transistor substrate formed earlier in a clean room before the next cell process. Wait for that

먼저 형성된 박막트랜지스터 기판의 셀공정 진행상황에 따라 박막트랜지스터 기판은 클린룸에서 20일 이상 또는 미만의 대기시간을 갖는다. The thin film transistor substrate has a waiting time of 20 days or more in a clean room depending on the progress of the cell process of the thin film transistor substrate formed earlier.                     

st 116a는 20일 미만의 짧은 대기시간을 갖은 박막트랜지스터 기판의 처리를 나타낸 것이다. 20일 미만의 짧은 대기시간을 갖는 박막트랜지스터 기판은 스트립(strip)처리 만으로도 무기 보호막 표면에 형성되어 있는 유기물과 같은 불순물의 제거가 용이하다. 스트립(strip)처리는 IPA(isopropyl alcohol)와 같은 물질을 이용한다. st 116a shows the treatment of a thin film transistor substrate with a short latency of less than 20 days. The thin film transistor substrate having a short waiting time of less than 20 days can easily remove impurities such as organic substances formed on the surface of the inorganic protective film by stripping alone. Strip treatment uses a material such as IPA (isopropyl alcohol).

반면에 st116b는 20일 이상의 긴 대기시간을 갖는 박막트랜지스터 기판의 처리단계를 나타낸 것이다. 20일 이상의 비교적 긴 시간의 장기 대기품은 20일 미만의 대기시간보다 보다 많은 양의 유기물과 같은 불순물을 상기 무기 보호막의 표면에 형성시키는 원인이 된다. 아무리 클린룸(clean room)에 박막트랜지스터 기판이 보관되더라도 유기물과 같은 불순물의 형성을 감소시킬 수는 있어도 불순물의 형성을 완전히 막지는 못하는 것이다. 20일 이상의 장기 대기품에 대해서는 st116b에서 나타낸 것처럼, UV(ultra-violet)광으로 무기 보호막의 표면을 처리한다. UV광은 유기물 제거에 최고의 성능을 발휘하며, 무기 보호막에 어떠한 손상(damage)도 가하지 않는다. 또한, 종래기술의 애싱(ashing)처리와는 달리 작업의 단순화를 가져올 수 있으며 생산성의 향상을 가져올 수 있다. 이때 UV광의 적산 조도량은 215mJ/cm2이상으로 한다. On the other hand, st116b represents a processing step of a thin film transistor substrate having a long waiting time of 20 days or more. Long-term air products having a relatively long time of 20 days or more cause a larger amount of impurities such as organic matter to form on the surface of the inorganic protective film than the waiting time of less than 20 days. Even if the thin film transistor substrate is stored in a clean room, the formation of impurities such as organic substances may be reduced, but the formation of impurities may not be completely prevented. For long-term atmospheric products longer than 20 days, the surface of the inorganic protective film is treated with ultra-violet (UV) light, as shown in st116b. UV light has the best performance in removing organic matter and does not cause any damage to the inorganic protective film. In addition, unlike the ashing process of the prior art, it can bring about a simplification of work and an improvement in productivity. At this time, the integrated illuminance of the UV light is 215 mJ / cm 2 or more.

UV광 처리를 마치 기판은 다음으로 st117 단계에서 스트립(strip) 처리를 해한다. 스트립처리는 상기 st116에서와 같은 것으로 IPA(isopropyl alcohol)을 이용한다. After the UV light treatment, the substrate is then stripped in step st117. Strip treatment is the same as in st116 using IPA (isopropyl alcohol).                     

이와 같은 불순물제거 공정(st116a 또는 (st116b+st117))을 거친 박막트랜지스터 기판은 배향막의 인쇄공정으로 들어간다(st120). 불순물 제거공정인 st116a 또는 st116b+st117에서 무기 보호층에 형성된 불순물이 제거되므로, 배향막의 인쇄성은 향상된다. 또한, 상기 st116b의 UV처리는 무기 보호막에 아무런 손상도 입히지 않으므로, 이후의 셀(cell)공정에서 더울 안정적인 제조공정 진행이 수행될 수 있도록 할 뿐만 아니라, 더욱 향상된 액정표시장치를 제조할 수 있게 한다. The thin film transistor substrate which has undergone such an impurity removal process (st116a or (st116b + st117)) enters the printing process of the alignment film (st120). Since impurities formed in the inorganic protective layer are removed in the impurity removal process st116a or st116b + st117, the printability of the alignment film is improved. In addition, since the UV treatment of the st116b does not cause any damage to the inorganic protective film, it is possible not only to perform a more stable manufacturing process in a subsequent cell process, but also to manufacture an improved liquid crystal display device. .

도 7은 본 발명에 따라 박막트랜지스터 기판의 형성 및 배향막 형성까지의 단계를 나타낸 것으로 보호막으로 유기물질이 쓰였을 경우를 도시한 블록도 이다. FIG. 7 is a block diagram illustrating a process of forming a thin film transistor substrate and forming an alignment layer according to the present invention, in which an organic material is used as a protective film.

st 211 단계는 유리기판과 같은 투명기판위에 게이트배선(도 1의 25)을 형성하는 단계를 나타낸 것이다. 유리기판위에 금속과 같은 도전성 물질을 증착하고 패턴하여 제 1방향으로 연장된 다수의 게이트배선을 형성한다. 이때, 박막트랜지스터의 게이트전극도 동시에 형성한다. In step 211, a gate wiring (25 in FIG. 1) is formed on a transparent substrate such as a glass substrate. A conductive material such as a metal is deposited on the glass substrate and patterned to form a plurality of gate wirings extending in the first direction. At this time, the gate electrode of the thin film transistor is also formed at the same time.

st212 단계는 박막트랜지스터(도 1의 T)를 형성하는 단계이다. 게이트배선 및 게이트전극이 형성된 기판의 전면에 절연층 및 반도체층을 형성하고, 반도체층만을 패턴하여 액티브층을 형성한다. 그리고 금속층을 기판의 전면에 증착하고 패턴하여 소스/드레인 전극 및 데이터배선(도 1의 27)을 형성한다. 데이터배선은 제 1 방향으로 연장된 게이트배선과 실질적으로 수직을 이루면서 제 2 방향으로 연장되어 있다. The st212 step is to form a thin film transistor (T in FIG. 1). An insulating layer and a semiconductor layer are formed on the entire surface of the substrate on which the gate wiring and the gate electrode are formed, and only the semiconductor layer is patterned to form an active layer. The metal layer is deposited on the entire surface of the substrate and patterned to form source / drain electrodes and data wirings (27 in FIG. 1). The data line extends in the second direction while being substantially perpendicular to the gate line extending in the first direction.

st213 단계는 픽셀전극(도 1의 19)을 형성하는 단계이다. ITO 또는 IZO같은 투명도전성물질을 기판의 전면에 형성하고 패턴하여 화소영역(도 1의 P)안에 픽셀 전극을 형성하다. 픽셀전극은 박막트랜지스터와 전기적으로 연결되어 있다. The st213 step is to form a pixel electrode (19 in FIG. 1). A transparent conductive material such as ITO or IZO is formed on the front surface of the substrate and patterned to form pixel electrodes in the pixel region (P in FIG. 1). The pixel electrode is electrically connected to the thin film transistor.

다음으로 st214 단계에서는 박막트랜지스터와 픽셀전극이 형성된 기판의 전면에 이들을 보호하기 위해 유기 보호막을 형성한다. 유기 보호막으로는 유기절연물질인 벤조사이클로부텐(BCB)을 사용한다. Next, in the st214 step, an organic passivation layer is formed on the entire surface of the substrate on which the thin film transistor and the pixel electrode are formed. As the organic protective film, benzocyclobutene (BCB), which is an organic insulating material, is used.

이상과 같은 공정을 거쳐 박막트랜지스터 기판이 완성된다. 위에서는 인버티드 스테거 타입(inverted stagger type)의 박막트랜지스터를 형성하는 공정을 설명하였지만, 본 발명의 박막트랜지스터는 인버티드 스태거 타입에 한정되지 않으며 스테거 타입(stagger type) 또는 코플라나 타입(coplanar type) 등의 박막트랜지스터도 적용될 수 있다. Through the above process, the thin film transistor substrate is completed. Although the process of forming an inverted stagger type thin film transistor has been described above, the thin film transistor of the present invention is not limited to an inverted stagger type and is a stagger type or a coplanar type ( Thin film transistors such as coplanar type) may also be applied.

이상과 같이 박막트랜지스터와 픽셀전극이 형성된 기판에 유기 보호층이 형성된 박막트랜지스터 기판은 다음 공정인 셀(cell)공정에 앞서 클린룸(clean room)에서 그보다 먼저 형성되었던 박막트랜지스터 기판이 셀공정을 마치는 것을 기다린다. As described above, the thin film transistor substrate on which the organic protective layer is formed on the substrate on which the thin film transistor and the pixel electrode are formed has a thin film transistor substrate formed earlier in a clean room prior to the next cell process. Wait for that

st 215 단계는 이와 같은 박막트랜지스터 기판의 대기과정을 보여주고 있다. 먼저 형성된 박막트랜지스터 기판의 셀공정 진행상황에 따라 박막트랜지스터 기판은 클린룸에서 장시간 대기하게 되는 데, 아무리 클린룸(clean room)에 박막트랜지스터 기판이 대기하고 있더라도 유기물과 같은 불순물의 형성을 감소시킬 수는 있어도 불순물의 형성을 완전히 막지는 못하는 것이다. The st 215 step shows the atmospheric process of such a thin film transistor substrate. According to the progress of the cell process of the thin film transistor substrate formed earlier, the thin film transistor substrate waits for a long time in a clean room. However, even if the thin film transistor substrate is in the clean room, the formation of impurities such as organic substances can be reduced. Even if it does not completely prevent the formation of impurities.

이러한 기판 최상부의 유기 보호막에 형성된 유기물 및 불순물을 제거하기 위해 셀(cell)공정 전에 st216에서 보여준 것처럼 UV(ultra-violet)광 처리를 실시 한다. 종래기술에서는 BCB에 애싱(ashing)처리 시(時) 유기 보호막에 손상(damage)를 주는 등 많은 문제점을 야기했었다. 그러나 본 발명에서처럼 UV광 처리를 한다면 이같은 문제점은 사라질 것이다. UV광은 유기물 제거에 최고의 성능을 발휘하며, 유기 보호막에 어떠한 손상(damage)도 가하지 않는다. 또한, 종래기술의 애싱(ashing)처리와는 달리 작업의 단순화를 가져올 수 있으며 생산성의 향상을 가져올 수 있다. 이때 UV광의 적산 조도량은 215mJ/cm2이상으로 한다. UV-ultraviolet (UV) light treatment is performed before the cell process to remove organic substances and impurities formed on the organic protective layer on the top of the substrate. The prior art has caused a number of problems such as damaging the organic protective film during ashing (BC) ashing process. However, if the UV light treatment as in the present invention this problem will disappear. UV light has the best performance in removing organic matter and does not cause any damage to the organic protective film. In addition, unlike the ashing process of the prior art, it can bring about a simplification of work and an improvement in productivity. At this time, the integrated illuminance of the UV light is 215 mJ / cm 2 or more.

다음으로 st217 단계에서는 UV광 처리를 마친 기판을 스트립(strip)처리를 하는 단계를 나타내는 것이다. 스트립(strip)처리는 IPA(isopropyl alcohol)와 같은 물질을 이용한다. Next, the st217 step shows a step of stripping the substrate after the UV light treatment. Strip treatment uses a material such as IPA (isopropyl alcohol).

이와 같은 불순물제거 공정(st216 및 st217)을 거친 유기 보호층을 포함한 박막트랜지스터 기판은 배향막의 인쇄공정으로 들어간다(st220). 불순물 제거공정인 st216에서 유기 보호층에 형성된 불순물이 제거되므로, 배향막의 인쇄성은 향상된다. 또한, 상기 st216의 UV처리는 유기 보호층에 아무런 손상도 입히지 않으므로, 이후의 셀(cell)공정에서 더울 안정적인 제조공정 진행이 수행될 수 있도록 할 뿐만 아니라, 더욱 향상된 액정표시장치를 제조할 수 있게 한다.
The thin film transistor substrate including the organic passivation layer that has undergone the impurity removal processes st216 and st217 enters the printing process of the alignment layer (st220). Since impurities formed in the organic protective layer are removed in st216 which is an impurity removing step, the printability of the alignment film is improved. In addition, since the UV treatment of the st216 does not cause any damage to the organic protective layer, it is possible not only to perform a more stable manufacturing process in a subsequent cell process, but also to manufacture an improved liquid crystal display device. do.

따라서 본 발명에 따른 장기 대기품의 처리방법은 다음과 같은 효과가 있다. 박막트랜지스터 기판이 클린룸에서 장시간 다음 공정인 셀(cell)공정을 위해 대기 하게 되면, 기판의 최상부에 형성되어있는 보호층에 유기물과 같은 불순물이 생기는 결과가 발생하는데, 이를 다음공정 전에 제거하기 위해서 UV광 처리를 실시한다. 그렇게 하면, 기판의 최상부에 형성된 보호막에 아무런 손상도 입히지 않을 수 있으며, 이후의 셀(cell)공정에서 더울 안정적인 제조공정 진행이 수행될 수 있도록 할 뿐만 아니라, 더욱 향상된 액정표시장치를 제조할 수 있게 한다.
Therefore, the long-term air treatment according to the present invention has the following effects. When the thin film transistor substrate waits for a cell process, which is the next process for a long time in a clean room, impurities such as organic substances are generated in the protective layer formed on the top of the substrate. UV light treatment is performed. By doing so, no damage may be caused to the protective film formed on the uppermost part of the substrate, and the subsequent stable cell manufacturing process may be performed in the cell process as well as to further improve the liquid crystal display device. do.

Claims (11)

기판의 상부에 박막트랜지스터를 형성하는 단계와;Forming a thin film transistor on the substrate; 상기 박막트랜지스터와 전기적으로 연결되어 있는 픽셀전극을 형성하는 단계와; Forming a pixel electrode electrically connected to the thin film transistor; 상기 박막트랜지스터 및 픽셀전극 상부에 보호층을 형성하는 단계와;Forming a protective layer on the thin film transistor and the pixel electrode; 상기 보호층이 형성된 기판을 클린룸(clean room)에서 보관하는 단계와;Storing the substrate on which the protective layer is formed in a clean room; 상기 클린룸(clean room)에서의 보관 이후 상기 보호층에 UV(ultra-violet)광 처리를 수행하는 단계와;Performing ultra-violet (UV) light treatment on the protective layer after storage in the clean room; 상기 UV광 처리를 마친 보호층에 스트립(strip)처리를 하는 단계와; Performing a strip treatment on the UV light-treated protective layer; 상기 스트립(strip)처리를 마친 보호층 상부에 배향막을 인쇄하는 단계Printing an alignment layer on the protective layer after the strip treatment; 를 포함하며, 상기 UV광의 적산 조도량은 215 mJ/cm2 이상인 것을 특징으로 하는 액정표시장치용 어레이기판 처리방법. And an integrated illuminance of the UV light is 215 mJ / cm 2 or more. 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 보호층은 유기 절연물질로 이루어지는 액정표시장치용 어레이기판 처리방법. And the protective layer is formed of an organic insulating material. 제 3 항에 있어서, The method of claim 3, wherein 상기 유기 절연물질은 벤조사이클로부텐(BCB)인 액정표시장치용 어레이기판 처리방법. The organic insulating material is benzocyclobutene (BCB) array substrate processing method for a liquid crystal display device. 제 1 항에 있어서,The method of claim 1, 상기 보호층은 무기 절연물질로 이루어지는 액정표시장치용 어레이기판 처리방법. And the protective layer is formed of an inorganic insulating material. 제 5 항에 있어서, The method of claim 5, 상기 무기 절연물질은 질화실리콘(SiNX)인 액정표시장치용 어레이기판 처리방법. The inorganic insulating material is silicon nitride (SiN X ) array substrate processing method for a liquid crystal display device. 제 1 항에 있어서, The method of claim 1, 상기 UV광 처리는 보호층상부의 유기물 및 불순물을 제거하는 액정표시장치용 어레이기판 처리방법. The UV light treatment is an array substrate processing method for a liquid crystal display device to remove organic substances and impurities on the protective layer. 제 1 항에 있어서, The method of claim 1, 상기 박막트랜지스터는 인버티드 스테거 타입(inverted stagger type)인 액정표시장치용 어레이기판 처리방법. And the thin film transistor is an inverted stagger type. 제 1 항에 있어서, The method of claim 1, 상기 박막트랜지스터는 스테거 타입(stagger type)인 액정표시장치용 어레이기판 처리방법. The thin film transistor is a stagger type (stagger type) array substrate processing method for a liquid crystal display device. 제 1 항에 있어서, The method of claim 1, 상기 박막트랜지스터는 코플라나 타입(coplanar type)인 액정표시장치용 어레이기판 처리방법. The thin film transistor is a coplanar type (coplanar type) array substrate processing method for a liquid crystal display device. 제 1 항에 있어서, The method of claim 1, 상기 스트립(strip)처리는 IPA(isopropyl alcohol)를 이용하는 액정표시장치용 어레이기판 처리방법. The strip processing is an array substrate processing method for a liquid crystal display using IPA (isopropyl alcohol).
KR1020020086786A 2002-12-30 2002-12-30 Rework Flow Method After Forming TFT Array Substrate Before Conducting Cell Process KR100961694B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020086786A KR100961694B1 (en) 2002-12-30 2002-12-30 Rework Flow Method After Forming TFT Array Substrate Before Conducting Cell Process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020086786A KR100961694B1 (en) 2002-12-30 2002-12-30 Rework Flow Method After Forming TFT Array Substrate Before Conducting Cell Process

Publications (2)

Publication Number Publication Date
KR20040060243A KR20040060243A (en) 2004-07-06
KR100961694B1 true KR100961694B1 (en) 2010-06-09

Family

ID=37352168

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020086786A KR100961694B1 (en) 2002-12-30 2002-12-30 Rework Flow Method After Forming TFT Array Substrate Before Conducting Cell Process

Country Status (1)

Country Link
KR (1) KR100961694B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100657896B1 (en) * 2004-08-20 2006-12-14 삼성전자주식회사 A method of storing substrate having immobilized reactive groups or probe molecules method of producing microarray using the UV film and a substrate having attached UV film

Also Published As

Publication number Publication date
KR20040060243A (en) 2004-07-06

Similar Documents

Publication Publication Date Title
KR100715905B1 (en) Manufacturing Process of Liquid Crystal Cell for a Small Size Liquid Crystal Display Device
KR101246570B1 (en) Method for fabricating liquid crystal display device
JP2001021894A (en) Liquid crystal display device
US6985199B2 (en) LCD device and method for manufacturing the same
US7456927B2 (en) Liquid crystal display device and method of fabricating the same
US20110147743A1 (en) Thin film transistor substrate and method for fabricating the same
US20060139538A1 (en) Method of forming alignment layer in LCD
US6836311B2 (en) Seal pattern for liquid crystal display device including first, second and third dummy seal patterns in non-active area
KR100961694B1 (en) Rework Flow Method After Forming TFT Array Substrate Before Conducting Cell Process
JPH07112069B2 (en) Display device
JP2818985B2 (en) Light valve device and manufacturing method thereof
KR100862073B1 (en) Liquid Crystal Display Panel for Preventing Damage of Open Portion and Method of Fabricating the same
KR100588015B1 (en) Apparatus of removing particles for used in liquid crystal display device
KR20080060627A (en) Method for fabricating a liquid crystal display
JPH0527243A (en) Liquid crystal display element
JP3058382B2 (en) Alignment film solution transfer plate
KR100820105B1 (en) A means of rubbing a big size substrate
JP2006018231A (en) In-plane switching mode liquid crystal display device and fabricating method thereof
US7301600B1 (en) Discharging method of in plane switching mode liquid crystal display device
KR19990066066A (en) Liquid crystal display device having uniform substrate spacing and high contrast ratio and manufacturing method thereof
KR960014650B1 (en) Liquid crystal display elements
KR100483524B1 (en) Liquid crystal display device with uniform substrate spacing and manufacturing method
KR100866975B1 (en) A LCD and method for fabricating an array substrate for LCD
JP2004012544A (en) Active matrix substrate and method for manufacturing the same, and display device using the active matrix substrate
KR101192048B1 (en) Method for manufacturing liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 10