KR101246570B1 - Method for fabricating liquid crystal display device - Google Patents

Method for fabricating liquid crystal display device Download PDF

Info

Publication number
KR101246570B1
KR101246570B1 KR1020050136170A KR20050136170A KR101246570B1 KR 101246570 B1 KR101246570 B1 KR 101246570B1 KR 1020050136170 A KR1020050136170 A KR 1020050136170A KR 20050136170 A KR20050136170 A KR 20050136170A KR 101246570 B1 KR101246570 B1 KR 101246570B1
Authority
KR
South Korea
Prior art keywords
substrate
electrode
forming
pattern
photoresist
Prior art date
Application number
KR1020050136170A
Other languages
Korean (ko)
Other versions
KR20070072179A (en
Inventor
장윤경
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050136170A priority Critical patent/KR101246570B1/en
Publication of KR20070072179A publication Critical patent/KR20070072179A/en
Application granted granted Critical
Publication of KR101246570B1 publication Critical patent/KR101246570B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13458Terminal pads
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134372Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/136295Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정표시장치의 제조방법에 관한 것으로서, IPS(In Plane Switching) 및 FFS(Fringe Field Switching) 방식을 적용한 액정표시장치의 구성은 제1 기판을 제공하는 단계; 제2 기판을 제공하는 단계; 상기 제2 기판상에 게이트 전극 및 공통전극을 형성하는 단계; 상기 제2 기판상에 도전층 및 액티브 층을 형성하는 단계; 상기 제2 기판상에 투명전극을 증착하는 단계; 상기 제2 기판상에 회절 마스크를 적용하여 소오스/드레인 전극 및 화소전극을 형성하는 단계 및 상기 제1 기판과 제2 기판을 합착한 후 액정을 주입하는 단계를 포함하여 구성되는 것을 특징으로 한다. 본 발명은 투명 전극을 증착한 마지막 단계에서만, 종래의 포토공정을 사용함으로써 데이터 배선과 게이트 배선과의 기생용량의 편차를 없앨 수 있어 신호의 혼선(cross talk) 문제를 개선할 수 있고, 또한 데이터 배선과 화소 전극과의 오배열(misalignment)에 의한 변동량을 제거하여 화질을 개선할 수 있으며, 마지막으로 채널부의 광 누설을 감소시키기 위한 마진을 확보하여 고개구율의 패널특성을 구현할 수 있다. The present invention relates to a manufacturing method of a liquid crystal display device, wherein the configuration of the liquid crystal display device to which the In Plane Switching (IPS) and the FFS (Fringe Field Switching) is applied comprises the steps of: providing a first substrate; Providing a second substrate; Forming a gate electrode and a common electrode on the second substrate; Forming a conductive layer and an active layer on the second substrate; Depositing a transparent electrode on the second substrate; Forming a source / drain electrode and a pixel electrode by applying a diffraction mask on the second substrate; and injecting a liquid crystal after bonding the first substrate and the second substrate to each other. The present invention can eliminate the parasitic capacitance between the data wiring and the gate wiring by using the conventional photo process only in the last step of depositing the transparent electrode, thereby improving the cross talk problem of the signal and further improving the data. The image quality can be improved by removing the amount of variation due to misalignment between the wiring and the pixel electrode, and finally, the panel characteristics of high aperture ratio can be realized by securing a margin for reducing light leakage of the channel portion.

인쇄(printing), 광시야각 보상설계 Printing, wide viewing angle compensation design

Description

액정표시장치의 제조방법{METHOD FOR FABRICATING LIQUID CRYSTAL DISPLAY DEVICE}Manufacturing method of liquid crystal display device {METHOD FOR FABRICATING LIQUID CRYSTAL DISPLAY DEVICE}

도 1은 일반적인 횡전계방식 액정표시장치의 어레이 기판 일부를 나타내는 평면도1 is a plan view showing a part of an array substrate of a general transverse electric field type liquid crystal display device

도 2는 본 발명의 액정표시장치의 어레이 기판 일부를 나타내는 평면도2 is a plan view showing a part of an array substrate of a liquid crystal display of the present invention.

도 3a ~ 도 3i는 본 발명의 따른 TFT 배열기판의 제조공정을 나타내는 공정단면도3A to 3I are cross-sectional views illustrating a manufacturing process of a TFT array substrate according to the present invention.

※※도면의 주요부분에 대한 부호 설명※※※※ Description of symbols on the main parts of the drawings ※※

112: 롤러 114: 클리체로부터 형성된 레지스트112: roller 114: resist formed from cliché

116: 유리기판에 접촉한 레지스트 118: 금속층116: resist in contact with the glass substrate 118: metal layer

120: 유리기판 122: 게이트 전극120: glass substrate 122: gate electrode

124: 공통전극 126: 게이트 절연막124: common electrode 126: gate insulating film

128a: 1차 식각 후의 액티브 층 128b: 2차 후의 액티브 층패턴128a: active layer after primary etching 128b: active layer pattern after secondary

130a: 1차 식각 후의 도전층 130b: 소스/드레인 전극130a: conductive layer after primary etching 130b: source / drain electrode

132: 투명전극층 132a: 1차 식각 후의 투명전극132: transparent electrode layer 132a: transparent electrode after primary etching

134: 포토 레지스트 134a: 회절노광 후의 포토레지스트134: photoresist 134a: photoresist after diffraction exposure

134b: 애싱 후의 포토레지스트134b: photoresist after ashing

본 발명은 액정표시장치의 제조방법에 관한 것이다. 더 구체적으로는 IPS(In Plane Switching) 및 FFS(Fringe Field Switching)방식의 액정표시장치에 있어 박막 트랜지스터 배열(Thin Film Transistor-array: TFT-array)기판의 제조방법에 관련된 것으로서, 그 제조방법은 프린팅(printing) 방식을 이용하여 제작하되, 투명전극을 증착하고 난 후의 기판상에 회절 마스크를 적용하여 소오스/드레인 전극 및 화소전극을 형성하고자 하는 것이다.The present invention relates to a method of manufacturing a liquid crystal display device. More specifically, the present invention relates to a method for manufacturing a thin film transistor array (TFT-array) substrate in an IPS (In Plane Switching) and FFS (Fringe Field Switching) type liquid crystal display device. Fabrication is performed using a printing method, and a source / drain electrode and a pixel electrode are formed by applying a diffraction mask on a substrate after depositing a transparent electrode.

최근 들어, 정보 디스플레이에 대한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량의 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.Recently, with increasing interest in information displays and increasing demands for using portable information carriers, lightweight flat panel displays, which replace the conventional display device, the cathode ray tube (CRT); The research and commercialization of FPD) is focused on. Particularly, among such flat panel display devices, a liquid crystal display (LCD) is an apparatus for displaying an image using the optical anisotropy of a liquid crystal, and is excellent in resolution, color display and picture quality and is actively applied to a notebook or a desktop monitor have.

이때, 상기 액정표시장치에 일반적으로 사용되는 구동방식으로 네마틱상의 액정분자를 기판에 대해 수직 방향으로 구동시키는 TN(Twisted Nematic)방식이 있으나, 상기 방식의 액정표시장치는 시야각이 90도 정도로 좁다는 단점을 가지고 있다. 이것은 액정분자의 굴절률 이방성(refractive anisotropy)에 기인하는 것으로 기판과 수평하게 배향된 액정분자가 액정표시패널에 전압이 인가될 때 기판과 거의 수직방향으로 배향되기 때문이다.At this time, a driving method generally used in the liquid crystal display device is a twisted nematic (TN) method for driving nematic liquid crystal molecules in a vertical direction with respect to a substrate, but the liquid crystal display device of the method has a narrow viewing angle of about 90 degrees. Has its drawbacks. This is due to the refractive anisotropy of the liquid crystal molecules because the liquid crystal molecules oriented horizontally with the substrate are oriented almost perpendicular to the substrate when a voltage is applied to the liquid crystal display panel.

반면, 이와는 대조적으로 IPS 방식은 수평한 방향으로 구동시켜 시야각을 170도 이상으로 향상시킨 것으로서, 이하에서는 이에 대하여 구체적으로 살펴 보고자 한다.On the other hand, in contrast, the IPS scheme is driven in a horizontal direction to improve the viewing angle to 170 degrees or more, and will be described in detail below.

도 1은 일반적인 IPS 방식 액정표시장치의 어레이 기판 일부를 나타내는 평면도로서, 실제의 액정표시장치에서는 N개의 게이트 라인과 M개의 데이터라인이 교차하여 N×M개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 단지 한 화소만을 나타내었다.FIG. 1 is a plan view showing a part of an array substrate of a general IPS type liquid crystal display device. In an actual liquid crystal display device, N gate lines and M data lines cross each other to provide N × M pixels. Only one pixel is shown in the figure.

도면에 도시된 바와 같이, 투명한 유리기판(10) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트 라인(16)과 데이터 라인(17)이 형성되어 있으며, 상기 게이트 라인(16)과 데이터 라인(17)의 교차영역에는 스위칭소자인 박막 트랜지스터(20)가 형성되어 있다. As shown in the drawing, a gate line 16 and a data line 17 are formed on the transparent glass substrate 10 to be arranged laterally and horizontally to define a pixel area. The gate line 16 and the data line 17 are formed. The thin film transistor 20 which is a switching element is formed in the cross | intersection area | region of the ().

이때, 상기 박막 트랜지스터(20)는 게이트 라인(16)에 연결된 게이트 전극(21), 데이터 라인(17)에 연결된 소오스 전극(22) 및 화소전극 라인(18L)에 연결된 드레인전극(23)으로 구성된다. 또한, 도면에는 도시하지 않았지만, 상기 박막 트랜지스터(20)는 게이트 전극(21)과 소오스/드레인 전극(22, 23)의 절연을 위한 절연막 및 게이트 전극(21)에 공급되는 게이트 전압에 의해 소오스 전극(22)과 드레인 전극(23) 간에 전도채널(conductive channel)을 형성하는 액티브층, 즉 채널층을 포함한다.In this case, the thin film transistor 20 includes a gate electrode 21 connected to the gate line 16, a source electrode 22 connected to the data line 17, and a drain electrode 23 connected to the pixel electrode line 18L. do. In addition, although not shown in the drawing, the thin film transistor 20 is a source electrode by an insulating film for insulating the gate electrode 21 and the source / drain electrodes 22 and 23 and a gate voltage supplied to the gate electrode 21. And an active layer, that is, a channel layer, which forms a conductive channel between the 22 and the drain electrode 23.

한편, 상기 화소영역 내에는 횡전계를 발생시키기 위한 공통전극(8)과 화소 전극(18)이 데이터 라인(17)의 길이방향으로 교대로 배치되어 있다. 이때, 상기 화소전극(18)은 드레인 전극(23)과 연결된 화소전극 라인(18L)과 제1 콘택홀(40A)을 통해 전기적으로 접속하며, 상기 공통전극(8)은 게이트 라인(16)과 평행하게 배치된 공통전극 라인(8L)과 제2 콘택홀(40B)을 통해 전기적으로 접속되어 있다.In the pixel region, the common electrode 8 and the pixel electrode 18 for generating a transverse electric field are alternately arranged in the longitudinal direction of the data line 17. In this case, the pixel electrode 18 is electrically connected to the pixel electrode line 18L connected to the drain electrode 23 through the first contact hole 40A, and the common electrode 8 is connected to the gate line 16. It is electrically connected through the common electrode line 8L and the second contact hole 40B arranged in parallel.

또한, 상기 공통전극(8)과 화소전극(18)은 인듐-틴-옥사이드(Indium Tin Oxide; ITO)와 같은 투명한 도전물질로 동일한 평면상에 형성되어 있다. In addition, the common electrode 8 and the pixel electrode 18 are formed on the same plane with a transparent conductive material such as indium tin oxide (ITO).

한편, 상기와 같이 화소전극 및 공통전극이 모두 투명전극으로 형성되는 2-ITO 구조의 IPS 방식 액정표시장치는 화상표시 영역인 화소영역 내에 전극들이 모두 투명전극으로 형성되므로 개구율이 증가하며, 또한 상기 두 종류의 전극이 동일층에 형성되므로 전극 간격이 균일하게 형성되어 CD(critical dimension) 균일성 확보에 따른 응답속도 및 잔상에 유리하다는 장점이 있다.On the other hand, as described above, the IPS type liquid crystal display device having a 2-ITO structure in which both the pixel electrode and the common electrode are formed as transparent electrodes has an aperture ratio which is increased since the electrodes are all formed as transparent electrodes in the pixel region which is an image display area. Since two kinds of electrodes are formed on the same layer, the electrode gap is uniformly formed, which is advantageous in that response speed and afterimages are obtained according to securing CD (critical dimension) uniformity.

그러나, 데이터 배선과 게이트 배선과의 기생용량의 편차나 화소전극과의 오배열에 의한 변동량이 제거되지 않아, 여전한 혼선(cross talk) 및 휘도 향상이 이루어지지 않았다. 그로 인해, 상기의 문제점들은 특히 IPS 모드와 같은 광시야각 구조를 필요로 하는 대면적 TV 모델을 위해서는 크게 도움이 되지 않는다. However, variations in parasitic capacitance between the data wirings and the gate wirings and variations due to misalignment between the pixel electrodes are not eliminated, and still no cross talk and luminance improvement are achieved. As a result, the above problems are not particularly helpful for large area TV models that require wide viewing angle structures such as IPS mode.

따라서, 본 발명은 종래의 전체 공정 중 가장 미세한 패턴인 화소 전극의 패턴형성을 회절노광에 의한 포토공정을 사용함으로써, 상기의 문제점들을 개선한 액정표시장치 제조방법을 제공하고자 하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a method of manufacturing a liquid crystal display device which improves the above problems by using a photo process by diffraction exposure to pattern formation of a pixel electrode, which is the finest pattern among all the conventional processes.

본 발명에 따른 IPS 및 FFS 방식의 박막 트랜지스터 액정표시장치의 구성은 제1 기판을 제공하는 단계; 제2 기판을 제공하는 단계; 상기 제2 기판상에 게이트 전극 및 공통전극 형성하는 단계; 상기 제2 기판상에 도전층 및 액티브 층을 형성하는 단계; 상기 제2 기판상에 투명전극을 증착하는 단계; 상기 제2 기판상에 회절 마스크를 적용하여 소오스/드레인 전극 및 화소전극을 형성하는 단계 및 상기 제1 기판과 제2 기판을 합착한 후 액정을 주입하는 단계를 포함하여 구성되는 것을 특징으로 한다.The configuration of the thin film transistor liquid crystal display device of the IPS and FFS method according to the present invention comprises the steps of providing a first substrate; Providing a second substrate; Forming a gate electrode and a common electrode on the second substrate; Forming a conductive layer and an active layer on the second substrate; Depositing a transparent electrode on the second substrate; Forming a source / drain electrode and a pixel electrode by applying a diffraction mask on the second substrate; and injecting a liquid crystal after bonding the first substrate and the second substrate to each other.

이하, 본 발명에 따른 액정표시장치 제조방법에 대해 첨부된 도면을 참조하여 상세히 설명한다.
도 2는 본 발명에 따른 제1 실시 예로서 IPS 방식 액정표시장치의 어레이 기판 일부를 나타내는 평면도이다.
도면을 참조하면, TFT부는 본 발명에 따른 데이터배선(130b)과 게이트배선의 교차부에 형성되며 액정셀을 구동하는 화소전극(미표기)과 접속된다. 데이터배선은 TFT 반도체층의 소스영역과 접속되고 드레인전극(미표기)은 상기 반도체 층의 드레인영역과 접속되며, 게이트배선은 돌출된 게이트 전극(122) 및 공통전극(미표기)을 가진다. 화소전극은 게이트 전극(122)과 동일층에 형성된 공통전극과 반응하여 전계를 형성한다.
Hereinafter, a method of manufacturing a liquid crystal display according to the present invention will be described in detail with reference to the accompanying drawings.
FIG. 2 is a plan view showing a part of an array substrate of an IPS type liquid crystal display device as a first embodiment according to the present invention.
Referring to the drawings, the TFT portion is formed at the intersection of the data line 130b and the gate line according to the present invention and is connected to a pixel electrode (not shown) for driving the liquid crystal cell. The data wiring is connected to the source region of the TFT semiconductor layer, the drain electrode (not shown) is connected to the drain region of the semiconductor layer, and the gate wiring has a protruding gate electrode 122 and a common electrode (not shown). The pixel electrode reacts with the common electrode formed on the same layer as the gate electrode 122 to form an electric field.

본 발명에 따른 액정표시장치 제조방법에 대해, 도 2의 절단면을 기초로 한도 3a ~ 도 3i의 도면을 참조하여 기술하고자 한다.
도 3a에 도시된 바와 같이, 게이트 전극 및 공통전극이 형성되기 위해서는 실질적으로 롤러(112)와 클리체(미도시)의 상호작용이 전제되어야 한다. 다시 말해, 상기 롤러(112)를 클리체와 접촉시켜 상호작용을 하면 롤러상에 레지스트 패턴(114)이 남게 된다. 상기 과정을 통해 형성된 롤러상의 레지스트 패턴(114)을 다시 금속막(118)이 증착되어 있는 기판(120)상에 회전시킴으로써 상기 롤러상의 레지스트 패턴(116)을 기판(120)상으로 재인쇄시킨다.
A method of manufacturing a liquid crystal display device according to the present invention will be described with reference to the drawings of FIGS. 3A to 3I based on the cut plane of FIG. 2.
As shown in FIG. 3A, in order to form the gate electrode and the common electrode, the interaction between the roller 112 and the cliché (not shown) is required. In other words, when the roller 112 is brought into contact with the cliché to interact, the resist pattern 114 remains on the roller. By rotating the resist pattern 114 on the roller formed through the above process on the substrate 120 on which the metal film 118 is deposited, the resist pattern 116 on the roller is reprinted onto the substrate 120.

여기에서, 롤러의 크기는 기판보다 작기 때문에 상기의 과정을 여러 번 반복하여 전체 기판상에 레지스트 패턴을 형성하는 과정으로 이루어진다. 특히, 상기 레지스트 패턴의 형성과정은 방향성을 갖는 것을 그 특징으로 하기 때문에 게이트 전극 및 게이트 배선을 위한 레지스트 패턴은 상기 게이트 배선과 수평한 방향으로 크게 회전시키고, 상기 라인과 수직한 방향으로는 작게 회전시킨다는 것에 주목할 필요가 있다. Here, since the size of the roller is smaller than the substrate, the above process is repeated several times to form a resist pattern on the entire substrate. In particular, since the process of forming the resist pattern is characterized in that it has a directionality, the resist pattern for the gate electrode and the gate wiring is largely rotated in a direction parallel to the gate wiring, and smaller in the direction perpendicular to the line. It is worth noting that it is.

그런 다음, 도 3b에 도시된 바와 같이, 식각(etching) 공정을 통해 게이트 전극(122)과 공통전극(124)을 형성한다. 이어 상기 게이트 전극(122) 및 공통전극(124)이 형성된 기판(120)상에 게이트 절연막(126), 액티브 층 및 도전막을 순차적으로 증착한다. 3B, the gate electrode 122 and the common electrode 124 are formed through an etching process. Subsequently, the gate insulating layer 126, the active layer, and the conductive layer are sequentially deposited on the substrate 120 on which the gate electrode 122 and the common electrode 124 are formed.

그 후, 상기의 결과물에 또다시 박막 트랜지스터가 형성될 영역상에 상기 롤러 인쇄방법과 동일한 방식으로 다른 형태의 포토 레지스트를 패터닝한다(미도시). 여기에서도 마찬가지로 상기 롤러의 인쇄방법에 따른 레지스트의 패터닝 과정은 상기 게이트 전극(122) 및 공통전극(124)의 형성과정과 방향성이 동일하다. 다시 말해, 데이터 배선(130a)과 수평한 방향으로는 롤러의 회전을 크게 하고, 상기 라인과 수직한 방향은 롤러의 회전을 작게 하는 것을 특징으로 한다. Thereafter, another type of photoresist is patterned on the region where the thin film transistor is to be formed again in the same manner as the roller printing method (not shown). Here again, the patterning process of the resist according to the printing method of the roller has the same orientation as the process of forming the gate electrode 122 and the common electrode 124. In other words, the rotation of the roller is increased in the direction parallel to the data line 130a, and the rotation of the roller is reduced in the direction perpendicular to the line.

이어, 도 3c에 나타낸 바와 같이, 상기 레지스트의 패터닝에 따라 도전막과 액티브 층을 식각하여 1차 식각된 도전막(130a)과 액티브 층(128a)을 형성한다. 3C, the conductive film and the active layer are etched according to the patterning of the resist to form the first etched conductive film 130a and the active layer 128a.

그 다음으로, 도면에는 별도로 나타내지 않았지만, 상기 결과물에 상기와 동일한 롤러 인쇄방법을 통해 레지스트를 상기 기판상에 프린팅하여, 게이트 패드부의 전기적 접촉을 위한 콘택홀(미도시)을 형성한다.Next, although not separately shown in the drawings, a resist is printed on the substrate through the same roller printing method as described above to form a contact hole (not shown) for electrical contact with the gate pad part.

그리고 마지막으로, 상기 콘택홀(미도시)이 형성된 기판상에 도 3d에서와 같이 ITO 또는 IZO 등으로 이루어진 투명전극층(132)을 증착하고, 그 상기 투명전극층(132) 상에 포토 레지스트(134)를 도포한 다음, 도 3e에 나타낸 바와 같이 마스크의 회절 노광을 사용한 후속 세부 공정을 통하여 화소 전극을 형성한다. 특히, 여기에서는 종래의 포토공정과 동일한 방법으로 레지스트를 도포한다는 사실에 주목할 필요가 있다.Finally, a transparent electrode layer 132 made of ITO or IZO or the like is deposited on the substrate on which the contact hole (not shown) is formed, and the photoresist 134 is formed on the transparent electrode layer 132. Is applied, and then the pixel electrode is formed through a subsequent detailed process using diffraction exposure of the mask as shown in FIG. 3E. In particular, it should be noted here that the resist is applied in the same manner as the conventional photo process.

그러면, 구체적으로 본 발명의 핵심인 회절 노광을 사용한 화소전극의 형성 과정에 대하여 기술하고자 한다.
도 3e에 나타낸 바와 같이, 상기 투명전극층(132)이 증착된 기판상에 포토 레지스트(134)가 도포되어 있고, 도 3f에서와 같이, 회절 노광 공정을 통해 양쪽 외곽부, 즉 UV빔에 노광된 부분의 레지스트는 제거하고, 소오스/드레인 및 화소전극이 형성되는 부분은 레지스트가 그대로 잔존하며, 또한 채널이 형성될 부위는 회절 노광에 의하여 레지스트가 반만 남아 있게 된다.
Next, a process of forming a pixel electrode using diffraction exposure, which is the core of the present invention, will be described in detail.
As shown in FIG. 3E, a photoresist 134 is coated on the substrate on which the transparent electrode layer 132 is deposited. As shown in FIG. The resist of the portion is removed, and the portion where the source / drain and the pixel electrode are formed remains the resist, and only half of the resist is left in the portion where the channel is to be formed by diffraction exposure.

그런 다음, 도 3g에서와 같이, 레지스트가 잔존하는 부분을 제외한 나머지 부분을 식각하여 우선적으로 형성된 투명전극(132a), 이어 데이터 배선의 사이드 부와 소오스/드레인용 도전층 및 액티브 층의 사이드 부에 약간의 식각이 더 이루어져 형성된 소오스/드레인 전극(130b) 및 액티브층패턴(128b)이 형성된다. 이를 본 발명에서는 '2차 식각'이라 부르고 있다. Then, as shown in FIG. 3G, the remaining portions except the remaining portions of the resist are etched preferentially, and then the side portions of the data line and the side portions of the source / drain conductive layer and the active layer are formed. A little etching is further performed to form the source / drain electrodes 130b and the active layer pattern 128b. This is called 'secondary etching' in the present invention.

그 결과, 상기 마스크의 사용을 통한 회절 노광으로 인해 식각공정 단계에서 데이터 배선과 화소전극이 투명전극 형성단계에서 동시에 형성(define)되므로, 오배열(misalignment)에 의한 변동량을 제거하여 종래의 문제가 되었던 휘도의 문제를 해결할 수 있다.As a result, since the data line and the pixel electrode are simultaneously defined in the transparent electrode forming step in the etching process step due to the diffraction exposure through the use of the mask, the conventional problem is eliminated by eliminating the variation due to misalignment. Solve the problem of luminance.

그 후, 도 3h에 나타낸 바와 같이 계속해서 채널이 형성될 부위에 남아있는 잔여 레지스트의 애싱(ashing)과 상기 채널이 형성될 부위의 투명 전극 및 소오스/드레인 층의 식각을 하게 된다. Thereafter, as shown in FIG. 3H, ashing of the remaining resist remaining at the site where the channel is to be formed and etching of the transparent electrode and the source / drain layer at the site where the channel is to be formed are performed.

상기의 식각 공정을 통해 소오스/드레인 전극(130b)의 형성과 관계된 채널 층이 오픈되고, 그 결과 소오스와 드레인 전극(130b)은 전기적으로 분리되며, 결국 채널 층을 통해서만 전기적으로 연결되는 구조를 하게 된다. 도 3i는 상기의 결과를 나타내는 것으로서, 소오스와 드레인 전극이 분리된 모습을 잘 보여주고 있다. Through the etching process, the channel layer related to the formation of the source / drain electrodes 130b is opened, and as a result, the source and drain electrodes 130b are electrically separated, so that only the channel layers are electrically connected. do. FIG. 3i shows the above result, and shows the state in which the source and drain electrodes are separated.

그리고, 마지막으로 소오스/드레인 전극의 형성부 및 데이터 라인부에 남아있는 레지스트(134b)를 박리(strip)함으로써, 결국 본 발명에서의 핵심인 회절 노광의 사용공정은 마무리되게 된다. Finally, by stripping off the resist 134b remaining in the formation portion and data line portion of the source / drain electrode, the process of using diffraction exposure, which is the core of the present invention, is finished.

사실, 이에 더해서 도면에는 별도로 나타내고 있지 않지만 IPS 및 FFS 방식을 사용한 TFT 어레이 기판은 상기 기판상에 배향막 증착과 러빙이 있게 된다. 그 다음 상판인 컬러필터기판과의 합착을 하게 되고, 이어 두 기판 사이에 주입된 액 정을 포함해 LCD 패널을 형성하게 되는 것이다.In fact, in addition to this, although not separately shown in the drawings, the TFT array substrate using the IPS and FFS schemes has alignment film deposition and rubbing on the substrate. Then, the upper panel is bonded to the color filter substrate, and then the LCD panel is formed including the liquid crystal injected between the two substrates.

따라서, 종래의 광 누설(leakage)을 감소시키기 위하여 필요했던 게이트와 소오스/드레인(혹은 액티브층)간 마진 및 채널 형성을 위해 필요했던 소오스/드레인과 화소 전극간 마진이 본 발명에 따른 제조 공정에 의한 게이트와 화소 전극간 마진으로 확보 가능하게 됨으로써, 그 결과 이러한 마진의 확보는 개구부를 더 넓게 설계할 수 있도록 만든다.Therefore, the margin between the gate and the source / drain (or active layer) and the source / drain and pixel electrode margin required for the formation of the channel, which have been necessary for reducing the conventional light leakage, are used in the manufacturing process according to the present invention. As a result, the margin between the gate and the pixel electrode can be secured, and as a result, the margin is secured to allow the opening to be designed more widely.

또한, 상기와 같은 결과 본 발명은 화소 전극층의 포토 공정을 이용하여 데이터 라인과 게이트 배선과의 기생용량의 편차를 없애게 되어 혼선(cross talk) 문제를 개선할 수 있고, 또한 화소전극과의 오배열에 의한 변동량을 제거하여 화질이 개선된 패널특성을 구현할 수 있게 된다. As a result, the present invention eliminates the variation of parasitic capacitance between the data line and the gate wiring by using the photolithography process of the pixel electrode layer, thereby improving the cross talk problem. By eliminating the variation due to the arrangement, it is possible to realize a panel characteristic with improved image quality.

결국, 상기의 과정은 특히 IPS 모드와 같은 광시야각 구조가 필요한 대면적 TV 모델을 위해서 요구되고, 또한 이러한 구조는 가장 미세한 패턴인 화소 부분을 포토층으로 이용하는 것이 유리하게 된다. As a result, the above process is particularly required for a large area TV model that requires a wide viewing angle structure such as IPS mode, and this structure also advantageously uses the pixel portion, which is the finest pattern, as the photo layer.

Claims (9)

제1 기판 및 제2 기판과 함께 롤러를 제공하는 단계;Providing a roller with a first substrate and a second substrate; 상기 롤러를 클리체와 접촉한 상태에서 상호 작용을 하게 하여 상기 롤러 상에 제1 레지스트 패턴을 남게 하는 단계;Interacting the rollers in contact with the cliché, leaving a first resist pattern on the rollers; 상기 제2 기판 상에 금속막을 형성하는 단계;Forming a metal film on the second substrate; 상기 롤러상의 상기 제1 레지스트 패턴을 회전시켜 상기 롤러 상의 상기 제1 레지스트 패턴을 상기 제2 기판상에 프린팅하는 단계;Rotating the first resist pattern on the roller to print the first resist pattern on the roller onto the second substrate; 상기 제1 레지스트 패턴을 이용한 식각 공정을 통해 상기 금속막을 식각하여, 게이트배선, 게이트전극 및 공통전극을 형성하는 단계;Etching the metal layer through an etching process using the first resist pattern to form a gate wiring, a gate electrode, and a common electrode; 상기 제1 레지스트 패턴을 제거하고, 상기 게이트배선, 게이트전극 및 공통전극을 포함한 제2 기판 전면에 게이트절연막과 액티브층 및 도전막을 순차적으로 형성하는 단계;Removing the first resist pattern and sequentially forming a gate insulating film, an active layer, and a conductive film on the entire surface of the second substrate including the gate wiring, the gate electrode, and the common electrode; 상기 도전막 상에 제2 레지스트 패턴을 프린팅하는 단계;Printing a second resist pattern on the conductive layer; 상기 제2 레지스트 패턴을 이용하여, 상기 도전막과 액티브층을 식각하여 도전막 패턴과 액티브층 패턴을 형성하는 단계;Etching the conductive layer and the active layer using the second resist pattern to form a conductive layer pattern and an active layer pattern; 상기 제2 레지스트 패턴을 제거하고, 상기 도전막 패턴과 액티브층 패턴을 포함한 제2 기판 전면에 투명전극층을 형성하는 단계;Removing the second resist pattern and forming a transparent electrode layer on an entire surface of the second substrate including the conductive layer pattern and the active layer pattern; 상기 투명전극층 상부에 포토 레지스트를 도포하는 단계;Applying a photoresist on the transparent electrode layer; 회절 마스크를 적용한 상기 포토 레지스트의 노광 공정 및 노광된 포토 레지스트 부분의 제거 공정을 통해 데이터 형성영역, 소오스/드레인 전극 형성영역 및 화소전극 형성영역 그리고 채널영역에 대응하는 상기 투명전극층 상에 포토 레지스트패턴을 형성하되, 상기 포토 레지스트패턴중 상기 채널영역에 대응하는 부분의 두께는 상기 데이터 배선 형성영역과 상기 소오스/드레인 전극 형성영역 및 상기 화소전극 형성영역에 대응하는 부분의 두께보다 얇게 형성하는 단계; A photoresist pattern on the transparent electrode layer corresponding to a data formation region, a source / drain electrode formation region and a pixel electrode formation region, and a channel region through an exposure process of the photoresist to which a diffraction mask is applied and a removal process of the exposed photoresist portion; Forming a thickness of a portion of the photoresist pattern corresponding to the channel region to be smaller than a thickness of the portion corresponding to the data line forming region, the source / drain electrode forming region, and the pixel electrode forming region; 애싱 공정을 실시하여 상기 채널영역에 대응하는 상기 포토 레지스트패턴 부분을 제거하여 상기 투명전극층을 노출시키는 단계; Performing an ashing process to remove the photoresist pattern portion corresponding to the channel region to expose the transparent electrode layer; 상기 애싱 공정 이후에 잔류하는 상기 포토 레지스트패턴을 이용하여, 상기 액티브층 패턴의 사이드부와 상기 도전막 패턴의 사이드부 및 상기 투명전극층 그리고 상기 투명전극층 아래의 상기 도전막 패턴을 식각하여 데이터배선, 소오스/드레인 전극 및 화소전극을 형성하고, 상기 액티브층 패턴에 채널을 형성하는 단계; 및 By using the photoresist pattern remaining after the ashing process, the side portion of the active layer pattern, the side portion of the conductive layer pattern, the transparent electrode layer, and the conductive layer pattern under the transparent electrode layer are etched to provide data wiring, Forming a source / drain electrode and a pixel electrode, and forming a channel in the active layer pattern; And 상기 제1 기판과 제2 기판을 합착한 후 액정을 주입하는 단계를 포함하여 구성된 액정표시장치의 제조방법.And injecting liquid crystal after bonding the first substrate and the second substrate to each other. 삭제delete 삭제delete 제1항에 있어서, 상기 소오스/드레인 전극 및 화소전극을 형성하는 단계는 UV빔에 의해 노광된 부위는 상기 포토 레지스트가 완전하게 제거되고 상기 소오스/드레인 전극이 형성되는 부분은 상기 포토 레지스트가 그대로 잔존하며, 상기 채널 영역에 해당되는 부분은 상기 포토 레지스트가 반만 남게 되는 단계를 추가적으로 포함하여 구성되는 액정표시장치의 제조방법.The method of claim 1, wherein the forming of the source / drain electrode and the pixel electrode is performed by removing a portion of the photoresist that is completely exposed by a UV beam and forming a portion of the source / drain electrode. The remaining portion, wherein the portion corresponding to the channel region further comprises the step of leaving half the photoresist. 삭제delete 삭제delete 삭제delete 삭제delete 제1항에 있어서, 상기 소오스/드레인 전극 및 화소전극을 형성하는 단계는 상기 소오스/드레인 전극 및 상기 화소전극 위에 남아 있는 상기 포토 레지스트 패턴을 박리하는 단계를 추가적으로 포함하여 구성되는 것을 특징으로 하는 액정표시장치의 제조방법.The liquid crystal of claim 1, wherein the forming of the source / drain electrode and the pixel electrode further comprises stripping the photoresist pattern remaining on the source / drain electrode and the pixel electrode. Method for manufacturing a display device.
KR1020050136170A 2005-12-30 2005-12-30 Method for fabricating liquid crystal display device KR101246570B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050136170A KR101246570B1 (en) 2005-12-30 2005-12-30 Method for fabricating liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050136170A KR101246570B1 (en) 2005-12-30 2005-12-30 Method for fabricating liquid crystal display device

Publications (2)

Publication Number Publication Date
KR20070072179A KR20070072179A (en) 2007-07-04
KR101246570B1 true KR101246570B1 (en) 2013-03-25

Family

ID=38507242

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050136170A KR101246570B1 (en) 2005-12-30 2005-12-30 Method for fabricating liquid crystal display device

Country Status (1)

Country Link
KR (1) KR101246570B1 (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10258447B2 (en) 2017-01-24 2019-04-16 Allergan Industrie Sas Thread insertion devices
US10265151B2 (en) 2017-01-24 2019-04-23 Allergan Industrie Sas Thread insertion devices
US10433928B2 (en) 2015-03-10 2019-10-08 Allergan Pharmaceuticals Holdings (Ireland) Unlimited Company Multiple needle injector
USD865949S1 (en) 2017-03-24 2019-11-05 Allergan, Inc. Syringe device
US10595977B2 (en) 2017-01-24 2020-03-24 Allergan Industrie, Sas Thread insertion devices
US10596321B2 (en) 2016-04-08 2020-03-24 Allergan, Inc. Aspiration and injection device
US10792427B2 (en) 2014-05-13 2020-10-06 Allergan, Inc. High force injection devices
US10820900B2 (en) 2017-01-24 2020-11-03 Allergan Industrie Sas Thread insertion devices
US11185641B2 (en) 2014-10-01 2021-11-30 Allergan, Inc. Devices for injection and dosing
US11684719B2 (en) 2013-05-23 2023-06-27 Allergan, Inc. Methods of treatment using a syringe extrusion accessory
US11883017B2 (en) 2017-01-24 2024-01-30 Allergan Industrie Sas Thread insertion devices
US11992668B2 (en) 2008-12-02 2024-05-28 Allergan, Inc. Injection device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040086944A (en) * 2003-04-03 2004-10-13 엘지.필립스 엘시디 주식회사 Fabrication method of liquid crystal display device
KR20040086926A (en) * 2003-04-03 2004-10-13 엘지.필립스 엘시디 주식회사 Liquid crystal display apparatus of horizontal electronic field applying type and fabricating method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040086944A (en) * 2003-04-03 2004-10-13 엘지.필립스 엘시디 주식회사 Fabrication method of liquid crystal display device
KR20040086926A (en) * 2003-04-03 2004-10-13 엘지.필립스 엘시디 주식회사 Liquid crystal display apparatus of horizontal electronic field applying type and fabricating method thereof

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11992668B2 (en) 2008-12-02 2024-05-28 Allergan, Inc. Injection device
US11684719B2 (en) 2013-05-23 2023-06-27 Allergan, Inc. Methods of treatment using a syringe extrusion accessory
US10792427B2 (en) 2014-05-13 2020-10-06 Allergan, Inc. High force injection devices
US11185641B2 (en) 2014-10-01 2021-11-30 Allergan, Inc. Devices for injection and dosing
US10433928B2 (en) 2015-03-10 2019-10-08 Allergan Pharmaceuticals Holdings (Ireland) Unlimited Company Multiple needle injector
US10596321B2 (en) 2016-04-08 2020-03-24 Allergan, Inc. Aspiration and injection device
US11890457B2 (en) 2016-04-08 2024-02-06 Allergan, Inc. Aspiration and injection device
US11039910B2 (en) 2017-01-24 2021-06-22 Allergan Industrie Sas Thread insertion devices
US10595977B2 (en) 2017-01-24 2020-03-24 Allergan Industrie, Sas Thread insertion devices
US10820900B2 (en) 2017-01-24 2020-11-03 Allergan Industrie Sas Thread insertion devices
US10258447B2 (en) 2017-01-24 2019-04-16 Allergan Industrie Sas Thread insertion devices
US11883017B2 (en) 2017-01-24 2024-01-30 Allergan Industrie Sas Thread insertion devices
US10265151B2 (en) 2017-01-24 2019-04-23 Allergan Industrie Sas Thread insertion devices
USD867582S1 (en) 2017-03-24 2019-11-19 Allergan, Inc. Syringe device
USD866753S1 (en) 2017-03-24 2019-11-12 Allergan, Inc. Syringe device
USD865950S1 (en) 2017-03-24 2019-11-05 Allergan, Inc. Syringe device
USD865948S1 (en) 2017-03-24 2019-11-05 Allergan, Inc. Syringe device
USD865949S1 (en) 2017-03-24 2019-11-05 Allergan, Inc. Syringe device

Also Published As

Publication number Publication date
KR20070072179A (en) 2007-07-04

Similar Documents

Publication Publication Date Title
KR101246570B1 (en) Method for fabricating liquid crystal display device
KR101905757B1 (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
JP4364952B2 (en) Manufacturing method of liquid crystal display device
US8018566B2 (en) Method for fabricating an in-plane switching mode liquid crystal display wherein the upper and lower pixel electrodes are formed on opposite sides of the respective upper and lower pixel regions
US8269938B2 (en) Fringe field switching mode liquid crystal display device and fabrication method thereof
US7440063B2 (en) Fabrication method of fringe field switching mode liquid crystal display device
KR20040034189A (en) array circuit board of LCD and fabrication method of thereof
KR101193381B1 (en) Method of fabricating liquid crystal display device
US20090310048A1 (en) Array substrate for liquid crystal display device and method of manufacturing the same
US7709850B2 (en) Pixel structure and fabrication method thereof
WO2018032670A1 (en) Method for manufacturing tft substrate
KR101955992B1 (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
JP2010002594A (en) Liquid crystal display device and method for manufacturing the same
US7397519B2 (en) Liquid crystal display device and method of fabrication thereof having dummy layer and plurality of contact holes formed through ohmic contact, semiconductive and gate insulating layers
KR20060001165A (en) Thin film transistor substrate of horizontal electronic field applying type and fabricating method thereof
US7608541B2 (en) Method of forming fine pattern, liquid crystal display device having a fine pattern and fabricating method thereof
JP5525773B2 (en) TFT substrate and manufacturing method thereof
JP2004094217A (en) Manufacturing method for self-aligned pixel electrode for liquid crystal display device
KR20060097924A (en) Liquid crystal display panel and method of fabricating the same
US20080191211A1 (en) Thin film transistor array substrate, method of manufacturing the same, and display device
KR20070072183A (en) Liquid crystal display device and method for fabricating liquid crystal dispaly device
US7649609B2 (en) Method of fabricating and repairing a short defect in LCD device having a residue pattern of a predetermined line width removed after forming photo-resist pattern through rear exposure
KR101674208B1 (en) Method for fabricating line and Method for fabricating liquid crystal display device of using the same
KR20080092566A (en) Display substrate, method of manufacturing thereof and display apparatus having the same
KR101946901B1 (en) Liquid crystal display apparatus and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee