KR100960885B1 - Method and apparatus for controlling timing controller in monitor system - Google Patents

Method and apparatus for controlling timing controller in monitor system Download PDF

Info

Publication number
KR100960885B1
KR100960885B1 KR1020070138904A KR20070138904A KR100960885B1 KR 100960885 B1 KR100960885 B1 KR 100960885B1 KR 1020070138904 A KR1020070138904 A KR 1020070138904A KR 20070138904 A KR20070138904 A KR 20070138904A KR 100960885 B1 KR100960885 B1 KR 100960885B1
Authority
KR
South Korea
Prior art keywords
timing controller
count value
power consumption
signal
prevention mode
Prior art date
Application number
KR1020070138904A
Other languages
Korean (ko)
Other versions
KR20090070777A (en
Inventor
채종석
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070138904A priority Critical patent/KR100960885B1/en
Publication of KR20090070777A publication Critical patent/KR20090070777A/en
Application granted granted Critical
Publication of KR100960885B1 publication Critical patent/KR100960885B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3265—Power saving in display device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

본 발명은 모니터 시스템에서의 타이밍 컨트롤러 제어 기술에 관한 것으로, A/D 보드로부터의 수직 동기신호의 하강/상승 간격을 카운트하고, 수직 동기신호의 하강/상승 간격 카운트 값과 기설정된 카운트 값을 비교하며, 수직 동기신호의 하강/상승 간격 카운트 값과 기설정된 카운트 값의 비교 결과에 따라 타이밍 컨트롤러를 정상 동작모드 또는 전력소모 방지모드로 선택적으로 설정하되, 수직 동기신호의 하강/상승 간격 카운트 값이 기설정된 카운트 값과 매칭되지 않으면 타이밍 컨트롤러를 전력소모 방지모드로 설정하는 것을 특징으로 한다. 본 발명에 의하면, 타이밍 컨트롤러 자체적으로 전력소모 방지모드로의 전환이 용이한 바, 모니터 시스템에서의 전력소비를 줄이고 사용 만족도를 높일 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a timing controller control technique in a monitor system, and counts a falling / rising interval of a vertical synchronizing signal from an A / D board and compares a falling / rising interval count value of a vertical synchronizing signal with a preset count value. The timing controller may be selectively set to the normal operation mode or the power consumption prevention mode according to the comparison result of the falling / rise interval count value of the vertical synchronization signal and the preset count value. If it does not match the preset count value, the timing controller is set to the power consumption prevention mode. According to the present invention, it is easy to switch to the power consumption prevention mode by the timing controller itself, so that the power consumption in the monitor system can be reduced and the user satisfaction can be improved.

타이밍 컨트롤러, 전력소모 방지모드 Timing controller, power saving mode

Description

모니터 시스템에서의 타이밍 컨트롤러 제어 방법 및 장치{METHOD AND APPARATUS FOR CONTROLLING TIMING CONTROLLER IN MONITOR SYSTEM}METHOD AND APPARATUS FOR CONTROLLING TIMING CONTROLLER IN MONITOR SYSTEM}

본 발명은 모니터 시스템(Monitor System)에서의 타이밍 컨트롤러(Timing Controller) 제어 기술에 관한 것으로, 특히 타이밍 컨트롤러 자체적으로 전력소모 방지모드(power saving mode)를 구현하기에 적합한 모니터 시스템에서의 타이밍 컨트롤러 제어 방법 및 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a timing controller control technique in a monitor system, and more particularly, to a timing controller control method in a monitor system suitable for implementing a power saving mode in a timing controller itself. And to an apparatus.

타이밍 컨트롤러는 모니터 시스템에 장착되어 디스플레이 패널(display panel), 예를 들면 LCD 패널에 출력되는 화면 데이터 및 타이밍(timing)을 조정하는 구성 요소이다.The timing controller is a component mounted on the monitor system to adjust screen data and timing output to a display panel, for example, an LCD panel.

보다 구체적으로 설명하면, 타이밍 컨트롤러는 A/D 보드(Analog/Digital board)로부터의 R/G/B 데이터 신호를 LCD 패널의 컬럼(column) 드라이버에 공급하고, A/D 보드로부터 입력되는 수평 동기(Horizontal Sync.)신호 및 수직 동기(Vertical Sync.)신호를 이용하여 컬럼 드라이버와 로우(row) 드라이버를 타이밍 제어하는 역할을 한다.More specifically, the timing controller supplies an R / G / B data signal from an analog / digital board to a column driver of the LCD panel, and the horizontal synchronization input from the A / D board. It controls timing of the column driver and the row driver by using the (Horizontal Sync.) Signal and the Vertical Sync. Signal.

한편, 기존 모니터 시스템에서는 A/D 보드에서 전력소모 방지모드를 조정하고, 타이밍 컨트롤러는 전력소모 방지모드를 지원하지 않고 있다. 다만, 타이밍 컨트롤러는 전력소모 방지모드가 되면 A/D 보드로부터 입력되는 데이터가 없기 때문에 내부적인 동작을 하지 않는 디스에이블 모드(disable mode)로 진입을 하게 된다.Meanwhile, the existing monitor system adjusts the power consumption prevention mode on the A / D board, and the timing controller does not support the power consumption prevention mode. However, the timing controller enters a disable mode that does not operate internally because there is no data input from the A / D board when the power consumption prevention mode is entered.

디스에이블 모드에서는 타이밍 컨트롤러의 내부 로직(logic)은 동작하지 않지만, 대기 상태(standby status)를 유지하기 때문에 전류소비는 지속적으로 요구되는 상태이다.In disable mode, the internal logic of the timing controller does not operate, but current consumption is constantly required because it maintains a standby state.

이러한 대기 상태에서는 동작 상태에 비해 소비되는 전류가 적다는 이점은 있으나, 전력소비에 보다 민감한 스펙을 원하는 소비자 욕구에 부응하여 모니터 시스템이 개발되고 있는 현 상황을 감안할 때, 전력소모 방지모드를 지원하지 않는 현재의 타이밍 컨트롤러를 모니터 시스템에 계속 적용하기에는 기술적으로 한계가 있다.In this standby state, there is an advantage that the current consumption is less than the operating state, but considering the current situation in which the monitor system is being developed in response to the consumer desire for a specification that is more sensitive to power consumption, it does not support the power consumption prevention mode. There is a technical limitation to continue to apply current timing controllers to monitor systems.

이에 본 발명은, 모니터 시스템이 활성화(active) 상태가 아닐 때 타이밍 컨트롤러 자체적으로 전력소모 방지모드로 진입할 수 있는 방안을 제시하고자 한다.Accordingly, the present invention is to propose a way to enter the power consumption prevention mode by the timing controller itself when the monitor system is not active (active) state.

본 발명의 과제를 해결하기 위한 일 관점에 따르면, A/D 보드와 디스플레이 패널부 사이에 형성되는 타이밍 컨트롤러의 제어 장치로서, 상기 A/D 보드의 출력 신호 중 수직 동기신호를 카운트하는 카운터와, 상기 카운터에서 카운트되는 수직 동기신호의 상승 시점이 기설정된 카운트 값과 매칭되는지의 여부에 따라 전력소모 방지모드 신호 또는 정상 동작모드 신호를 선택적으로 출력하는 제어 수단과, 상기 제어 수단으로부터 전력소모 방지모드 신호가 출력되면 상기 타이밍 컨트롤러 내의 전력소모 방지모드 로직을 제외한 나머지 기능 블록들을 대기 상태로 설정하는 전력소모 방지모드 설정 수단을 포함하는 모니터 시스템에서의 타이밍 컨트롤러 제어 장치를 제공한다.According to an aspect of the present invention, there is provided a control device of a timing controller formed between an A / D board and a display panel, comprising: a counter for counting vertical synchronization signals among output signals of the A / D board; Control means for selectively outputting a power consumption prevention mode signal or a normal operation mode signal depending on whether the rising time of the vertical synchronization signal counted by the counter matches a preset count value, and the power consumption prevention mode from the control means; When the signal is output to provide a timing controller control device in the monitor system including a power consumption prevention mode setting means for setting the remaining functional blocks in the standby state except the power consumption protection mode logic in the timing controller.

본 발명의 과제를 해결하기 위한 다른 관점에 따르면, A/D 보드로부터 수직 동기신호가 인가되는 모니터 시스템에서의 타이밍 컨트롤러 제어 방법으로서, 상기 A/D 보드로부터의 수직 동기신호의 하강/상승 간격을 카운트하는 과정과, 상기 수직 동기신호의 하강/상승 간격 카운트 값과 기설정된 카운트 값을 비교하는 과정과, 상기 수직 동기신호의 하강/상승 간격 카운트 값과 기설정된 카운트 값의 비교 결과에 따라 상기 타이밍 컨트롤러를 정상 동작모드 또는 전력소모 방지모드로 선택적으로 설정하는 과정을 포함하는 모니터 시스템에서의 타이밍 컨트롤러 제어 방법을 제공한다.According to another aspect of the present invention, a timing controller control method in a monitor system in which a vertical synchronizing signal is applied from an A / D board is provided. Counting, comparing the falling / rising interval count value of the vertical synchronization signal with a preset count value, and comparing the falling / rising interval count value of the vertical synchronization signal with a preset count value according to the timing result. A method of controlling a timing controller in a monitor system including selectively setting a controller to a normal operation mode or a power consumption prevention mode is provided.

본 발명에 의하면, 타이밍 컨트롤러 자체적으로 전력소모 방지모드로의 전환이 용이한 바, 모니터 시스템에서의 전력소비를 줄이고 사용 만족도를 높일 수 있다.According to the present invention, it is easy to switch to the power consumption prevention mode by the timing controller itself, so that the power consumption in the monitor system can be reduced and the user satisfaction can be improved.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

도 1은 본 발명의 일 관점에 따른 모니터 시스템에서의 타이밍 컨트롤러 제어 장치에 대한 구성 블록도로서, A/D 보드(100), 디스플레이 패널부(200), 타이밍 컨트롤러(300)를 포함한다.1 is a block diagram illustrating a timing controller control apparatus in a monitor system according to an aspect of the present invention, and includes an A / D board 100, a display panel unit 200, and a timing controller 300.

A/D 보드(100)에는 TMDS(Transition Minimized Differential Signaling), 아날로그 영상 신호, R/G/B 데이터 신호 등이 입력되며, 타이밍 컨트롤러(300)로 수직 동기신호(VS) 및 수평 동기신호(HS)를 제공한다.Transition Minimized Differential Signaling (TMDS), analog video signal, R / G / B data signal, etc. are input to the A / D board 100, and the vertical synchronization signal VS and the horizontal synchronization signal HS are input to the timing controller 300. ).

디스플레이 패널부(200)는, 예를 들면 LCD 구동 패널로서, 모니터 시스템에서 처리되는 영상 정보를 디스플레이 처리하여 외부로 출력하는 역할을 한다.The display panel unit 200 is, for example, an LCD driving panel, and serves to display and output image information processed by the monitor system to the outside.

타이밍 컨트롤러(300)는 모니터 시스템에 장착되어 디스플레이 패널부(200)에 출력되는 화면 데이터 및 타이밍을 조정하는 역할을 한다.The timing controller 300 is mounted on the monitor system to adjust screen data and timing output to the display panel 200.

이러한 타이밍 컨트롤러(300)는 A/D 보드(100)로부터의 R/G/B 데이터 신호를 디스플레이 패널부(200)의 컬럼(column) 드라이버에 공급하고, A/D 보드(100)로부터 입력되는 수평 동기(HS)신호 및 수직 동기신호(VS)를 이용하여 컬럼 드라이버와 로우(row) 드라이버를 타이밍 제어하는 역할을 한다.The timing controller 300 supplies an R / G / B data signal from the A / D board 100 to a column driver of the display panel 200 and is input from the A / D board 100. The column driver and the row driver are controlled by timing using the horizontal sync signal and the vertical sync signal VS.

본 실시예에 따른 타이밍 컨트롤러(300)는 A/D 보드(100)의 출력 신호 중 하나인 수직 동기신호(VS)를 검출한다. 통상적으로, A/D 보드(100)에서는 수직 동기신호(VS)와 수평 동기신호(HS)를 출력하는 바, 여기서 수직 동기신호(VS)는 디스플레이 패널부(200)의 화면에 영상정보를 디스플레이 할 수 있는 영역을 표시해 주는 역할을 한다.The timing controller 300 according to the present exemplary embodiment detects the vertical synchronizing signal VS which is one of the output signals of the A / D board 100. Typically, the A / D board 100 outputs a vertical synchronizing signal VS and a horizontal synchronizing signal HS, wherein the vertical synchronizing signal VS displays image information on a screen of the display panel unit 200. It shows the area that can be done.

이러한 타이밍 컨트롤러(300)는 본 실시예에 따라 카운터(302), 제어부(304), 카운트 값 설정 테이블(308) 및 전력소모 방지모드 설정부(310)를 포함한다.The timing controller 300 includes a counter 302, a controller 304, a count value setting table 308, and a power consumption prevention mode setting unit 310 according to the present embodiment.

카운터(302)는 A/D 보드(100)로부터 제공되는 수직 동기신호(VS)를 카운트하 여 그 결과를 제어부(304)로 제공하는 역할을 한다. 보다 상세히 설명하면, 카운터(302)는 A/D 보드(100)로부터 수직 동기신호(VS)의 상승 시점, 즉 하강/상승 간격(VS falling to VS rising)을 카운트하고, 그 결과를 제어부(304)로 제공한다.The counter 302 counts the vertical synchronizing signal VS provided from the A / D board 100 and provides a result to the controller 304. In more detail, the counter 302 counts the rising time of the vertical synchronizing signal VS, that is, the falling / rising interval VS falling from the A / D board 100, and controls the result of the control unit 304. )

제어부(304)는 카운터(302)에서 카운트되는 수직 동기신호(VS)의 하강/상승 간격의 카운트 값에 따라 타이밍 컨트롤러(300)의 모드를 선택적으로 설정하기 위한 제어신호를 출력한다. 예컨대, 제어부(304)는 수직 동기신호(VS)의 하강/상승 간격의 카운트 값과, 기설정된 카운트 값을 비교하여 그 결과에 따라 타이밍 컨트롤러(300)의 전력소모 방지모드 설정부(310)를 선택적으로 제어하기 위한 로직 신호를 출력한다.The controller 304 outputs a control signal for selectively setting the mode of the timing controller 300 according to the count value of the falling / rising interval of the vertical synchronization signal VS counted by the counter 302. For example, the controller 304 compares the count value of the falling / rising interval of the vertical synchronizing signal VS with a preset count value and sets the power consumption prevention mode setting unit 310 of the timing controller 300 according to the result. Outputs a logic signal for selective control.

카운트 값 설정 테이블(308)에는, 상기 제어부(304)의 비교 기준이 될 수 있는 기설정된 카운트 값이 저장된다. 기설정된 카운트 값은, 예컨대 수직 동기신호(VS)의 예상 가능한 하강/상승 간격이 클럭 신호(CLK)의 몇 배인지를 미리 계산한 값, 즉 기설정 배수의 클럭 신호일 수 있다.In the count value setting table 308, a preset count value, which may be a comparison reference of the controller 304, is stored. The preset count value may be, for example, a value calculated in advance that the predictable falling / rising interval of the vertical synchronizing signal VS is several times the clock signal CLK, that is, a clock signal of a preset multiple.

전력소모 방지모드 설정부(310)는 제어부(306)로부터의 전력소모 방지모드 설정 로직 신호, 예컨대 "high"신호에 대응하여 타이밍 컨트롤러(300)내의 각각의 기능 블록들, 예를 들면 도시 생략된 이븐 채널(Even Channel), 전력소모 방지모드 로직(Power saving logic), 레귤레이터, PLL, Tx 등 중에서 전력소모 방지모드에 필요한 기능 블록을 제외한 기능 블록에 대해 대기 상태를 설정하는 역할을 한다.The power consumption prevention mode setting unit 310 corresponds to each of the functional blocks in the timing controller 300, for example, not shown, in response to the power consumption prevention mode setting logic signal from the control unit 306, for example, a “high” signal. It sets the standby state for the function block except for the function block necessary for the power consumption prevention mode among the even channel, power saving logic, regulator, PLL, and Tx.

이하, 상술한 구성과 함께, 본 발명의 다른 관점에 따른 모니터 시스템에서의 타이밍 컨트롤러 제어 방법을 첨부한 도 2의 흐름도, 그리고 도 3a 및 도 3b의 타이밍도를 참조하여 상세히 설명하기로 한다.Hereinafter, the above-described configuration will be described in detail with reference to a flowchart of FIG. 2 and a timing diagram of FIGS. 3A and 3B to which a timing controller control method in a monitor system according to another aspect of the present invention is attached.

먼저, 평상시에는 수직 동기신호(VS)가 도 3a와 같이 A/D 보드(100)로부터 디스플레이 패널부(200)로 제공되는데, 이때 타이밍 컨트롤러(300)는 A/D 보드(100)의 수직 동기신호(VS)를 입력받고(S200), 타이밍 컨트롤러(300)의 카운터(302)에서는 입력되는 수직 동기신호(VS)의 하강/상승 간격(VS falling to VS rising)을 카운트한다(S202).First, normally, a vertical synchronization signal VS is provided from the A / D board 100 to the display panel unit 200 as shown in FIG. 3A, wherein the timing controller 300 is a vertical synchronization of the A / D board 100. The signal VS is input (S200), and the counter 302 of the timing controller 300 counts a falling / VS falling interval of the vertical synchronization signal VS input (S202).

이렇게 카운트 되는 수직 동기신호(VS)의 하강/상승 간격의 카운트 값은 타이밍 컨트롤러(300)의 제어부(304)로 제공되고, 제어부(304)에서는 이러한 수직 동기신호(VS)의 하강/상승 간격 카운트 값에 따라 타이밍 컨트롤러(300)의 모드를 선택적으로 설정하기 위한 제어신호를 출력한다.The count value of the falling / rising interval of the vertical synchronizing signal VS thus counted is provided to the control unit 304 of the timing controller 300, and the controlling unit 304 counts the falling / rising interval of the vertical synchronizing signal VS. A control signal for selectively setting the mode of the timing controller 300 is output according to the value.

수직 동기신호(VS)의 하강/상승 간격은 화면 해상도가 일정하면 변화하지 않는 속성이 있다. 즉, 화면 해상도에 따른 수직 동기신호(VS)의 하강/상승 간격만 정확히 알고 있다면, 수직 동기신호(VS)의 하강 후 언제 상승이 발생할 지를 예상할 수 있다.The falling / rising interval of the vertical synchronization signal VS does not change when the screen resolution is constant. That is, if only the falling / rising interval of the vertical synchronizing signal VS according to the screen resolution is correctly known, when the rising of the vertical synchronizing signal VS occurs, it can be predicted.

본 실시예에서는 이렇게 예상 가능한 간격이 클럭 신호(CLK)의 몇 배인지를 미리 계산을 하여 카운트 값 설정 테이블(308)에 설정해 둘 수 있다.In this embodiment, the count value setting table 308 can be set in advance by calculating how many times the predictable interval is the clock signal CLK.

타이밍 컨트롤러(300)의 제어부(304)는 카운터(302)를 통해 제공되는 수직 동기신호(VS)의 하강/상승 간격 카운트 값과, 카운트 값 설정 테이블(308)에 기 설정된 카운트 값(예컨대, 기설정 배수의 클럭 신호)을 비교하여 수직 동기신호(VS)의 하강/상승 간격 카운트 값이 기설정된 카운트 값과 매칭되는지, 즉 수직 동기신 호의 하강 이후 상승이 카운트 값 설정 테이블(308)에 기 설정된 카운트 값에서 발생하는지를 모니터링 한다(S204).The controller 304 of the timing controller 300 includes a falling / rising interval count value of the vertical synchronizing signal VS provided through the counter 302 and a count value (eg, a preset value) set in the count value setting table 308. The falling / rising interval count value of the vertical synchronizing signal VS matches the preset count value, that is, the rising after the falling of the vertical synchronizing signal is set in the count value setting table 308. It is monitored whether it occurs in the count value (S204).

만일, 도 3a에 예시한 바와 같이, 기설정된 카운트 값에서 수직 동기신호(VS) 상승이 발생하면, 즉 수직 동기신호(VS)의 하강/상승 간격 카운트 값이 기설정된 카운트 값과 매칭되면, 제어부(304)는 모니터 시스템이 정상적으로 동작하고 있다고 판단하여 모니터 시스템을 정상 동작모드로 설정할 수 있다(S206).3A, if the vertical synchronizing signal VS rises from the preset count value, that is, if the falling / rising interval count value of the vertical synchronizing signal VS matches the predetermined count value, the controller controls the control unit. 304 may determine that the monitor system is operating normally and set the monitor system to the normal operation mode (S206).

반면, 도 3b에 예시한 바와 같이, 기설정된 카운트 값에서 수직 동기신호(VS) 상승이 발생하지 않으면, 즉 수직 동기신호(VS)의 하강/상승 간격 카운트 값이 기설정된 카운트 값과 매칭되지 않으면, 제어부(304)는 모니터 시스템이 정상 동작을 하지 않는 상태, 즉 A/D 보드(100)에서 정상적인 데이터를 출력하지 않는 상태라고 판단하여 타이밍 컨트롤러(300)를 동작 대기 모드의 일종인 전력소모 방지모드로 전환하기 위한 "전력소모 방지모드 신호"를 "하이(high)"로 출력하여 전력소모 방지모드 설정부(310)로 제공한다(S208).On the other hand, as illustrated in FIG. 3B, when the vertical synchronizing signal VS rise does not occur at the preset count value, that is, when the falling / rising interval count value of the vertical synchronizing signal VS does not match the preset count value. The controller 304 determines that the monitor system is not in a normal operation, that is, a state in which the A / D board 100 does not output normal data, thereby preventing the power consumption of the timing controller 300 as a kind of an operation standby mode. The power consumption prevention mode signal for switching to the mode is output as "high" and provided to the power consumption prevention mode setting unit 310 (S208).

전력소모 방지모드 신호가 "하이"로 설정되면, 전력소모 방지모드 설정부(310)는 타이밍 컨트롤러(300)의 전력소모 방지모드 구현에 필요한 기능 블록들, 예를 들면 LVDS-Rx(Low Voltage Differential Signal - Receiver) 중 이븐 채널(Even Channel), 전력소모 방지모드 로직(Power saving logic)을 제외한 다른 모든 로직 및 기능 블록들(레귤레이터, PLL, Tx 등)이 모두 동작하지 않는 대기 상태로 진입시킨다(S210).When the power consumption prevention mode signal is set to "high", the power consumption prevention mode setting unit 310 is required to block the functional blocks required for implementing the power consumption prevention mode of the timing controller 300, for example, LVDS-Rx (Low Voltage Differential). All other logic and function blocks (regulator, PLL, Tx, etc.) except the Even Channel and Power saving logic among the Signal-Receiver enter the idle state (operation). S210).

즉, 전력소모 방지모드 설정부(310)에 의해 타이밍 컨트롤러(300)가 전력소 모 방지모드로 설정되면, 전력소모 방지모드를 관장하는 일부분의 기능 블록만 제외하고 모든 기능 블록들은 대기 상태로 진입하게 되며, 결국 타이밍 컨트롤러(300)에서의 소비 전류가 크게 감소하게 된다.That is, when the timing controller 300 is set to the power consumption prevention mode by the power consumption prevention mode setting unit 310, all of the functional blocks except for a part of the function blocks that manage the power consumption prevention mode to enter the standby state. As a result, the current consumption in the timing controller 300 is greatly reduced.

한편, 상기와 같은 전력소모 방지모드를 벗어나기 위해서는, A/D 보드(100)에서 정상적인 데이터를 타이밍 컨트롤러(300)로 출력하면 된다.On the other hand, in order to exit the power consumption prevention mode as described above, the normal data may be output from the A / D board 100 to the timing controller 300.

즉, 타이밍 컨트롤러(300)의 제어부(306)는 A/D 보드(100)를 통해 입력되는 수직 동기신호(VS)의 하강 후 상승 간격을 다시 카운트 및 비교한 후, 기설정된 카운트 값에서 수직 동기신호(VS)의 상승이 발생되면, A/D 보드(100)로부터 정상적인 데이터가 입력되는 것으로 판단하여 전력소모 방지모드 신호를, 예컨대 "low"로 설정하게 된다.That is, the controller 306 of the timing controller 300 counts and compares the rising interval after the falling of the vertical synchronizing signal VS inputted through the A / D board 100 again, and then vertically synchronizes at the preset count value. When the rise of the signal VS occurs, it is determined that normal data is input from the A / D board 100 and the power consumption prevention mode signal is set to, for example, "low".

상기 전력소모 방지모드 "low" 신호에 따라 모니터 시스템의 각 기능 블록들은 대기 상태에서 벗어나 정상 모드로 동작하게 된다.According to the power consumption prevention mode "low" signal, each of the functional blocks of the monitor system is operated in the normal mode out of the standby state.

이상 설명한 바와 같이 본 발명은, A/D 보드의 수직 동기신호(VS)의 상승 간격이 기설정된 카운트 값에서도 발생되지 않을 경우에, 타이밍 컨트롤러를 자체적으로 전력소모 방지모드로 설정되도록 구현한 것이다.As described above, when the rising interval of the vertical synchronization signal VS of the A / D board does not occur even at a preset count value, the present invention implements the timing controller to be set to the power consumption prevention mode by itself.

한편, 지금까지 본 발명의 실시예에 대해 상세히 기술하였으나 본 발명은 이러한 실시예에 국한되는 것은 아니며, 후술하는 청구범위에 기재된 본 발명의 기술적 사상과 범주 내에서 당업자로부터 여러 가지 변형이 가능함은 물론이다.Meanwhile, the embodiments of the present invention have been described in detail, but the present invention is not limited to these embodiments, and various modifications may be made by those skilled in the art within the spirit and scope of the present invention described in the claims below. to be.

도 1은 본 발명의 일 관점에 따른 모니터 시스템에서의 타이밍 컨트롤러 제어 장치에 대한 구성 블록도,1 is a block diagram illustrating a timing controller control device in a monitor system according to an aspect of the present invention;

도 2는 본 발명의 다른 관점에 따른 모니터 시스템에서의 타이밍 컨트롤러 제어 방법을 설명하는 흐름도,2 is a flowchart for explaining a timing controller control method in a monitor system according to another aspect of the present invention;

도 3a는 정상 동작모드에서의 수직 동기신호 타이밍도,3A is a vertical synchronization signal timing diagram in a normal operation mode;

도 3b는 전력소모 방지모드에서의 수직 동기신호 타이밍도.3B is a vertical synchronization signal timing diagram in a power consumption prevention mode.

Claims (7)

A/D 보드로부터 수직 동기신호가 인가되는 모니터 시스템에서의 타이밍 컨트롤러 제어 방법으로서,A timing controller control method in a monitor system to which a vertical synchronization signal is applied from an A / D board, 상기 A/D 보드로부터의 수직 동기신호의 하강/상승 간격을 카운트하는 과정과,Counting a fall / rise interval of the vertical synchronization signal from the A / D board; 상기 수직 동기신호의 하강/상승 간격 카운트 값과 기설정된 카운트 값을 비교하는 과정과,Comparing the falling / rising interval count value of the vertical synchronization signal with a preset count value; 상기 수직 동기신호의 하강/상승 간격 카운트 값과 기설정된 카운트 값의 비교 결과에 따라 상기 타이밍 컨트롤러를 정상 동작모드 또는 전력소모 방지모드로 선택적으로 설정하는 과정Selectively setting the timing controller to a normal operation mode or a power consumption prevention mode according to a result of comparing the falling / rising interval count value of the vertical synchronization signal with a preset count value; 을 포함하는 모니터 시스템에서의 타이밍 컨트롤러 제어 방법.Timing controller control method in a monitor system comprising a. 제 1 항에 있어서,The method of claim 1, 상기 설정하는 과정은,The setting process, 상기 수직 동기신호의 하강/상승 간격 카운트 값이 상기 기설정된 카운트 값과 매칭되면 상기 모니터 시스템을 상기 정상 동작모드로 설정하는 과정과,Setting the monitor system to the normal operation mode when the falling / rising interval count value of the vertical synchronization signal matches the predetermined count value; 상기 수직 동기신호의 하강/상승 간격 카운트 값이 상기 기설정된 카운트 값과 매칭되지 않으면 상기 타이밍 컨트롤러를 상기 전력소모 방지모드로 설정하는 과정Setting the timing controller to the power consumption prevention mode if the falling / rising interval count value of the vertical synchronization signal does not match the preset count value; 을 포함하는 모니터 시스템에서의 타이밍 컨트롤러 제어 방법.Timing controller control method in a monitor system comprising a. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 기설정된 카운트 값은, 기설정 배수의 클럭 신호인 것을 특징으로 하는 모니터 시스템에서의 타이밍 컨트롤러 제어 방법.And the predetermined count value is a clock signal of a preset multiple. 제 1 항에 있어서,The method of claim 1, 상기 전력소모 방지모드는, 상기 타이밍 컨트롤러 내의 전력소모 방지모드 로직을 제외한 나머지 기능 블록들을 대기 상태로 설정하는 모드인 것을 특징으로 하는 모니터 시스템에서의 타이밍 컨트롤러 제어 방법.The power consumption prevention mode is a mode for controlling the timing controller in the monitor system, characterized in that for setting the remaining function blocks except the power consumption prevention mode logic in the timing controller to the standby state. A/D 보드와 디스플레이 패널부 사이에 형성되는 타이밍 컨트롤러의 제어 장치로서,A control device of a timing controller formed between an A / D board and a display panel portion, 상기 A/D 보드의 출력 신호 중 수직 동기신호를 카운트하는 카운터와,A counter for counting a vertical synchronizing signal among the output signals of the A / D board; 상기 카운터에서 카운트되는 수직 동기신호의 상승 시점이 기설정된 카운트 값과 매칭되는지의 여부에 따라 전력소모 방지모드 신호 또는 정상 동작모드 신호 를 선택적으로 출력하는 제어 수단과,Control means for selectively outputting a power consumption prevention mode signal or a normal operation mode signal depending on whether or not the rising time point of the vertical synchronization signal counted by the counter matches a preset count value; 상기 제어 수단으로부터 전력소모 방지모드 신호가 출력되면 상기 타이밍 컨트롤러 내의 전력소모 방지모드 로직을 제외한 나머지 기능 블록들을 대기 상태로 설정하는 전력소모 방지모드 설정 수단Power consumption prevention mode setting means for setting the remaining function blocks except for the power consumption prevention mode logic in the timing controller to a standby state when the power consumption prevention mode signal is output from the control means; 을 포함하는 모니터 시스템에서의 타이밍 컨트롤러 제어 장치.Timing controller control device in the monitor system comprising a. 제 5 항에 있어서,The method of claim 5, 상기 제어 수단은, 상기 카운터에서 카운트되는 수직 동기신호의 상승 시점이 상기 기설정된 카운트 값과 매칭되지 않으면 상기 전력소모 방지모드 신호를 출력하는 것을 특징으로 하는 모니터 시스템에서의 타이밍 컨트롤러 제어 장치.And the control means outputs the power consumption prevention mode signal when the rising time of the vertical synchronization signal counted by the counter does not match the preset count value. 제 5 항 또는 제 6 항에 있어서,The method according to claim 5 or 6, 상기 기설정된 카운트 값은, 기설정 배수의 클럭 신호인 것을 특징으로 하는 모니터 시스템에서의 타이밍 컨트롤러 제어 장치.And said predetermined count value is a clock signal of a preset multiple.
KR1020070138904A 2007-12-27 2007-12-27 Method and apparatus for controlling timing controller in monitor system KR100960885B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070138904A KR100960885B1 (en) 2007-12-27 2007-12-27 Method and apparatus for controlling timing controller in monitor system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070138904A KR100960885B1 (en) 2007-12-27 2007-12-27 Method and apparatus for controlling timing controller in monitor system

Publications (2)

Publication Number Publication Date
KR20090070777A KR20090070777A (en) 2009-07-01
KR100960885B1 true KR100960885B1 (en) 2010-06-04

Family

ID=41322278

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070138904A KR100960885B1 (en) 2007-12-27 2007-12-27 Method and apparatus for controlling timing controller in monitor system

Country Status (1)

Country Link
KR (1) KR100960885B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5389952A (en) 1992-12-02 1995-02-14 Cordata Inc. Low-power-consumption monitor standby system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5389952A (en) 1992-12-02 1995-02-14 Cordata Inc. Low-power-consumption monitor standby system

Also Published As

Publication number Publication date
KR20090070777A (en) 2009-07-01

Similar Documents

Publication Publication Date Title
KR101965079B1 (en) Concurrently refreshing multiple areas of a display device using multiple different refresh rates
JPH10105132A (en) Lcd control circuits for reducing power consumption
KR20110054775A (en) Display drive ic, display drive system and display drive method
US8854290B2 (en) Timing controller for liquid crystal panel and timing control method thereof
TW201411438A (en) Method for increasing touch sampling rate and touch display device using the same
US9619007B2 (en) Driver IC of a display panel waiting a predetermined time before supplying vertical synchronization signal (VSYNC) after sleep-out command is received
KR20030006718A (en) Apparatus for saving power in monitor and method thereof
US20060132437A1 (en) Display apparatus
US9361824B2 (en) Graphics display systems and methods
KR20150078714A (en) Flat panel display and driving method the same
KR102416885B1 (en) Apparatus and Driving Method of Timing Controller and Display Device using the same
JP2009109955A (en) Timing controller for matrix display device, and liquid crystal display device adopting the same
JP2010160318A (en) Source driver circuit and drive method
KR100960885B1 (en) Method and apparatus for controlling timing controller in monitor system
US20100245210A1 (en) Circuit for detecting an external display device adapted to notebook computer and detecting method thereof
US6956618B2 (en) Apparatus and method for processing image, and an image processing program
KR100935821B1 (en) Dot clock generating circuit, semiconductor device, and dot clock generating method
US20100149172A1 (en) Semiconductor device
US8384463B2 (en) Clock supply circuit and control method thereof
KR100429880B1 (en) Circuit and method for controlling LCD frame ratio and LCD system having the same
KR102265238B1 (en) In-cell touch type liquid crystal display device
JP2006201285A (en) Display apparatus and scrolling control method
JP2008083436A (en) Display device
JP2007206231A (en) Display controller
KR100680053B1 (en) Apparatus for Driving Liquid Crystal Display Panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130417

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee