KR100952850B1 - Printed circuit board assembly having improved thermal energy dissipation - Google Patents
Printed circuit board assembly having improved thermal energy dissipation Download PDFInfo
- Publication number
- KR100952850B1 KR100952850B1 KR1020077010924A KR20077010924A KR100952850B1 KR 100952850 B1 KR100952850 B1 KR 100952850B1 KR 1020077010924 A KR1020077010924 A KR 1020077010924A KR 20077010924 A KR20077010924 A KR 20077010924A KR 100952850 B1 KR100952850 B1 KR 100952850B1
- Authority
- KR
- South Korea
- Prior art keywords
- die
- pcb
- heat sink
- void
- thermal conductivity
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/20—Modifications to facilitate cooling, ventilating, or heating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
- H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Thermal Sciences (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
Abstract
인쇄 회로 기판(PCB) 어셈블리의 열 전도성을 개선시키기 위한 방법 및 장치는 PCB 장착 집적 회로(IC)를 포함한다. 보이드는 PCB내에 형성되고 하나의 장치 또는 재료는 회로기판의 제거 부분의 열 전도성보다 높은 열 전도성을 가진 보이드내에 배치된다. 보이드내에 상대적으로 높은 열 전도성을 가진 재료를 배치함으로써, 열 에너지 소산 효율성이 개선된다.Methods and apparatus for improving thermal conductivity of a printed circuit board (PCB) assembly include a PCB mounted integrated circuit (IC). The voids are formed in the PCB and one device or material is placed in the voids having a thermal conductivity higher than that of the removal portion of the circuit board. By placing a material with a relatively high thermal conductivity in the void, the heat energy dissipation efficiency is improved.
인쇄 회로 기판, 보이드, 열 전도성, 열 소산Printed circuit board, voids, thermal conductivity, heat dissipation
Description
본 발명은 인쇄 회로 기판들(printed circuit boards;PCBs)에 관한 것이고, 보다 구체적으로는 PCB상에 장착된 집적 회로(IC)에 의해 생성된 열 에너지를 소산시키는 것에 관한 것이다.FIELD OF THE INVENTION The present invention relates to printed circuit boards (PCBs) and, more particularly, to dissipating thermal energy generated by integrated circuits (ICs) mounted on a PCB.
통상적인 IC 패키지들은 일반적으로 내부 리드 프레임(internal lead frame), 본드 와이어들 및 다이(die)뿐만 아니라 다이를 외부와 전기적으로 접속하기 위한 외부 전기 리드들을 가진 밀봉되고 및/또는 캡슐화된 플라스틱 하우징을 포함한다. 보다 높은 열 소산 다이를 하우징하는 IC 패키지들은 IC 기판에 접속된 패키지 내에 형성되는 부가적인 통합 열 싱크를 가진다. 열 싱크는 통상적으로 금속 층을 포함한다. 다이는 위로 향하는 전기 접촉 패드들 및 IC 패키지의 내부 리드 프레임에 다이의 전기 접촉 패드들을 접속하는 본드 와이어들로 금속 층상에 일반적으로 장착된다. 리드 프레임은 다이 및 본드 와이어들로부터 IC 패키지의 외부 전기 리드들로 기계적으로 단단한 전기 경로를 제공한다. 리드 프레임은 일반적으로 내부 리드 프레임과 외부 리드들 사이의 전기 접속을 브리지하기 위하여 플라스틱 하우징 내에 부분적으로 몰딩된다. 전기 리드들은 패키지로부터 패키지가 장착된 PCB로 전기 접속을 형성한다.Conventional IC packages typically have a sealed and / or encapsulated plastic housing having an internal lead frame, bond wires and die as well as external electrical leads for electrically connecting the die to the outside. Include. IC packages housing higher heat dissipation dies have additional integrated heat sinks formed within the package connected to the IC substrate. The heat sink typically includes a metal layer. The die is generally mounted on a metal layer with facing electrical contact pads and bond wires connecting the electrical contact pads of the die to the internal lead frame of the IC package. The lead frame provides a mechanically rigid electrical path from the die and bond wires to the external electrical leads of the IC package. The lead frame is generally molded partially in the plastic housing to bridge the electrical connection between the inner lead frame and the outer leads. Electrical leads form an electrical connection from the package to the packaged PCB.
고전력 열 소산 IC가 PCB에 장착될 때, IC 패키지 바로 아래에 배치된 PCB상 열 확산 장치는 열적으로 IC 패키지의 열 싱크에 접속되고 그 다음 PCB 층들내의 접지 평면에 접속된다. 열 확산 장치는 IC에 의해 생성된 열을 PCB 접지 평면으로 소산시킨다. IC에 의해 생성된 열은 또한 IC 패키지로부터 주변 공기로 대류식으로 이동된다. 그러나, IC 패키지의 사용이 작은 물리적 위치로 제한되고 및/또는 다른 다이에 비해 물리적으로 작을 때, 패키지 주변 공기가 매우 빈약하게 순환하고, 이에 따라 대류에 의한 열의 제거가 거의 없게 된다. 따라서 IC에 의해 생성된 모든 열이 IC 패키지 열 싱크를 통하여 아래 방향 및 PCB의 열 확산 장치쪽으로 대부분 소산되어야 한다. When a high power heat dissipation IC is mounted to a PCB, the heat spreader on the PCB placed directly below the IC package is thermally connected to the heat sink of the IC package and then to the ground plane in the PCB layers. The heat spreader dissipates the heat generated by the IC to the PCB ground plane. Heat generated by the IC is also convectively transferred from the IC package to the ambient air. However, when the use of IC packages is limited to small physical locations and / or physically small compared to other dies, the air around the package circulates very poorly, resulting in little removal of heat by convection. Therefore, all of the heat generated by the IC must dissipate mostly through the IC package heat sink down and towards the heat spreader of the PCB.
직접-칩-실장 구성들(direct-chip-attach configurations)에서, IC 패키지는 제거되고 다이는 다이상 전기 접촉 패드들이 PCB상에 면하는 회로 트레이스들 쪽으로 아래로 면하도록 인버트 위치의 PCB에 직접 장착되고, PCB상 회로 트레이스들에 다이의 접촉 패드들을 접속하는 전기 상호접속부들(예를 들어, 납땜 범프들)에 의해 전기적으로 접속된다. 직접-칩-실장 구성에 사용된 PCB는 일반적으로 물리적으로 가요성인 PCB이고, 가요성 PCB 또는 가요성 회로로서 알려져 있다. 가요성으로 인해, 가요성 PCB는 PCB와 다이 사이의 전기 접촉을 유지하면서, 작은 물리적 영역으로 형성될 수 있다. 이들 형태의 회로들은 하드 디스크 드라이브(HDD) 내의 하드 드라이브 자기 기록 매체로부터 데이터를 판독하고 데이터를 기록하는 판독/기록 헤드 같은 PCB를 장착하기 위하여 매우 작은 공간이 이용 가능한 상황들에서 종종 사용된다. 이들 판독/기록 헤드들은 통상적으로 그 위에 장착된 가요성 PCB를 가진 스테인레스 스틸 전기자상에 자리한다. 가요성 PCB의 전기 접촉부들은 통상적으로 판독/기록 전치 증폭기 IC의 전기 접촉부들에 판독/기입 헤드들을 접속한다. 이런 전체 어셈블리는 자기 기록 매체상에서 공기역학적으로 부유된다.In direct-chip-attach configurations, the IC package is removed and the die is mounted directly to the PCB in the inverted position so that the die-on electrical contact pads face down toward the circuit traces on the PCB. And electrically connected by electrical interconnects (eg, solder bumps) that connect the contact pads of the die to circuit traces on the PCB. PCBs used in direct-chip-mount configurations are generally physically flexible PCBs and are known as flexible PCBs or flexible circuits. Due to flexibility, the flexible PCB can be formed into small physical areas while maintaining electrical contact between the PCB and the die. These types of circuits are often used in situations where very little space is available to mount a PCB such as a read / write head that reads data from and writes data from a hard drive magnetic recording medium in a hard disk drive (HDD). These read / write heads typically sit on a stainless steel armature with a flexible PCB mounted thereon. The electrical contacts of the flexible PCB typically connect the read / write heads to the electrical contacts of the read / write preamplifier IC. This entire assembly is suspended aerodynamically on the magnetic recording medium.
도 6은 다양한 층들(12)을 포함하는 가요성 PCB 및 가요성 PCB(12)상에 장착된 IC 다이(13)를 포함하는 통상적인 직접-칩-실장 어셈블리(11)의 투시도를 도시한다. IC 다이(13)는 다이(13)상의 전기 접촉 패드들(도시되지 않음)이 전기 상호접속부들(예를 들어, 납땜 범프들)(19)에 의해 가요성 PCB(12)상의 회로 트레이스들(도시되지 않음)에 쉽게 접속되게 배치되도록 직면 위치에서 가요성 PCB(12)에 장착된다. 가요성 PCB(12)는 다이(13)의 맞은편 PCB(12) 측면과 접촉하는 열 싱크 재료(14), 열 싱크 재료(14)상에 배치된 접착성이고 열적으로 절연성인 유전 재료(예를 들어 폴리이미드)층(15), 및 금속층(16)상에 배치된 열적으로 절연성인 유전 재료(예를 들어, 폴리이미드)층(17)을 포함할 수 있다. 상기된 회로 트레이스들은 통상적으로 구리로 만들어진 가요성 PCB(12)의 금속 층(16) 부분들에 의해 형성된다. 열 소산기 및 열 경로로서 기능하는 열 싱크 재료(14)는 다이(13)로부터 열 싱크 재료(14)로 지향되는 화살표들(23 및 24)에 의해 표시된 바와 같이, 다이(13)에서 열 싱크 재료(14) 방향에 있다.6 shows a perspective view of a typical direct-chip-
몇몇 경우들에서, 가요성 PCB들은 열 싱크 재료(14)와 폴리이미드 및 접착제(15)층 사이에 배치된 알루미늄 경화제(도시되지 않음)와 같은 안정한 장치를 포함한다. 경화제는 가요성 PCB에 기계적 안정성을 제공한다. 열 싱크 재료(14)는 PCB(12) 부분일 필요는 없지만, 대신 PCB(12)가 배치되는 독립된 장치일 수 있다. 만약 경화제가 사용되면, 열 소산 경로를 열 싱크 재료 및 궁극적으로는 디스크 드라이브의 전기자(armature) 및 하우징에 제공한다. In some cases, flexible PCBs include a stable device such as an aluminum hardener (not shown) disposed between the
통상적으로, 금속층(16)에 형성된 회로 트레이스들과 다이(13)의 접촉 패드들을 접속하는 전기 상호접속부들(19)은 다이(13)의 바닥면상에 배치된 전기 접촉 패드들(도시되지 않음)상에 배치되고 가열되고 그 후 가요성 PCB(12)상의 회로 트레이스들과 접촉하여 배치되는 땜납 또는 리드 없는 범프들이다. 범프들이 냉각되고 경화될 때, 범프들은 다이(13)의 바닥면상 패드들과 가요성 PCB(12)의 금속층(16)내에 형성된 회로 트레이스들 사이의 단단한 전기 접속을 형성한다.Typically, the
일단 전기 접속들이 다이(13)상의 패드들과 가요성 PCB(12)의 회로 트레이스들 사이에 형성되면, 다이(13)의 표면과 PCB(12)의 표면 사이에 약간의 간격이 존재한다. 통상적으로 25 내지 76 마이크로미터(0.001 내지 0.003 인치) 범위인 이런 간격의 물리적 기하구조로 인해, 다이(13)와 가요성 PCB(12) 사이의 간격은 통상적으로 기계적 안정성을 제공하는 언더필(underfill) 재료(21)로 충전된다. 이것은 전기 접속들을 실패하게 할 수 있게 다이(13) 및 상호접속부들상에 과도한 기계적 스트레스들이 가해지는 것을 방지한다. 언더필 재료(21)는 일반적으로 다이(13)의 패드들이 가요성 PCB(12)상의 회로 트레이스들과 상호접속된 후 제공된다. 언더필 재료(12)는 통상적으로 모세관 흐름을 사용하여 제공된다. 언더필 재료(21)는 고형 물리적 상태로 재료를 경화시키기 위하여 가열된다. 현재 이런 목적에 사용되는 언더필 재료(21)는 빈약한 열 전도성을 가지며 통상적으로 Henkel Loctite Corporation of Dusseldorf, Germany에 의해 제조된 Hysol®EP4549이다. 이런 특정 언더필 재료는 집적 회로 패시베이션 재료들에 강화된 접착성을 위하여 설계된 매우 순수하고, 낮은 스트레스이며, 액체 에폭시이다.Once electrical connections are formed between the pads on the
도 6에 도시된 바와 같은 가요성 PCB 어셈블리가 디스크 드라이브의 판독/기록 헤드상에 사용될 때, 가요성 PCB 어셈블리는 일반적으로 판독 및 기록 동작들이 수행되게 하는 다량의 전류 및/또는 전압을 사용한다. 이들 형태의 신호들은 통상적으로 매우 빠른 상승 시간들, 몇몇은 200 피코초(ps) 미만이고, 나노초(ns) 당 700 밀리암페어(mA) 초과의 큰 슬루율(slew rate)을 나타내고, 이것은 극히 근 순간 전류들 및/또는 전압들을 형성한다. 이들 큰 순시 전류들 및/또는 전압은 소산될 필요가 있는 다량의 열 에너지를 형성한다.When a flexible PCB assembly as shown in FIG. 6 is used on the read / write head of a disk drive, the flexible PCB assembly generally uses a large amount of current and / or voltage to allow read and write operations to be performed. These types of signals are typically very fast rise times, some less than 200 picoseconds (ps), and exhibit large slew rates of more than 700 milliamps (mA) per nanosecond (ns), which is extremely near. Forms instantaneous currents and / or voltages. These large instantaneous currents and / or voltages form a large amount of thermal energy that needs to be dissipated.
PCB 어셈블리들의 열 싱크의 효율성을 개선시키기 위한 몇몇 시도들이 있었고, 상기 시도들은 가요성 회로상 구리 트레이스 영역을 증가시키고, 가요성 회로상 구리 트레이스 두께 증가, 다수의 "더미(dummy)" 범프들의 전용 위치들 같은 보다 고밀도의 열 전도성 상호접속부들 사용, 보다 높은 열 전도성 언더필 사용, 및 주변 공기로의 대류 냉각 및 다이/PCB 인터페이스의 물리적 구조를 통하여 발생하는 도전 냉각 개선을 돕기 위한 PCB에 대향하는 플립 칩의 측면에 열 싱크들 부가를 포함한다. 오늘날, 개별 또는 함께 사용된 이들 기술들의 어느 것도 효율적인 저비용(또는 무비용) 해결책을 제공하면서 열 저항을 크게 감소시키는데 완전히 효과적인 것으로 증명되지 않았다.There have been several attempts to improve the efficiency of heat sinks in PCB assemblies, which have increased the copper trace area on the flexible circuit, increased the copper trace thickness on the flexible circuit, and dedicated the number of "dummy" bumps. Flip opposite the PCB to help with higher density thermally conductive interconnects such as locations, higher thermally conductive underfill, and convective cooling to ambient air and improved conductive cooling through the physical structure of the die / PCB interface Heat sinks on the side of the chip. Today, none of these techniques, used individually or together, have proven to be completely effective at significantly reducing thermal resistance while providing an efficient low cost (or no charge) solution.
가요성 PCB 어셈블리가 하드 드라이브의 판독/기록 헤드 같은 물리적으로 매우 작은 환경에 사용될 때(여기서 공간 및 비용 제한들이 우수하고), 열 저항을 감소시키기 위한 통상적인 방법들은 부적당하고 및/또는 비실용적이다. 게다가, 가요성 PCB 어셈블리들은 통상적으로 단일층(즉, 그 내부에 형성된 트레이스들을 가진 금속 층 16)을 사용한다. 공간 및 비용 제한들이 문제가 되지 않는 다중 층 PCB를 사용하는 것이 가능하고 실시될 수 있는 경우들에서, 간단한 다중층 도금 관통 홀 기술은 생성된 열을 소산시키기 위하여 PCB를 통하여 아래로 열적으로 전도성 열 경로들을 제공하기 위하여 사용될 수 있다. 그러나, 다중층 PCB 들은 일반적으로 단일층 PCB들보다 상당히 비싸다. 그러므로, 다중층 도전체 PCB를 사용하는 것은 몇몇 경우들에서 매우 비쌀 수 있다. 또한, 디스크 드라이브의 헤드 전기자의 공기역학으로 인해, 디스크 드라이브 전기자상에 배치된 다중층 PCB들은 전기자상 부가적인 중량이 보다 느린 판독 및 기록 속도들을 발생시키기 때문에 일반적으로 적당하지 않다.When flexible PCB assemblies are used in physically very small environments, such as read / write heads of hard drives (where space and cost constraints are good), conventional methods for reducing thermal resistance are inadequate and / or impractical. In addition, flexible PCB assemblies typically use a single layer (ie,
따라서, PCB에서 효과적으로 열 에너지를 소산시키기 위한 방법 및 장치가 필요하다.Thus, what is needed is a method and apparatus for effectively dissipating thermal energy in a PCB.
본 발명은 다이로부터 인쇄 회로 기판(PCB) 어셈블리로 열 소신을 개선시키기 위한 방법 및 장치를 제공한다. 상기 장치는 개선된 열 전도성을 가진 PCB 어셈블리를 포함하고, 상기 방법은 PCB의 열 전도성을 개선시키기 위한 방법이다.The present invention provides a method and apparatus for improving heat dissipation from a die to a printed circuit board (PCB) assembly. The apparatus includes a PCB assembly with improved thermal conductivity, and the method is for improving the thermal conductivity of a PCB.
본 발명의 일실시예에 따라, PCB 어셈블리는 PCB의 일부가 제거된 곳에 형성된 보이드를 가진 PCB, 상기 PCB의 측면에 장착된 집적 회로(IC) 및 PCB의 제거된 일부의 열 전도성보다 높은 열 전도성을 가진 보이드 내에 배치된 재료 또는 장치를 포함한다. PCB는 적어도 하나의 회로 트레이스를 포함한다. 다이는 PCB의 회로 트레이스와 다이상 전기 접촉 패드를 상호접속하는 적어도 하나의 전기 상호접속부에 의해 PCB에 상호접속된다.According to one embodiment of the present invention, a PCB assembly has a thermal conductivity higher than that of a PCB having voids formed where a portion of the PCB is removed, an integrated circuit (IC) mounted on the side of the PCB, and the thermal conductivity of the removed portion of the PCB. Material or device disposed within the void having a void. The PCB includes at least one circuit trace. The die is interconnected to the PCB by at least one electrical interconnect that interconnects the circuit traces of the PCB and the electrical contact pads on the die.
본 발명의 다른 실시예에 따라, PCB 어셈블리는 PCB의 일부가 제거된 곳에 형성된 보이드를 가진 PCB, 직접-칩-실장 구성으로 장착되고 PCB에 전기적으로 상호접속된 IC 다이, 및 보이드에 인접하고 보이드쪽으로 돌출하는 다이에 부착되거나 인접한 재료 및 장치를 포함한다. 다이에 접착되거나 인접한 재료 또는 장치는 회로기판의 제거 부분의 열 전도성보다 높은 열 전도성을 가진다. PCB는 적어도 하나의 회로 트레이스를 포함한다. 다이는 PCB의 회로 트레이스와 다이상의 전기 접촉 패드를 상호접속하는 적어도 하나의 전기 상호접속부에 의해 PCB에 상호접속된다.According to another embodiment of the present invention, a PCB assembly is a PCB having a void formed where a portion of the PCB is removed, an IC die mounted in a direct-chip-mount configuration and electrically interconnected to the PCB, and adjacent to the void Material and devices attached to or adjacent to the die protruding toward it. The material or device bonded or adjacent to the die has a thermal conductivity higher than that of the removal portion of the circuit board. The PCB includes at least one circuit trace. The die is interconnected to the PCB by at least one electrical interconnect that interconnects the circuit traces of the PCB and the electrical contact pads on the die.
PCB 어셈블리에서 열 소산을 개선하기 위한 본 발명의 방법은 PCB내에 보이드를 형성하기 위하여 PCB의 일부를 제거하는 단계, 회로기판의 제거 부분의 열 전도성보다 높은 열 전도성을 가진 장치 또는 재료를 보이드 내에 배치하는 단계, 및 직접-칩-실장 구성으로 PCB의 한측면에 다이를 장착하는 단계를 포함한다. The method of the present invention for improving heat dissipation in a PCB assembly includes removing a portion of the PCB to form a void in the PCB, placing a device or material in the void having a thermal conductivity higher than that of the removed portion of the circuit board. And mounting the die to one side of the PCB in a direct-chip-mount configuration.
본 발명의 이들 및 다른 특징들 및 장점들은 다음 상세한 설명, 도면들 및 청구항들로부터 명백하게 될 것이다.These and other features and advantages of the invention will be apparent from the following detailed description, drawings, and claims.
도 1은 PCB의 일부는 제거되고 제거된 부분은 PCB의 제거된 부분보다 높은 열 전도성을 가진 재료로 충전되는 실시예에 따른 본 발명의 PCB 어셈블리의 단면도.1 is a cross-sectional view of a PCB assembly of the present invention in accordance with an embodiment where a portion of the PCB is removed and the removed portion is filled with a material having a higher thermal conductivity than the removed portion of the PCB.
도 2는 PCB의 일부는 제거되고, PCB의 열 싱크 재료의 일부는 다이의 하부 표면에 보다 밀접하도록 보이드로 상승되고 및/또는 삽입되는 다른 실시예에 따른 본 발명의 PCB 어셈블리의 단면도.2 is a cross-sectional view of a PCB assembly of the present invention in accordance with another embodiment in which a portion of the PCB is removed and a portion of the heat sink material of the PCB is raised and / or inserted into the void so as to be closer to the bottom surface of the die.
도 3은 PCB의 일부는 PCB에 보이드를 형성하기 위하여 제거되었고 높은 열 전도성 재료(예를 들어, 금속 리벳)는 보이드쪽으로 및/또는 보이드로부터 돌출되고, 이에 따라 다이와 열 싱크 재료 사이의 물리적 거리를 감소시키고 열 경로의 열 경로를 증가시키는 다른 실시예에 따른 본 발명의 PCB 어셈블리의 단면도.3 shows that a portion of the PCB has been removed to form voids in the PCB and a high thermally conductive material (eg, metal rivets) protrudes towards and / or from the void, thus reducing the physical distance between the die and the heat sink material. Cross-sectional view of a PCB assembly of the present invention in accordance with another embodiment reducing and increasing the thermal path of the thermal path.
도 4는 PCB의 일부는 PCB내 보이드를 형성하기 위하여 제거되고 높은 열 전도성(예를 들어, 구리) 재료는 열 경로의 열 전도성을 추가로 증가시키기 위하여 다이의 바닥 표면상에 배치되는 다른 실시예에 따른 본 발명의 PCB 어셈블리의 단면도.4 shows another embodiment in which a portion of the PCB is removed to form voids in the PCB and a high thermal conductivity (eg copper) material is disposed on the bottom surface of the die to further increase the thermal conductivity of the thermal path. Cross-sectional view of the PCB assembly of the present invention according to.
도 5는 바람직한 실시예에 따른 본 발명의 방법의 흐름도.5 is a flow chart of a method of the present invention in accordance with a preferred embodiment.
도 6은 PCB 및 상기 PCB상에 장착된 IC 다이를 포함하는 통상적인 직접-칩-실장 구성의 단면도.6 is a cross-sectional view of a conventional direct-chip-mount configuration including a PCB and an IC die mounted on the PCB.
본 발명에 따라, PCB 어셈블리는 PCB상에 장착된 IC 다이를 포함한다. IC 다이는 직접-칩-실장 구성으로 장착될 수 있다. 선택적으로, IC 다이는 IC 패키지내에 캡슐화될 수 있고 IC 패키지는 PCB에 장착된다. 여기에 사용된 용어로서 PCB 는 전기적 및 열적 절연성인 유전체 재료를 가진 임의의 기판을 포함한다. 그러므로, 여기에 사용된 용어로서 PCB는 단일 층 인쇄 회로 기판들인 상기된 가요성 회로들을 포함하지만, 이것으로 제한되지 않는다. 본 발명은 PCB가 형성되는 재료 형태로 제한되지 않는다. 비록 폴리이미드 및 섬유 수지가 PCB들을 형성하기 위하여 가장 일반적으로 사용되는 재료들이지만, 예를 들어 견고한 PCB들을 형성하기 위하여 사용되는 Teflon® 같은 다른 재료들은 PCB 재료로서 사용될 수 있다. 그러나, 본 발명은 다중층 PCB들에 적용된다. 논의 및 도시를 용이하게 하기 위하여, 본 발명은 특정 재료들을 포함하는 가요성 회로인 PCB를 참조하여 기술될 것이다.According to the invention, the PCB assembly comprises an IC die mounted on the PCB. IC dies can be mounted in a direct-chip-mount configuration. Optionally, the IC die can be encapsulated in an IC package and the IC package is mounted to the PCB. As used herein, PCB includes any substrate having a dielectric material that is electrically and thermally insulating. Therefore, as used herein, PCB includes, but is not limited to, the flexible circuits described above that are single layer printed circuit boards. The invention is not limited to the type of material from which the PCB is formed. Although polyimide and fiber resins are the most commonly used materials for forming PCBs, other materials such as Teflon®, for example, used for forming rigid PCBs, can be used as the PCB material. However, the present invention applies to multilayer PCBs. To facilitate discussion and illustration, the present invention will be described with reference to a PCB, which is a flexible circuit that includes certain materials.
도 1은 실시예에 따른 본 발명의 PCB 어셈블리(20)의 단면도를 도시한다. PCB 어셈블리(20)는 PCB(30) 및 직접-칩-실장 구성, 즉 플립 칩 구성으로 PCB(30)상에 장착된 IC 다이(40)를 포함한다. 직접-칩-실장 구성은 PCB쪽으로 아래쪽으로 면하는 다이상 전기 접촉 패드들이 전기 상호접속부들(예를 들어, 납땜 범프들, 리드 없는 범프들, 바이어스, 등등)에 의해 PCB상 회로 트레이스들과 면하고 전기적으로 상호접속되도록 IC 패키지가 제거되고 IC 다이가 직면 관계로 PCB에 직접 장착된다. 도 1에 도시된 실시예에 따라, PCB(30)는 가요성 회로이고, 상기된 바와 같이 본 발명은 PCB로 제한되지 않는다. 본 발명은 직접-칩-실장 구성들로 제한되는 것이 아니고, 예를 들어 단일 층 PCB들 같은 PCB들 상에 장착된 IC 패키지들에 적용할 수 있다.1 shows a cross-sectional view of a
본 발명의 가요성 PCB(30)는 통상적으로 열 싱크 재료(31), 열 싱크 재료(31)상에 배치된 전기적 및 열적 절연 유전체 재료(예를 들어, 폴리이미드)의 제 1 층(32), 접착성 폴리이미드층(32)상에 배치되어 그 내부에 형성된 하나 이상의 회로 트레이스들을 가진 금속층(33), 및 금속층(33)의 상부에 배치된 전기 열적 절연 재료층(34)(예를 들어, 폴리이미드)을 포함한다. 열 싱크 재료(31)는 열 소산기로서 기능하고 열 경로는 다이(40)로부터 열 싱크 재료(31)로 지향되는 화살표들(43 및 44)에 표시된 바와 같이, 다이(40)로부터 열 싱크 재료(31)의 방향에 있다. The
금속층(33)은 통상적으로 구리 층이다. 도 1을 참조하여 상기된 바와 같이, 금속층(33)은 그 내부에 형성된 가요성 회로(30)의 회로 트레이스들을 가진다. 전기적 및 열적으로 절연성인 유전체 재료(34)의 층 일부는 금속 층(33)에 회로 트레이스들이 형성될 수 있게 제거된다. 다이(40)는 통상적으로 직접-칩-실장 구성으로 다이(40)의 주변부에 배치된 예를 들어 납땜 범프들 같은 전기 상호접속부들(36)을 통하여 PCB(30)의 금속 층(33)과 전기 접촉하여 배치된다. 전기 상호접속부들(36)은 금속층(33) 내에 형성된 회로 트레이스들과 다이(40)상의 전기 접촉 패드들을 상호접속시킨다.The
열 싱크 재료(31)는 PCB 어셈블리(20)의 일부이거나 PCB 어셈블리(20)로부터 독립될 수 있다. 열 싱크 재료(31)는 통상적으로 금속이고 예를 들어 알루미늄 또는 스테인레스 스틸일 수 있다. 게다가, 알루미늄 같은 안정화 장치는 기계적 안정성을 제공하기 위하여 가요성 PCB 어셈블리들에 일반적으로 사용되고, 접착성 전기 절연적 절연 유전체 재료(32)층과 열 싱크 재료(31) 사이에 배치될 수 있다.The
본 발명에 따라, PCB(30)의 일부는 다이(40)의 하부 표면(41)과 열 싱크 재료(31)의 상부 표면(38) 사이에서 PCB(30)내에 보이드(50)를 생성하기 위하여 제거되었다. 바람직하게, 보이드(50)는 열 싱크 재료(31)의 상부 표면(38)으로 아래로 모든 층들(32-34)의 부분들을 제거하여 형성된다. 도 1 및 6의 비교로부터, 도 1에 도시된 보이드(50)가 도 6에 제공되지 않음을 알 수 있다. 보이드(50)는 바람직하게 다이 아래에 직접 배치되고 다이면 영역 중심에 배치되도록 하는 위치에 형성된다. 도 1에 도시된 실시예에 따라, 보이드(50)는 PCB(30)의 제거 부분보다 상대적으로 높은 상대적 열 전도성을 나타내는 언더필 재료(60)로 충전된다. 언더필 재료(60)는 검정 점들로 채워진 영역들에 의해 도 1에 표시된다. 오늘날의 산업 표준에서, 기계적 안정성을 제공하기 위하여 일반적으로 사용되는 언더필 재료(도 6에서 참조 번호 21)는 매우 빈약한 열 도전체이고 통상적으로 PCB 기판 재료와 동일한 열 전도성을 가진다. 도 6에 도시된 플립 칩 어셈블리에 사용되는 언더필 재료(21)에 대한 열 전도성의 일반적인 범위는 대략 미터-캘빈당 대략 0.3 와트(W/m-K) 및 0.9W/m-K이다.In accordance with the present invention, a portion of the
도 1에 도시된 실시예에 따라, 바람직하게 보이드(50)를 충전하기 위하여 사용되는 언더필 재료(60)의 열 전도성은 대략 3.0W/m-K(즉, PCB 유전체 재료의 제거 부분의 열 전도성의 최소 10 배)의 최소값을 가진다. 그러므로, 언더필 재료(60)의 열 전도성은 바람직하게 대략 3.0W/m-K와 같거나 크다. 그러나, 본 발명은 언더필 재료(60)의 열 전도성에 대해 임의의 특정 최소 또는 최대값 또는 값들의 범위로 제한되지 않는다. 언더필 재료는 일본 Namics Corporation of Nigorikawa, Niigata City에 의해 제조된 예를 들어 Namics 8449-3일 수 있다. 이런 특정 언더필 재료는 열적으로 전도성인 작은 그레인 충전 재료를 포함하는 액체 에폭시이다. 열 전도성이 작은 그레인 충전 재료는 통상적으로 은 또는 블론드 니트라이드이다. 접착 및 열 전도성 같은 적당한 물리적 특성들을 가진 임의의 충전 재료가 예를 들어 이런 목적에 적당할 수 있다는 것은 주의되어야 한다. According to the embodiment shown in FIG. 1, the thermal conductivity of the
PCB(30)에 보이드(50)를 형성하기 위하여 빈약한 열 전도성을 가진 재료를 제거함으로써, 그리고 PCB(30)의 제거된 부분보다 높은 열 전도성을 가진 언더필 재료(60)로 보이드(50)를 충전함으로써, PCB(30)의 제거 부분에 관련하여 개선된 열 전도성 경로는 다이(40)와 열 싱크 재료(31) 사이에 제공되고, 이것은 다이(40)로부터 멀리 열 싱크 재료(31)로 열 에너지를 "운반(channel)"한다. 이런 방식으로 열 에너지를 운반하는 것은 열 싱크의 효율성을 개선시키고 따라서 다이의 최대 온도를 낮춘다. 게다가, 언더필 재료가 도 6에 도시된 형태의 플립 칩 어셈블리들에 이미 사용되었기 때문에, 도 1에 도시된 어셈블리(20)에 언더필 재료(60)를 제공하는 것은 부가적인 처리 단계를 요구하지 않을 수 있다. 단지 요구되는 부가적인 처리 단계는 처음에 물리적으로 배치될 때 가요성 PCB(30)내로 설계되면 처리하기에 부가적인 비용을 부가하는 보이드(50)를 형성하는 단계일 수 있다. 이것은 PCB(30)가 PCB를 기계적으로 장착할 목적을 위하여 통상적으로 다른 개구부들, 또는 보이드들이 그 내부에 형성되는 것을 요구하기 때문이다(예를 들어, 판독/기록 헤드 전기자, 또는 열 싱크 재료, 또는 몇몇 다른 장치에). 도 2-4를 참조하여 하기에 보다 상세히 기술될 바와 같이, PCB에서 보이드없는 영역은 다이로부터 열 싱크 재료로 경로의 열 전도성을 개선하기 위하여 언더필 재료와 다른 재료들로 충전될 수 있다. 또한, 보이드 또는 보이드들의 위치는 보다 상세히 하기 기술된 바와 같이 열 싱크의 효율성을 추가로 개선하기 위하여 선택될 수 있다.By removing the poor thermal conductivity material to form the
여기에 기술된 모든 실시예들에 의해 마주하는 본 발명의 주 목적들 중 하나는 주변 높은 열 저항 경로(즉, PCB 유전 재료층들)와 평행하게 낮은 열 저항 경로(언더필로 충전된 보이드)를 생성함으로써 다이로부터 PCB 베이스(예를 들어, 열 싱크 재료)로 전체 열 저항을 감소시키는 것이다. 이것은 총 전체 유효 저항의 값이 낮은 값 저항기에 밀접되도록 높은 값 저항기와 평행하게 낮은 값 저항기를 배치하는 것과 유사하다.One of the main objectives of the present invention faced by all the embodiments described herein is to establish a low thermal resistance path (underfilled void) parallel to the surrounding high thermal resistance path (ie, PCB dielectric material layers). The result is to reduce the overall thermal resistance from the die to the PCB base (eg, heat sink material). This is analogous to placing a low value resistor in parallel with a high value resistor such that the value of the total total effective resistance is close to the low value resistor.
도 2는 다른 실시예에 따른 본 발명의 PCB 어셈블리(70)의 단면도를 도시한다. 이 실시예에 따라, PCB(80)는 도 1에 도시된 형태의 가요성 회로이다. 가요성 회로(80)는 열 싱크 재료(81), 상기 열 싱크 재료(81)상에 배치된 접착성 전기적 및 열적 절연 유전체 재료(예를 들어, 폴리이미드), 층(82)의 상부상에 배치된 금속층(83), 및 금속층(83) 상부에 배치된 전기적 및 열적 절연 유전체 재료(예를 들어, 폴리이미드)층(84)을 포함한다. 금속층(83)은 그 내부에 형성된 하나 이상의 회로 트레이스들을 가진다. 다이(90)는 PCB(80)의 회로 트레이스들에 다이상의 전기 접촉 패드들을 상호접속하는 전기 상호접속부들(86)(예를 들어, 납땜 범프들, 리드 없는 범프들, 바이어스 등)을 통하여 PCB(80)의 금속층(83)의 회로 트레이스들과 전기 접촉하여 배치된다. 열 싱크 재료(81)는 PCB 어셈블리(70)의 일부이거나 PCB 어셈블리(70)로부터 독립될 수 있다. 게다가, 보다 높은 전기 및 열 전도성 재료로 이루어진 보강재는 기계적 안정성을 제공하기 위하여 가요성 PCB 어셈블리들에 일반적으로 사용되고, 접착성 전기 열 절연 유전체 재료층(82)과 열 싱크 재료(81) 사이에 배치될 수 있다. 도 2에 도시된 PCB 어셈블리(70)를 형성하기 위하여 사용된 재료들은 도 1에 도시된 PCB 어셈블리(20)를 형성하기 위해 사용된 재료들과 동일할 수 있다.2 illustrates a cross-sectional view of a
도 1에 의해 표현된 실시예와 같이, 도 2에 도시된 실시예에 따라, PCB(80)의 일부는 PCB(80)내에 보이드(100)를 생성하기 위하여 제거되었다. 보이드(100)는 바람직하게 열 싱크 재료(81)의 상부 표면(88)쪽 아래로 PCB(80)의 층들(82-84)의 일부들을 제거하여 형성된다. 열 싱크 재료(81)는 예를 들어 알루미늄 또는 스테인레스 스틸이다. 보이드(100)는 Namics 8449-3 언더필 재료 같은 PCB(80)의 제거 부분보다 상대적으로 높은 열 전도성을 가진 언더필 재료(110), 또는 PCB(80)의 제거 부분보다 높은 열 전도성을 가진 금속으로 충전된다. 보이드(100)는 유전체 재료들을 포함하는 PCB의 제거 부분보다 높은 열 전도성을 가진 임의의 재료로 충전될 수 있다. 부가적으로, 이 예시적인 실시예에 따라, 열 싱크 재료(81)의 상부 표면(88)은 열 싱크 재료의 상부 표면(88)과 다이(90)의 하부 표면(91) 사이의 거리를 감소시키기 위하여 융기될 수 있다. 이것은 예를 들어 스탬핑 처리 같은 몇몇 방식으로 열 싱크 재료(81)를 변형하여 달성될 수 있다. 따라서, 열 싱크 재료(81)의 상부 표면(88)의 일부는 보이드(100) 내부로 돌출하고 열 싱크 재료(81)의 다른 부분들보다 다이(90)에 밀접하다. 열 싱크 재료(81)의 표면들(88 및 91)과 다이(90) 사이의 물리적 거리를 감소시킴으로써, 다이(90)와 열 싱크 재료(81) 사이의 경로의 열 전도성은 개선되어, 열 싱크의 전체 효율성을 개선시킨다.As with the embodiment represented by FIG. 1, in accordance with the embodiment shown in FIG. 2, a portion of the
비록 언더필 재료(110)가 바람직하게 PCB 재료(80)의 제거 부분보다 상대적으로 높은 열 전도성을 가지지만, 이것은 이 실시예에 필요하지 않다. 다이(90)의 하부 표면(91)과 열 싱크 재료(81)의 상부 표면(88) 사이의 거리가 감소되기 때문에, 언더필 재료(110)가 PCB(80)의 제거 부분보다 높은 열 전도성을 가지는 것은 필요하지 않다. 비록 표준 언더필 재료가 이 실시예에 사용되지만(예를 들어, Hysol®FP5449), 표면들(88 및 81) 사이의 감소된 거리는 개선된 열 소산을 제공한다.Although the
도 3은 다른 실시예에 따른 본 발명의 PCB 어셈블리(120)의 평단면도를 도시한다. PCB 어셈블리(120)는 PCB(130)및 직접-칩-실장 배열, 즉 플립 칩 구성으로 PCB(130)상에 장착된 다이(140)를 포함한다. 이 실시예에 따라, PCB(130)는 도 1 및 2에 도시된 형태의 가요성 회로이다. 가요성 회로는 통상적으로 열 싱크 재료(131), 상기 열 싱크 재료(131)상에 배치된 접착성이고 전기적으로 및 열적으로 절연성인 유전체 재료(예를 들어, 폴리이미드)의 제 1 층(132), 상기 층(132)의 상부에 배치된 금속층(133) 및 금속층(132)의 상부상에 배치된 전기적으로 및 열적으로 절연성인 유전체 재료(예를 들어, 폴리이미드)층(134)을 포함한다. 플립 칩 다이(140)는 통상적으로 다이(140)의 주변부 주위에 배치된 전기 상호접속부들(136)(예를 들어, 납땜 범프들, 리드 없는 범프들, 바이어스, 등등)을 통하여 PCB(130)의 금속층(133)내에 형성된 회로 트레이스들과 전기 접촉하여 배치된다. 전도성 상호접속부들(136)은 PCB(130)의 금속 층(133)내에 형성된 회로 트레이스들과 다이(140)상 전기 접촉 패드들을 상호접속시킨다. 도 3에 도시된 PCB 어셈블리(120)를 형성하기 위하여 사용된 재료들은 도 1 및 2에 도시된 PCB 어셈블리들(20 및 70)을 형성하기 위하여 사용된 재료들과 동일할 수 있다.3 shows a top cross-sectional view of a
이 실시예에 따른 도 1 및 2에 의해 표시된 실시예들과 같이, PCB(130)의 일부는 다이(140)의 하부 표면(141)과 열 싱크 재료(131)의 상부 표면(138) 사이에서 PCB(130)내에 보이드(150)를 생성하기 위하여 제거되었다. 보이드(150)는 바람직하게 열 싱크 재료(131)의 상부 표면(138)으로 아래로 PCB(130)의 층들(132-134)의 일부들을 제거하여 형성된다. 보이드(150)는 바람직하게 PCB(130)의 제거 부분보다 높은 열 전도성을 가진 언더필 재료(160)로 충전된다. 상기된 Namics 8449-3 언더필 재료는 이런 목적에 적당할 수 있다. 부가적으로, 이 실시예에 따라, 열 싱크 재료(131)의 상부 표면(138)은 예를 들어 보이드(150)쪽으로 돌출하여 삽입되는 금속 리벳 또는 슬러그(slug) 같은 상대적으로 높은 열 전도성 재료로 만들어진 장치(170)를 가지며 열 싱크 재료(131)와 다이(140) 사이의 열 경로 길이를 감소시킨다. 신장 또는 돌출(170)부가 열 경로 길이를 감소시키기 때문에, 어셈블리(120)의 열 전도성을 개선시키고, 이것은 열 싱크의 전체 효율성을 개선시킨다.As with the embodiments represented by FIGS. 1 and 2 according to this embodiment, a portion of the
게다가, 상대적으로 높은 열 전도성(즉, PCB의 제거 부분의 열 전도성보다 높은)을 가진 장치로 보이드(150)의 적어도 일부를 충전하는 것은 다이(140)와 열 싱크 재료(131) 사이의 열 경로의 열 전도성을 증가시킨다. 이것은 만약 장치 도는 재료(170)가 보이드(150)를 부분적으로 또는 전체적으로 충전할지라도, 그리고 장치 또는 재료(170)가 표면들(138 및 141) 사이 열 경로 길이를 감소시키는 여부와 무관하게 사실이다. 금속 리벳 또는 금속 슬러그 같은 장치는 금속이 절대적인 높은 열 전도성을 가지기 때문에 이런 목적에 적당하다. 그러므로, 상기 장치를 사용하는 것은 예를 들어 알루미늄 또는 스테인레스 스틸일 수 있는 다이(140)와 열 싱크 재료(131) 사이의 열 경로의 열 전도성을 크게 증가시킨다. 그러나, 유전 재료를 포함하는 장치가 PCB(130)의 제거 부분보다 높은 열 전도성을 가지면 상기 유전 재료를 포함하는 장치는 보이드(150)에 배치하기에 적당할 수 있다는 것이 주의되어야 한다. In addition, filling at least a portion of the
열적 경로의 길이가 장치(170)를 사용하여 감소될 때, 언더필 재료(160)가 PCB(130)의 제거 부분보다 높은 열 전도성(예를 들어, Namics 8449-3)을 가지는 것을 필요로 하지 않는 것이 주의되어야 한다. 비록 표준 언더필 재료가 사용되지만(예를 들어, Hysol®FP5449), 감소된 경로 길이는 보다 효과적인 열 싱크를 제공한다.When the length of the thermal path is reduced using the
열 에너지 소산의 개선된 효율성 양은 다양한 인자들에 따른다. 예를 들어, 개선된 효율성 양은 보이드내에 그리고 보이드에 인접하여 배치된 재료 또는 장치의 열 전도성 대 보이드를 둘러싸는 PCB 재료의 상대적 열 전도성의 비율에 따른다. 이 비율이 증가할 때, 개선된 효율성 양은 증가한다. 이것은, 도 1을 참조하여 상기된 바와 같은 보다 높은 열 전도성 재료가 언더필 재료이든, 특정 방식으로 형성된 열 싱크 재료의 일부와 같은 몇몇 다른 재료 또는 장치이든, 도 2 및 3을 참조하여 기술된 바와 같은 금속 리벳 같은 몇몇 다른 장치이든지에 상관없이 사실이다.The amount of improved efficiency of thermal energy dissipation depends on various factors. For example, the improved efficiency amount depends on the ratio of the thermal conductivity of the material or device disposed within and adjacent the void to the relative thermal conductivity of the PCB material surrounding the void. As this ratio increases, the amount of improved efficiency increases. This is true as described with reference to FIGS. 2 and 3, whether the higher thermally conductive material as described above with reference to FIG. 1 is an underfill material or some other material or device, such as a portion of the heat sink material formed in a particular manner. This is true no matter what some other devices like metal rivets.
열 에너지를 소산시키는 개선된 효율성 양은 보다 높은 열 전도성의 재료 또는 장치로 충전된 보이드의 영역(또는 체적) 대 다이 아래에 배치된 PCB 유전체 재료(예를 들어, 폴리이미드)의 영역(또는 체적)의 비율에 따른다. 이 비율이 증가할 때, 개선된 효율성 양은 증가한다. 이것은, 보다 높은 열 전도성 재료가 도 1을 참조하여 상기된 바와 같은 언더필 재료이든, 특정 방식으로 형성된 열 싱크 재료의 일부와 같은 다른 재료 또는 장치이든, 도 2 및 3을 참조하여 상기된 바와 같은 예를 들어 금속 리벳 또는 슬러그 같은 몇몇 다른 장치이든지에 상관없이 사실이다.The improved amount of efficiency of dissipating thermal energy is the area (or volume) of the void filled with higher thermally conductive material or device versus the area (or volume) of the PCB dielectric material (eg polyimide) disposed below the die. According to the ratio. As this ratio increases, the amount of improved efficiency increases. This is an example as described above with reference to FIGS. 2 and 3, whether the higher thermally conductive material is an underfill material as described above with reference to FIG. 1, or another material or device such as a portion of the heat sink material formed in a particular manner. This is true whether or not some other device like metal rivets or slugs for example.
상기된 바와 같이, 보이드는 높은 열 전도성 언더필뿐 아니라 열 싱크 재료의 일부 또는 보이드에 배치된 몇몇 종류의 금속 리벳 또는 장치를 가질 수 있다. 상기 경우, 열 에너지를 소산시키는 개선된 효율성 양은 열 싱크 재료 또는 보이드에 배치된 다른 재료 또는 장치의 영역(또는 체적) 대 보이드 내에 배치되거나 인접한 언더필 재료의 영역(또는 체적)의 비율을 증가시켜 증가한다.As noted above, the voids may have a high thermal conductivity underfill as well as some kind of metal rivets or devices disposed on the voids or portions of the heat sink material. In this case, the improved amount of efficiency of dissipating thermal energy is increased by increasing the ratio of the area (or volume) of the heat sink material or other material or device disposed in the void to the area (or volume) of the underfill material disposed or adjacent to the void. do.
본 발명이 열 에너지를 소산시키는 효율성을 개선시키는 범위는 다이의 "핫 스폿들(hot spots)"과 관련하여 보이드의 위치 관계에 따른다. 다른 말로, 다이는 표면 영역을 가로질러 균일하게 열 에너지를 생성하지 않는다. 오히려, 다이의 다른 부분들에 비해 매우 큰 전력량을 소비하는 다이 회로 부분이 있다면, 가장 큰 양의 전력을 소비하는 다이 부분은 가장 높은 온도를 나타낼 것이다. 따라서, 가능한 한 밀접하게 핫 스폿들에 보이드를 배치하는 것은 열 싱크 재료에 가장 짧은 열 경로를 제공할 것이고, 이에 따라 열 에너지 소산 전체 효율성을 개선시킨다.The extent to which the present invention improves the efficiency of dissipating thermal energy depends on the positional relationship of the voids with respect to the "hot spots" of the die. In other words, the die does not produce thermal energy uniformly across the surface area. Rather, if there is a portion of the die circuit that consumes a very large amount of power compared to other portions of the die, the portion of the die that consumes the greatest amount of power will exhibit the highest temperature. Thus, placing voids in the hot spots as closely as possible will provide the shortest heat path to the heat sink material, thereby improving the overall efficiency of heat energy dissipation.
도 4는 다른 실시예에 따른 본 발명의 PCB 어셈블리(170)의 단면도를 도시한다. PCB 어셈블리(170)는 PCB(180) 및 직접-칩-실장 장치, 즉 플립 칩 구성으로 PCB(180)상에 장착된 IC 다이(190)를 포함한다. 이 실시예에 따라, PCB(180)는 도 1,2 및 3에 도시된 형태의 가요성 회로이다. 상기된 바와 같이, 가요성 회로는 통상적으로 열 싱크 재료(181), 상기 열 싱크 재료(181)상에 배치된 접착성 전기 열 절연성 유전체 재료(예를 들어 폴리이미드)의 제 1 층(182), 층(182)의 상부에 배치된 금속층(183), 및 금속 층(182)의 상부에 배치된 전기 열 절연 유전체 재료(예를 들어, 폴리이미드)(184) 금속층(183)을 포함한다. 다이(190)는 통상적으로 다이(190)의 주변부 주위에 배치된 전기 상호접속부들(186)(즉, 납땜 범프들, 리드 없는 범프들, 바이어스, 등등)을 통하여 PCB(180)의 금속 층(183)내에 형성된 회로 트레이스들과 전기 접촉하여 배치된다. 상호접속부들(186)은 PCB(180)내 또는 그 위에 형성된 트레이스 회로들과 다이(190)상 접촉 패드들을 상호접속시킨다. 도 4에 도시된 PCB 어셈블리(170)의 층들을 형성하기 위하여 사용된 재료들은 각각 도 1,2 및 3에 도시된 PCB 어셈블리들(20,70 및 120)의 층들을 생성하기 위하여 사용된 재료들과 동일할 수 있다.4 illustrates a cross-sectional view of a
도 1,2 및 3에 의해 제공된 실시예들과 같이, 이 실시예에 따라, PCB(180)의 부분은 다이(190)의 하부 표면(191)과 열 싱크 재료(181)의 상부 표면(188) 사이 PCB(180)내에 보이드(200)를 생성하기 위하여 제거되었다. 보이드(200)는 바람직하게 열 싱크 재료(181)의 상부 표면(188)으로 아래로 PCB(180)의 층들(182-184) 부분들을 제거하여 형성된다. 그 다음 보이드(200)는 PCB(180)의 제거 부분보다 높은 열 전도성을 가진 언더필 재료(210)로 충전된다. 부가적으로, 이 실시예에 따라, 열 싱크 재료(181)의 상부 표면(188)은 바람직하게 적어도 부분적으로 보이드(200) 내로 돌출하는 예를 들어 금속 장치(예를 들어, 금속 리벳 또는 슬러그) 같은 보이드에 삽입된 장치(220)를 가진다. 게다가, 이 실시예에 따라, 다이(190)의 하부 표면은 그 위에 배치되거나 밀접하게 배치된 상대적으로 높은 열 전도성의 재료 또는 장치(240)를 가진다. 상기 재료 또는 장치(240)는 PCB(180)의 제거 부분보다 높은 열 전도성을 가진다. 바람직하게, 재료 또는 장치(240)는 금속으로 만들어진다. 따라서, 재료 또는 장치(240)는 구리의 금속 플레이트 같은 금속 플레이트일 수 있다. 재료 또는 장치(240)는 다이(190)의 하부 표면(191)에 배치되거나 인접할 수 있고 예를 들어 도금, 증착, 스퍼터링 등등 같은 임의의 적당한 처리에 의해 형성될 수 있다. 재료 또는 장치(240)는 예를 들어 땜납(250)에 의해 장치(220)의 상부 표면에 부착될 수 있다.As with the embodiments provided by FIGS. 1,2 and 3, in accordance with this embodiment, a portion of
다이(190)의 하부 표면(191)과 열 싱크 재료(181)의 상부 표면(188) 사이의 보이드(200) 부분이 PCB(180)의 제거 부분보다 높은 열 전도성의 재료로 완전하게 충전되는 것이 도 4로부터 알 수 있다. 예를 들어, 모든 장치들 또는 재료들(220, 240 및 250)은 부분적 또는 완전한 금속일 수 있다. 따라서, 다이(190)와 열 싱크 재료(181) 사이의 열 경로는 전체적으로 높은 열 전도성 재료로 만들어질 수 있다. 다이(190)의 하부 표면(191)과 높은 열 전도성을 가진 열 싱크 재료(181)의 상부 표면(188) 사이에 접속부를 제공하는 것은 열 경로의 열 전도성을 크게 증가시킨다.The portion of the void 200 between the
도 5는 PCB 어셈블리의 열 싱크의 효율성을 개선하기 위한 바람직한 실시예에 따른 본 발명의 방법의 흐름도이다. 상기된 바와 같이, PCB의 일부는 블록(271)에 의해 표시된 바와 같이 PCB에 보이드를 제공하기 위하여 제거된다. 다이와 열 싱크 재료 사이의 열 경로의 열 전도성은 열 경로의 길이를 감소시키고 및/또는 블록(272)으로 표시된 바와 같이 보이드에 배치되고 및/또는 다이의 하부 표면 사이에 있는 재료의 열 전도성을 증가시킴으로써 개선된다.5 is a flow chart of the method of the present invention in accordance with a preferred embodiment for improving the efficiency of a heat sink of a PCB assembly. As noted above, a portion of the PCB is removed to provide voids to the PCB as indicated by
본 발명이 몇몇 예시적인 실시예들을 참조하여 기술되고 본 발명이 이들 실시예들로 제한되지 않는 것이 주의되어야 한다. 여기에 기술된 실시예들은 본 발명의 원리들 및 개념들을 전달하기 위한 것이고 본 발명을 수행하기 위한 배타적 실시예들을 나타내기 위한 것이 아니다. 예를 들어, 각각의 실시예들에서, 본 발명은 열 싱크 재료의 상부 표면으로 아래로 PCB의 모든 층들의 일부를 제거하는 것을 참조하여 기술되었다. 보이드를 형성하기 위하여 PCB의 모든 층들이 아닌 부분들을 제거하고 제거된 부분보다 높은 열 전도성을 가진 재료 또는 장치로 보이드를 충전하는 것이 특정 애플리케이션에 요구된 열 소산을 개선하기에 충분할 수 있다는 것이 주의되어야 한다. 또한 본 발명은 보이드에 배치되지 않거나 다이의 바닥 표면에 부착되는 재료 또는 장치의 형태와 관련하여 제한되지 않는다. 게다가, 본 발명은 임의의 특정 형태의 PCB로 제한되지 않는다. 예를 들어, 본 발명은 단일 층 PCB들 및 다층 PCB들에 적용할 수 있다. 또한, 모든 실시예들이 PCB의 하부 표면과 접촉하는 열 싱크 재료를 도시하지만, 열 싱크 재료는 다른 위치들에 있을 수 있다. 예를 들어, 다중층 PCB에서, 열 싱크 재료는 PCB의 최외부 층들 사이에 배치된 접지 평면일 수 있다. 다른 변형들은 여기에 기술된 실시예들을 참조할 수 있고 모든 상기 변형들은 본 발명의 범위내에 있다.It should be noted that the present invention is described with reference to some exemplary embodiments and that the present invention is not limited to these embodiments. The embodiments described herein are intended to convey the principles and concepts of the present invention and are not intended to represent exclusive embodiments for carrying out the present invention. For example, in each of the embodiments, the present invention has been described with reference to removing some of all layers of the PCB down to the top surface of the heat sink material. It should be noted that removing all non-layered portions of the PCB to form a void and filling the void with a material or device with higher thermal conductivity than the removed portion may be sufficient to improve the heat dissipation required for a particular application. do. In addition, the invention is not limited in terms of the type of material or device that is not disposed in the void or adheres to the bottom surface of the die. In addition, the present invention is not limited to any particular type of PCB. For example, the present invention is applicable to single layer PCBs and multilayer PCBs. Also, while all embodiments show a heat sink material in contact with the bottom surface of the PCB, the heat sink material may be in other locations. For example, in a multilayer PCB, the heat sink material may be a ground plane disposed between the outermost layers of the PCB. Other variations may refer to the embodiments described herein and all such variations are within the scope of the present invention.
Claims (10)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2004/033982 WO2006043931A1 (en) | 2004-10-14 | 2004-10-14 | Printed circuit board assembly having improved thermal energy dissipation |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070058016A KR20070058016A (en) | 2007-06-07 |
KR100952850B1 true KR100952850B1 (en) | 2010-04-13 |
Family
ID=34959034
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020077010924A KR100952850B1 (en) | 2004-10-14 | 2004-10-14 | Printed circuit board assembly having improved thermal energy dissipation |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5025481B2 (en) |
KR (1) | KR100952850B1 (en) |
WO (1) | WO2006043931A1 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7982307B2 (en) | 2006-11-22 | 2011-07-19 | Agere Systems Inc. | Integrated circuit chip assembly having array of thermally conductive features arranged in aperture of circuit substrate |
US8917510B2 (en) * | 2011-01-14 | 2014-12-23 | International Business Machines Corporation | Reversibly adhesive thermal interface material |
WO2024075168A1 (en) * | 2022-10-03 | 2024-04-11 | 日本電信電話株式会社 | Optical transmitter |
WO2024075171A1 (en) * | 2022-10-03 | 2024-04-11 | 日本電信電話株式会社 | Optical transmitter |
WO2024075172A1 (en) * | 2022-10-03 | 2024-04-11 | 日本電信電話株式会社 | Optical transmitter |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6337228B1 (en) * | 1999-05-12 | 2002-01-08 | Amkor Technology, Inc. | Low-cost printed circuit board with integral heat sink for semiconductor package |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3146504A1 (en) * | 1981-11-24 | 1983-06-01 | Siemens AG, 1000 Berlin und 8000 München | COOLING CONCEPT FOR MODULES WITH HIGH LOSS PERFORMANCE |
JPS6432657A (en) * | 1987-07-29 | 1989-02-02 | Hitachi Chemical Co Ltd | High heat-dissipating semiconductor element loader |
JPH01260839A (en) * | 1988-04-11 | 1989-10-18 | Fujitsu Ltd | Mounting structure of integrated circuit |
US5262922A (en) * | 1990-07-26 | 1993-11-16 | Fujitsu, Limited | Heat radiation structure for semiconductor device |
US5172301A (en) * | 1991-10-08 | 1992-12-15 | Lsi Logic Corporation | Heatsink for board-mounted semiconductor devices and semiconductor device assembly employing same |
JPH0669281A (en) * | 1992-08-18 | 1994-03-11 | Fujitsu Ltd | Structure for mounting bare chip |
JP3271631B2 (en) * | 1993-02-18 | 2002-04-02 | 太平洋セメント株式会社 | Substrate for mounting semiconductor devices |
JP3259420B2 (en) * | 1993-03-05 | 2002-02-25 | ソニー株式会社 | Flip chip connection structure |
JPH07106470A (en) * | 1993-09-29 | 1995-04-21 | Toshiba Corp | Semiconductor device |
JP3353501B2 (en) * | 1994-11-09 | 2002-12-03 | ソニー株式会社 | Semiconductor device and method of manufacturing semiconductor device |
US5812375A (en) * | 1996-05-06 | 1998-09-22 | Cummins Engine Company, Inc. | Electronic assembly for selective heat sinking and two-sided component attachment |
JPH1126633A (en) * | 1997-07-03 | 1999-01-29 | Nec Corp | Semiconductor element and mounting structure thereof |
JPH1167958A (en) * | 1997-08-19 | 1999-03-09 | Sumitomo Kinzoku Electro Device:Kk | High-radiation type package structure for flip chip |
JP2000164992A (en) * | 1998-11-26 | 2000-06-16 | Kyocera Corp | Wiring board and manufacture thereof |
JP2000164774A (en) * | 1998-11-26 | 2000-06-16 | Sony Corp | Semiconductor device and manufacture thereof |
JP2001352021A (en) * | 2000-06-07 | 2001-12-21 | Sony Corp | Semiconductor package, mounting structure and manufacturing method therefor |
JP3827978B2 (en) * | 2001-08-28 | 2006-09-27 | 株式会社ルネサステクノロジ | Manufacturing method of semiconductor device |
JP2003347460A (en) * | 2002-05-28 | 2003-12-05 | Kyocera Corp | Electronic equipment |
-
2004
- 2004-10-14 KR KR1020077010924A patent/KR100952850B1/en not_active IP Right Cessation
- 2004-10-14 WO PCT/US2004/033982 patent/WO2006043931A1/en active Application Filing
- 2004-10-14 JP JP2007536667A patent/JP5025481B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6337228B1 (en) * | 1999-05-12 | 2002-01-08 | Amkor Technology, Inc. | Low-cost printed circuit board with integral heat sink for semiconductor package |
Also Published As
Publication number | Publication date |
---|---|
WO2006043931A1 (en) | 2006-04-27 |
JP5025481B2 (en) | 2012-09-12 |
KR20070058016A (en) | 2007-06-07 |
JP2008517459A (en) | 2008-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5590462A (en) | Process for dissipating heat from a semiconductor package | |
US6724631B2 (en) | Power converter package with enhanced thermal management | |
US6922339B2 (en) | Heat dissipating structure of printed circuit board and fabricating method thereof | |
KR100310398B1 (en) | Pad Array Semiconductor Device with Thermal Conductor and Manufacturing Method Thereof | |
JP4805901B2 (en) | Semiconductor package | |
US7138711B2 (en) | Intrinsic thermal enhancement for FBGA package | |
US7190585B2 (en) | Thermal heat spreaders designed for lower cost manufacturability, lower mass and increased thermal performance | |
US5969947A (en) | Integral design features for heatsink attach for electronic packages | |
KR100632459B1 (en) | Heat-dissipating semiconductor package and manufacturing method | |
US6111313A (en) | Integrated circuit package having a stiffener dimensioned to receive heat transferred laterally from the integrated circuit | |
JP4910439B2 (en) | Semiconductor device | |
US20060113663A1 (en) | Heat stud for stacked chip package | |
KR20070120917A (en) | Thermal improvement for hotspots on dies in integrated circuit packages | |
JPH09153565A (en) | Ball grid array package with heat sink | |
KR100952850B1 (en) | Printed circuit board assembly having improved thermal energy dissipation | |
JP2845227B2 (en) | Multi-chip module mounting structure | |
JP2803603B2 (en) | Multi-chip package structure | |
US7817434B2 (en) | Method and apparatus for improving thermal energy dissipation in a direct-chip-attach coupling configuration of an integrated circuit and a circuit board | |
US6963129B1 (en) | Multi-chip package having a contiguous heat spreader assembly | |
US7208827B2 (en) | Encasing arrangement for a semiconductor component | |
KR101212473B1 (en) | Method and apparatus for improving thermal energy dissipation in a direct-chip-attach coupling configuration of an integrated circuit and a circuit board | |
KR20010015387A (en) | Bga type semiconductor device package | |
JPH10294399A (en) | Packaging structure of bga package | |
JP2001102514A (en) | Semiconductor device | |
JPH07249715A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130320 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20140320 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |