KR101212473B1 - Method and apparatus for improving thermal energy dissipation in a direct-chip-attach coupling configuration of an integrated circuit and a circuit board - Google Patents

Method and apparatus for improving thermal energy dissipation in a direct-chip-attach coupling configuration of an integrated circuit and a circuit board Download PDF

Info

Publication number
KR101212473B1
KR101212473B1 KR1020087024806A KR20087024806A KR101212473B1 KR 101212473 B1 KR101212473 B1 KR 101212473B1 KR 1020087024806 A KR1020087024806 A KR 1020087024806A KR 20087024806 A KR20087024806 A KR 20087024806A KR 101212473 B1 KR101212473 B1 KR 101212473B1
Authority
KR
South Korea
Prior art keywords
circuit board
htc
thermal conductivity
high thermal
die
Prior art date
Application number
KR1020087024806A
Other languages
Korean (ko)
Other versions
KR20090004941A (en
Inventor
제임스 엠. 하티스
Original Assignee
에이저 시스템즈 엘엘시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이저 시스템즈 엘엘시 filed Critical 에이저 시스템즈 엘엘시
Publication of KR20090004941A publication Critical patent/KR20090004941A/en
Application granted granted Critical
Publication of KR101212473B1 publication Critical patent/KR101212473B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41L—APPARATUS OR DEVICES FOR MANIFOLDING, DUPLICATING OR PRINTING FOR OFFICE OR OTHER COMMERCIAL PURPOSES; ADDRESSING MACHINES OR LIKE SERIES-PRINTING MACHINES
    • B41L1/00—Devices for performing operations in connection with manifolding by means of pressure-sensitive layers or intermediaries, e.g. carbons; Accessories for manifolding purposes
    • B41L1/20—Manifolding assemblies, e.g. book-like assemblies
    • B41L1/22—Manifolding assemblies, e.g. book-like assemblies made up of single sheets or forms
    • B41L1/24—Pads or books
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10135—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10165—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/13291—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/145—Material
    • H01L2224/14505—Bump connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17519—Bump connectors having different functions including bump connectors providing primarily thermal dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81902—Pressing the bump connector against the bonding areas by means of another connector by means of another bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0314—Elastomeric connector or conductor, e.g. rubber with metallic filler
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

집적 회로(IC)와, 회로 기판(CB) 상에 장착되는 다이를 포함하는 회로 기판(CB) 조립체의 열전도성을 개선하기 위한 방법 및 장치가 개시된다. 고열전도성 디바이스는 제 1 단부가 다이의 일측부에 부착된다. 다이가 회로 기판(CB)에 장착될 때, 회로 기판(CB)에 형성된 보이드는 고열전도성(HTC) 디바이스의 제 2 단부를 수용하고, 고열전도성(HTC) 디바이스의 제 2 단부는 회로 기판(CB)의 일부분과 접촉한다. 다이의 동작 동안, 다이에 의해 만들어진 열은 고열전도성(HTC) 디바이스를 통하여 회로 기판(CB) 내로 분산된다.A method and apparatus for improving the thermal conductivity of a circuit board (CB) assembly comprising an integrated circuit (IC) and a die mounted on the circuit board (CB) is disclosed. The high thermal conductivity device has a first end attached to one side of the die. When the die is mounted to the circuit board CB, the voids formed in the circuit board CB receive a second end of the high thermal conductivity (HTC) device, and the second end of the high thermal conductivity (HTC) device is the circuit board CB. Contact a portion of the During operation of the die, heat generated by the die is distributed into the circuit board CB through the high thermal conductivity (HTC) device.

집적 회로, 회로 기판, 고열전도성 디바이스, 열 분산 Integrated circuits, circuit boards, high thermal conductivity devices, heat dissipation

Description

집적 회로 및 회로 기판의 직접 칩 실장 결합 구성에서의 열에너지 분산을 개선하기 위한 방법 및 장치{METHOD AND APPARATUS FOR IMPROVING THERMAL ENERGY DISSIPATION IN A DIRECT-CHIP-ATTACH COUPLING CONFIGURATION OF AN INTEGRATED CIRCUIT AND A CIRCUIT BOARD}METHOD AND APPARATUS FOR IMPROVING THERMAL ENERGY DISSIPATION IN A DIRECT-CHIP-ATTACH COUPLING CONFIGURATION OF AN INTEGRATED CIRCUIT AND A CIRCUIT BOARD}

본 출원은 2004년 10월 14일자 출원된 PCT 국제출원 제PCT/US04/33982호, 및 "집적 회로 및 회로 기판의 직접 칩 실장 결합 구성에서의 열에너지 분산을 개선하기 위한 방법 및 장치"라는 명칭으로 2006년 4월 13일자 출원된 미국 일부계속출원 제XX/XXX,XXX호에 관한 것이다.This application is entitled PCT International Application No. PCT / US04 / 33982, filed Oct. 14, 2004, and entitled "Method and Apparatus for Improving Thermal Energy Dissipation in Direct Chip-Mount Coupled Configurations of Integrated Circuits and Circuit Boards." US Partial Application No. XX / XXX, XXX, filed April 13, 2006.

본 발명은 회로 기판(CB)에 관한 것이고, 보다 상세하게는 회로 기판(CB) 상에 장착된 집적 회로(IC)에 의해 발생되는 열에너지를 분산시키는 것에 관한 것이다.The present invention relates to a circuit board (CB), and more particularly to dissipating thermal energy generated by an integrated circuit (IC) mounted on the circuit board (CB).

전형적인 IC 패키지는 통상적으로 내부 리드 프레임, 본딩 와이어 및 다이를 구비한 봉입 및/또는 캡슐화된 플라스틱 하우징, 뿐만 아니라 외부에 다이를 전기적으로 접속하기 위한 외부 전기 리드를 포함한다. 보다 높은 열 분산 다이를 수용하는 IC 패키지는 패키지 내에 형성된 부가적인 내부 히트 싱크(heat sink)를 가지며, 패키지는 IC 기판에 접속된다. 히트 싱크는 전형적으로 금속층을 포함한다. 다이는 통상 이러한 금속층에 장착되며, 이 때, 다이의 전기 접촉 패드가 위로 향하고, 본딩 와이어는 IC 패키지의 내부 리드 프레임에 다이의 전기 접촉 패드를 접속한다. 리드 프레임은 다이와 본딩 와이어로부터 IC 패키지의 외부 전기 리드까지의 기계적으로 견고한 전기 경로를 제공한다. 리드 프레임은 통상 내부 리드 프레임과 외부 리드 사이의 전기 접속을 가교하기(bridge) 위하여 플라스틱 하우징 내에서 부분적으로 몰딩된다. 전기 리드는 패키지로부터 패키지가 장착되는 회로 기판(CB)으로의 전기 접속을 만든다.Typical IC packages typically include an enclosed and / or encapsulated plastic housing with an internal lead frame, bonding wires and die, as well as external electrical leads for electrically connecting the die to the outside. The IC package containing the higher heat dissipation die has an additional internal heat sink formed in the package and the package is connected to the IC substrate. Heat sinks typically include a metal layer. The die is typically mounted to this metal layer, with the electrical contact pads of the die facing up, and the bonding wires connecting the electrical contact pads of the die to the internal lead frame of the IC package. The lead frame provides a mechanically robust electrical path from the die and bonding wires to the external electrical leads of the IC package. The lead frame is typically molded partially in the plastic housing to bridge the electrical connection between the inner lead frame and the outer lead. The electrical leads make an electrical connection from the package to the circuit board CB on which the package is mounted.

고전력 열분산 IC가 회로 기판(CB) 상에 장착될 때, IC 패키지 바로 밑에 위치된 회로 기판(CB) 상의 히트스프레더(heat spreader) 디바이스는 IC 패키지의 히트 싱크로, 그런 다음 회로 기판(CB)의 층들 내의 접지 평면으로 열 접속되고, 회로 기판(CB)의 층들은 전형적으로 인쇄회로 기판(PCB) 층들이다. 히트스프레더 디바이스는 IC에 의해 발생된 열을 회로 기판(CB) 접지 평면 자체로 분산시킨다. IC에 의해 발생된 열은 또한 IC 패키지로부터 주위 대기로 멀리 대류하여 이동된다. 그러나, IC 패키지의 사용이 작은 물리적 위치로 제한될 때 및/또는 다른 다이에 대해 물리적으로 작을 때, 패키지 주위의 공기의 순환은 통상 매우 빈약하고, 그러므로, 대류에 의한 열의 제거는 매우 작다. IC에 의해 발생된 모든 열은 그런 다음 IC 패키지 히트 싱크를 통해 회로 기판(CB)의 히트스프레더 디바이스 내로 대부분 하향 분산되어야만 한다. When the high power heat dissipation IC is mounted on the circuit board CB, the heat spreader device on the circuit board CB located directly below the IC package is the heat sink of the IC package and then the circuit board CB. Thermally connected to the ground plane in the layers, the layers of the circuit board (CB) are typically printed circuit board (PCB) layers. The heat spreader device distributes the heat generated by the IC to the circuit board (CB) ground plane itself. Heat generated by the IC is also transferred convection away from the IC package to the ambient atmosphere. However, when the use of IC packages is limited to small physical locations and / or physically small relative to other dies, the circulation of air around the package is usually very poor, and therefore the removal of heat by convection is very small. All heat generated by the IC must then be distributed mostly downwards through the IC package heat sink into the heat spreader device of the circuit board (CB).

직접 칩 실장 구성에 있어서, IC 패키지는 제거되고, 다이는 다이 상의 전기 접촉 패드가 회로 기판(CB) 상의 직면 회로 도형(confronting circuit trace)들을 향해 하향하도록 역전된 위치에서 회로 기판(CB)에 직접 장착되고, 회로 기판(CB) 상의 회로 도형에 다이의 접촉 패드를 연결하는 전기적 상호 접속부{예를 들어 솔더 범프(solder bump)}에 의해 전기적으로 접속된다. 직접 칩 실장 구성에서 사용된 회로 기판(CB)은 통상 물리적으로 가요성 PCB이며, 플렉스(flex) 회로 기판(CB) 또는 플렉스 회로로서 공지된다. 이러한 가요성때문에, 플렉스 회로 기판(CB)은 작은 물리적 영역으로 형상화될 수 있는 한편, 여전히 회로 기판(CB)과 다이 사이의 전기 접촉을 유지한다. 이러한 형태의 회로들은 종종 하드 디스크 드라이브(HDD) 내의 하드드라이브 자기 기록 매체로부터 데이터를 읽거나 데이터를 쓰는 읽기/쓰기(read/write) 헤드와 같이 회로 기판(CB)을 장착하는데 이용할 수 있는 공간이 매우 작은 상황에서 사용된다. 이러한 읽기/쓰기 헤드들은 전형적으로 그 위에 장착된 플렉스 회로 기판(CB)을 구비한 스테인리스강 아마추어(armature)에 안치된다. 플렉스 회로 기판(CB)의 전기 접촉부는 전형적으로 읽기/쓰기 헤드들을 전치증폭기(preamplifier) IC의 전기 접촉부에 접속한다. 이러한 전체적인 조립체는 그런 다음 자기 기록 매체 바로 위에서 공기 역학적으로 부양된다. In a direct chip mount configuration, the IC package is removed and the die is directly placed on the circuit board CB at an inverted position such that the electrical contact pads on the die descend toward the confronting circuit traces on the circuit board CB. It is mounted and electrically connected by electrical interconnects (e.g. solder bumps) connecting the contact pads of the die to the circuit diagram on the circuit board CB. The circuit board (CB) used in the direct chip mounting configuration is typically a physically flexible PCB and is known as a flex circuit board (CB) or a flex circuit. Because of this flexibility, the flex circuit board CB can be shaped into a small physical area while still maintaining electrical contact between the circuit board CB and the die. Circuits of this type often have space available to mount the circuit board (CB), such as a read / write head that reads data from or writes data from the hard drive magnetic recording medium in the hard disk drive (HDD). Used in very small situations. Such read / write heads are typically encased in a stainless steel armature with a flex circuit board (CB) mounted thereon. The electrical contacts of the flex circuit board CB typically connect the read / write heads to the electrical contacts of the preamplifier IC. This overall assembly is then aerodynamically lifted directly above the magnetic recording medium.

도 1은 전형적인 직접 칩 실장 조립체(11)의 사시도이며, 이것은 다양한 층(12)들과 플렉스 회로 기판(CB)(12) 상에 장착된 IC 다이(13)를 포함한다. IC 다이(13) 상의 전기 접촉 패드(도시되지 않음)들이 플렉스 회로 기판(CB)(12) 상의 회로 도형(도시되지 않음)에 전기 상호 접속부(예를 들어, 솔더 범프)에 의해 용이하게 접속되도록 배치되기 위해, IC 다이(13)는 직면하는 위치에서 플렉스 회로 기판(CB)(12)에 장착된다. 플렉스 회로 기판(CB)(12)는 다이(13)와 마주하는 회로 기판(CB)(12)의 측부와 접촉하는 히트 싱크 재료(14), 히트 싱크 재료(14) 상에 배치된 접착 및 단열 유전체 재료(예를 들어, 폴리이미드)의 층(15), 층(15) 상에 배치된 금속층(16), 및 금속층(16) 상에 배치된 단열 유전체 재료(예를 들어, 폴리이미드)의 층(17)을 포함할 수 있다. 상기된 회로 도형들은 플렉스 회로 기판(CB)(12)의 금속층(16)의 부분들에 의해 형성되고, 금속층 부분들은 전형적으로 구리로 만들어진다. 히트 싱크 재료(14)는 열분산기로서 기능하고, 열 경로는 다이(13)로부터 히트 싱크 재료(14)로 향하는 화살표(23, 24)로 지시된 바와 같이, 다이(13)로부터 히트 싱크 재료(14)로 향하는 방향이다. 1 is a perspective view of a typical direct chip mounting assembly 11, which includes the IC die 13 mounted on the various layers 12 and the flex circuit board (CB) 12. The electrical contact pads (not shown) on the IC die 13 are easily connected by electrical interconnects (eg, solder bumps) to circuit diagrams (not shown) on the flex circuit board (CB) 12. To be placed, the IC die 13 is mounted to the flex circuit board (CB) 12 in the facing position. The flex circuit board (CB) 12 is heat sink material 14 in contact with the side of the circuit board (CB) 12 facing the die 13, adhesive and thermal insulation disposed on the heat sink material 14. Layer 15 of dielectric material (e.g., polyimide), metal layer 16 disposed on layer 15, and insulating dielectric material (e.g., polyimide) disposed on metal layer 16 Layer 17 may be included. The circuit diagrams described above are formed by portions of the metal layer 16 of the flex circuit board (CB) 12, and the metal layer portions are typically made of copper. The heat sink material 14 functions as a heat spreader and the heat path is directed from the die 13 to the heat sink material (as indicated by arrows 23 and 24 pointing from the die 13 to the heat sink material 14). 14).

일부의 경우에, 플렉스 회로 기판(CB)은 히트 싱크 재료(14)와 폴리이미드 및 접착제의 층(15) 사이에 위치된 알루미늄 보강재(도시되지 않음, stiffener)와 같은 안정화 디바이스를 포함한다. 보강재는 플렉스 회로 기판(CB)(12)에 기계적인 안정성을 제공한다. 플렉스 회로 기판(CB)들에서, 보강재는 히트 싱크 및 안정화 디바이스로서 기능할 수 있으며, 이 경우에, 히트 싱크 재료(14)는 생략될 수 있다. 히트 싱크 재료(14)는 회로 기판(CB)(12)의 부분일 필요는 없지만, 대신 회로 기판(CB)(12)이 배치되는 별개의 디바이스일 수 있다. 보강재가 사용되면, 이 보강재는 히트 싱크 재료(14)로 및 궁극적으로 아마추어와 디스크 드라이브의 하우징으로 향하는 열분산 경로를 제공한다. In some cases, the flex circuit board CB includes a stabilization device, such as an aluminum reinforcement (stiffener, not shown) located between the heat sink material 14 and the layer 15 of polyimide and adhesive. The stiffener provides mechanical stability to the flex circuit board (CB) 12. In the flex circuit boards CB, the reinforcement can function as a heat sink and stabilization device, in which case the heat sink material 14 can be omitted. The heat sink material 14 need not be part of the circuit board (CB) 12, but may instead be a separate device on which the circuit board (CB) 12 is disposed. If a reinforcement is used, the reinforcement provides a heat dissipation path to the heat sink material 14 and ultimately to the housing of the armature and the disk drive.

전형적으로, 금속층(16)에 형성된 회로 도형과 다이(13)의 접촉 패드를 접속하는 전기적 상호 접속부(19)들은 솔더 범프 또는 무연(lead-free) 범프들이며, 이것들은 다이(13)의 바닥면 상에 위치된 전기 접촉 패드(도시되지 않음) 상에 배치되어 가열되고, 플렉스 회로 기판(CB)(12) 상의 회로 도형과 접촉 배치된다. 범프들이 냉각되고 경화될 때, 범프들은 다이(13)의 바닥면 상의 패드들과 플렉스 회로 기판(CB)(12)의 금속층(16)에 형성된 회로 도형들 사이의 견고한 전기 접속을 형성한다. Typically, the electrical interconnects 19 connecting the circuit diagram formed in the metal layer 16 and the contact pads of the die 13 are solder bumps or lead-free bumps, which are the bottom surface of the die 13. It is disposed on and heated on an electrical contact pad (not shown) located thereon and disposed in contact with the circuit diagram on the flex circuit board (CB) 12. As the bumps cool and harden, the bumps form a solid electrical connection between the pads on the bottom surface of the die 13 and the circuit figures formed in the metal layer 16 of the flex circuit board (CB) 12.

전기 접속들이 다이(13) 상의 패드들과 플렉스 회로 기판(CB)(12)의 회로 도형 사이에 만들어졌으면, 다이(13)의 표면과 회로 기판(CB)(12)의 표면 사이에 약간의 공간이 존재한다. 전형적으로 25 내지 76 마이크로미터(0.001 내지 0.003 인치)의 범위에 있는 이러한 공간의 물리적인 기하학적 형태로 인하여, 다이(13)와 플렉스 회로 기판(CB)(12) 사이의 공간은 전형적으로 언더필(underfill) 재료(21)가 충전되어, 기계적인 안정성을 제공한다. 이러한 것은 전기 접속이 실패하도록 유발할 수 있는 과도한 기계적 응력이 다이(13)와 상호 접속부들에 발휘되는 것을 방지할 의도로 되어 있다. 언더필 재료(21)는 통상 다이(13)의 패드들이 플렉스 회로 기판(CB)(12) 상의 회로 도형들과 상호 접속된 후에 적용된다. 언더필 재료(21)는 전형적으로 모세관 흐름을 사용하여 적용된다. 언더필 재료(21)는 그런 다음 고체의 물리적 상태로 재료를 경화시키기 위하여 가열된다. 현재 이러한 목적으로 사용되는 언더필 재료(21)는 빈약한 열전도성을 가지며, 전형적으로 독일, 뒤셀도르프에 소재한 Henkel Loctite Corporation에 의해 제조되는 Hysol®FP4549이다. 이러한 특정 언더필 재료는 집적 회로 패시베이션 재료들에 대한 개선된 접착성을 위해 설계된 고순도 저응력의 액상 에폭시이다. If the electrical connections are made between the pads on the die 13 and the circuit diagram of the flex circuit board (CB) 12, there is a slight space between the surface of the die 13 and the surface of the circuit board (CB) 12. This exists. Due to the physical geometry of this space, typically in the range of 25 to 76 micrometers (0.001 to 0.003 inches), the space between die 13 and flex circuit board (CB) 12 is typically underfill. ) The material 21 is filled to provide mechanical stability. This is intended to prevent excessive mechanical stress from exerting on the die 13 and interconnects that can cause the electrical connection to fail. The underfill material 21 is typically applied after the pads of the die 13 are interconnected with the circuit diagrams on the flex circuit board (CB) 12. Underfill material 21 is typically applied using capillary flow. The underfill material 21 is then heated to cure the material to a physical state of solid. The underfill material 21 currently used for this purpose is a poor thermal conductivity, typically Hysol® FP4549, manufactured by Henkel Loctite Corporation, Dusseldorf, Germany. This particular underfill material is a high purity low stress liquid epoxy designed for improved adhesion to integrated circuit passivation materials.

도 1에 도시된 바와 같은 플렉스 회로 기판(CB) 조립체가 디스크 드라이브의 읽기/쓰기 헤드 상에서 사용될 때, 플렉스 회로 기판(CB) 조립체는 통상적으로 읽기 및 쓰기 작업이 실행될 수 있도록 많은 양의 전류 및/또는 전압을 사용한다. 이러한 형태의 신호들은 전형적으로 매우 빠른 상승 시간, 일부는 200피코초(ps), 극히 큰 순간 전류 및/또는 전압을 만드는 나노초(ns)당 700 밀리암페어(mA)를 초과하는 큰 슬루율(slew rate)을 보인다. 이러한 큰 순간 전류 및/또는 전압은 분산될 필요가 있는 많은 양의 열에너지를 만든다.When a flex circuit board (CB) assembly as shown in FIG. 1 is used on the read / write head of a disk drive, the flex circuit board (CB) assembly typically has a large amount of current and / or power to allow read and write operations to be performed. Or use voltage. Signals of this type are typically very fast rise times, some 200 picoseconds (ps), and large slew rates in excess of 700 milliamps (mA) per nanosecond (ns), creating extremely large instantaneous currents and / or voltages. rate). This large instantaneous current and / or voltage creates a large amount of thermal energy that needs to be distributed.

플렉스 회로 상의 구리 도형 영역을 증가시키는 것, 플렉스 회로 상에서의 구리 도형 두께를 증가시키는 것, 다중 "더미(dummy)" 범프들의 필요한 위치와 같은 고밀도 열전도성 상호 접속부를 사용하는 것, 보다 높은 열전도성 언더필을 사용하는 것, 및 다이/CB 인터페이스의 물리적 구조를 통하여 이미 발생한 전도성 냉각에 부가하여 주위 공기로 대류 냉각을 개선하는 것을 돕도록 회로 기판(CB)에 마주한 플립-칩(flip-chip)의 측부에 히트 싱크를 부가하는 것을 포함하는 다수의 시도들이 회로 기판(CB) 조립체의 히트 싱크의 효율성을 개선하도록 만들어졌었다. 현재까지, 개별적으로 또는 함께 사용되는 이러한 기술들 중에서 열저항을 상당히 감소시키고 또한 효과적인 저비용(또는 돈이 들지 않는) 해결 수단을 제공하는데 있어서 완전하게 효과적인 것으로 판명된 것은 없었다.Increasing the copper geometry area on the flex circuit, increasing the copper geometry thickness on the flex circuit, using high density thermally conductive interconnects such as the required location of multiple "dummy" bumps, higher thermal conductivity The use of underfill and the flip-chip facing the circuit board CB to help improve convective cooling to ambient air in addition to the conductive cooling that has already occurred through the physical structure of the die / CB interface. Many attempts have been made to improve the efficiency of heat sinks in circuit board (CB) assemblies, including adding heat sinks to the sides. To date, none of these techniques, used individually or together, has been found to be completely effective in significantly reducing thermal resistance and providing an effective low cost (or no cost) solution.

플렉스 회로 기판(CB) 조립체가 예를 들어 공간 및 비용 제약을 중시하는 디스크 드라이브의 읽기/쓰기 헤드 상에서와 같이 물리적으로 매우 작은 환경에서 사용될 때, 열저항을 감소시키기 위한 전형적인 접근은 부적절 및/또는 비현실적이다. 부가하여, 플렉스 회로 기판(CB) 조립체는 전형적으로 단층(즉, 도형이 형성되는 금속층(16))을 사용한다. 이 경우에, 공간 및 비용 제약이 중요하지 않은 다층 회로 기판(CB)을 사용하는 것이 가능하고, 실제의 경우에, 간단한 다층 도금된 스루홀(through-hole) 기술들이 발생된 열을 분산시키기 위하여 회로 기판(CB)을 통한 하향 열전도성 열 경로를 제공하도록 사용될 수 있다. 그러나, 다층 회로 기판(CB)들은 통상 단층 회로 기판(CB)보다 상당히 비용이 많이 든다. 그러므로, 다층 전도체 회로 기판(CB)을 사용하는 것은 일부의 경우에 비용이 터무니없이 들 수 있다. 또한, 디스크 드라이브 적용에서의 헤드 아마추어의 공기 역학으로 인하여, 디스크 드라이브의 아마추어 상에 배치된 다층 회로 기판(CB)들은 통상 아마추어 상의 추가의 질량이 보다 느린 읽기 및 쓰기 속도를 초래할 수 있기 때문에 부적절하다.When a flex circuit board (CB) assembly is used in a physically very small environment, such as on a read / write head of a disk drive, for example, where space and cost constraints are important, a typical approach to reducing thermal resistance is inadequate and / or It is unrealistic. In addition, the flex circuit board (CB) assembly typically uses a single layer (ie, the metal layer 16 on which the figure is formed). In this case, it is possible to use a multilayer circuit board (CB) where space and cost constraints are not critical, and in practice, simple multilayer plated through-hole techniques are used to dissipate the generated heat. It can be used to provide a downward thermal conductive thermal path through the circuit board CB. However, multilayer circuit boards CB are usually considerably more expensive than single layer circuit boards CB. Therefore, using multilayer conductor circuit boards (CB) can be ridiculously expensive in some cases. In addition, due to the aerodynamics of the head armature in disk drive applications, multilayer circuit boards (CBs) disposed on the armature of the disk drive are usually inadequate because additional mass on the armature can result in slower read and write speeds. .

따라서, 회로 기판(CB) 조립체에서, 특히 직접 칩 실장 조립체에서 열에너지를 더욱 효과적으로 분산시키기 위한 방법 및 장치에 대한 필요성이 존재한다.Thus, there is a need for a method and apparatus for more efficiently dissipating thermal energy in circuit board (CB) assemblies, particularly in direct chip mount assemblies.

본 발명은 회로 기판 조립체에서 열을 분산시키기 위한 방법 및 장치를 제공한다. 회로 기판(CB) 조립체는 보이드(void)가 형성되는 회로 기판(CB), 회로 기판(CB)의 측부에 장착되는 집적회로(IC) 다이, 및 제 1 단부에서 다이에 열 결합되고 적어도 부분적으로 보이드에 배치되는 고열전도성(HTC) 디바이스를 포함한다. 고열전도성(HTC) 디바이스는 보이드 밑에서 회로 기판(CB)의 일부에 열 결합되는 제 2 단부를 가진다. 다이에 의해 발생한 열은 고열전도성(HTC) 디바이스를 통해 회로 기판(CB) 내로 분산된다. The present invention provides a method and apparatus for dissipating heat in a circuit board assembly. The circuit board CB assembly is a circuit board CB in which voids are formed, an integrated circuit IC mounted on the side of the circuit board CB, and at least partially thermally coupled to the die at the first end. A high thermal conductivity (HTC) device disposed in the void. The high thermal conductivity (HTC) device has a second end that is thermally coupled to a portion of the circuit board CB under the void. Heat generated by the die is distributed into the circuit board CB through the high thermal conductivity (HTC) device.

상기 방법은 하나 이상의 전기 회로들 및 하나 이상의 전기 접속부들을 가지는 다이를 제공하는 단계, 하나 이상의 전기 접속부들을 가지며 보이드가 형성되는 회로 기판(CB)을 제공하는 단계, 및 상기 다이 상의 적어도 하나의 전기 접속부가 상기 회로 기판(CB) 상의 적어도 하나의 전기 접속부와 접촉하도록 회로 기판(CB) 상에 상기 다이를 장착하는 단계를 포함한다. 다이가 회로 기판(CB)에 장착될 때, 고열전도성(HTC) 디바이스의 적어도 일부분은 상기 보이드 내에 있으며, 고열전도성(HTC) 디바이스의 제 1 단부는 다이에 열 결합되고, 고열전도성(HTC)의 제 2 단부는 회로 기판(CB)의 일부분과 열 결합된다. The method includes providing a die having one or more electrical circuits and one or more electrical connections, providing a circuit board (CB) having one or more electrical connections and having a void formed therein, and at least one electrical connection on the die And mounting the die on the circuit board CB to be in contact with at least one electrical connection on the circuit board CB. When a die is mounted to a circuit board (CB), at least a portion of the high thermal conductivity (HTC) device is in the void, the first end of the high thermal conductivity (HTC) device is thermally coupled to the die, and the high thermal conductivity (HTC) The second end is thermally coupled with a portion of the circuit board CB.

본 발명의 이들 및 다른 특징 및 이점들은 다음의 설명, 도면 및 특허청구범위로부터 명백하게 된다.These and other features and advantages of the invention will be apparent from the following description, drawings, and claims.

도 1은 회로 기판(CB)과, 회로 기판(CB) 상에 장착된 IC 다이를 포함하는 통상의 직접 칩 실장 구성의 단면도.1 is a cross-sectional view of a typical direct chip mounting configuration including a circuit board CB and an IC die mounted on the circuit board CB.

도 2는 예시적인 실시예에 따른 고열전도성(HTC, high thermal conductivity) 디바이스의 사시도.2 is a perspective view of a high thermal conductivity (HTC) device in accordance with an exemplary embodiment.

도 3은 직접 칩 실장 조립체에 부착된 도 2에 도시된 고열전도성(HTC) 디바이스를 가지는 예시적인 실시예에 따른 본 발명의 직접 칩 실장 조립체의 사시도.3 is a perspective view of a direct chip mount assembly of the present invention in accordance with an exemplary embodiment having the high thermal conductivity (HTC) device shown in FIG. 2 attached directly to the chip mount assembly.

본 발명의 한 실시예에 따라서, 비교적 높은 열전도성의 디바이스가 다이와 회로 기판(CB) 사이에 배치되어, 다이와 회로 기판(CB)과 접촉한다. 이러한 실시예에 따라서, 고열전도성(HTC) 디바이스는 한쪽 단부가 다이에 부착된다. 다이가 회로 기판(CB) 상에 장착될 때, 고열전도성(HTC) 디바이스는 부분적으로 회로 기판(CB)에 형성된 보이드 내에 배치되고, 다이에 부착된 디바이스의 단부는 회로 기판(CB)의 보강재와 접촉한다. 다이에 의해 만들어진 열은 고열전도성(HTC) 디바이스를 통하여 기계적 안정화기로서 기능하는 보강재 내로 분산된다. 보강재는 또한 히트 싱크 재료로서 기능할 수 있다. 일부 실시예에서, 별도의 히트 싱크 재료가 보강재에 부가하여 사용될 수 있고, 이 경우에, 보강재로 분산된 열은 그런 다음 히트 싱크 재료로 분산된다. In accordance with one embodiment of the present invention, a relatively high thermal conductivity device is disposed between the die and the circuit board CB to make contact with the die and the circuit board CB. According to this embodiment, the high thermal conductivity (HTC) device is attached at one end to the die. When the die is mounted on the circuit board CB, the high thermal conductivity (HTC) device is disposed in a void formed in part in the circuit board CB, and the end of the device attached to the die is connected with the reinforcement of the circuit board CB. Contact. The heat produced by the die is distributed through the high thermal conductivity (HTC) device into the reinforcement that functions as a mechanical stabilizer. The reinforcement may also function as a heat sink material. In some embodiments, a separate heat sink material can be used in addition to the reinforcement, in which case the heat distributed to the reinforcement is then distributed to the heat sink material.

다시 도 1에 도시된 직접 칩 실장 조립체(11)를 참조하여, 상호 접속부(19)를 형성하는 솔더 범프 또는 무연 범프가 냉각하여 경화될 때, 이것들은 항상 고른 크기의 상호 접속부를 형성하는 것은 아니다. 이러한 것은 다이(13)의 바닥면(25)과 금속층(16)에 형성된 도형들 사이에 고르지 않은 공간을 초래한다. 이러한 것이 발생할 때, 다이(13)의 평면은 회로 기판(CB)(12)의 평면과 평행하지 않으며, 즉, 다이(13)는 회로 기판(CB)(12)에 대해 기울어진다(tilt). 이러한 기울기는 기계적 응력이 다이(13) 상에 배치되도록 하고, 이는 상호 접속부(19)가 갈라지도록 하며, 이는 다이(13)가 적절하게 동작하는 것을 방해할 수 있다.Referring again to the direct chip mount assembly 11 shown in FIG. 1, when the solder bumps or lead-free bumps forming the interconnects 19 are cooled and cured, they do not always form evenly sized interconnects. . This results in an uneven space between the bottom surface 25 of the die 13 and the figures formed in the metal layer 16. When this happens, the plane of the die 13 is not parallel to the plane of the circuit board (CB) 12, ie the die 13 tilts relative to the circuit board (CB) 12. This slope causes mechanical stress to be placed on the die 13, which causes the interconnect 19 to crack, which can prevent the die 13 from operating properly.

본 발명의 고열전도성(HTC) 디바이스는 개선된 열분산을 제공할 뿐만 아니라, 기울기와 관련된 문제들을 제거한다. 도 2는 본 발명에 따른 고열전도성(HTC) 디바이스(30)의 한 실시예의 사시도이다. 예시된 실시예에 따라서, 고열전도성(HTC) 디바이스(30)는 디스크 형상 부분(31)과 원뿔 형상 부분(32)을 포함한다. 디스크 형상 부분(31)은 제 1 측부(31A)와 제 2 측부(31B)를 포함한다. 원뿔 형상 부분(32)은 단부(32A)와 외부면(32B)을 포함한다. 원뿔 형상 부분(32)의 단부(32A)는 고열전도성(HTC) 디바이스(30)의 한쪽 단부를 형성하고, 디스크 형상 부분(31)의 제 1 측부(31A)는 고열전도성(HTC) 디바이스(30)의 다른 쪽 단부를 형성한다. 도 3을 참조하여 보다 상세하게 기술되는 바와 같이, 다이가 회로 기판(CB)에 장착될 때, 제 1 측부(31A)는 회로 기판(CB)과 면하는 다이의 측부와 접촉하고, 단부(32A)는 회로 기판(CB)과, 일부 실시예에서, 회로 기판(CB)과 결합된 보강재와 접촉한다. 그러므로, 다이에 의해 만들어진 열은 고열전도성(HTC) 디바이스(30)를통하여 회로 기판(CB)(예를 들어, 회로 기판(CB)의 보강재) 내로 하향 분산된다. The high thermal conductivity (HTC) device of the present invention not only provides improved heat dissipation, but also eliminates problems associated with tilt. 2 is a perspective view of one embodiment of a high thermal conductivity (HTC) device 30 in accordance with the present invention. In accordance with the illustrated embodiment, the high thermal conductivity (HTC) device 30 includes a disc shaped portion 31 and a conical shaped portion 32. The disc shaped portion 31 includes a first side 31A and a second side 31B. Conical portion 32 includes an end 32A and an outer surface 32B. The end 32A of the conical shaped portion 32 forms one end of the high thermal conductivity (HTC) device 30, and the first side 31A of the disk shaped portion 31 is the high thermal conductive (HTC) device 30. ) Form the other end. As described in more detail with reference to FIG. 3, when the die is mounted to the circuit board CB, the first side 31A contacts the side of the die facing the circuit board CB, and the end 32A ) Contacts the circuit board CB, and in some embodiments, a reinforcement coupled with the circuit board CB. Therefore, the heat produced by the die is dispersed downwardly into the circuit board CB (eg, the reinforcement of the circuit board CB) through the high thermal conductivity (HTC) device 30.

도 3은 본 발명에 따른 직접 칩 실장 조립체(40)의 한 실시예의 사시도이다. 조립체(40)는 도 2에 도시된 고열전도성(HTC) 디바이스(30), 회로 기판(CB)(42), 및 다이(43)를 포함한다. 일부 실시예에서, 회로 기판(CB)(42)은 플렉스 회로이다. 회로 기판(CB)(42)은 각각 도 1에 도시된 회로 기판(CB)(12) 및 다이(13)를 참조하여 상술한 것과 동일한 층으로 만들어질 수 있다. 그러나, 조립체(40)가 임의의 특정 다이 또는 회로 기판(CB)로 한정되지 않는다는 것을 당업자는 이해할 것이다. 부가하여, 비록 본 발명이 직접 칩 실장 구성을 참조하여 설명되었을지라도, 본 발명은 예를 들어 다중 레벨 회로 기판(CB) 및 다이 부착 조립체를 포함하는 임의의 형태의 다이 및 회로 기판(CB)에 동일하게 적용할 수 있다는 것을 당업자는 이해할 것이다. 3 is a perspective view of one embodiment of a direct chip mounting assembly 40 in accordance with the present invention. Assembly 40 includes a high thermal conductivity (HTC) device 30, a circuit board (CB) 42, and a die 43 shown in FIG. 2. In some embodiments, circuit board (CB) 42 is a flex circuit. The circuit board CB 42 may be made of the same layer as described above with reference to the circuit board CB 12 and the die 13 shown in FIG. 1, respectively. However, those skilled in the art will understand that assembly 40 is not limited to any particular die or circuit board CB. In addition, although the present invention has been described with reference to a direct chip mounting configuration, the present invention may be applied to any type of die and circuit board CB, including, for example, a multi-level circuit board CB and a die attach assembly. Those skilled in the art will understand that the same may apply.

도 3에 도시된 바와 같이, 회로 기판(CB)(42)은 보이드(44)를 포함할 수 있으며, 보이드는 회로 기판(CB)(42)의 예를 들어 폴리이미드로 구성되는 상부층(45)을 통하여 예를 들어 알루미늄으로 구성되는 보강재(47)의 상부면(46)으로 하향 연장한다. 고열전도성(HTC) 디바이스(30)의 제 1 측부(31A)는 압력 접착제(도시되지 않음)를 사용하는 것과 같은 다양한 방법으로 다이(43)의 바닥면(48)에 부착될 수 있다. 한 실시예에서, 다이(43)가 회로 기판(CB)(42) 상에 장착될 때, 고열전도성(HTC) 디바이스(30)는 보이드(44) 내에 위치되어서, 고열전도성(HTC) 디바이스(30)의 단부(32A)는 보강재(47)의 상부면(46)과 접촉한다. 일부 실시예에서, 고열전도성(HTC) 디바이스(30)의 단부(32A)는 예를 들어 압력 접착제 또는 임의의 다른 부착 재료 또는 기술을 사용하여 보강재(47)의 상부면(46)에 부착될 수 있다. 다른 실시예에서, 고열전도성(HTC) 디바이스(30)의 단부(32A)는 단지 회로 기판(CB)(42)에 대한 다이(43)의 압력에 의해 보강재(47)의 상부면(46)에 대해 또는 가까이에서 유지될 수 있다. As shown in FIG. 3, the circuit board (CB) 42 may comprise a void 44, the void comprising an upper layer 45 composed of polyimide, for example, of the circuit board (CB) 42. It extends downward through the upper surface 46 of the reinforcement 47, for example made of aluminum. The first side 31A of the high thermal conductivity (HTC) device 30 may be attached to the bottom surface 48 of the die 43 in a variety of ways, such as using a pressure adhesive (not shown). In one embodiment, when the die 43 is mounted on a circuit board (CB) 42, the high thermal conductivity (HTC) device 30 is located within the void 44, such that the high thermal conductivity (HTC) device 30 The end 32A of) contacts the top surface 46 of the stiffener 47. In some embodiments, end 32A of high thermal conductivity (HTC) device 30 may be attached to top surface 46 of stiffener 47 using, for example, pressure adhesive or any other attachment material or technique. have. In another embodiment, the end 32A of the high thermal conductivity (HTC) device 30 is connected to the top surface 46 of the stiffener 47 only by the pressure of the die 43 against the circuit board (CB) 42. Can be maintained at or near.

예시된 실시예에서, 개구(44)는 고열전도성(HTC) 디바이스(30)의 원뿔 형상 부분(32)의 형상을 수용하도록 원뿔 형상이다. 이 실시예의 이러한 양태에 따라서, 보이드(44)는 고열전도성(HTC) 디바이스(30)의 원뿔 형상 부분(32)의 외부면(32B)이 보이드(44)의 내벽에 접촉 또는 근접하도록 치수화된다. 당업자가 예측할 수 있는 바와 같이, 회로 기판(CB)(42) 및 다이(43)는 각각 다이(43)가 회로 기판(CB)(42) 상에 장착될 때 서로 접촉하는 전기 접속부(52, 53)들을 포함한다. 한 실시예에 따라서, 제 1 측부(31A)로부터 단부(32A)까지의 고열전도성(HTC) 디바이스(30)의 전체적인 길이는, 다이(43)가 회로 기판(CB)(42)에 장착될 때 회로 기판(CB)(42) 상의 전기 접속부(52)들이 다이(43) 상의 전기 접속부(53)들과 접촉하고 고열전도성(HTC) 디바이스(30)의 단부(32A)가 보강재(47)의 상부면(46)에 접촉 또는 근접하도록 하는 정도이다. 또 다른 실시예에 따라서, 고열전도성(HTC) 디바이스(30)의 단부(32A)가 보강재(47)와 접촉할 필요가 없다. 예를 들어, 보이드(44)는 부분적으로 고열전도성의 일부 재료로 충전되어서, 다이(43)가 회로 기판(CB)(42)에 장착될 때, 고열전도성(HTC) 디바이스(30)의 단부(32A)는 상기 재료와 접촉하게 된다. 이 예에서, 다이(43)로부터 보강재(47)까지의 전체 경로는 고열전도성이다. In the illustrated embodiment, the opening 44 is conical to accommodate the shape of the conical shaped portion 32 of the high thermal conductivity (HTC) device 30. According to this aspect of this embodiment, the voids 44 are dimensioned such that the outer surface 32B of the conical portion 32 of the high thermal conductivity (HTC) device 30 contacts or approaches the inner wall of the voids 44. . As one of ordinary skill in the art would expect, the circuit board (CB) 42 and the die 43 each make electrical connections 52, 53 that contact each other when the die 43 is mounted on the circuit board (CB) 42. ) According to one embodiment, the overall length of the high thermal conductivity (HTC) device 30 from the first side 31A to the end 32A is determined when the die 43 is mounted to the circuit board (CB) 42. The electrical connections 52 on the circuit board (CB) 42 contact the electrical connections 53 on the die 43 and the end 32A of the high thermal conductivity (HTC) device 30 is on top of the stiffener 47. It is such that it is in contact with or close to the surface 46. According to another embodiment, the end 32A of the high thermal conductivity (HTC) device 30 does not need to contact the reinforcement 47. For example, the voids 44 may be partially filled with some high thermal conductivity material such that when the die 43 is mounted to the circuit board (CB) 42, the ends of the high thermal conductivity (HTC) device 30 ( 32A) comes into contact with the material. In this example, the entire path from die 43 to reinforcement 47 is high thermal conductivity.

본 발명의 실시예들에 따라서, 다이(43)에 의해 발생한 열은 다이(43)로부터 고열전도성(HTC) 디바이스(30)를 통해 보강재(47) 내로 분산되게 된다. 부가하여, 고열전도성(HTC) 디바이스(30)의 치수화(dimensioning)는, 다이(43)가 회로 기판(CB)(42) 상에 장착될 때, 접속부(52, 53)들이 서로 접촉하고, 고열전도성(HTC) 디바이스(30)의 단부(32A)가 보강재(47)의 상부면(46)에 접촉 또는 근접하도록 하는 정도이다. 이러한 구성은 다이(43)가 회로 기판(CB)(42)에 대하여 기울어질 가능성을 제거하는 것을 돕는다. 예를 들어, 접속부(53)가 솔더 범프들인 경우에, 모든 범프들이 동일한 높이로 경화되지 않을지라도, 또는 하나 이상의 범프들이 붕괴할지라도, 단부(32A)와 보강재(47)의 상부면(46) 사이의 접촉은 다이(43)가 기울어지는 것을 방지하게 된다. 부가하여, 보이드(44)와 고열전도성(HTC) 디바이스(30)의 보완적인 형상들은 고열전도성(HTC) 디바이스(30)와 보이드(44)의 자체 정렬을 제공하고, 이는 또한 회로 기판(CB)(42) 상에서의 다이(43)의 장착을 용이하게 할 수 있다.In accordance with embodiments of the present invention, heat generated by the die 43 is dispersed from the die 43 through the high thermal conductivity (HTC) device 30 into the reinforcement 47. In addition, the dimensioning of the high thermal conductivity (HTC) device 30 is such that when the die 43 is mounted on a circuit board (CB) 42, the connections 52, 53 contact each other, It is such that the end 32A of the high thermal conductivity (HTC) device 30 is in contact with or close to the upper surface 46 of the stiffener 47. This configuration helps to eliminate the possibility that the die 43 is tilted relative to the circuit board (CB) 42. For example, if the connection 53 is solder bumps, the upper surface 46 of the end 32A and the stiffener 47, even if not all bumps are cured to the same height, or if one or more bumps collapse. The contact therebetween prevents the die 43 from tilting. In addition, the complementary shapes of the void 44 and the high thermal conductivity (HTC) device 30 provide self alignment of the high thermal conductivity (HTC) device 30 and the void 44, which also provides a circuit board (CB). Mounting of the die 43 on the 42 can be facilitated.

고열전도성(HTC) 디바이스(30)는 예를 들어 압출 또는 사출 성형과 같은 다양한 기술에 의한 다이 제조 공정 동안 다이(43) 상에 배치될 수 있다. 고열전도성(HTC) 디바이스(30)는 회로 기판(CB)(42)의 층(45)보다 높은 열전도성을 가지는 임의의 재료로 만들어질 수 있다. 일부 적절한 재료는 열전도성 엘라스토머 또는 열가소제들을 포함하지만 이에 한정되는 것은 아니다. 고열전도성(HTC) 디바이스(30)는 패시베이션 층을 포함하는 다이의 모든 다른 층이 형성된 후에 다이(43) 상에 배치될 수 있다. 고열전도성(HTC) 디바이스(30)가 웨이퍼 레벨(wafer level)에서 다이에 배치되면, 고열전도성(HTC) 디바이스를 위한 많은(예를 들어 수천) 몰드들을 포함하는 몰드가 많은 다이들 상에 고열전도성(HTC) 디바이스를 배치하도록 사용될 수 있다. 그런 다음, 다이들이 웨이퍼로부터 절단될 때, 각각의 다이는 다이에 부착된 고열전도성(HTC) 디바이스를 가지게 된다. 대안적으로, 고열전도성(HTC) 디바이스(30)는 다이들이 웨이퍼로부터 절단된 후에 다이 상에 배치될 수 있다.The high thermal conductivity (HTC) device 30 may be disposed on the die 43 during the die manufacturing process by various techniques, such as for example extrusion or injection molding. The high thermal conductivity (HTC) device 30 may be made of any material having a higher thermal conductivity than the layer 45 of the circuit board (CB) 42. Some suitable materials include, but are not limited to, thermally conductive elastomers or thermoplastics. High thermal conductivity (HTC) device 30 may be disposed on die 43 after all other layers of the die including the passivation layer have been formed. Once the high thermal conductivity (HTC) device 30 is placed on the die at the wafer level, the high thermal conductivity on the mold-heavy dies including many (eg thousands) molds for the high thermal conductivity (HTC) device (HTC) can be used to deploy the device. Then, as the dies are cut from the wafer, each die will have a high thermal conductivity (HTC) device attached to the die. Alternatively, high thermal conductivity (HTC) device 30 may be placed on the die after the dies are cut from the wafer.

본 발명의 고열전도성(HTC) 디바이스는 임의의 특정한 고열전도성 재료로 만들어지는 것에 한정되지 않는다. 예를 들어, 고열전도성(HTC) 디바이스는 접속부(53)를 형성하는 솔더 범프가 다이(43) 상에 배치될 때 다이 상에 놓이는 솔더 범프일 수 있다. 이 경우에, 고열전도성(HTC) 디바이스를 형성하는 것은 다이(43) 또는 회로 기판(CB)(42)을 만들 때 수행되는 추가의 공정 단계를 요구하지 않는다. 고열전도성의 재료는, 다이(43)가 회로 기판(CB)(42)에 장착될 때, 고열전도성(HTC) 디바이스를 포함하는 솔더 범프가 상기 재료와 접촉하도록 보이드에 배치될 수 있다. 이러한 것은 다이로부터 보강재까지의 전체 경로가 고열전도성인 것을 보장한다. 이러한 것은 또한 고열전도성(HTC) 디바이스를 포함하는 솔더 범프가 다이로부터 보강재까지 연장하도록 충분히 크게 만들 필요가 없게 한다.The high thermal conductivity (HTC) device of the present invention is not limited to being made of any particular high thermal conductivity material. For example, the high thermal conductivity (HTC) device may be a solder bump that is placed on the die when the solder bumps forming the connection 53 are disposed on the die 43. In this case, forming a high thermal conductivity (HTC) device does not require the additional process steps performed when making the die 43 or the circuit board (CB) 42. The high thermal conductivity material may be placed in the void such that when the die 43 is mounted to the circuit board (CB) 42, solder bumps comprising the high thermal conductivity (HTC) device are in contact with the material. This ensures that the entire path from the die to the reinforcement is high thermal conductivity. This also eliminates the need for the solder bumps that comprise high thermal conductivity (HTC) devices to be large enough to extend from the die to the reinforcement.

본 발명이 몇개의 예시적인 실시예를 참조하여 기술되었으며, 본 발명이 이러한 실시예들에 한정되지 않는다는 것을 유념하여야 한다. 본 명세서에 기술된 실시예들은 본 발명의 원리 및 개념을 전달하도록 도모되며, 본 발명을 수행하기 위한 독점적인 실시예를 설명하도록 의도되지 않는다. 예를 들어, 고열전도성(HTC) 디바이스는 원뿔 형상을 가지는 것으로 기술되었다. 이러한 것은 고열전도성(HTC) 디바이스에 대한 많은 가능한 형상들중 단지 하나이다. 고열전도성(HTC) 디바이스는 특정 형상을 가지는 것으로 또는 임의의 특정 재료로 만들어지는 것으로 한정되지 않는다. 또한, 비록 고열전도성(HTC) 디바이스가 다이에 먼저 부착되는 것으로서 기술되었을지라도, 대신에 회로 기판(CB)에 먼저 부착될 수 있다. 아울러, 다른 실시예들에서, 하나 이상의 고열전도성(HTC) 디바이스들이 사용될 수 있다. 예를 들어, 다중의 고열전도성(HTC) 디바이스들이 다이(43)와 회로 기판(CB)(42) 사이에 위치될 수 있다. 다른 변경예들이 상기된 실시예들에 대해 만들어질 수 있으며, 이러한 모든 변경예들은 본 발명의 범위 내에 있다.It should be noted that the present invention has been described with reference to several exemplary embodiments, and the present invention is not limited to these embodiments. The embodiments described herein are intended to convey the principles and concepts of the present invention and are not intended to describe exclusive embodiments for carrying out the present invention. For example, high thermal conductivity (HTC) devices have been described as having a conical shape. This is just one of many possible shapes for high thermal conductivity (HTC) devices. High thermal conductivity (HTC) devices are not limited to having a particular shape or made of any particular material. Also, although a high thermal conductivity (HTC) device has been described as being attached to the die first, it may instead be attached first to the circuit board CB. In addition, in other embodiments, one or more high thermal conductivity (HTC) devices may be used. For example, multiple high thermal conductivity (HTC) devices can be located between die 43 and circuit board (CB) 42. Other variations may be made to the above-described embodiments, and all such modifications are within the scope of the present invention.

Claims (20)

회로 기판(CB) 조립체로서,A circuit board (CB) assembly, 하나 이상의 전기 접속부들을 포함하며, 내부에 실질적으로 원뿔 형상을 갖는 보이드가 형성된 회로 기판(CB);A circuit board CB including one or more electrical connections, the void having a substantially conical shape therein; 상기 회로 기판(CB)의 상부면에 장착되며, 하나 이상의 전기 회로 및 하나 이상의 전기 접속부들을 포함하는 집적 회로(IC) 다이로서, 상기 회로 기판(CB) 상의 적어도 하나의 전기 접속부는 상기 다이 상의 적어도 하나의 전기 접속부와 접촉하는, 상기 집적 회로(IC) 다이; 및An integrated circuit (IC) die mounted on an upper surface of the circuit board (CB) and comprising one or more electrical circuits and one or more electrical connections, wherein at least one electrical connection on the circuit board (CB) is at least on the die The integrated circuit (IC) die in contact with one electrical connection; And 제 1 단부 및 제 2 단부를 가지는 고열전도성(HTC) 디바이스로서, 상기 고열전도성(HTC) 디바이스의 일부분은 상기 보이드의 형상과 보완하는 실질적인 원뿔 형상을 갖고, 상기 고열전도성(HTC) 디바이스의 제 1 단부가 상기 다이에 열 결합되고 상기 고열전도성(HTC) 디바이스의 제 2 단부가 상기 보이드 밑에서 상기 회로 기판(CB)의 일부분에 열 결합되도록 상기 고열전도성(HTC) 디바이스가 상기 보이드에 적어도 부분적으로 배치되는 상기 고열전도성(HTC) 디바이스를 포함하고, 상기 고열전도성(HTC) 디바이스의 일부분과 상기 보이드의 보완하는 형상들은 상기 고열전도성(HTC) 디바이스의 일부분과 상기 보이드가 서로 자체 정렬되어 상기 다이가 상기 회로 기판(CB)에 대해 기울어지는 것을 방지하도록 보장하는, 회로 기판 조립체.A high thermal conductivity (HTC) device having a first end and a second end, wherein a portion of the high thermal conductivity (HTC) device has a substantially conical shape that complements the shape of the void and the first of the high thermal conductivity (HTC) device The high thermal conductivity (HTC) device is at least partially disposed in the void such that an end is thermally coupled to the die and a second end of the high thermal conductivity (HTC) device is thermally coupled to a portion of the circuit board (CB) under the void. And the complementary shapes of the portion of the high thermal conductivity (HTC) device and the voids are self-aligned with the portion of the high thermal conductivity (HTC) device and the voids so that the die A circuit board assembly, which ensures to prevent tilting with respect to the circuit board (CB). 제 1 항에 있어서, 상기 다이는 직접 칩 실장(direct-chip-attach) 구성으로 상기 회로 기판(CB)에 장착되는 회로 기판 조립체.2. The circuit board assembly of claim 1, wherein the die is mounted to the circuit board (CB) in a direct-chip-attach configuration. 제 1 항에 있어서, 상기 회로 기판(CB)은 단층 회로 기판(CB)인, 회로 기판 조립체.The circuit board assembly of claim 1, wherein the circuit board (CB) is a single layer circuit board (CB). 제 1 항에 있어서, 상기 회로 기판(CB)은,The method of claim 1, wherein the circuit board (CB), 제 1 측부 및 제 2 측부를 포함하는 제 1 층으로서, 상기 다이가 상기 제 1 층의 제 1 측부에 인접하여 부착되는, 상기 제 1 층; 및A first layer comprising a first side and a second side, wherein the die is attached adjacent to the first side of the first layer; And 상기 제 1 층의 제 2 측부에 인접하여 배치되는 보강재 층을 포함하며;A reinforcement layer disposed adjacent the second side of the first layer; 상기 보이드는 적어도 상기 제 1 층을 통하여 상기 보강재 층으로 하향 연장하며, 상기 고열전도성(HTC) 디바이스의 제 2 단부는 상기 보강재 층과 접촉하고, 상기 보강재 층은 고열전도성 재료를 포함하는 회로 기판 조립체.The voids extend downwardly through the first layer into the stiffener layer, the second end of the high thermal conductivity (HTC) device contacts the stiffener layer, and the stiffener layer comprises a high thermal conductive material. . 제 1 항에 있어서, 상기 고열전도성(HTC) 디바이스는 열전도성 엘라스토머를 포함하는 회로 기판 조립체.The circuit board assembly of claim 1, wherein the high thermal conductivity (HTC) device comprises a thermally conductive elastomer. 제 1 항에 있어서, 상기 고열전도성(HTC) 디바이스는 열가소제를 포함하는 회로 기판 조립체.The circuit board assembly of claim 1, wherein the high thermal conductivity (HTC) device comprises a thermoplastic. 제 1 항에 있어서, 상기 고열전도성(HTC) 디바이스는 금속을 포함하는 회로 기판 조립체.The circuit board assembly of claim 1, wherein the high thermal conductivity (HTC) device comprises a metal. 제 7 항에 있어서, 상기 금속은 솔더인, 회로 기판 조립체.8. The circuit board assembly of claim 7, wherein the metal is solder. 개선된 열분산을 가지는 회로 기판(CB) 조립체를 제조하는 방법으로서, A method of manufacturing a circuit board (CB) assembly with improved heat dissipation, 상부에 형성된 하나 이상의 전기 회로들 및 하나 이상의 전기 접속부들을 가지는 다이를 제공하는 단계;Providing a die having one or more electrical circuits and one or more electrical connections formed thereon; 하나 이상의 전기 접속부들을 가지며, 내부에 실질적으로 원뿔 형상을 갖는 보이드가 형성된 회로 기판(CB)을 제공하는 단계; 및Providing a circuit board CB having one or more electrical connections, the void having a substantially conical shape therein; And 상기 다이 상의 적어도 하나의 전기 접속부들이 상기 회로 기판(CB) 상의 적어도 하나의 전기 접속부들과 접촉하도록 상기 회로 기판(CB)의 상부면에 상기 다이를 장착하는 단계를 포함하며;Mounting the die on an upper surface of the circuit board (CB) such that at least one electrical connections on the die are in contact with the at least one electrical connections on the circuit board (CB); 상기 다이가 상기 회로 기판(CB)의 상기 상부면에 장착될 때, 고열전도성(HTC) 디바이스의 적어도 일부분이 상기 보이드 내에 위치되어서, 상기 고열전도성(HTC) 디바이스의 제 1 단부가 상기 다이에 열 결합되고, 상기 고열전도성(HTC) 디바이스의 제 2 단부가 상기 회로 기판(CB)의 일부분과 열 결합되고, 상기 고열전도성(HTC) 디바이스의 제 1 단부와 제 2 단부 사이에 있는 상기 고열전도성(HTC) 디바이스의 일부분은 상기 보이드의 형상과 보완하는 실질적인 원뿔 형상을 갖고, 상기 고열전도성(HTC) 디바이스의 상기 일부분과 상기 보이드의 보완하는 형상들은 상기 고열전도성(HTC) 디바이스의 상기 일부분과 상기 보이드가 서로 자체 정렬되어 상기 다이가 상기 회로 기판(CB)에 대해 기울어지는 것을 방지하도록 보장하는, 회로 기판(CB) 조립체 제조 방법.When the die is mounted to the top surface of the circuit board CB, at least a portion of the high thermal conductivity (HTC) device is located in the void so that a first end of the high thermal conductivity (HTC) device is opened to the die. The high thermal conductivity, wherein the second end of the high thermal conductivity (HTC) device is thermally coupled with a portion of the circuit board (CB) and between the first end and the second end of the high thermal conductivity (HTC) device ( A portion of the HTC) device has a substantially conical shape that complements the shape of the void, and the portion of the high thermal conductivity (HTC) device and the complementary shapes of the void form the portion of the high thermal conductivity (HTC) device and the void. To ensure that the dies are self-aligned with each other to prevent the die from tilting with respect to the circuit board (CB). 제 9 항에 있어서, 상기 고열전도성(HTC) 디바이스의 제 1 단부는 상기 다이가 웨이퍼의 일부일 때 몰딩 공정에 의해 상기 다이에 열 결합되는, 회로 기판(CB) 조립체 제조 방법.10. The method of claim 9, wherein the first end of the high thermal conductivity (HTC) device is thermally coupled to the die by a molding process when the die is part of a wafer. 제 9 항에 있어서, 상기 고열전도성(HTC) 디바이스의 제 1 단부는 상기 다이가 웨이퍼로부터 절단된 후에 몰딩 공정에 의해 상기 다이에 열 결합되는, 회로 기판(CB) 조립체 제조 방법.10. The method of claim 9, wherein the first end of the high thermal conductivity (HTC) device is thermally coupled to the die by a molding process after the die is cut from the wafer. 제 10 항에 있어서, 상기 고열전도성(HTC) 디바이스의 제 2 단부는 상기 회로 기판(CB)의 보강재의 표면과 열 결합되는, 회로 기판(CB) 조립체 제조 방법.The method of claim 10, wherein the second end of the high thermal conductivity (HTC) device is thermally coupled with the surface of the reinforcement of the circuit board (CB). 제 9 항에 있어서, 상기 고열전도성(HTC) 디바이스는 열전도성 엘라스토머를 포함하는, 회로 기판(CB) 조립체 제조 방법.10. The method of claim 9, wherein the high thermal conductivity (HTC) device comprises a thermally conductive elastomer. 제 9 항에 있어서, 상기 고열전도성(HTC) 디바이스는 열가소제를 포함하는, 회로 기판(CB) 조립체 제조 방법.10. The method of claim 9, wherein the high thermal conductivity (HTC) device comprises a thermoplastic. 제 9 항에 있어서, 상기 고열전도성(HTC) 디바이스는 금속을 포함하는, 회로 기판(CB) 조립체 제조 방법.10. The method of claim 9, wherein the high thermal conductivity (HTC) device comprises a metal. 제 15 항에 있어서, 상기 금속은 솔더를 포함하고, 상기 고열전도성(HTC) 디바이스는 솔더 범핑 공정이 수행될 때 상기 다이와 열 결합되는, 회로 기판(CB) 조립체 제조 방법.16. The method of claim 15 wherein the metal comprises solder and the high thermal conductivity (HTC) device is thermally coupled with the die when a solder bumping process is performed. 제 9 항에 있어서, 상기 고열전도성(HTC) 디바이스는 상기 다이가 상기 회로 기판(CB) 상에 장착되기 전에 상기 다이에 열 결합되는, 회로 기판(CB) 조립체 제조 방법.10. The method of claim 9, wherein the high thermal conductivity (HTC) device is thermally coupled to the die before the die is mounted on the circuit board (CB). 제 9 항에 있어서, 상기 고열전도성(HTC) 디바이스는 상기 다이가 상기 회로 기판(CB) 상에 장착되기 전에 상기 회로 기판(CB)의 일부분에 열 결합되는, 회로 기판(CB) 조립체 제조 방법.10. The method of claim 9, wherein the high thermal conductivity (HTC) device is thermally coupled to a portion of the circuit board (CB) before the die is mounted on the circuit board (CB). 회로 기판(CB) 조립체로서,A circuit board (CB) assembly, 하나 이상의 전기 접속부들을 포함하며, 내부에 실질적으로 원뿔 형상을 갖는 보이드가 형성된 회로 기판(CB);A circuit board CB including one or more electrical connections, the void having a substantially conical shape therein; 상기 회로 기판(CB)의 상부면에 장착되고, 하나 이상의 전기 회로들 및 하나 이상의 전기 접속부들을 포함하는 집적 회로(IC) 다이로서, 상기 회로 기판(CB) 상의 적어도 하나의 전기 접속부는 상기 다이 상의 적어도 하나의 전기 접속부와 접촉하는, 상기 집적 회로(IC) 다이; 및 An integrated circuit (IC) die mounted to an upper surface of the circuit board (CB) and comprising one or more electrical circuits and one or more electrical connections, wherein at least one electrical connection on the circuit board (CB) is on the die The integrated circuit (IC) die in contact with at least one electrical connection; And 제 1 단부 및 제 2 단부를 가지는 고열전도성(HTC) 디바이스로서, 상기 고열전도성(HTC) 디바이스의 제 1 단부가 상기 다이에 부착되고 상기 고열전도성(HTC) 디바이스의 제 2 단부가 상기 보이드 밑에서 상기 회로 기판(CB)의 일부분에 부착 또는 근접하도록 상기 보이드에 적어도 부분적으로 배치되는 상기 고열전도성(HTC) 디바이스를 포함하고, 상기 고열전도성(HTC) 디바이스의 제 1 단부와 제 2 단부 사이에 있는 상기 고열전도성(HTC) 디바이스의 일부분은 상기 보이드의 형상과 보완하는 형상을 갖고, 상기 고열전도성(HTC) 디바이스의 상기 일부분과 상기 보이드의 보완하는 형상들은 상기 고열전도성(HTC) 디바이스와 상기 보이드가 서로 자체 정렬되어 상기 다이가 상기 회로 기판(CB)에 대해 기울어지는 것을 방지하도록 보장하는, 회로 기판(CB) 조립체.A high thermal conductivity (HTC) device having a first end and a second end, wherein a first end of the high thermal conductivity (HTC) device is attached to the die and a second end of the high thermal conductivity (HTC) device is below the void. The high thermal conductivity (HTC) device at least partially disposed at the void to attach or proximate to a portion of a circuit board (CB), wherein the high thermal conductivity (HTC) device is between the first and second ends of the high thermal conductivity (HTC) device A portion of the high thermal conductivity (HTC) device has a shape complementary to the shape of the void, and the complementary shapes of the portion of the high thermal conductivity (HTC) device and the void are such that the high thermal conductivity (HTC) device and the void are mutually A circuit board (CB) assembly that self-aligns to ensure that the die is prevented from tilting with respect to the circuit board (CB). 개선된 열 분산을 가지는 회로 기판(CB) 조립체를 제조하는 방법으로서, A method of manufacturing a circuit board (CB) assembly having improved heat dissipation, 상부에 형성된 하나 이상의 전기 회로들 및 하나 이상의 전기 접속부들을 가지는 다이를 제공하는 단계;Providing a die having one or more electrical circuits and one or more electrical connections formed thereon; 하나 이상의 전기 접속부들을 가지며, 내부에 실질적으로 원뿔 형상을 갖는 보이드가 형성된 회로 기판(CB)을 제공하는 단계; 및Providing a circuit board CB having one or more electrical connections, the void having a substantially conical shape therein; And 상기 다이 상의 적어도 하나의 전기 접속부들이 상기 회로 기판(CB) 상의 적어도 하나의 전기 접속부들과 접촉하도록 상기 다이를 상기 회로 기판(CB) 상에 장착하는 단계를 포함하며;Mounting the die on the circuit board (CB) such that at least one electrical connections on the die are in contact with the at least one electrical connections on the circuit board (CB); 상기 다이가 상기 회로 기판(CB)의 상부면에 장착될 때, 고열전도성(HTC) 디바이스의 제 1 단부가 상기 다이에 부착되고 상기 고열전도성(HTC) 디바이스의 제 2 단부가 상기 회로 기판(CB)의 일부분에 부착 또는 근접하도록, 상기 고열전도성(HTC) 디바이스의 적어도 일부분이 상기 보이드 내에 위치되고, 상기 고열전도성(HTC) 디바이스의 제 1 단부와 제 2 단부 사이에 있는 상기 고열전도성(HTC) 디바이스의 일부분은 상기 보이드의 형상과 보완하는 실질적인 원뿔 형상을 갖고, 상기 고열전도성(HTC) 디바이스의 상기 일부분과 상기 보이드의 보완하는 형상들은 상기 고열전도성(HTC) 디바이스의 상기 일부분과 상기 보이드가 서로 자체 정렬되어 상기 다이가 상기 회로 기판(CB)에 대해 기울어지는 것을 방지하도록 보장하는, 회로 기판(CB) 조립체 제조 방법.When the die is mounted to the top surface of the circuit board CB, a first end of a high thermal conductivity (HTC) device is attached to the die and a second end of the high thermal conductivity (HTC) device is attached to the circuit board (CB). At least a portion of the high thermal conductivity (HTC) device is located in the void and attached between or close to a portion of the high thermal conductivity (HTC) device between the first and second ends of the high thermal conductivity (HTC) device. A portion of the device has a substantially conical shape that complements the shape of the void, and the portion of the high thermal conductivity (HTC) device and the complementary shapes of the void are such that the portion of the high thermal conductivity (HTC) device and the void are mutually Self-aligned to ensure that the die is prevented from tilting with respect to the circuit board (CB).
KR1020087024806A 2006-04-14 2006-04-14 Method and apparatus for improving thermal energy dissipation in a direct-chip-attach coupling configuration of an integrated circuit and a circuit board KR101212473B1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2006/014009 WO2007120124A1 (en) 2006-04-14 2006-04-14 Method and apparatus for improving thermal energy dissipation in a direct-chip-attach coupling configuration of an integrated circuit and a circuit board

Publications (2)

Publication Number Publication Date
KR20090004941A KR20090004941A (en) 2009-01-12
KR101212473B1 true KR101212473B1 (en) 2012-12-18

Family

ID=36741215

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087024806A KR101212473B1 (en) 2006-04-14 2006-04-14 Method and apparatus for improving thermal energy dissipation in a direct-chip-attach coupling configuration of an integrated circuit and a circuit board

Country Status (3)

Country Link
JP (1) JP2009533865A (en)
KR (1) KR101212473B1 (en)
WO (1) WO2007120124A1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003046022A (en) * 2001-05-22 2003-02-14 Hitachi Ltd Electronic apparatus

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05109943A (en) * 1991-10-21 1993-04-30 Fujitsu Ltd Cooling structure of integrated circuit
JPH05243415A (en) * 1992-02-26 1993-09-21 Sony Corp Wiring board
JP2000012723A (en) * 1998-06-23 2000-01-14 Nitto Denko Corp Circuit board mounting structure and multilayer circuit board therefor
JP3446826B2 (en) * 2000-04-06 2003-09-16 沖電気工業株式会社 Semiconductor device and manufacturing method thereof
US6744135B2 (en) * 2001-05-22 2004-06-01 Hitachi, Ltd. Electronic apparatus
JP2003200535A (en) * 2001-10-25 2003-07-15 Matsushita Electric Ind Co Ltd Prepreg, circuit substrate and method of manufacture thereof
JP4462473B2 (en) * 2002-07-01 2010-05-12 富士通株式会社 High frequency circuit board and semiconductor device using the same
US7199466B2 (en) * 2004-05-03 2007-04-03 Intel Corporation Package design using thermal linkage from die to printed circuit board
US7453157B2 (en) * 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003046022A (en) * 2001-05-22 2003-02-14 Hitachi Ltd Electronic apparatus

Also Published As

Publication number Publication date
WO2007120124A1 (en) 2007-10-25
JP2009533865A (en) 2009-09-17
KR20090004941A (en) 2009-01-12

Similar Documents

Publication Publication Date Title
US5489752A (en) Process for dissipating heat from a semiconductor package
US10438873B2 (en) Semiconductor chip package having heat dissipating structure
US6396136B2 (en) Ball grid package with multiple power/ground planes
JP4805901B2 (en) Semiconductor package
JP4910439B2 (en) Semiconductor device
US6146921A (en) Cavity mold cap BGA package with post mold thermally conductive epoxy attach heat sink
US20040156175A1 (en) Heat dissipating structure of printed circuit board and fabricating method thereof
WO1996012299A1 (en) Integrated circuit package
JPH09167813A (en) Integrated circuit package
JP2003068931A (en) Semiconductor package and its manufacturing method
US9093486B2 (en) Molded leadframe substrate semiconductor package
KR101054440B1 (en) Electronic device package and manufacturing method thereof
US6552907B1 (en) BGA heat ball plate spreader, BGA to PCB plate interface
JP2008016653A (en) Semiconductor package, its manufacturing method, printed circuit board, and electronic apparatus
US7817434B2 (en) Method and apparatus for improving thermal energy dissipation in a direct-chip-attach coupling configuration of an integrated circuit and a circuit board
KR100952850B1 (en) Printed circuit board assembly having improved thermal energy dissipation
JP2012169330A (en) Electronic device
KR101212473B1 (en) Method and apparatus for improving thermal energy dissipation in a direct-chip-attach coupling configuration of an integrated circuit and a circuit board
JPH11260962A (en) Ball grid array type of semiconductor device
JP2011171656A (en) Semiconductor package and method for manufacturing the same
CN111213234B (en) Semiconductor assembly
US6963129B1 (en) Multi-chip package having a contiguous heat spreader assembly
JP3618393B2 (en) Ball grid array integrated circuit package with high thermal conductivity
US7208827B2 (en) Encasing arrangement for a semiconductor component
WO2017203859A1 (en) Electronic circuit device and method

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee