KR100949822B1

KR100949822B1 - 다중 경로 중 슬레이브 경로의 전력증폭기 선형화장치

Info

Publication number: KR100949822B1
Application number: KR1020070139441A
Authority: KR
Inventors: 이기형; 최장헌; 김재남
Original assignee: 세원텔레텍 주식회사
Priority date: 2007-12-27
Filing date: 2007-12-27
Publication date: 2010-03-29
Also published as: KR20090071211A

Abstract

본 발명은 다중입력 다중출력 방식이 적용된 전력증폭기의 선형화과정에서 신호의 손실을 줄이고 선형화에 필요한 회로를 간소화할 수 있는 다중 경로 중 슬레이브 경로의 전력증폭기 선형화장치를 제공하기 위한 것이다.

이를 위해 본 발명에서는 다중입력 다중출력 방식에 따라 마스터 경로와 슬레이브 경로에 각각 설치되는 전력증폭기의 출력신호를 선형화하는 것에 있어서, 상기 마스터 경로에 설치된 선형화장치의 전력결합기로부터 출력되는 신호를 분배하는 분배기와; 상기 분배기로부터 슬레이브 경로의 전력증폭기로 입력되는 원천주파수 신호를 전치왜곡시키는 전치왜곡기를 포함하며, 상기 전치왜곡기는 상기 분배기로부터 입력된 혼변조 신호와 슬레이브 경로의 원천주파수 신호를 결합하여 전치왜곡신호를 출력하는 왜곡신호결합기를 포함하여 이루어진 것을 특징으로 하는 다중 경로 중 슬레이브 경로의 전력증폭기 선형화장치가 개시된다.

와이브로, 다중입력 다중출력, 선형화, 전력증폭기.

Description

다중 경로 중 슬레이브 경로의 전력증폭기 선형화장치{Linearization apparatus for power amplifier of slave path in multi-path}

본 발명은 전력증폭기용 선형화장치에 관한 것으로서, 보다 상세하게는 다중입력 다중출력 방식이 적용된 전력증폭기의 선형화과정에서 신호의 손실을 줄이고 선형화에 필요한 회로구조를 간소화할 수 있는 다중 경로 중 슬레이브 경로의 전력증폭기 선형화장치에 관한 것이다.

최근 무선통신분야는 개인화 및 멀티미디어화로 집약되고, 궁극적으로는 IMT-2000을 넘어 3.5G, 4G의 차세대 통신기술을 지향하는 방향으로 기술발전이 이루어지고 있다. 무선통신이 폭넓게 사용되기 위해서는 안정된 운영체제, 고성능의 통신 기지국 시스템 및 소형화, 경량화, 저가격화가 이루어져야 하며, 이의 안정성 및 경쟁력 강화를 위해서는 전력증폭기와 같은 RF핵심 부품의 연구 및 원천기술 확보가 필수적이다.

디지털방식에서 중요한 것은 선형 변조로 신호의 선형성을 유지하여 전송을 하여야만 데이터 오류가 발생하지 않는다. 이러한 신호의 선형성을 유지해서 전송하게 되는 역할을 담당하는 것이 고출력 증폭기이다. 일반적으로 RF 및 마이크로파 회로에 사용된 능동소자의 비선형 특성에 의해 비선형 회로 특성을 갖는 것이 보통이다.

특히, 전력증폭기는 최대 전력을 추출하기 위해 주 능동소자인 트랜지스터를 비선형 특성이 강한 포화영역에서 동작시키게 되며 상기 포화영역 부근의 비선형 특성으로 인하여 혼변조(Intermodulation) 신호들이 발생하게 된다.

상기와 같은 혼변조 신호들은 혼신 또는 잡음으로 작용하여 전송품질을 저하시키는 요인이 된다. 따라서 전력증폭기의 비선형 특성을 보상하는 선형화기술을 접목시켜 전력 증폭기와 함께 사용하게 되면 포화영역에서도 다수 반송파의 공동 증폭시 발생하는 혼변조 신호들을 대폭 감소시키면서도 원하는 출력 전력을 획득할 수 있다.

이와 같은 선형화 방식으로는 백오프(Back-off) 방식, 부궤환(Negative feedback) 방식, 전치왜곡(Predistortion) 방식, 피드포워드(Feedforward) 방식 등이 있다.

이중에서 전치왜곡을 통한 선형화 방식은 기본 입력신호가 메인증폭기에서 증폭될 때 발생될 왜곡 성분을 고려하여 이것과 역 왜곡 특성을 갖은 전치왜곡(Predistortion) 회로를 전력증폭기의 입력단에 설치하여 메인증폭기의 왜곡성분을 상쇄시키는 방식이다.

그리고 피드포워드를 통한 선형화 방식은 출력신호를 일부 커플링하여 추출한 후 원래의 입력 신호에서 이 커플링 신호를 제거해주므로 역의 혼변조(IMD) 신호만 남기고, 이러한 음의 혼변조 신호는 에러엠프(Error amplifier)를 통해 증폭 한 후 메인증폭기의 출력단에서 주신호와 다시 결합시키므로 메인증폭기의 왜곡성분을 상쇄시키는 방식이다.

삭제

상기한 전치왜곡 방식이나 피드포워드 방식의 선형화장치를 채용한 종래의 전력증폭기는 전력증폭기의 비선형 특성을 보상하므로 선형성을 확보할 수 있으며, 단일입력 단일출력(Single Input Single Output) 방식의 이동통신시스템에서 사용하는 경우 큰 문제점이 없으나, 와이브로(WiBro, Wireless Broadband Internet)와 같이 3.5세대 이동통신시스템에 적용할 경우에는 다중입력 다중출력(MIMO, Multiple Input Multiple Output) 방식으로 인하여 신호손실 및 생산원가 측면에서 여러 문제점이 발생되었다.

보다 상세하게 설명하면, 다중입력 다중출력 방식의 중계기에 상기한 종래의 전력증폭기를 설치하는 경우, 전력증폭기는 마스터 경로와 슬레이브 경로로 이루어지는 다중 경로에 모두 설치되어야 한다. 이 때 전력증폭기는 선형화장치가 모두 채용됨으로 인하여 회로구조가 복잡해지고, 그 생산원가가 크게 상승되는 문제점이 발생되었다.

또한 상기한 전력증폭기의 선형화장치에는 딜레이와 같은 지연소자가 사용되므로 출력신호의 손실이 발생될 수밖에 없으며, 이로 인하여 전력증폭기를 채용한 장치의 전체적인 성능도 떨어뜨리는 문제점이 발생되었다.

본 발명은 전술한 바와 같은 종래의 제반 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 다중경로 중 슬레이브 경로에 설치되는 전력증폭기의 선형화장치를 단순화할 수 있는 다중 경로 중 슬레이브 경로의 전력증폭기 선형화장치를 제공하는데 있다.

또한 본 발명의 다른 목적은 전력증폭기의 선형화 과정에서 출력신호의 손실을 줄일 수 있는다중 경로 중 슬레이브 경로의 전력증폭기 선형화장치를 제공하는데 있다.

상기와 같은 목적을 달성하기 위해 본 발명은 다중입력 다중출력 방식에 따라 마스터 경로와 슬레이브 경로에 각각 설치되는 전력증폭기의 출력신호를 선형화하는 것에 있어서, 상기 마스터 경로에 설치된 선형화장치의 전력결합기로부터 출력되는 신호를 분배하는 분배기와; 상기 분배기로부터 슬레이브 경로의 전력증폭기로 입력되는 원천주파수 신호를 전치왜곡시키는 전치왜곡기를 포함하며, 상기 전치왜곡기는 상기 분배기로부터 입력된 혼변조 신호와 슬레이브 경로의 원천주파수 신호를 결합하여 전치왜곡신호를 출력하는 왜곡신호결합기를 포함하여 이루어진 것을 특징으로 하는 다중 경로 중 슬레이브 경로의 전력증폭기 선형화장치를 제공한다.

본 발명은 마스터 경로의 분배기와 슬레이브 경로의 전치왜곡기를 통해 슬레이브 경로의 전력증폭기에서 출력되는 출력신호의 비선형 특성을 보상하므로 선형화에 따른 회로구조를 단순화하고 부피를 줄이며 선형 전력증폭기의 비용을 크게 줄일 수 있는 매우 유용한 효과가 있다.

또한 본 발명은 선형화 과정에서 딜레이와 같은 지연소자가 사용되지 않으므로 신호지연에 따른 출력신호의 손실을 최소화하고, 이로 인하여 선형 전력증폭기가 채용되는 중계기 등의 장비 성능을 향상시키는 매우 유용한 효과도 있다.

이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.

< 제 1 실시예 >

도 1은 마스터 경로와 슬레이브 경로가 하나씩 구성된 본 발명의 전력증폭기 선형화장치를 개략적으로 나타낸 회로도로서, 도시된 바와 같이 본 발명은 크게 분배기(100)와 전치왜곡기(Predistorter, 200)로 이루어진다.

먼저, 분배기(100)는 마스터 경로(TX₀)에 설치된 전력증폭기(PA₀)의 출력신호로부터 커플링한 신호를 분배하기 위한 것으로, 본 발명에서는 그 일 예로 전력증폭기(PA₀)의 선형성 확보를 위해 설치한 선형화장치(10)의 전력결합기(13) 출력단에 상기한 분배기(100)를 설치하였다.

따라서 분배기(100)는 전력결합기(13)로부터 입력되는 역위상의 혼변조(Intermodulation) 신호를 에러증폭기(14)와 상기한 전치왜곡기(200)로 출력하게 된다.

여기서 마스터 경로(TX₀)에는 커플러(11)(12), 전력결합기(13), 에러앰프(Error Amplifier/14), 딜레이(15)(16)로 이루어진 피드포워드 방식의 선형화장치(10)를 설치하여 마스터 경로(TX₀)에 설치된 전력증폭기(PA₀)의 비선형 특성을 보상하도록 하였다. 그러나 이러한 피드포워드 방식의 선형화장치(10) 이외에 백오프(Back-off) 방식, 부궤환(Negative feedback) 방식, 전치왜곡(Predistortion) 방식 등의 다양한 선형화장치를 적용하는 것도 가능하다.

전치왜곡기(200)는 분배기(100)로부터 역위상의 혼변조 신호를 입력받아 슬레이브 경로(TX₁)의 전력증폭기(PA₁)로 입력되는 원천주파수(Fundamental frequency) 신호를 전치왜곡시키는 것으로, 본 발명에서는 그 일 예로 왜곡신호결합기를 통해 슬레이브 경로(TX₁)의 원천주파수(Fundamental frequency) 신호를 전치왜곡할 수 있도록 하였다.

따라서 슬레이브 경로(TX₁)에 설치된 전력증폭기(PA₁)에는 원천주파수(Fundamental frequency) 이외에 전치왜곡기(200)로부터 전치왜곡된 신호, 즉 역위상의 혼변조 신호가 함께 입력되므로 전력증폭기(PA₁)로부터 출력되는 신호는 선형성을 확보할 수 있다.

이와 같이 본 발명은 마스터 경로(TX₀)에 설치한 분배기(100)와, 슬레이브 경로(TX₁)에 설치한 전치왜곡기(200)를 통해 슬레이브 경로(TX₁)에 설치되는 전력증폭기(PA₁)의 비선형 특성을 보상하므로 슬레이브 경로(TX₁)에 설치되는 전력증폭 기(PA₁)의 선형화를 매우 간단히 구현할 수 있다.

특히, 본 발명의 전치왜곡기(200)는 단순히 왜곡신호결합기로 구성되므로 그 회로구성을 획기적으로 단순화시키고, 이로 인하여 선형 전력증폭기의 비용을 획기적으로 줄일 수 있을 뿐만 아니라, 부피도 크게 줄일 수 있다.

또한 본 발명의 전치왜곡기(200)는 슬레이브 경로(TX₁)에 딜레이(15)(16)와 같은 지연소자가 사용되지 않으므로 신호지연에 따른 출력신호의 손실을 최소화할 수 있으며, 이로 인하여 선형 전력증폭기가 채용되는 중계기 등의 장비 성능을 향상시킬 수 있다.

< 제 2 실시예 >

도 2는 본 발명의 다른 실시예를 나타낸 것으로, 하나의 마스터 경로와 다수의 슬레이브 경로로 구성된 다중 경로의 예와 그에 따른 전력증폭기의 선형화장치를 개략적으로 나타낸 회로도이다.

도시된 바와 같이 각각의 슬레이브 경로(TX₁~TX_n)에는 전치왜곡기(200)가 모두 설치되고, 이러한 전치왜곡기(200)는 슬레이브 경로(TX₁~TX_n)의 원천주파수 신호를 전치왜곡하므로 각각의 슬레이브 경로(TX₁~TX_n)에 설치된 전력증폭기(PA₁~PA_n)의 비선형적 특성을 보상하게 된다.

따라서 도 2에서 도시한 본 발명은 마스터 경로(TX₀)에만 피드포워드나 전치 왜곡 등의 선형화장치(10)가 설치되고, 마스터 경로(TX₀)를 제외한 나머지 다중경로 즉, 다수의 슬레이브 경로(TX₁~TX_n)에는 전치왜곡기(200)가 각각 설치되므로 전체적으로 선형화를 위한 회로구조와 부피를 크게 줄이고, 선형 전력증폭기의 비용도 획기적으로 절감하게 된다.

< 제 3 실시예 >

도 3은 본 발명의 또 다른 실시예를 나타낸 것으로, 마스터 경로와 슬레이브 경로가 다수로 구성된 다중 경로의 예와 그에 따른 전력증폭기의 선형화장치를 개략적으로 나타낸 회로도이다.

도시된 바와 같이 선형화장치(10)가 설치된 각각의 마스터 경로(TX₀,TX2₂)에는 분배기(100)가 모두 설치되고, 각각의 슬레이브 경로(TX₁,TX₃)에는 전치왜곡기(200)가 모두 설치된다.

따라서 각각의 전치왜곡기(200)는 마스터 경로(TX₀,TX2₂)에 설치된 각각의 분배기(100)로부터 신호를 입력받아 슬레이브 경로(TX₁,TX₃)의 원천주파수 신호를 전치왜곡하므로 슬레이브 경로(TX₁,TX₃)에 설치된 전력증폭기(PA₁ _,PA₃)의 비선형적 특성을 보상하게 된다.

따라서 도 3에서 도시한 본 발명은 제1실시예와 마찬가지로 마스터 경로(TX₀,TX₂)에만 피드포워드나 전치왜곡 등의 선형화장치(10)가 설치되고, 나머지 다중경로 즉, 다수의 슬레이브 경로(TX₁,TX₃)에는 전치왜곡기(200)가 각각 설치되므로 전체적으로 선형화를 위한 회로구조와 부피를 크게 줄이고, 선형 전력증폭기의 비용도 크게 절감하게 된다.

이와 같이 본 발명의 실시 예는 바람직한 일 예를 설명한 것에 불과한 것으로, 본 발명의 적용범위는 이와 같은 것에 한정되는 것은 아니며, 동일사상의 범주 내에서 적절하게 변경 가능한 것이다.

도 1은 본 발명의 전력증폭기용 선형화장치를 개략적으로 나타낸 회로도.

도 2는 본 발명의 전력증폭기용 선형화장치의 다른 실시예를 개략적으로 나타낸 회로도.

도 3은 본 발명의 전력증폭기용 선형화장치의 또 다른 실시예를 개략적으로 나타낸 회로도.

< 도면의 주요 부분에 대한 부호의 설명 >

10 : 선형화장치 100 : 분배기

200 : 전치왜곡기 TX₀,TX₁,TX₂,TX₃,TX_n : 경로

PA₀,PA₁,PA₂,PA₃,PA_n : 전력증폭기

Claims

다중입력 다중출력 방식에 따라 마스터 경로와 슬레이브 경로에 각각 설치되는 전력증폭기의 출력신호를 선형화하는 것에 있어서, 상기 마스터 경로에 설치된 선형화장치의 전력결합기로부터 출력되는 신호를 분배하는 분배기와; 상기 분배기로부터 슬레이브 경로의 전력증폭기로 입력되는 원천주파수 신호를 전치왜곡시키는 전치왜곡기를 포함하며, 상기 전치왜곡기는 상기 분배기로부터 입력된 혼변조 신호와 슬레이브 경로의 원천주파수 신호를 결합하여 전치왜곡신호를 출력하는 왜곡신호결합기를 포함하여 이루어진 것을 특징으로 하는 다중 경로 중 슬레이브 경로의 전력증폭기 선형화장치.
삭제
삭제
제 1 항에 있어서, 상기 마스터 경로와 슬레이브 경로는 각각 다수로 이루어 진 것을 특징으로 하는 다중 경로 중 슬레이브 경로의 전력증폭기 선형화장치.
삭제
삭제