KR20090097396A - 전력증폭기의 디지털 전치왜곡 보상방법 - Google Patents

전력증폭기의 디지털 전치왜곡 보상방법 Download PDF

Info

Publication number
KR20090097396A
KR20090097396A KR1020080022508A KR20080022508A KR20090097396A KR 20090097396 A KR20090097396 A KR 20090097396A KR 1020080022508 A KR1020080022508 A KR 1020080022508A KR 20080022508 A KR20080022508 A KR 20080022508A KR 20090097396 A KR20090097396 A KR 20090097396A
Authority
KR
South Korea
Prior art keywords
power amplifier
signal
predistortion
distorted
digital
Prior art date
Application number
KR1020080022508A
Other languages
English (en)
Other versions
KR100964335B1 (ko
Inventor
김홍기
최민선
윤종노
Original Assignee
세원텔레텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세원텔레텍 주식회사 filed Critical 세원텔레텍 주식회사
Priority to KR1020080022508A priority Critical patent/KR100964335B1/ko
Publication of KR20090097396A publication Critical patent/KR20090097396A/ko
Application granted granted Critical
Publication of KR100964335B1 publication Critical patent/KR100964335B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3258Modifications of amplifiers to reduce non-linear distortion using predistortion circuits based on polynomial terms
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2201/00Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3224Predistortion being done for compensating memory effects

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 전력증폭기의 비선형 특성과 메모리 효과 성분을 보상하므로 전력증폭기의 선형성을 향상시킬 수 있는 전력증폭기의 디지털 전치왜곡 보상방법에 관한 것이다.
이를 위해 본 발명에서는 볼테라 급수를 사용하여 전력증폭기로 입력되는 신호를 미리 왜곡시키는 전치보상 단계와; 상기 전력증폭기로부터 출력된 신호를 볼테라 급수를 사용하여 사전 왜곡시키는 트레이닝 단계와; 상기 트레이닝단계를 통해 사전 훈련된 왜곡신호를 통해 상기 전치보상단계에 의해 미리 왜곡된 신호의 에러신호를 최소로 하는 계수를 구하여 상기 볼테라 급수에 필요한 계수를 구하는 계수추출 단계를 포함하여 이루어지는 전력증폭기의 디지털 전치왜곡 보상방법을 제공한다.
선형화, 전력증폭기, 전치왜곡, RLS.

Description

전력증폭기의 디지털 전치왜곡 보상방법{Method for linearizing digital predistortion of power amplifier}
본 발명은 전력증폭기의 디지털 전치왜곡 보상방법에 관한 것으로서, 보다 상세하게는 전력증폭기의 비선형 특성과 메모리 효과 성분을 보상하므로 전력증폭기의 선형성을 향상시킬 수 있는 전력증폭기의 디지털 전치왜곡 보상방법에 관한 것이다.
일반적으로 RF 시스템에는 전력증폭기, 믹서, 오실레이터와 같은 회로가 사용되는데, 이러한 회로는 비선형적인 특성을 가지고 있으므로 원래 신호가 아닌 여러 왜곡신호가 발생되고, 이로 인하여 내부의 신호간섭을 발생시켜 통화품질과 통신성능을 떨어뜨리는 주된 요인이 된다.
특히, 디지털 방식의 이동통신 시스템의 경우에는 넓은 주파수 대역을 가진 신호들이 동시에 코드로 암호화되어 같은 주파수대역에 공존하므로 왜곡신호가 발생할 경우 시스템 전체의 다른 신호들에게 동시다발적으로 잡음신호로 작용한다. 따라서 디지털 방식의 이동통신 시스템은 통화품질과 통신성능의 향상을 위해 선형성을 확보하는 것이 매우 중요하다.
일 예로, 중계기 등에 사용되는 전력증폭기는 최대 전력을 추출하기 위해 주 능동소자인 트랜지스터를 비선형 특성이 강한 포화영역에서 동작시킨다. 그러나 포화영역 부근의 비선형 특성으로 인하여 혼변조(Intermodulation) 신호들이 발생되며, 이러한 혼변조 신호들은 혼신 또는 잡음으로 작용하여 전송품질을 저하시키는 요인이 된다.
따라서 전력증폭기에는 비선형 특성을 보상하기 위하여 선형화 기술을 적용하므로 증폭과정에서 발생되는 혼변조 신호들을 대폭 감소시키면서 원하는 출력 전력을 얻을 수 있으며, 이러한 선형화 방식에는 백오프(Back-off) 방식, 부궤환(Negative feedback) 방식, 피드포워드(Feedforward) 방식, 전치왜곡(Predistortion)방식 등이 있다.
이중에서 피드포워드를 통한 선형화 방식은 출력신호를 일부 커플링하여 추출한 후 원래의 입력 신호에서 이 커플링 신호를 제거해주므로 역의 혼변조(IMD) 신호만 남기고, 이러한 음의 혼변조 신호는 에러 앰프(Error Amplifier)를 통해 증폭한 후 메인증폭기의 출력단에서 주신호와 다시 결합시키므로 메인증폭기의 왜곡성분을 상쇄시키는 방식이다.
그러나 피드포워드 방식은 딜레이 필터(Delay Filter), 에러 앰프(Error Amp), 파일럿 모듈(Pilot Module) 등을 필요로 하며, 이로 인하여 열화 현상이 발생되고, 원가가 크게 상승하는 단점이 있다.
그리고 전치왜곡을 통한 선형화 방식은 기본 입력신호가 메인증폭기에서 증폭될 때 발생될 왜곡 성분을 고려하여 이것과 역 왜곡의 특성을 갖은 전치왜 곡(Predistortion) 회로를 전력증폭기의 입력단에 설치하므로 메인증폭기의 왜곡성분을 상쇄시키는 방식이다.
그러나 전치왜곡을 통한 전력증폭기의 선형화 방식은 메모리효과(Memory Effect)를 간과하므로 온도 및 전력 등의 환경요인에 의해 변화되는 전력증폭기의 이득과 위상 등의 비선형 왜곡 특성을 보상하지 못하여 선형화 열화가 발생되는 문제점이 있었다.
일 예로 출퇴근 시간이나 행사 진행시기와 같이 가입자의 통신 사용량이 폭주하는 러시아워 시간대에는 단시간에 많은 신호가 입력되어 증폭되므로 많은 열이 발생되나, 한밤중과 같이 사용량이 거의 없는 시간대에는 전력증폭기가 대기 상태이므로 열이 적게 발생된다. 그러나 종래의 전력증폭기는 이러한 온도변화에 의해 발생되는 비선형 왜곡 특성을 보상하지 못하였다.
또한 CDMA, WCDMA, Wimax, Wibro와 같이 이동통신 시스템에 사용되는 주파수 대역(Bandwidth)은 많은 가입자의 신호를 동시에 고속으로 전송하기 위한 광대역의 주파수로서, 낮은 주파수와 높은 주파수에 의한 증폭률 변화, 위상 변화 등의 차이가 발생된다. 그러나 종래의 전력증폭기는 이러한 위상과 주파수 왜곡 특성을 보상하지 못하는 등 선형화에 많은 한계점을 가지고 있었다.
본 발명은 전술한 바와 같은 종래의 제반 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 전력증폭기의 비선형 특성과 메모리 효과 성분을 보상하여 저비용, 고성능으로 전력증폭기에서 왜곡된 신호를 선형화 할 수 있는 전력증폭기의 디지털 전치왜곡 보상방법을 제공하는데 있다.
또한 본 발명은 온도 및 전력 등의 환경요소에 따라 전력증폭기의 이득, 위상 및 비선형 왜곡특성이 변하는 전력증폭기의 특성변화에 대해 적응적으로 보상함으로써 Field 환경에서 안정된 특성을 나타내는 전력증폭기의 디지털 전치왜곡 보상방법을 제공하는데 있다.
본 발명의 상기한 목적은 볼테라 급수를 사용하여 전력증폭기로 입력되는 신호를 미리 왜곡시키는 전치보상 단계와; 상기 전력증폭기로부터 출력된 신호를 볼테라 급수를 사용하여 사전 왜곡시키는 트레이닝 단계와; 상기 트레이닝단계를 통해 사전 훈련된 왜곡신호를 통해 상기 전치보상단계에 의해 미리 왜곡된 신호의 에러신호를 최소로 하는 계수를 구하여 상기 볼테라 급수에 필요한 계수를 구하는 계수추출 단계를 포함하여 이루어지는 전력증폭기의 디지털 전치왜곡 보상방법을 통해 달성할 수 있다.
본 발명은 볼테라 급수를 사용하는 전치보상 단계와 트레이닝 단계 및 계수 추출 단계를 통해 비선형 성분을 보상하는 과정에서 메모리 효과에 따른 비선형 왜곡 특성도 보상하므로 이동통신 시스템의 고품질 통신서비스를 실현할 수 있는 매우 유용한 효과가 있다.
또한 본 발명은 전력증폭기의 비선형 성분 특성을 적응적으로 추정하여 제거하는 방식이므로 전력증폭기의 수율을 향상시키는 유용한 효과가 있다.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도 1은 본 발명에 따른 전력증폭기의 디지털 전치왜곡 보상방법을 나타낸 순서도이고, 도 2는 본 발명에 따른 전력증폭기의 디지털 선형화 장치를 나타낸 블록도로서, 도시된 바와 같이 본 발명은 크게 전치보상 단계, 트레이닝 단계, 계수추출 단계로 이루어진다.
먼저, 전치보상 단계는 볼테라 급수를 이용하여 전력증폭기로 입력되는 신호를 미리 왜곡시키는 단계로서, 이를 위해 본 발명에서는 볼테라 급수를 이용하여 디지털 전치왜곡기로 입력되는 신호를 전치 왜곡하여 전력증폭기로 출력할 수 있도록 하였다.
상기한 볼테라 급수를 이용한 디지털 전치왜곡기의 출력신호 z[n]은 아래의 수학식1과 같이 표시할 수 있다.
Figure 112008017634733-PAT00001
여기서 k는 비선형 성분을 의미하고, q는 메모리 크기를 나타낸다.
본 발명에서는 비선형 차수와 메모리 효과 탭을 각각 5차로 구현하였으며, 이를 통해 LDMOS, GaN, GaAs 등으로 구성된 전력증폭기의 경우에도 그 특성을 만족할 수 있도록 하였다.
그러나 비선형 차수와 메모리 효과 탭 수는 전력증폭기의 특성과 시스템에 요구되는 성능에 따라 적절하게 변경할 수 있다.
또한 볼테라 급수 방식의 디지털 전치왜곡기의 동작은 비선형 다항식구조로서, 무메모리 비선형 전력증폭기, 메모리 비선형 전력증폭기에 모두 적용 가능하다. 볼테라 급수는 수식자체를 표현할 수 있는 다항식 방식이외에 하드웨어 자원을 줄일 수 있는 LUT(Look Up Table)방식으로도 구현할 수 있다.
트레이닝 단계는 전력증폭기로부터 출력된 신호를 입력받아 사전 왜곡시키는 단계로서, 이를 위해 본 발명에서는 볼테라 급수를 이용하는 볼테라 훈련기를 통해 전력증폭기로부터 입력되는 출력신호를 전치 왜곡하였다.
여기서 전력증폭기의 출력신호 y[n]은 아래의 수학식 2와 같다.
Figure 112008017634733-PAT00002
그리고 볼테라 훈련기를 통하여 틸팅된 신호
Figure 112008017634733-PAT00003
은 아래의 수학식 3과 같다.
Figure 112008017634733-PAT00004
계수추출 단계는 볼테라 급수의 계수를 구하는 단계로서, 이를 위해 본 발명에서는 상기한 트레이닝 단계를 통해 사전 훈련된 왜곡신호와 상기 전치보상 단계에 의해 미리 왜곡된 신호의 에러신호를 최소로 하는 계수를 구함으로서, 상기한 볼테라 급수에 필요한 보상 계수를 얻을 수 있도록 하고, 이러한 보상 계수를 전치왜곡기로 입력하게 된다.
즉, 도 2에서 도시한 바와 같이 디지털 전치왜곡기를 통과한 신호 z[n]과 볼테라 훈련기를 통과한
Figure 112008017634733-PAT00005
의 차로부터 얻은 에러(error)신호를 이용하여 볼테라 훈련기의 계수를 조정하면 z[n]과
Figure 112008017634733-PAT00006
의 값이 근접하게 되고, 에러(error) 신호가 0 으로 수렴하면 완벽한 학습 훈련이 이루어지게 된다.
따라서 에러신호가 0 으로 수렴하면 전력증폭기의 출력신호 y[n]은 x[n]에 수렴되어 왜곡이 보상된다.
여기서 보상 계수를 얻기 위한 알고리즘은 RLS((Recursive Least Squares), LMS(Least Mean Square), LM(Least Squares) 등을 사용할 수 있으며, 수렴속도, ACPR 특성개선, 복잡성 등을 고려하여 선택적으로 사용할 수 있다.
아래의 수학식 4는 RLS 알고리즘 하의 계수(θ)를 구하는 수식의 예를 나타낸 것이고, 수학식 5는 LS 알고리즘 하의 계수(α)를 구하는 수식의 예를 나타낸 것이다.
Figure 112008017634733-PAT00007
Figure 112008017634733-PAT00008
도 3은 본 발명에 따른 성능을 나타내기 위하여 시뮬레이션을 통해 전력증폭기 출력의 전력 스펙트럼 분포(Power Spectral density)를 나타낸 그래프로서, 도시된 바와 같이 ACPR(Adjacent Channel Power Ratio)특성이 개선되는 것을 확인 할 수 있다.
한편 본 발명의 경우 적응형 알고리즘을 수행하기 위하여 전력증폭기의 입출력 신호를 모두 사용할 필요는 없으며, 적당한 샘플 개수를 캡처하여 그 데이터로 연산하므로 적응형 알고리즘을 수행할 수 있다.
이때 전력증폭기의 비선형 성분은 입력 레벨이 큰 경우에 주로 발생하므로 송수신 데이터 중 Peak Search하여 캡처하는 방법이 유효하다.
이와 같이 본 발명의 실시 예는 바람직한 일 예를 설명한 것에 불과한 것으로, 본 발명의 적용범위는 이와 같은 것에 한정되는 것은 아니며, 동일사상의 범주 내에서 적절하게 변경 가능한 것이다.
도 1은 본 발명에 따른 전력증폭기의 디지털 전치왜곡 보상방법을 나타낸 순서도.
도 2는 본 발명에 따른 전력증폭기의 디지털 선형화 장치를 나타낸 블록도.
도 3은 본 발명에 따른 성능을 나타내기 위하여 전력증폭기의 출력 전력에 대한 스펙트럼 분포를 나타낸 그래프.
< 도면의 주요 부분에 대한 부호의 설명 >
100 : 전치보상기 200 : 전력증폭기
300 : 볼테라 훈련기

Claims (4)

  1. 볼테라 급수를 사용하여 전력증폭기로 입력되는 신호를 미리 왜곡시키는 전치보상 단계와;
    상기 전력증폭기로부터 출력된 신호를 볼테라 급수를 사용하여 사전 왜곡시키는 트레이닝 단계와;
    상기 트레이닝단계를 통해 사전 훈련된 왜곡신호를 통해 상기 전치보상단계에 의해 미리 왜곡된 신호의 에러신호를 최소로 하는 계수를 구하여 상기 볼테라 급수에 필요한 계수를 구하는 계수추출 단계
    를 포함하여 이루어진 것을 특징으로 하는 전력증폭기의 디지털 전치왜곡 보상방법.
  2. 제 1 항에 있어서, 상기 전치보상 단계를 통해 출력된 전치 왜곡된 신호는 수학식 1에 의해 출력되는 신호인 것을 특징으로 하는 전력증폭기의 디지털 전치왜곡 보상방법.
    [수학식 1]
    Figure 112008017634733-PAT00009
  3. 제 2 항에 있어서, 상기 전치보상 단계를 통해 전치 왜곡된 신호는 비선형성 을 K, 메모리 효과를 q로 제한하여 제공하는 것을 특징으로 하는 전력증폭기의 디지털 전치왜곡 보상방법.
  4. 제 2 항에 있어서, 상기 K는 홀수인 것을 특징으로 하는 전력증폭기의 디지털 전치왜곡 보상방법.
KR1020080022508A 2008-03-11 2008-03-11 전력증폭기의 디지털 전치왜곡 보상방법 KR100964335B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080022508A KR100964335B1 (ko) 2008-03-11 2008-03-11 전력증폭기의 디지털 전치왜곡 보상방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080022508A KR100964335B1 (ko) 2008-03-11 2008-03-11 전력증폭기의 디지털 전치왜곡 보상방법

Publications (2)

Publication Number Publication Date
KR20090097396A true KR20090097396A (ko) 2009-09-16
KR100964335B1 KR100964335B1 (ko) 2010-06-17

Family

ID=41356766

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080022508A KR100964335B1 (ko) 2008-03-11 2008-03-11 전력증폭기의 디지털 전치왜곡 보상방법

Country Status (1)

Country Link
KR (1) KR100964335B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101251542B1 (ko) * 2011-11-01 2013-04-08 한국과학기술원 성긴 볼테라 시스템 추정을 이용한 디지털 전치왜곡 시스템

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE523873C2 (sv) * 2002-03-19 2004-05-25 Ericsson Telefon Ab L M Metod för predistortion av icke-linjära anordningar
KR20050064485A (ko) * 2003-12-23 2005-06-29 삼성전자주식회사 전력 증폭기의 비선형 왜곡 특성을 보상하는 전치보상장치 및 방법
KR101058733B1 (ko) * 2004-01-02 2011-08-22 삼성전자주식회사 전력 증폭기의 비선형 왜곡 특성을 보상하는 전치보상 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101251542B1 (ko) * 2011-11-01 2013-04-08 한국과학기술원 성긴 볼테라 시스템 추정을 이용한 디지털 전치왜곡 시스템

Also Published As

Publication number Publication date
KR100964335B1 (ko) 2010-06-17

Similar Documents

Publication Publication Date Title
KR101109861B1 (ko) 전치 보상기
KR101440121B1 (ko) 왜곡 보상 장치, 신호 송신 장치 및 그 방법
US7755425B2 (en) Method and apparatus for reducing frequency memory effects in RF power amplifiers
JP2007282066A (ja) ディジタルプリディストーション送信機
EP2658118B1 (en) Amplifier circuit and wireless communication device
JP2013515423A (ja) 変調アグノスティック(agnostic)デジタルハイブリッドモード電力増幅器のシステム及び方法
KR20050108160A (ko) 전력 증폭기에 디지털 전치 왜곡 장치 및 방법
US9214968B2 (en) Apparatus and methods for providing a power amplifier with interference cancellation
KR20020008456A (ko) 피드포워드 방식의 선형화기를 갖는 기지국 송신장치
Rahati Belabad et al. A novel generalized parallel two-box structure for behavior modeling and digital predistortion of RF power amplifiers at LTE applications
EP2136469B1 (en) Method of high power amplifiers transfer function linearization by adaptively calculating main intermodulation products of radiofrequency harmonic cancellation
EP2752995B1 (en) Modeling transmitter and/or transmit observation receiver frequency response and utilization thereof
KR100964335B1 (ko) 전력증폭기의 디지털 전치왜곡 보상방법
KR20050064485A (ko) 전력 증폭기의 비선형 왜곡 특성을 보상하는 전치보상장치 및 방법
CN101765187B (zh) 一种数字预失真方法及系统
Desgreys et al. Wideband power amplifier predistortion: Trends, challenges and solutions
KR101470817B1 (ko) 복수의 비선형 증폭기에 대하여 단일 피드백 회로를 사용하는 전치보상 장치 및 방법
KR20060098680A (ko) 무선 통신 시스템에서 전력 증폭기의 기억 효과를 보상하는아날로그 전치 왜곡 장치 및 방법
Harmon et al. Remote satellite amplifier predistortion using the indirect learning architecture
KR20070063110A (ko) 고주파 증폭기의 비선형성을 보정하기 위한 장치
Changwei et al. One-step model extraction method for joint polynomial/interpolating lookup-table two-box nonlinear model of power amplifier
Bulusu et al. Power amplifier effects and peak-to-average power mitigation
KR101232815B1 (ko) 전력 증폭기 출력의 로컬 오실레이터 커플링 효과 제거를 위한 전치왜곡 장치 및 방법
KR20090071211A (ko) 다중 경로 중 슬레이브 경로의 전력증폭기 선형화장치
KR101204964B1 (ko) 로컬 오실레이터 커플링 효과와 비선형 전력 증폭기의 선형화를 위한 전치왜곡 장치 및 그 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130604

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140609

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150625

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee