KR100947063B1 - 표면 실장형 전기 이중층 커패시터의 제조방법 및 표면 실장형 전기 이중층 커패시터용 릴밴드 - Google Patents
표면 실장형 전기 이중층 커패시터의 제조방법 및 표면 실장형 전기 이중층 커패시터용 릴밴드 Download PDFInfo
- Publication number
- KR100947063B1 KR100947063B1 KR1020080021375A KR20080021375A KR100947063B1 KR 100947063 B1 KR100947063 B1 KR 100947063B1 KR 1020080021375 A KR1020080021375 A KR 1020080021375A KR 20080021375 A KR20080021375 A KR 20080021375A KR 100947063 B1 KR100947063 B1 KR 100947063B1
- Authority
- KR
- South Korea
- Prior art keywords
- double layer
- under
- electric double
- terminal
- reel band
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 71
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 title claims description 14
- 238000005520 cutting process Methods 0.000 claims abstract description 44
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 16
- 239000010931 gold Substances 0.000 claims abstract description 16
- 229910052737 gold Inorganic materials 0.000 claims abstract description 16
- 238000007747 plating Methods 0.000 claims abstract description 12
- 238000003466 welding Methods 0.000 claims description 9
- 238000005476 soldering Methods 0.000 abstract description 20
- 238000005192 partition Methods 0.000 abstract description 3
- 230000002265 prevention Effects 0.000 abstract description 2
- 230000007547 defect Effects 0.000 description 7
- 239000003792 electrolyte Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011244 liquid electrolyte Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000007784 solid electrolyte Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
- H01G11/74—Terminals, e.g. extensions of current collectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/13—Energy storage using capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electric Double-Layer Capacitors Or The Like (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
본 발명은 어퍼리드(21b) 및 어퍼단자(18) 그리고 언더리드(22b) 및 언더단자(17) 상호간을 구획시키기 위하여 하프 커팅부(H)를 부여하여 어퍼단자(18) 및 언더단자(17)를 구비한 표면 실장형 전기 이중층 커패시터(10)를 취득하고자 할 때 하프 커팅부(H)를 기준으로 어퍼리드(21b) 및 언더리드(22b)를 보다 쉽게 절취할 수 있게 되어 작업성을 향상시킬 수 있음은 물론이거니와 어퍼단자(18) 및 언더단자(17)에 어떠한 무리한 힘도 가해지지 않도록 할 수 있어(Burr 발생방지) 어퍼단자(18) 및 언더단자(17)의 변형현상과 같은 불량을 미연에 방지할 수 있고, 나아가 어퍼단자(18) 및 언더단자(17)의 평탄성을 확실하게 보장할 수 있게 되어 회로기판과의 솔더링시 불균일에 의한 들뜸현상 등을 전혀 초래하지 않게 할 수 있으며, 금도금(G)에 의한 솔더링 보장 및 낮은 저항을 통한 품질향상을 기대할 수 있는 표면 실장형 전기 이중층 커패시터 및 그 제조방법 그리고 표면 실장형 전기 이중층 커패시터용 릴밴드에 관한 것이다.
표면 실장형 전기 이중층 커패시터, 세퍼레이터, 분극성 전극, 상부 케이스, 하부 케이스, 집전체, 가스켓, 언더단자, 어퍼단자, 하프 커팅부, 절취홈
Description
본 발명은 표면 실장형 전기 이중층 커패시터의 제조방법 및 표면 실장형 전기 이중층 커패시터용 릴밴드에 관한 것으로, 더욱 상세하게는 어퍼단자 및 언더단자의 경도를 향상시키면서 평탄성을 확실하게 보장하고, 회로기판과의 솔더링시 납땜불량 또는 들뜸현상 등을 미연에 방지할 수 있는 표면 실장형 전기 이중층 커패시터의 제조방법 및 표면 실장형 전기 이중층 커패시터용 릴밴드에 관한 것이다.
일반적으로 표면 실장형 전기 이중층 커패시터(SMD Type Electric Double Layer Capacitor: EDLC)는 고체전극과 전해액간의 계면에 형성되는 전기 이중층에서 발생하는 정전하 현상을 이용하여 전기 에너지를 축적하는 부품으로 고밀도 에너지의 급속 충전 및 방전 특성에 의해 이동 통신기기 및 노트북 컴퓨터 등을 포함하는 휴대용 전자제품의 보조전원 또는 백업(Back-Up)전원으로 광범위하게 이용되 고 있다.
도 1은 일반적인 표면 실장형 전기 이중층 커패시터를 나타내는 부분절개 사시도이다.
도 1에 도시된 바와 같이 표면 실장형 전기 이중층 커패시터(10)는 상부 케이스(13) 및 하부 케이스(14)의 내부에 커패시터 구성을 구현하기 위해 액체상태 또는 고체상태의 전해액이 함침된 양극과 음극의 분극성 전극(12)이 상하로 배치되고, 이 분극성 전극(12)의 사이에는 전하이동만 가능케 하고 절연 및 단락을 방지하기 위한 세퍼레이터(11)가 개재되며, 다시 상부 케이스(13) 및 하부 케이스(14)의 사이에는 집전체(15)가 위치되고, 분극성 전극(12)의 전해액이 외부로 유출되는 현상을 방지하면서 절연 및 단락 방지를 위한 가스켓(16)이 상부 케이스(13) 및 하부 케이스(14) 사이에 장착된다.
이러한 구성으로 이루어진 표면 실장형 전기 이중층 커패시터(10)는 양극과 음극의 두 단자를 조합하여 각 회로상에서 소정의 희망하는 용량으로 활용되며, 특히 회로기판에 표면실장(SMD; Surface Mount Devices)되어 집적화를 이룬다.
본 발명의 목적은 어퍼단자 및 언더단자의 경도를 향상시키면서 평탄성을 확실하게 보장하고, 나아가 회로기판과의 솔더링시 납땜불량 또는 들뜸현상 등을 미연에 방지할 수 있는 표면 실장형 전기 이중층 커패시터 의 제조방법 및 표면 실장형 전기 이중층 커패시터용 릴밴드를 제공함에 있다.
상기 목적을 달성하기 위한 본 발명은,
전하이동을 가능케 하는 세퍼레이터에 의해 양분된 분극성 전극을 내장하는 상부 케이스 및 하부 케이스를 포함하는 표면 실장형 전기 이중층 커패시터에 있어서,
상기 하부 케이스의 하면에 수평방향으로 레이저 용접되며 끝단에 금도금이 입혀진 언더단자와,
상기 상부 케이스의 상면에 수평방향으로 레이저 용접되어 직하방향으로 절곡된 후 상기 언더단자의 반대방향으로 펼쳐지면서 끝단에 금도금이 입혀진 어퍼단자를 포함하여 이루어지는 것을 그 기술적 구성상의 기본 특징으로 한다.
상기 목적을 달성하기 위한 본 발명은,
표면 실장형 전기 이중층 커패시터를 제작하기 위한 어퍼 릴밴드 및 언더 릴밴드를 포함하는 표면 실장형 전기 이중층 커패시터용 릴밴드에 있어서,
상기 어퍼 릴밴드는 길이방향으로 늘어진 어퍼 가이드밴드의 일측에 등간격으로 펼쳐지면서 하프 커팅부에 의해 차례로 구획된 어퍼리드 및 어퍼단자를 구비하고,
상기 언더 릴밴드는 길이방향으로 늘어진 언더 가이드밴드의 타측에 등간격 으로 펼쳐지면서 하프 커팅부에 의해 차례로 구획된 언더리드 및 언더단자를 포함하여 이루어지는 것을 그 기술적 구성상의 기본 특징으로 한다.
상기 목적을 달성하기 위한 본 발명은,
전하이동을 가능케 하는 세퍼레이터에 의해 양분된 분극성 전극을 내장하는 상부 케이스 및 하부 케이스를 포함하는 표면 실장형 전기 이중층 커패시터를 마련하는 스텝과,
길이방향으로 늘어진 어퍼 가이드밴드의 일측에 등간격으로 펼쳐지면서 하프 커팅부에 의해 차례로 구획된 어퍼리드 및 어퍼단자를 구비한 어퍼 릴밴드를 마련하는 스텝과,
상기 표면 실장형 전기 이중층 커패시터의 상부 케이스에 상기 어퍼 릴밴드의 어퍼단자를 레이저 용접시키는 스텝과,
길이방향으로 늘어진 언더 가이드밴드의 타측에 등간격으로 펼쳐지면서 하프 커팅부에 의해 차례로 구획된 언더리드 및 언더단자를 구비한 언더 릴밴드를 마련하는 스텝과,
상기 어퍼 릴밴드에 합체된 상기 표면 실장형 전기 이중층 커패시터의 하부 케이스에 상기 언더 릴밴드의 언더단자를 레이저 용접시키는 스텝과,
상기 어퍼 릴밴드 및 언더 릴밴드의 하프 커팅부를 절단시켜 상기 어퍼단자 및 언더단자가 구비된 표면 실장형 전기 이중층 커패시터를 취득하는 스텝을 포함하여 이루어지는 것을 그 기술적 방법상의 기본 특징으로 한다.
본 발명은 상부 케이스 및 하부 케이스에 어퍼단자 및 언더단자를 간단히 레이저 용접시켜 상호간의 접속력 및 작업성을 크게 향상시킬 수 있으며, 나아가 어퍼단자 및 언더단자의 끝단에 금도금을 입힘으로써 회로기판에 표면실장하고자 할 때 납땜불량, 냉땜, 또는 과다 땜납 등과 같은 현상을 현저하게 줄여 불량을 방지하면서 솔더링 능력을 크게 개선시킬 수 있는 탁월한 효과가 있다.
본 발명은 어퍼리드 및 어퍼단자 그리고 언더리드 및 언더단자 상호간을 구획시키기 위하여 하프 커팅부를 부여하여 자동화 공정에 의한 릴밴드, 즉 어퍼 릴밴드 및 언더 릴밴드의 자연스런 활용은 그대로 유지하면서 어퍼단자 및 언더단자를 구비한 표면 실장형 전기 이중층 커패시터를 취득하고자 할 때 하프 커팅부를 기준으로 어퍼리드 및 언더리드를 보다 쉽게 절취할 수 있게 되어 작업성의 보장은 물론이거니와 어퍼단자 및 언더단자에 어떠한 무리한 힘도 가해지지 않도록 할 수 있어 어퍼단자 및 언더단자의 변형현상과 같은 불량을 미연에 방지할 수 있고, 나아가 어퍼단자 및 언더단자의 평탄성을 확실하게 유지할 수 있게 되어 회로기판과의 솔더링시 불균일에 의한 들뜸현상 등을 전혀 초래하지 않게 할 수 있는 현저한 효과가 있다.
본 발명은 하프 커팅부에 의한 절취력의 보장으로 어퍼 릴밴드 및 언더 릴밴드의 경도를 더 강한 재질로 대체할 수 있게 되어 상대적으로 어퍼단자 및 언더단자의 변형방지는 물론이거니와 그 평탄성까지 확실하게 유지할 수 있게 되어 제품 의 불량을 최소화하고 나아가 회로기판과의 솔더링 능력까지 함께 보장할 수 있는 이점이 있다.
본 발명은 하프 커팅부에 의해 어퍼리드 및 언더리드로부터 어퍼단자 및 언더단자를 보다 쉽고 용이하게 분리 취득할 수 있게 되어 평탄성을 보장하면서 변형을 방지할 수 있는 높은 경도의 어퍼단자 및 언더단자를 구비한 표면 실장형 전기 이중층 커패시터를 대량 양산할 수 있게 되며, 이 때문에 생산성의 향상은 물론이거니와 회로기판과의 솔더링시의 들뜸 현상까지도 현저히 줄일 수 있는 장점이 있다.
본 발명에 따른 표면 실장형 전기 이중층 커패시터의 제조방법 및 표면 실장형 전기 이중층 커패시터용 릴밴드의 바람직한 실시예를 도면을 참조하여 설명하면 다음과 같다.
도 2는 본 발명의 실시예에 따른 표면 실장형 전기 이중층 커패시터를 나타내는 사시도이고, 도 3은 본 발명의 실시예에 따른 표면 실장형 전기 이중층 커패시터를 나타내는 단면도이다.
본 발명의 실시예에 따른 표면 실장형 전기 이중층 커패시터(10)는 도 2 및 도 3에 도시된 바와 같이 전하이동을 가능케 하는 세퍼레이터(11)에 의해 양분된 분극성 전극(12)을 내장하는 상부 케이스(13) 및 하부 케이스(14)를 기본적으로 포함하고, 하부 케이스(14)의 하면에 수평방향으로 레이저 용접되며 끝단에 금도 금(G)이 입혀진 언더단자(17)와, 상부 케이스(13)의 상면에 수평방향으로 레이저 용접되어 직하방향으로 절곡된 후 언더단자(17)의 반대방향으로 펼쳐지면서 끝단에 금도금(G)이 입혀진 어퍼단자(18)를 핵심 구성으로 한다.
상부 케이스(13) 및 하부 케이스(14)에 어퍼단자(18) 및 언더단자(17)를 레이저 용접시켜 상호간의 접속력과 작업성을 크게 향상시킬 수 있고, 나아가 어퍼단자(18) 및 언더단자(17)의 끝단에 금도금[G; Gold Plating Part, 금의 특성상 저항이 낮고 극히 제한된 높이로 균일하게 입힐 수 있음]을 입힘으로써 회로기판에 표면실장(SMD)하고자 할 때 납땜불량, 냉땜 또는 과다땜납 등의 현상을 현저하게 줄여 불량을 방지하면서도 솔더능력(Solder Ability)을 크게 개선시킬 수 있다.
도 4a는 본 발명의 실시예에 따른 표면 실장형 전기 이중층 커패시터용 릴밴드(Reel Band)에 적용된 어퍼 릴밴드를 나타내는 사시도이고, 도 4b는 본 발명의 실시예에 따른 표면 실장형 전기 이중층 커패시터용 릴밴드에 적용된 언더 릴밴드를 나타내는 사시도이다.
표면 실장형 전기 이중층 커패시터(10)는 전하이동을 가능케 하는 세퍼레이터(11)에 의해 분극성 전극(12)으로 양분되고, 이렇게 양분된 분극성 전극(12)은 어퍼단자(18) 및 언더단자(17)에 의해 회로기판과 접속될 수 있는데, 어퍼단자(18) 및 언더단자(17)를 상부 케이스(13) 및 하부 케이스(14)에 자동화 공정으로 대량 레이저 용접시키기 위해서는 릴밴드(20)를 활용하게 된다.
더욱 구체적으로, 릴밴드(20)는 상부 케이스(13)에 어퍼단자(18)를 레이저 용접시키기 위한 어퍼 릴밴드(21)와, 하부 케이스(14)에 언더단자(17)를 레이저 용 접시키기 위한 언더 릴밴드(22)로 분류할 수 있다.
어퍼 릴밴드(21)는 도 4a에 도시된 바와 같이 길이방향으로 늘어진 어퍼 가이드밴드(21a)의 일측에 등간격으로 펼쳐지면서 하프 커팅부(H; Half Cutting Part)에 의해 차례로 구획된 어퍼리드(21b) 및 어퍼단자(18)를 구비하고, 언더 릴밴드(22)는 도 4b에 도시된 바와 같이 길이방향으로 늘어진 언더 가이드밴드(22a)의 타측에 등간격으로 펼쳐지면서 하프 커팅부(H)에 의해 차례로 구획된 언더리드(22b) 및 언더단자(17)를 구비한다.
어퍼리드(21b) 및 어퍼단자(18) 그리고 언더리드(22b) 및 언더단자(17) 상호간을 구획시키기 위하여 하프 커팅부(H)를 부여함으로써 자동화 공정에 의한 릴밴드(20), 즉 어퍼 릴밴드(21) 및 언더 릴밴드(22)의 자연스런 활용은 그대로 유지하면서 어퍼단자(18) 및 언더단자(17)를 구비한 표면 실장형 전기 이중층 커패시터(10)를 취득하고자 할 때 하프 커팅부(H)를 기준으로 어퍼리드(21b) 및 언더리드(22b)를 보다 쉽게 절취할 수 있게 되어 작업성의 보장은 물론이거니와 어퍼단자(18) 및 언더단자(17)에 어떠한 무리한 힘도 가해지지 않도록 할 수 있어 어퍼단자(18) 및 언더단자(17)의 변형현상과 같은 불량을 미연에 방지할 수 있고, 나아가 어퍼단자(18) 및 언더단자(17)의 평탄성을 확실하게 유지할 수 있게 되어 회로기판과의 솔더링시 불균일에 의한 들뜸현상 등을 전혀 초래하지 않도록 할 수 있다.
특히, 하프 커팅부(H)에 의한 절취력의 보장으로 어퍼 릴밴드(21) 및 언더 릴밴드(22)의 경도를 더 강한 재질로 대체할 수 있게 되어 상대적으로 어퍼단자(18) 및 언더단자(17)의 변형방지는 물론이거니와 그 평탄성까지 확실하게 유지 할 수 있게 되어 제품의 불량을 최소화하고 나아가 회로기판과의 솔더링 능력까지 보장할 수 있게 된다.
더 나아가, 하프 커팅부(H)는 양측에서 내측으로 절취된 절취홈(J)을 포함할 수 있고, 어퍼 릴밴드(21)의 어퍼단자(18) 및 언더 릴밴드(22)의 언더단자(17)의 각 끝단 하면에는 금도금(G)이 입혀지는 것이 바람직하다.
하프 커팅부(H)의 양측에 절취홈(J)이 부여될 경우 하프 커팅부(H)에 의한 절취력 및 절취홈(J)에 의한 절취력이 합체되어 어퍼리드(21b) 및 언더리드(22b)의 절취시에 발생할 수 있는 어퍼단자(18) 및 언더단자(17)의 변형(또는 Bur 발생) 등을 사전에 완벽하게 막을 수 있게 되어 그 평탄성을 확실하게 보장할 수 있게 되며, 더불어 각 끝단 하면에 금도금(G)을 입힘으로써 회로기판에 표면실장할 때 납땜불량, 냉땜 또는 과다땜납 등의 현상을 크게 줄일 수 있게 된다.
도 5a 내지 도 5f는 본 발명의 실시예에 따른 표면 실장형 전기 이중층 커패시터의 제조방법을 나타내는 공정도이다.
본 발명의 실시예에 따른 표면 실장형 전기 이중층 커패시터의 제조방법은 도 5a 내지 도 5c에 도시된 바와 같이 전하이동을 가능케 하는 세퍼레이터(11)에 의해 양분된 분극성 전극(12)을 내장하는 상부 케이스(13) 및 하부 케이스(14)를 포함하는 표면 실장형 전기 이중층 커패시터(10)를 마련하고(S10), 길이방향으로 늘어진 어퍼 가이드밴드(21a)의 일측에 등간격으로 펼쳐지면서 하프 커팅부(H)에 의해 차례로 구획된 어퍼리드(21b) 및 어퍼단자(18)를 구비한 어퍼 릴밴드(21)를 마련한 후(S20), 표면 실장형 전기 이중층 커패시터(10)의 상부 케이스(13)에 어퍼 릴밴드(21)의 어퍼단자(18)를 레이저 용접시킨다(S30).
그리고, 도 5d 내지 도 5e에 도시된 바와 같이 길이방향으로 늘어진 언더 가이드밴드(22a)의 타측에 등간격으로 펼쳐지면서 하프 커팅부(H)에 의해 차례로 구획된 언더리드(22b) 및 언더단자(17)를 구비한 언더 릴밴드(22)를 마련한 후(S40), 어퍼 릴밴드(21)에 합체된 표면 실장형 전기 이중층 커패시터(10)의 하부 케이스(14)에 언더 릴밴드(22)의 언더단자(17)를 레이저 용접시킨다(S50).
이어서, 도 5f에 도시된 바와 같이 어퍼 릴밴드(21) 및 언더 릴밴드(22)의 하프 커팅부(H)를 절단시켜 어퍼단자(18) 및 언더단자(17)가 구비된 표면 실장형 전기 이중층 커패시터(10)를 취득할 수 있도록 한다(S60).
이와 같이 본 발명의 실시예에 따른 표면 실장형 전기 이중층 커패시터의 제조방법은 하프 커팅부(H)에 의해 어퍼리드(21b) 및 언더리드(22b)로부터 어퍼단자(18) 및 언더단자(17)를 극히 용이하게 분리 취득할 수 있게 되어 그 평탄성을 보장하면서 변형을 방지할 수 있는 보다 높은 경도의 어퍼단자(18) 및 언더단자(17)를 구비한 표면 실장형 전기 이중층 커패시터(10)를 대량 양산할 수 있게 되며, 이 때문에 생산성의 향상은 물론이거니와 회로기판과의 솔더링시의 들뜸 현상까지도 현저히 줄일 수 있게 된다.
그리고, 이러한 공정과 더불어 어퍼 릴밴드(21)의 어퍼단자(18) 및 언더 릴밴드(22)의 언더단자(17)의 각 끝단 하면에 금도금(G)을 포함할 수 있고, 나아가 하프 커팅부(H)는 양측에서 내측으로 절취된 절취홈(J)을 포함할 수 있음은 물론이다.
이때, 금도금(G)의 두께는 0.01∼0.1㎛이고, 절취홈(J)의 절취깊이는 0.01∼0.07㎜인 것이 바람직하다.
한편, 도 6a는 본 발명의 다른 실시예에 따른 표면 실장형 전기 이중층 커패시터용 릴밴드에 적용된 어퍼 릴밴드를 나타내는 사시도이고, 도 6b는 본 발명의 다른 실시예에 따른 표면 실장형 전기 이중층 커패시터용 릴밴드에 적용된 언더 릴밴드를 나타내는 사시도이고, 도 7은 본 발명의 다른 실시예에 따른 표면 실장형 전기 이중층 커패시터용 릴밴드를 나타내는 전체 사시도이며, 도 8은 본 발명의 다른 실시예에 따른 표면 실장형 전기 이중층 커패시터를 나타내는 사시도이다.
도 6a 내지 도 8은 본 발명의 다른 실시예에 따른 표면 실장형 전기 이중층 커패시터를 제작하기 위한 도면으로 본 발명의 실시예에 크게 다름이 없으나 언더단자(17) 약간 다르게 구현하면서 어퍼단자(18)를 언더단자(17)의 사선방향으로 펼친 것이며, 이러한 구성상의 미차는 본 발명의 범주에 속하는 것으로 한다.
본 발명은 이동 통신기기 및 노트북 컴퓨터 등을 포함하는 휴대용 전자제품 분야의 보조전원이나 백업(Back-Up)전원으로 광범위하게 활용할 수 있다.
도 1은 일반적인 표면 실장형 전기 이중층 커패시터를 나타내는 부분절개 사시도.
도 2는 본 발명의 실시예에 따른 표면 실장형 전기 이중층 커패시터를 나타내는 사시도.
도 3은 본 발명의 실시예에 따른 표면 실장형 전기 이중층 커패시터를 나타내는 단면도.
도 4a는 본 발명의 실시예에 따른 표면 실장형 전기 이중층 커패시터용 릴밴드에 적용된 어퍼 릴밴드를 나타내는 사시도.
도 4b는 본 발명의 실시예에 따른 표면 실장형 전기 이중층 커패시터용 릴밴드에 적용된 언더 릴밴드를 나타내는 사시도.
도 5a 내지 도 5f는 본 발명의 실시예에 따른 표면 실장형 전기 이중층 커패시터의 제조방법을 나타내는 공정도.
도 6a는 본 발명의 다른 실시예에 따른 표면 실장형 전기 이중층 커패시터용 릴밴드에 적용된 어퍼 릴밴드를 나타내는 사시도.
도 6b는 본 발명의 다른 실시예에 따른 표면 실장형 전기 이중층 커패시터용 릴밴드에 적용된 언더 릴밴드를 나타내는 사시도.
도 7은 본 발명의 다른 실시예에 따른 표면 실장형 전기 이중층 커패시터용 릴밴드를 나타내는 전체 사시도.
도 8은 본 발명의 다른 실시예에 따른 표면 실장형 전기 이중층 커패시터를 나타내는 사시도.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 표면 실장형 전기 이중층 커패시터 11 : 세퍼레이터
12 : 분극성 전극 13 : 상부 케이스
14 : 하부 케이스 15 : 집전체
16 : 가스켓 17 : 언더단자
18 : 어퍼단자 G : 금도금
20 : 릴밴드 21 : 어퍼 릴밴드
21a : 어퍼 가이드밴드 21b : 어퍼리드
22 : 언더 릴밴드 22a : 언더 가이드밴드
22b : 언더리드 H : 하프 커팅부
J : 절취홈
Claims (9)
- 삭제
- 삭제
- 표면 실장형 전기 이중층 커패시터(10)를 제작하기 위한 어퍼 릴밴드(21) 및 언더 릴밴드(22)를 포함하는 표면 실장형 전기 이중층 커패시터(10)용 릴밴드(20)에 있어서,상기 어퍼 릴밴드(21)는 길이방향으로 늘어진 어퍼 가이드밴드(21a)의 일측에 등간격으로 펼쳐지면서 하프 커팅부(H)에 의해 차례로 구획된 어퍼리드(21b) 및 어퍼단자(18)를 구비하고,상기 언더 릴밴드(22)는 길이방향으로 늘어진 언더 가이드밴드(22a)의 타측에 등간격으로 펼쳐지면서 하프 커팅부(H)에 의해 차례로 구획된 언더리드(22b) 및 언더단자(17)를 구비하고,상기 어퍼 릴밴드(21)의 어퍼단자(18) 및 언더 릴밴드(22)의 언더단자(17)의 각 끝단 하면에 입혀진 금도금(G)을 포함하여 이루어지는 것을 특징으로 하는 표면 실장형 전기 이중층 커패시터(10)용 릴밴드(20).
- 제 3 항에 있어서,상기 하프 커팅부(H)는 양측에서 내측으로 절취된 절취홈(J)을 포함하여 이루어지는 것을 특징으로 하는 표면 실장형 전기 이중층 커패시터(10)용 릴밴드(20).
- 전하이동을 가능케 하는 세퍼레이터(11)에 의해 양분된 분극성 전극(12)을 내장하는 상부 케이스(13) 및 하부 케이스(14)를 포함하는 표면 실장형 전기 이중층 커패시터(10)를 마련하는 스텝(S10)과,길이방향으로 늘어진 어퍼 가이드밴드(21a)의 일측에 등간격으로 펼쳐지면서 하프 커팅부(H)에 의해 차례로 구획된 어퍼리드(21b) 및 어퍼단자(18)를 구비한 어퍼 릴밴드(21)를 마련하는 스텝(S20)과,상기 표면 실장형 전기 이중층 커패시터(10)의 상부 케이스(13)에 상기 어퍼 릴밴드(21)의 어퍼단자(18)를 레이저 용접시키는 스텝(S30)과,길이방향으로 늘어진 언더 가이드밴드(22a)의 타측에 등간격으로 펼쳐지면서 하프 커팅부(H)에 의해 차례로 구획된 언더리드(22b) 및 언더단자(17)를 구비한 언더 릴밴드(22)를 마련하는 스텝(S40)과,상기 어퍼 릴밴드(21)에 합체된 상기 표면 실장형 전기 이중층 커패시터(10)의 하부 케이스(14)에 상기 언더 릴밴드(22)의 언더단자(17)를 레이저 용접시키는 스텝(S50)과,상기 어퍼 릴밴드(21) 및 언더 릴밴드(22)의 하프 커팅부(H)를 절단시켜 상기 어퍼단자(18) 및 언더단자(17)가 구비된 표면 실장형 전기 이중층 커패시터(10)를 취득하는 스텝(S60)을 포함하여 이루어지는 것을 특징으로 하는 표면 실장형 전기 이중층 커패시터(10)의 제조방법.
- 제 5 항에 있어서,상기 어퍼 릴밴드(21)의 어퍼단자(18) 및 언더 릴밴드(22)의 언더단자(17)의 각 끝단 하면에 금도금(G)이 입혀지는 것을 특징으로 하는 표면 실장형 전기 이중층 커패시터(10)의 제조방법.
- 제 6 항에 있어서,상기 금도금(G)의 두께는 0.01∼0.1㎛인 것을 특징으로 하는 표면 실장형 전기 이중층 커패시터(10)의 제조방법.
- 제 5 항 내지 제 7 항 중 어느 한 항에 있어서,상기 하프 커팅부(H)는 양측에서 내측으로 절취된 절취홈(J)을 구비하는 것을 특징으로 하는 표면 실장형 전기 이중층 커패시터(10)의 제조방법.
- 제 8 항에 있어서,상기 절취홈(J)의 절취깊이는 0.01∼0.07㎜인 것을 특징으로 하는 표면 실장형 전기 이중층 커패시터(10)의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080021375A KR100947063B1 (ko) | 2008-03-07 | 2008-03-07 | 표면 실장형 전기 이중층 커패시터의 제조방법 및 표면 실장형 전기 이중층 커패시터용 릴밴드 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080021375A KR100947063B1 (ko) | 2008-03-07 | 2008-03-07 | 표면 실장형 전기 이중층 커패시터의 제조방법 및 표면 실장형 전기 이중층 커패시터용 릴밴드 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090096045A KR20090096045A (ko) | 2009-09-10 |
| KR100947063B1 true KR100947063B1 (ko) | 2010-03-11 |
Family
ID=41296298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080021375A KR100947063B1 (ko) | 2008-03-07 | 2008-03-07 | 표면 실장형 전기 이중층 커패시터의 제조방법 및 표면 실장형 전기 이중층 커패시터용 릴밴드 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100947063B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101124375B1 (ko) * | 2010-08-19 | 2012-03-16 | 주식회사 에스이엔디 | 전기 에너지 저장소자의 제조방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01259517A (ja) * | 1988-02-10 | 1989-10-17 | Siemens Ag | チツプ形電気部品およびその製造方法 |
| US5867895A (en) | 1995-06-30 | 1999-02-09 | U.S. Philips Corporation | Method of mounting an electrical component with surface-mountable terminals |
| KR19990041230U (ko) * | 1998-05-15 | 1999-12-15 | 변동준 | 전기 이중층 캐패시터 |
| JP2007208137A (ja) * | 2006-02-03 | 2007-08-16 | Sanyo Electric Co Ltd | 蓄電デバイス及びその実装体 |
-
2008
- 2008-03-07 KR KR1020080021375A patent/KR100947063B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01259517A (ja) * | 1988-02-10 | 1989-10-17 | Siemens Ag | チツプ形電気部品およびその製造方法 |
| US5867895A (en) | 1995-06-30 | 1999-02-09 | U.S. Philips Corporation | Method of mounting an electrical component with surface-mountable terminals |
| KR19990041230U (ko) * | 1998-05-15 | 1999-12-15 | 변동준 | 전기 이중층 캐패시터 |
| JP2007208137A (ja) * | 2006-02-03 | 2007-08-16 | Sanyo Electric Co Ltd | 蓄電デバイス及びその実装体 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090096045A (ko) | 2009-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8878339B2 (en) | Chip-component structure and method of producing same | |
| US9552923B2 (en) | Electronic component | |
| US9089054B2 (en) | Chip-component structure | |
| US10256046B2 (en) | Solid electrolytic capacitor and method for making the same | |
| JP2004247594A (ja) | チップ型コンデンサ及びその製造方法並びにモールド金型 | |
| US10032566B2 (en) | Method of manufacturing solid electrolytic capacitor, and solid electrolytic capacitor | |
| JP2010141026A (ja) | 電気化学デバイス | |
| JP4930124B2 (ja) | 固体電解コンデンサ | |
| US7835139B2 (en) | Solid electrolytic capacitor | |
| JP6705641B2 (ja) | 固体電解コンデンサ | |
| JP2007273699A (ja) | 電気二重層キャパシタ | |
| KR101117013B1 (ko) | 적층형 고체 전해 콘덴서 및 그의 제조 방법 | |
| KR100947063B1 (ko) | 표면 실장형 전기 이중층 커패시터의 제조방법 및 표면 실장형 전기 이중층 커패시터용 릴밴드 | |
| JP2008305824A (ja) | 固体電解コンデンサ | |
| JP2011014663A (ja) | 固体電解コンデンサ | |
| JP2011049347A (ja) | 固体電解コンデンサ及びその製造方法 | |
| JP5495452B2 (ja) | 電気化学デバイス | |
| JP5546919B2 (ja) | 固体電解コンデンサ | |
| KR20080081848A (ko) | 고체 전해 커패시터 | |
| KR101297091B1 (ko) | 표면 실장형 슈퍼 커패시터 및 그의 제조 방법 | |
| JP2014135500A (ja) | 電気化学デバイス | |
| JP5111682B1 (ja) | 電気化学デバイス | |
| JP5276207B2 (ja) | 電気化学デバイス | |
| CN211743081U (zh) | 一种多层表面贴装熔断器 | |
| KR101124375B1 (ko) | 전기 에너지 저장소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130402 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20140303 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |