KR100945729B1 - 유기 전자 소자에의 잉크젯 공정의 적용을 위한자가조립단층을 이용한 투명전극의 선택적 표면개질 방법 - Google Patents

유기 전자 소자에의 잉크젯 공정의 적용을 위한자가조립단층을 이용한 투명전극의 선택적 표면개질 방법 Download PDF

Info

Publication number
KR100945729B1
KR100945729B1 KR1020080041502A KR20080041502A KR100945729B1 KR 100945729 B1 KR100945729 B1 KR 100945729B1 KR 1020080041502 A KR1020080041502 A KR 1020080041502A KR 20080041502 A KR20080041502 A KR 20080041502A KR 100945729 B1 KR100945729 B1 KR 100945729B1
Authority
KR
South Korea
Prior art keywords
sam
assembled monolayer
self
transparent electrode
light emitting
Prior art date
Application number
KR1020080041502A
Other languages
English (en)
Other versions
KR20090115580A (ko
Inventor
윤영수
지승현
김수호
박훈
Original Assignee
건국대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 건국대학교 산학협력단 filed Critical 건국대학교 산학협력단
Priority to KR1020080041502A priority Critical patent/KR100945729B1/ko
Publication of KR20090115580A publication Critical patent/KR20090115580A/ko
Application granted granted Critical
Publication of KR100945729B1 publication Critical patent/KR100945729B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/81—Electrodes
    • H10K30/82—Transparent electrodes, e.g. indium tin oxide [ITO] electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02315—Self-assembly processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/035—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/0352—Self-assembly, e.g. self-agglomeration of the material in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1152—Self-assembly, e.g. self-agglomeration of the bump material in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 유기 전자 소자에의 잉크젯 공정의 적용을 위한 자가조립단층 (Self Assembled Monolayer; SAM)을 이용한 투명전극의 선택적 표면개질 방법에 관한 것으로서, 더욱 상세하게는 발광/채널 영역인 투명전극의 표면은 염기화를 유도한 다음 증발법을 이용하여 SAM을 형성시키고, 발광/채널 영역 이외의 부분에는 소수성 SAM을 형성시키는 것을 특징으로 하는 유기 전자 소자에의 잉크젯 공정의 적용을 위한 SAM을 이용한 투명전극의 선택적 표면개질 방법에 관한 것이다.
본 발명에 따르면, 투명전극의 일함수를 증가시켜 유기반도체 소자와의 일함수 차이에 의한 에너지 장벽을 낮추어 소자의 특성을 개선할 수 있으며, 발광/채널 영역 이외의 부분에는 소수성 SAM의 형성에 의해 잉크가 발광영역에만 머물게 하여 패터닝의 신뢰성을 현저히 향상시킴과 아울러 잉크 용액의 접착력 및 선택적 접착 특성을 증가시켜 유기 전자 소자에의 잉크젯 공정의 도입을 용이하게 할 수 있다.
유기 전자 소자, ITO, 일함수, 자가조립단층 (SAM), 잉크젯

Description

유기 전자 소자에의 잉크젯 공정의 적용을 위한 자가조립단층을 이용한 투명전극의 선택적 표면개질 방법 {Selectable surface modification using self assembled monolayer for ink-jet process of organic electronic devices}
본 발명은 유기 전자 소자에의 잉크젯 공정의 적용을 위한 자가조립단층 (Self Assembled Monolayer; SAM)을 이용한 투명전극의 선택적 표면개질 방법에 관한 것으로서, 더욱 상세하게는 발광/채널 영역인 투명전극의 표면은 염기화를 유도한 다음 증발법을 이용하여 SAM을 형성시키고, 발광/채널 영역 이외의 부분에는 소수성 SAM을 형성시키는 것을 특징으로 하는 유기 전자 소자에의 잉크젯 공정의 적용을 위한 SAM을 이용한 선택적 표면개질 방법에 관한 것이다.
최근 액정 표시 장치 (liquid crystal display; LCD)의 상용화에 이어 차세대 디스플레이 시스템으로 유기 발광 표시 장치 (organic light emitting diode display, OLED display)와 유기 박막 트랜지스터 (organic thin film transistor, OTFT)에 대한 연구가 활발히 이루어지고 있다. 유기 발광 표시 장치 (OLED)의 경우 발광층으로서 유기물이 사용되고 있으며, 유기 박막 트랜지스터 (OTFT)는 반도체층으로 실리콘막 대신에 유기막을 사용하는 것으로서, 통상적인 실리콘 박막을 형성 하기 위한 플라즈마를 이용한 화학증착방법 (CVD) 대신에 상압의 프린팅공정으로 박막 형성이 가능하고, 플라스틱 기판을 이용한 연속공정 (roll to roll)이 가능하며, 저가의 박막 트랜지스터를 구현할 수 있는 장점이 있다.
OLDE 및 OTFT에 있어서 유기 활성층과 접촉하는 전극으로는 ITO (indiun tin oxide, In2O3-SnO2)를 많이 사용한다. ITO는 가시광 영역에서의 높은 투과율을 가지며 전기전도도가 우수하고 면저항이 비교적 낮으며 패턴 형성이 비교적 용이한 특성을 가지고 있다. 그러나, 이러한 ITO는 다른 재료들과 비교할 때 일함수가 만족스러울 정도로 높지 않다는 단점을 가지고 있다. 따라서, ITO 대신 일함수가 큰 다른 물질들을 사용하고 있지만, 광투과도, 공정의 편의성 및 가격 등의 문제점으로 인해 아직까지 ITO를 대체할 일함수 높은 전극은 개발되지 못하고 있는 실정이다. 또한, 건식 (UV, 산소플라즈마) 방법을 이용한 표면개질을 통한 일함수의 증가에 대한 연구가 진행되고 있는데, 예를 들면, 일정한 O2 가스분위기에서 ITO를 증착하여 박막을 형성한 후 유기 발광소자의 양전극으로 사용하는 산소 플라즈마 (F. Steuber, et al., Appl. Phys. Lett. 74, 3558, 1999)와 UV 램프 (K. Sugiyama, et al., J. Appl. Phys. 87, 295, 2000)를 사용하여 기 형성된 ITO층의 표면 처리를 하는 방법들이 이용되고 있다. 그러나, 이러한 처리를 거치면 양전극으로 사용되는 ITO의 일함수가 증가되어 정공주입 장벽을 낮출 수는 있으나 그 일함수 증가의 폭이 작아 기대이상의 효과를 거둘 수가 없으며, 진공장비 등의 고가의 장비를 사용해야 하는 단점을 가지고 있다.
한편, OLED 및 OTFT은 LCD 등에 비해 상대적으로 경량화 및 단순화가 가능하다는 장점을 가지고 있으나, 기존의 반도체 공정의 직접적인 활용이 어렵다는 단점을 가지고 있다. 즉 OLED 및 OTFT를 위한 핵심 소재가 반도체 공정에서의 포토리소그래피 (photolithography) 작업과 호환성 (compatibility)을 갖지 않는 것이 이러한 문제점을 야기하는 것으로 기존의 반도체 공정을 활용할 수 없다는 것은 그 응용을 제한하는 결정적인 인자로 작용한다. 이러한 제한은 최근에 박막 제작 후 원하는 패턴을 만드는 방식에서 탈피한 동시 패턴 공정에 의해 그 해결의 실마리를 가지게 되었는데, 이것을 가능하게 한 기술적 배경으로는 고도의 발전한 잉크젯 프린팅 기술이다. 레이저 프린터에 그 자리를 내 줄 것으로 생각되었던 잉크젯 프린터가 MEMS (Microelectromechanical Systems) 등과 같은 기술에 의해 고분해능을 갖는 잉크젯용 헤드 및 노즐이 개발되어 오히려 더욱 고분해능의 인쇄가 가능함에 따라 레이저 프린터를 능가하는 상황까지 이르게 되었다. OLED 및 OTFT를 위한 형광물질이 잉크젯 프린팅이 가능한 잉크의 형태로 제작될 수 있다면, 반도체식 포토리소그래피보다 단순하면서도 신뢰성이 높은 패턴닝의 구사가 가능해 질 수 있다.
그러나, 이의 구현을 위해서는 잉크 용액이 특정 기판 물질 또는 배선 물질에 대해 아주 높은 접착력 또는 선택적 접착 특성을 가질 수 있어야 한다. 따라서 잉크젯 방식을 적용한 OLED 및 OTFT와 같은 유기 전자 소자의 구현에 있어서 상기와 같은 특성을 갖도록 표면특성을 유도하는 표면개질 공정의 개발이 절실히 요구되고 있다.
이에 본 발명자들은 상기 종래기술의 문제점들을 해결하기 위하여, 연구를 거듭한 결과, 발광/채널 영역인 투명전극의 경우 마스크 또는 도장법을 이용하여 자가조립단층 (Self Assembled Monolayer; SAM)을 형성시킴에 의해 광투과도의 변화없이 일함수를 탁월하게 증가시킬 수 있으며, 발광/채널 영역 이외 부분의 경우에는 소수성의 자가조립단층 (SAM)을 형성시킴에 의해 잉크젯 공정의 적용이 용이한 유기 전자 소자의 구현을 위한 SAM 형성 선택적 표면개질이 이루어질 수 있음을 확인함으로써, 본 발명을 완성하였다.
결국 본 발명의 목적은 유기 전자 소자에의 잉크젯 공정의 적용을 위한 자가조립단층 (SAM)을 이용한 선택적 표면개질 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명은 발광/채널 영역인 투명전극의 표면은 염기화를 유도한 다음 증발법을 이용하여 자가조립단층 (Self Assembled Monolayer; SAM)을 형성시키고, 발광/채널 영역 이외의 부분에는 소수성 자가조립단층을 형성시키는 것을 특징으로 하는 유기 전자 소자에의 잉크젯 공정의 적용을 위한 자가조립단층을 이용한 투명전극의 선택적 표면개질 방법을 제공한다.
본 발명에 있어서, 상기 자가조립단층 (SAM)은 실온, 대기압 하에서 자연증발하는 자가조립단층 (SAM) 형성 화합물을 1 ~ 5분간, 바람직하게는 1 ~ 3분간 증발시켜 형성시키거나, 열에 의해 가열된 자가조립단층 형성 화합물을 1 ~ 5분간, 바람직하게는 1 ~ 3분간 증발시켜 형성시켜 SAM 패턴을 형성하는 것을 특징으로 할 수 있다.
본 발명에 있어서, 상기 자가조립단층 (SAM) 형성 화합물은 트리클로로실란 계열 (RSiCl4)로 이루어진 군으로부터 선택되는 것을 특징으로 할 수 있으며, 바람직하게는 클로로메틸 트리클로로실란 (chloromethyl trichlorosilane)인 것을 특징으로 할 수 있다.
본 발명에 따르면, 발광/채널 영역인 투명전극의 일함수를 증가시켜 유기반도체 소자와의 일함수 차이에 의한 에너지 장벽을 낮추어 소자의 특성을 개선할 수 있으며, 발광/채널 영역 이외의 부분에는 소수성 SAM의 형성에 의해 잉크가 발광영역에만 머물게 하여 패터닝의 신뢰성을 현저히 향상시킴과 아울러 잉크 용액의 접착력 및 선택적 접착 특성을 증가시켜 유기 전자 소자에의 잉크젯 공정의 도입을 용이하게 할 수 있다.
이하, 본 발명을 상세히 설명하면 다음과 같다.
본 발명은 유기 전자 소자에의 잉크젯 공정의 적용을 위한 자가조립단층 (Self Assembled Monolayer; SAM)을 이용한 투명전극의 선택적 표면개질 방법에 관한 것이다.
본 발명의 유기 전자 소자에의 잉크젯 공정의 적용을 위한 자가조립단층 (SAM)을 이용한 투명전극의 선택적 표면개질 방법은 발광/채널 영역인 투명전극의 표면은 염기화를 유도한 다음 증발법을 이용하여 자가조립단층 (Self Assembled Monolayer; SAM)을 형성시키고, 발광/채널 영역 이외의 부분에는 소수성 자가조립단층을 형성시켜 SAM 패턴을 형성하는 것을 특징으로 한다.
상기 염기화는 투명전극의 표면에 자가조립단층 (Self Assembled Monolayer; SAM) 형성 화합물이 잘 형성될 수 있도록 전극의 표면에 OH기를 형성시켜주는 단계로, 과산화수소, 암모니아 및 물을 3:3:5의 비율로 혼합한 혼합용액에 투명전극의 박막을 5 ~ 20분, 바람직하게는 5 ~10분 동안 담그어 염기화를 유도하는 것을 특징으로 한다.
상기 염기화가 유도된 투명전극의 표면을 개질하기 위하여 실온 및 대기압 상태에서 자연증발하는 SAM 형성 화합물 또는 열에 의해 가열된 SAM 형성 화합물을 1 ~ 5분, 바람직하게는 1 ~3분 동안 증발시켜 투명전극의 표면에 SAM을 형성시키고, 이 SAM의 형성에 의해 일함수 변화를 이끌어 내는 것을 특징으로 한다.
본 발명에서 사용가능한 SAM 형성 화합물은 트리클로로실란 (RSiCl4) 계열 이며, 바람직하게는 클로로메틸 트리클로로실란을 사용할 수 있으나, 이에 의해 한정되지는 않는다.
또한, 본 발명은 원하지 않는 부분에 상기 자가조립단층 (SAM)이 형성되지 않도록 하기 위해 마스크 또는 PDMS를 이용한 도장법을 사용하는 것을 특징으로 할 수 있으며, 상기 PDMS를 이용한 도장법은 패턴의 높이가 10um 이상으로 제작된 PDMS에 자가조립단층 (SAM)을 형성시켜 자가조립단층이 형성된 PDMS 도장을 40 ~ 60g/㎠의 압력으로, 바람직하게는 50g/㎠의 압력으로 약 1 ~ 5분 동안, 바람직하게는 1 ~ 3분 동안 투명전극의 표면에 밀착시킨 후 PDMS을 제거하여 투명전극의 표면에 자가조립단층이 형성되도록 하는 것을 특징으로 한다.
상기 투명전극 (Transparent Conducting Oxide; TCO)은 광투과성 투명 기판 위에 양전극으로 사용되는 것으로서, ITO (Indium Tin Oxide)가 사용될 수 있다.
상기와 같은 ITO의 일함수는 4.5 ~ 4.6eV이며, 유기반도체의 일함수는 5.1 ~ 5.4eV임으로 ITO 투명전극과 유기반도체 사이에 매우 큰 에너지 장벽이 존재하게 된다. 이 에너지 장벽은 유기반도체와 전극 사이의 정공주입이 원활하게 이루어 질 수 없도록 하며, 유기반도체 소자의 특성을 저하시키게 된다. 따라서, 투명전극과 유기반도체 사이에 정공의 주입이 원활하게 이루어질 수 있도록 투명전극의 일함수를 유기반도체 수준으로 증가시킬 필요성이 있다.
본 발명은 증발법을 이용한 간단한 공정에 의한 SAM의 형성으로 인해 투명전극의 일함수를 유기반도체의 수준으로 증가시킬 수 있다. 일함수가 증가한 ITO 투명전극의 경우 홀주입 증가로 인해 같은 전압의 인가시 전류의 양이 많아지게 되고, 유기반도체 소자와의 정공주입 장벽이 감소하여 소자의 특성이 개선될 수 있다.
본 발명은 발광/채널 영역 이외의 부분에는 소수성 자가조립단층을 형성시키는 것을 특징으로 한다. 상기 소수성 자가조립단층 (SAM)은 실온, 대기압 하에서 자연증발하는 소수성 자가조립단층 (SAM) 형성 화합물을 1 ~ 5분간, 바람직하게는 1 ~ 3분간 증발시켜 형성시키거나, 열에 의해 가열된 소수성 자가조립단층 형성 화합물을 1 ~ 5분간, 바람직하게는 1 ~ 3분간 증발시켜 SAM 패턴을 형성시킬 수 있다.
상기 소수성 자가조립단층 (SAM) 형성 화합물은 OTS (octadecyltrichlorosilane), DDMS (dichlorodimethylsilane), DDPS (dichlorodipropylsilane), DDES (dichlorodiethylsilane)로 이루어진 군으로부터 선택되는 것을 특징으로 할 수 있다.
상술한 바와 같이, 본 발명은 발광/채널 영역인 투명전극의 일함수를 증가시켜 유기반도체 소자와의 일함수 차이에 의한 에너지 장벽을 낮추어 소자의 특성을 개선할 수 있으며, 발광/채널 영역 이외의 부분에는 소수성 SAM의 형성에 의해 잉크가 발광영역에만 머물게 하여 패터닝의 신뢰성을 현저히 향상시킴과 아울러 잉크 용액의 접착력 및 선택적 접착 특성을 증가시켜 유기 전자 소자에의 잉크젯 공정의 도입을 용이하게 할 수 있다.
이하, 실시예에 의하여 본 발명을 더욱 상세히 설명하고자 한다.
단, 하기 실시예는 본 발명을 예시하는 것일 뿐, 본 발명의 내용이 하기 실시 예에 한정되는 것은 아니다.
실시예:
1-1. ITO 표면의 염기화
ITO 투명전극 표면의 이물질을 제거한 뒤, ITO 투명전극의 표면에 자가조립단층 (Self Assembled Monolayer; SAM) 형성 화합물이 잘 형성될 수 있도록 OH기를 만들어 주기 위하여 과산화수소, 암모니아 및 물이 3:3:5로 혼합된 용액에 ITO 박막을 10분 동안 담그어 ITO 표면을 염기화하였다 (도 2의 a 참조).
1-2. 마스크를 이용한 증발법 표면개질
상기 염기화된 ITO의 표면에 자가조립단층 (SAM)을 형성하기 위해, 실온 및 대기압 상태에서 자연증발하는 자가조립단층 형성 화합물인 클로로메틸 트리크롤로실란 (chloromethyl trichlorosilane)을 밀폐된 공간에서 1 ~ 3분 동안 자연증발시켜 ITO 투명전극 표면에 자가조립단층을 형성시켜 ITO 박막을 제작하였다 (도 2의 b 참조). 이 때 원하지 않는 부분에 SAM이 형성되는 것을 방지하기 위해 마스크를 이용하여 원하지 않는 부분은 가리도록 하였다.
1-3. 도장법(stamp)를 이용한 표면개질
상기 염기화된 ITO의 표면에 도장법을 이용하여 자가조립단층단층 (SAM)을 형성하기 위해, 패턴이 형성된 PDMS를 MEMS 공정을 이용하여 제작한 후, 실온 및 대기압 하에서 자연증발하는 클로로실란 (chlorosilane)계 SAM 형성 화합물을 증발시켜 PDMS에 SAM을 형성시켰다. 이 때 PDMS와 SAM이 화학적 결합을 하지 않도록 PDMS는 전처리 과정을 거치지 않았으며, PDMS 도장 패턴의 높이는 약 10um 이상으로 제작하여 원하지 않는 부분에 SAM이 형성되지 않도록 하였다. SAM이 접착된 PDMS 도장을 50g/㎠의 압력으로 약 2분 동안 ITO의 표면에 밀착시켜 ITO 표면에 SAM을 형성시켰다. 이 때, PDMS 도장의 여러 가지 패턴을 이용하여 원하는 위치에만 SAM이 형성될 수 있도록 하여 선택적 표면개질 공정을 진행하여 일함수가 높아진 ITO 박막을 제작하였다 (도 2의 c 참조).
1-4. 잉크젯 공정의 적용을 위한 선택적 표면개질
신뢰성이 높은 패터닝을 위해 SAM을 이용하여 표면개질 할 경우, 잉크 용액이 특정 기판 물질 또는 배선 물질에 대해 아주 높은 접착력 또는 선택적인 접착 특성을 가질 수 있도록 하여야 한다. 이를 위하여 하기와 같이 실시하였다.
SAM을 이용한 선택적 표면개질을 위해 상기 실시예 1-2의 마스크를 이용한 표면개질방법 또는 1-3의 도장법을 이용한 표면개질에 의해 발광/채널 영역인 투명전극의 경우에는 ITO의 일함수 증가를 위한 SAM을 형성시켰으며, 발광/채널 영역을 제외한 부분에는 소수성 SAM을 상기 실시예 1-2와 같은 증발법을 이용한 SAM 형성 방법을 사용하여 잉크젯 공정에 적합한 유기 전자 소자를 위한 SAM형 선택적 표면개질이 이루어질 수 있도록 하였다 (도 2의 d 참조).
실험예 1: 특성 분석
상기 실시예 1의 SAM이 형성된 ITO의 일함수는 켈빈 탐침 (Kelvin probe)을 이용하여 측정하였으며, ITO의 일함수 증가에 따른 유기소자의 전류향상 정도는 홀주입층인 NPB를 이용하여 전류특성을 평가함으로서 측정하였다.
그 결과, 표면개질되지 않은 ITO의 일함수는 4.55eV이었으며, 본 발명의 SAM에 의해 표면개질된 ITO 투명전극의 일함수는 5.2 ~ 5.3eV임을 알 수 있었다. 상기한 바와 같이 ITO의 일함수 증가는 유기반도체 및 OLED의 홀주입층이 5.1 ~ 5.4eV일 경우 ITO와 유기층과의 에너지 장벽을 줄일 수 있으며, ITO에서 유기층으로의 홀주입이 원활해질 수 있는 가능성을 제시할 수 있음을 확인할 수 있었다.
또한, 일함수가 증가된 ITO의 경우, 홀주입 증가로 인해 같은 전압의 인가시 전류의 양이 많아지는 것을 알 수 있었으며, 이는 ITO 투명전극의 일함수의 증가가 OLED 내부의 홀주입을 증가시켜 전류특성을 향상시킴을 확인할 수 있었다 (도 3 참조).
또한, 상기 실시예 1-4의 선택적 표면개질을 통해 제작된 ITO의 접촉각 특성을 측정하여 본 결과, ITO의 접촉각 특성을 약 50° 증가시켜 (도 4 참조), 잉크젯 공정시 발생되어지는 잉크 분사의 정확한 제어가 가능함을 확인할 수 있었다. 이는 신뢰성 높은 패터닝의 구사 가능성을 제시할 수 있으며, 본 발명을 이용할 경우 잉크젯 공정의 특성 향상 및 불량저하를 동시에 이룰 수 있을 것으로 보인다.
도 1은 잉크젯 공정의 적용을 위한 SAM을 이용한 표면개질을 나타낸 그림이다.
도 2는 본 발명의 유기 전자 소자에의 잉크젯 공정의 적용을 위한 SAM을 이용한 투명전극의 선택적 표면개질 방법을 개략적으로 도시한 실험도이다.
도 3은 자가조립단층 (SAM) 형성에 의해 표면개질된 ITO의 일함수 증가에 따른 전류특성을 나타낸 그래프이다.
도 4는 소수성 자가조립단층 (SAM) 형성에 의해 표면개질된 ITO의 접촉각 변화를 나타낸 그래프이다.

Claims (3)

  1. 발광/채널 영역인 투명전극의 표면은 염기화를 유도한 다음 증발법을 이용하여 자가조립단층 (Self Assembled Monolayer; SAM)을 형성시키고, 발광/채널 영역 이외의 부분에는 소수성 자가조립단층 (SAM)을 형성시키는 것을 특징으로 하는 유기 전자 소자에의 잉크젯 공정의 적용을 위한 자가조립단층을 이용한 투명전극의 선택적 표면개질 방법.
  2. 제1항에 있어서, 상기 자가조립단층 (SAM)은 실온, 대기압 하에서 자연증발하는 자가조립단층 (SAM) 형성 화합물을 1 ~ 5분간 증발시켜 형성하거나, 열에 의해 가열된 자가조립단층 형성 화합물을 마스크를 사용하여 1 ~ 5분간 증발시켜 SAM 패턴을 형성하는 것을 특징으로 하는 표면개질 방법.
  3. 제1항에 있어서, 상기 자가조립단층 (SAM) 형성 화합물은 클로로메틸 트리클로로실란 (chloromethyl trichlorosilane)인 것을 특징으로 하는 표면개질 방법.
KR1020080041502A 2008-05-02 2008-05-02 유기 전자 소자에의 잉크젯 공정의 적용을 위한자가조립단층을 이용한 투명전극의 선택적 표면개질 방법 KR100945729B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080041502A KR100945729B1 (ko) 2008-05-02 2008-05-02 유기 전자 소자에의 잉크젯 공정의 적용을 위한자가조립단층을 이용한 투명전극의 선택적 표면개질 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080041502A KR100945729B1 (ko) 2008-05-02 2008-05-02 유기 전자 소자에의 잉크젯 공정의 적용을 위한자가조립단층을 이용한 투명전극의 선택적 표면개질 방법

Publications (2)

Publication Number Publication Date
KR20090115580A KR20090115580A (ko) 2009-11-05
KR100945729B1 true KR100945729B1 (ko) 2010-03-05

Family

ID=41556699

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080041502A KR100945729B1 (ko) 2008-05-02 2008-05-02 유기 전자 소자에의 잉크젯 공정의 적용을 위한자가조립단층을 이용한 투명전극의 선택적 표면개질 방법

Country Status (1)

Country Link
KR (1) KR100945729B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11374183B2 (en) 2019-04-01 2022-06-28 Samsung Display Co., Ltd. Method of manufacturing display device
KR20230077925A (ko) 2021-11-26 2023-06-02 주식회사 포리스 전극층 반사율 향상 및 일함수 제어가 가능한 도전성 박막을 제조할 수 있는 코팅제
KR20240104287A (ko) 2022-12-23 2024-07-05 주식회사 포리스 전극층 반사율 및 부착율이 향상된 일함수 제어가 가능한 도전성 박막을 제조할 수 있는 코팅제

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105576039A (zh) * 2016-02-23 2016-05-11 华南理工大学 图形化薄膜及薄膜晶体管的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100653959B1 (ko) 2005-12-05 2006-12-05 한국화학연구원 인쇄법을 이용한 금속 기판의 패턴 형성 방법
KR20070071903A (ko) * 2005-12-30 2007-07-04 (재)대구경북과학기술연구원 전계발광소자용 백플레인과 이를 포함하는 전계발광소자
KR20070120390A (ko) * 2006-06-19 2007-12-24 엘지.필립스 엘시디 주식회사 초소수성 물질을 이용한 용액 타입의 패턴 형성 방법
KR20070121125A (ko) * 2006-06-21 2007-12-27 엘지.필립스 엘시디 주식회사 말단 작용기의 자기배열을 이용한 패턴 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100653959B1 (ko) 2005-12-05 2006-12-05 한국화학연구원 인쇄법을 이용한 금속 기판의 패턴 형성 방법
KR20070071903A (ko) * 2005-12-30 2007-07-04 (재)대구경북과학기술연구원 전계발광소자용 백플레인과 이를 포함하는 전계발광소자
KR20070120390A (ko) * 2006-06-19 2007-12-24 엘지.필립스 엘시디 주식회사 초소수성 물질을 이용한 용액 타입의 패턴 형성 방법
KR20070121125A (ko) * 2006-06-21 2007-12-27 엘지.필립스 엘시디 주식회사 말단 작용기의 자기배열을 이용한 패턴 형성 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11374183B2 (en) 2019-04-01 2022-06-28 Samsung Display Co., Ltd. Method of manufacturing display device
KR20230077925A (ko) 2021-11-26 2023-06-02 주식회사 포리스 전극층 반사율 향상 및 일함수 제어가 가능한 도전성 박막을 제조할 수 있는 코팅제
KR20240104287A (ko) 2022-12-23 2024-07-05 주식회사 포리스 전극층 반사율 및 부착율이 향상된 일함수 제어가 가능한 도전성 박막을 제조할 수 있는 코팅제

Also Published As

Publication number Publication date
KR20090115580A (ko) 2009-11-05

Similar Documents

Publication Publication Date Title
Schmaltz et al. Self‐assembled monolayers as patterning tool for organic electronic devices
WO2006049288A1 (en) Organic transistor and manufacturing method thereof
Kymissis Organic field effect transistors: theory, fabrication and characterization
Lim et al. Self‐organization of ink‐jet‐printed triisopropylsilylethynyl pentacene via evaporation‐induced flows in a drying droplet
JP5360737B2 (ja) 有機トランジスタの製造方法および有機トランジスタ
Reichmanis et al. Plastic electronic devices: From materials design to device applications
US20090159891A1 (en) Modifying a surface in a printed transistor process
CN104681126A (zh) 透明电极层积体
US11912883B2 (en) Method and system for forming a patterned metal film on a substrate
Tsujioka et al. Metal-vapor deposition modulation on soft polymer surfaces
US20070178710A1 (en) Method for sealing thin film transistors
Li et al. Direct writing of silver nanowire electrodes via dragging mode electrohydrodynamic jet printing for organic thin film transistors
KR100945729B1 (ko) 유기 전자 소자에의 잉크젯 공정의 적용을 위한자가조립단층을 이용한 투명전극의 선택적 표면개질 방법
Kwon et al. Non-lithographic direct patterning of carbon nanomaterial electrodes via electrohydrodynamic-printed wettability patterns by polymer brush for fabrication of organic field-effect transistor
JP4652866B2 (ja) 有機トランジスタ
CN107078164A (zh) 薄膜晶体管及其制造方法
Zhang et al. High-resolution inkjet-printed oxide thin-film transistors with a self-aligned fine channel bank structure
Wang et al. Process optimization for inkjet printing of triisopropylsilylethynyl pentacene with single-solvent solutions
JP5017338B2 (ja) 有機トランジスタの製造方法
CN105531397B (zh) 制备结构化涂层的方法、用该方法制备的结构化涂层及其用途
US8691621B1 (en) Thiol bond formation concurrent with silver nanoparticle ink thermal treatment
JP2015192066A (ja) 凹部を有するオルガノポリシロキサン膜の製造方法、積層体の製造方法、トランジスタの製造方法
JP6002894B2 (ja) 電子デバイスの製造方法
JP5017339B2 (ja) 有機トランジスタの製造方法
WO2014080575A1 (en) Method for treating metal surface with thiol

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee