KR100943300B1 - 수신 단 누화잡음을 감소시키기 위해 스터브를 구비한메모리 모듈 커넥터 구조 - Google Patents

수신 단 누화잡음을 감소시키기 위해 스터브를 구비한메모리 모듈 커넥터 구조 Download PDF

Info

Publication number
KR100943300B1
KR100943300B1 KR1020080002850A KR20080002850A KR100943300B1 KR 100943300 B1 KR100943300 B1 KR 100943300B1 KR 1020080002850 A KR1020080002850 A KR 1020080002850A KR 20080002850 A KR20080002850 A KR 20080002850A KR 100943300 B1 KR100943300 B1 KR 100943300B1
Authority
KR
South Korea
Prior art keywords
stub
connector
stubs
pin
crosstalk noise
Prior art date
Application number
KR1020080002850A
Other languages
English (en)
Other versions
KR20090077101A (ko
Inventor
박홍준
이경호
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Priority to KR1020080002850A priority Critical patent/KR100943300B1/ko
Publication of KR20090077101A publication Critical patent/KR20090077101A/ko
Application granted granted Critical
Publication of KR100943300B1 publication Critical patent/KR100943300B1/ko

Links

Images

Landscapes

  • Details Of Connecting Devices For Male And Female Coupling (AREA)

Abstract

본 발명의 스터브를 구비한 메모리 모듈 커넥터 구조는 마더 보드(Mother Board) 상에 도터 카드(Daughter Card)를 접촉 연결시키고, 상기 접촉을 통해 형성된 접촉면을 갖는 커넥터, 상기 커넥터와 동일평면 상에 형성된 커넥터 핀 연결구멍과 상기 커넥터 핀 연결구멍과 연결되어 상기 마더보드와 상기 도터 카드를 전기적으로 도통케 하는 채널을 구비하는 각각의 커넥터 핀 및 상기 커넥터 핀의 채널과 수직으로 연결되어 배치된 스터브를 제공함으로써, 수신 단 누화잡음을 감소시킬 뿐 만 아니라, 수신 단 누화잡음에 의한 지터를 줄임으로써 데이터 전송속도를 증가시킬 수 있는 장점이 있다.
메모리 모듈, 커넥터, 누화잡음, 지터, 스터브

Description

수신 단 누화잡음을 감소시키기 위해 스터브를 구비한 메모리 모듈 커넥터 구조{MEMORRY MODULE CONNECTOR STRUCTURE WITH STUB FOR REDUCING THE FAR-END CROSS-TALK}
본 발명은 메모리 인터페이스의 구조에 관한 것으로, 더욱 상세하게는 커넥터에 스터브를 추가하여 커넥터의 수신 단 누화잡음을 줄이기 위한 구조에 관한 것이다.
수신 단 누화잡음(Far-end cross-talk)은 마더 보드(Mother Board)에 도터 카드(Daughter Card)를 연결할 때 사용하는 커넥터의 인접한 핀 사이에서 발생한다. 누화잡음은 각 신호선의 전자기적 커플링에 의한 현상으로 고속 신호 전송시 타이밍 지터(timing jitter)의 발생으로 신호전송속도를 높이는데 제약요인이 된다. 수신 단 누화잡음이 생기는 원인은 상호 커패시턴스(mutual capacitance)에 의한 커패시티브 커플링과 상호 인덕턴스(mutual inductance)에 의한 인덕티브 커플링의 차이가 생기기 때문이다.
도 1은 커넥터 핀 사이에서 수신 단 누화잡음이 발생되는 종래의 커넥터 핀 구조를 도시한 것이다.
도 1을 참조하면, 커넥터를 사용하여 마더 보드에 도터 카드를 연결하는 경우 커넥터 핀(connector pin) 사이에 수신 단 누화잡음이 발생할 수 있다. 현재 컴퓨터에 메인 메모리로 사용되는 DDR2, DDR3의 경우 도터 카드 형태의 메모리 모듈을 사용한다.
도 2는 종래의 커넥터 핀 구조를 확대하여 도시한 것이다.
도 2를 참조하면, 커넥터 핀과 이웃한 커넥터 핀 사이에 스터브 모양을 갖는 어떤 구조가 없어 커넥터 핀(connector pin) 사이에 수신 단 누화잡음이 발생하는 것을 알 수 있다.
도 3은 종래의 커넥터 핀 구조에 대해 인덕터와 커패시터를 갖는 등가 회로로 도시한 것이다.
도 3을 참조하면, Pin 1에 신호를 인가하고, Pin 2에 신호를 인가하지 않은 경우 누화잡음(VFEXT)은 아래의 [수학식 1]로 표시된다.
[수학식 1]
Figure 112008002010724-pat00001
여기서, TD는 커넥터를 지나는데 소요되는 전송시간, Cm은 단위 길이 당 상호 커패시턴스, CT는 단위 길이 당 자체 커패시턴스(Self Capacitance)와 상호 커패시턴스(Mutual Capacitance)의 합, Lm은 단위 길이 당 상호 인덕턴스(Mutual Inductance), LS는 단위 길이 당 자체 인덕턴스(Self Inductance)를 나타낸다.
Va(t)는 Pin 1에 인가된 전압을 나타내며 상승(+)하는 신호가 인가되었을 때 인덕티브 커플링(Lm/Ls)이 커패시티브 커플링(Cm/CT )보다 큰 커넥터의 경우(-), 수신단 누화잡음(VFEXT)은 음(-)의 값을 갖는다.
도 4는 이븐 모드(even mode), 오드 모드(odd mode), 스태틱 모드(static mode) 의 개념을 설명하기 위해 도시한 것이다.
도 4를 참조하면, 두 커넥터 핀(Pin 1, Pin 2)에 각각 서로 독립적인 신호를 인가할 때, 두 개의 인가된 신호가 시간에 대해 서로 같은 방향으로 변하는 경우를 이븐 모드(Even mode), 서로 반대 방향으로 변하는 경우를 오드 모드(Odd mode), 한 신호가 천이 하는 동안 다른 신호가 변하지 않는 경우를 스태틱 모드(Static mode)라 한다.
도 5는 이븐 모드(even mode), 오드 모드(odd mode)에서 누화잡음의 영향을 설명하기 위해 도시한 것이다.
도 5를 참조하면, 인덕티브 커플링(Lm/Ls)이 커패시티브 커플링(Cm/CT )보다 큰 커넥터의 경우(-)는 인가된 신호가 시간에 대해 증가하는 경우(+) 수신 단 누화잡음(VFEXT)은 음(-)의 펄스(negative pulse)형태가 되므로, 이븐 모드에서는 수신 단 누화잡음이 시간에 대한 신호변화를 지연시키게 되고, 오드 모드에서는 신호변화를 더 빠르게 한다. 즉, 누화잡음의 영향으로 이븐-오드 모드 전송시간 차이가 발생함을 알 수 있다. 이를 좀 더 상세히 설명하면, 이븐 모드의 경우 신호전송시간이 약간 길어지게 되고, 오드 모드의 경우 신호전송시간이 약간 짧아지게 되는 것을 알 수 있는데, 이를 도 5에서 점선으로 표시하였다.
상기 이븐-오드 모드 전송시간 차이(TD EVEN ─ TD ODD )는 아래의 [수학식 2]로 표시된다.
[수학식 2]
Figure 112008002010724-pat00002
여기서, TD EVEN 는 이븐 모드에서의 전송시간, TD ODD 는 오드에서의 전송시간, TD는 스태틱 모드(Static mode)의 전송시간, Lm은 단위 길이 당 상호 인덕턴스(Mutual Inductance), LS는 단위 길이 당 자체 인덕턴스(Self Inductance), Cm은 단위 길이 당 상호 커패시턴스, CT는 단위 길이 당 자체 커패시턴스(Self Capacitance)와 상호 커패시턴스(Mutual Capacitance)의 합을 나타낸다.
상기 [수학식 1]과 [수학식 2]를 참조하면, 종래의 대표적인 메모리 모듈 커넥터인 딤 커넥터(DIMM connector)를 사용할 경우 인덕티브 커플링(Lm/Ls)이 커패시티브 커플링(Cm/CT )보다 크고(-), Va(t)에 상승(+)하는 신호가 인가되었을 때 누 화잡음(VFEXT)은 음(-)의 값을 가진다. 또한 상기 이븐-오드 전송시간 차이(TD EVEN ─ TD ODD )로 인해 누화잡음에 의한 지터(cross-talk induced jitter), 즉 타이밍 지터(timing jitter)가 발생하는 문제점이 있다.
한편, 상기 문제점은 상기 [수학식 1]과 [수학식 2]을 통해 알 수 있듯이 양 수학식에 공통으로 존재하는 커패시티브 커플링(Cm/CT )과 인덕티브 커플링(Lm/Ls)의 차이를 줄임으로써 수신단 누화잡음(VFEXT)과 이븐-오드 모드 전송시간 차이(TD EVEN ─ TD ODD )를 모두 줄일 수 있음을 알 수 있다.
본 발명은 종래의 딤 커넥터(DIMM connector)를 그대로 사용 하면서 상기 커패시티브 커플링(Cm/CT )과 인덕티브 커플링(Lm/Ls)의 차이를 줄이기 위해 상호 인턱턴스 값은 그대로 두고 상호 커패시턴스 값을 증가시키는 방법을 사용하였다.
본 발명이 해결하고자 하는 기술적 과제는, 상호 인덕턴스는 증가시키지 않고, 상호 커패시턴스를 증가시켜 인덕티브 커플링과 커패시티브 커플링의 차이를 제거하거나 감소시킴으로써 수신 단 누화잡음을 제거하거나 감소시킬 수 있는 구조를 제공하는데 있다.
상기 기술적 과제를 이루기 위한 본 발명에 따른 스터브를 구비한 메모리 모 듈 커넥터 구조는 마더 보드(Mother Board) 상에 도터 카드(Daughter Card)를 접촉 연결시키고, 상기 접촉을 통해 형성된 접촉면을 갖는 커넥터, 상기 커넥터와 동일평면 상에 형성된 커넥터 핀 연결구멍과 상기 커넥터 핀 연결구멍과 연결되어 상기 마더보드와 상기 도터 카드를 전기적으로 도통케 하는 채널을 구비하는 각각의 커넥터 핀 및 상기 커넥터 핀의 채널과 수직으로 연결되어 배치된 스터브를 제공한다.
본 발명은 수신 단 누화잡음을 감소시킬 뿐 만 아니라, 수신 단 누화잡음에 의한 지터를 줄임으로써 데이터 전송속도를 증가시킬 수 있는 장점이 있다.
이하에서는 본 발명의 구체적인 실시 예를 도면을 참조하여 상세히 설명하도록 한다.
도 6은 본 발명에 의한 커넥터 핀이 연결되는 마더 보드에 스터브가 추가된 구조를 대략적으로 도시한 것이다.
도 7은 본 발명의 일실시 예에 따른 동일 층의 마더 보드 상에 스터브가 추가된 구조를 도시한 것이다.
도 7을 참조하면, 커넥터 제1 핀(Pin 1)의 연결구멍부터 상기 커넥터 제1 핀(Pin 1)과 인접한 커넥터 제2 핀(Pin 2)의 연결구멍 사이의 거리(이하, 채널간격(C)이라 한다.) 범위 내에서 스터브(stub)가 추가 배치되도록 만든다. 좀 더 구체적으로 설명하면 상기 Pin 1의 채널(710)에 추가되는 스터브(711~714)는 상기 Pin 1의 채널(710) 방향에 수직으로 배치된다. 마찬가지로 상기 Pin 2의 채널(720)에 추가되는 스터브(721~724)는 상기 Pin 2의 채널(710) 방향에 수직으로 배치된다. 상기 Pin 1의 스터브(711~714)와 상기 Pin 2의 스터브(721~724)는 서로 대향하며 서로 번갈아(alternate) 가면서 배치된다.
상기 스터브들(711~714, 721~724)은 상기 채널(710, 720)과 수직방향 즉 채널방향으로 흐르는 전류의 방향과 수직으로 배치된다. 왜냐하면 전자기 법칙에 의해 Pin 1과 Pin 2의 상호인덕턴스는 크게 변화시키지 않지만, Pin 1과 Pin 2의 상호커패시턴스는 증가시키기 때문이다.
스터브의 길이(L)는 커넥터 핀에 연결되는 채널과 구멍에 방해가 되지 않는 범위에서 최대로 할수록 Pin 1과 Pin 2의 상호커패시턴스를 증가시켜 누화잡음을 감소시키므로 좋다. 반면 스터브의 폭(W)과 스터브들 사이의 간격(S)은 작을 수록 좁은 공간에 많은 수의 스터브를 넣을 수 있으므로 공정이 허용하는 최소의 값을 가질 수록 좋다.
상기 도 7에서는 본 발명의 스터브의 폭(W)과 스터브들 사이의 간격(S)을 모두 5mil로 하였다. 상기 스터브들 사이의 간격(S)은 공정이 허용하는 최소 값부터 상기 스터브 폭(W)의 5배 이내인 것이 바람직하다. 즉 상기 스터브들 사이의 간격(S)은 상기 스터브 폭(W)의 5배를 초과하지 않는 범위가 바람직하다. 채널간격(C)은 95mil/125mil/150mil/190mil 의 4가지로 만들어서 추가 배치되는 스터브의 수를 각기 다르게 하여 가변적인 스터브 수가 되도록 하였다. 채널간격(C) 150mil 과 190mil 의 경우 스터브가 너무 길어져서 다른 채널의 연결에 방해가 될 수 있 다. 따라서 마더 보드 또는 PCB (Printed Circuit Board) 기판이 4층을 갖는 경우 1층(앞면), 2,층, 3층(내면), 4층(뒷면) 각각에 대해 스터브를 추가 배치할 수 있지만, 마더 보드 또는 PCB (Printed Circuit Board) 기판의 1층(앞면) 또는 4층(뒷면) 각각에 스터브를 추가배치하여 스터브로 인해 다른 채널 간의 연결 시 방해가 최소가 되도록 하는 것이 바람직하다.
도 8은 본 발명의 일실시 예에 따른 동일 층의 마더 보드 상에 3핀 이상일 경우 스터브가 추가된 구조를 도시한 것이다.
도 8을 참조하면, Pin1, Pin2, Pin3 각각의 채널 양쪽으로 스터브를 추가 배치하여 인접한 핀들(Pin2의 경우 Pin1, Pin3) 사이의 상호 커패시턴스를 증가 시키는 구조를 갖는다. 스터브의 길이(L), 폭(W), 간격(S)은 상기 도 7에서 이미 설명한 방식과 동일한 방식에 의해 결정된다. 상기 실시 예는 3핀일 경우를 설명한 것이지만, 이에 한정되지 아니하고 복수의 핀에 대해 실시할 수 있음은 당연하다.
도 9는 본 발명에 의해 구현된 마더 보드를 이용하여 측정한 수신단 누화잡음 전압을 그래프로 도시한 것이다.
도 9를 참조하면, 종래의 경우(Conv) 수신 단 누화잡음 전압값(Vfext)이 -13.6mV 이지만, 본 발명의 모든 경우(C95, C125, C150, C190)는 종래 기술의 절반 이하의 수신 단 누화잡음 전압값 (Vfext)을 가진다. 특히 채널간격(C)이 190mil인 경우(C190) 수신단 누화잡음 전압값(Vfext)이 -1.65mV 값을 가지며, 이 경우 수신단 누화잡음이 거의 제거되었음을 알 수 있다.
도 10은 종래 기술과 본 발명에 대해 15Mbps PRBS(Pseudo Random Binary Sequence)를 이용하여 아이 다이어그램 (Eye diagram)으로 도시한 것이다.
도 10을 참조하면, 상단의 그림은 종래의 누화잡음이 없는 경우와 누화잡음이 있는 경우를 도시한 것이고, 하단의 그림은 본 발명의 채널간격(C)이 150mil 일 때 누화잡음이 없는 경우와 누화잡음이 있는 경우를 도시한 것이다.
종래 누화잡음이 있을 경우 아이 다이어 그램에서 이븐 모드(Even mode), 오드 모드(Odd mode), 스태틱 모드(Static mode)가 구분되어 보임을 알 수 있다. 이 경우 이븐-오드 전송시간 차이로 인한 누화잡음에 의한 지터(cross-talk induced jitter)가 크게 발생한다.
하지만, 본 발명의 경우 누화잡음이 있는 경우 아이 다이어 그램에서 수신 단 누화잡음이 거의 제거 되어 이븐(Even)-오드(Odd) 모드의 구분이 거의 없어져 누화잡음이 없는 경우와 비슷한 그림을 나타냄을 볼 수 있다. 이것은 이븐-오드 전송시간 차이로 인한 누화잡음에 의한 지터(cross-talk induced jitter)가 거의 발생하지 않았기 때문이다.
도 11은 종래의 기술과 본 발명에 대해 15Mbps, 100Mbps, 3Gbps 의 경우 누화잡음에 의한 지터(Cross-talk induced jitter, CIJ)를 도시한 것이다.
도 11을 참조하면, 누화잡음에 의한 지터(Cross-talk induced jitter)는 누화잡음이 있을 때의 지터 값에서 누화잡음이 없을 때의 지터 값을 빼서 누화잡음에 의한 지터(Cross-talk induced jitter) 만을 구한 것을 의미한다. 종래 기술의 경우(Conv) 상기 CIJ 값이 대략 13ps 에서 17ps 의 값을 가지지만, 본 발명의 채널간격(C)이 150mil인 경우(C150) 상기 CIJ 값이 대략 0ps 에서 4ps 임을 알 수 있다. 이는 본 발명은 종래의 기술에 비해 수신 단 누화잡음에 의한 지터(Cross-talk induced jitter)가 거의 제거되었음을 의미한다.
도 12는 본 발명의 다른 실시예로 PCB의 서로 다른 층에 스터브를 추가한 구조를 도시한 것이다.
도 12를 참조하면, 복수의 층을 갖는 PCB 기판 또는 마더보드의 서로 다른 층(layer)에 스터브(stub)를 추가한 구조를 나타낸다. 상기 PCB 기판 또는 마더보드는 서로 인접한 제1층면(Layer1)과 2층면(Layer2)을 갖는다. 상기 제1층면(Layer1)과 상기 제2층면(Layer2)을 각각 관통하는 2개의 원통 모양의 비아(Via1, Via2) 구조를 갖고 있어 이들은 각각 제1, 제2 커넥터 핀 역할을 한다. 상기 비아(Via1, Via2)의 상면부는 상기 1층면과 접촉되며, 상기 비아(Via1, Via2)의 하면부는 상기 2층면과 접촉되어 있어서 상기 제1층면(Layer1)과 상기 2층면(Layer2)의 높이(h)와 동일한 크기를 갖는다.
제1 스터브(Stub 1)는 제 1 커넥터 핀의 상기 Via 1의 상부면과 연결되어 있으며, 상기 Via 1의 관통축(전류가 흐르는 방향)과 수직방향으로 일정한 막대기 모양으로 상기 제2 스터브(Stub 2)는 제 2 커넥터 핀의 상기 Via 2의 상부면 쪽을 향해 직선방향으로 곧바로 뻗어 있으나 서로 접촉되지는 않는다. 상기 막대기 모양은 상기 제1, 제2 커넥터 핀의 배열된 위치에 따라 직사각형 모양 또는 ㄱ(기역)자 굴곡 모양 등을 다양하게 가질 수 있다.
마찬가지로, 제2 스터브(Stub 2)는 제 2 커넥터 핀의 상기 Via 2의 하부면과 연결되어 있으며, 상기 Via 2의 관통축(전류가 흐르는 방향)과 수직방향으로 일정 한 막대기 모양으로 상기 제2 스터브(Stub 1)는 제 1 커넥터 핀의 상기 Via 1의 하부면 쪽을 향해 직선방향으로 곧바로 뻗어 있으나 서로 접촉되지는 않는다. 상기 막대기 모양은 상기 제1, 제2 커넥터 핀의 배열된 위치에 따라 직사각형 모양 또는 ㄱ(기역)자 굴곡 모양 등을 다양하게 가질 수 있다.
상기 제1 스터브(Stub 1)와 상기 제2 스터브(Stub 2)는 서로 마주보며 대향하는 평행면을 갖도록 배치되며, 상기 배치에 의해 상기 제1층면(Layer1)과 상기 2층면(Layer2) 사이의 영역에서 상기 제1 스터브(Stub 1)와 상기 제2 스터브(Stub 2)에 의해 서로 겹치는 영역(120, 도면에서 점선에 의해 표시된 구역)을 갖는다. 상기 서로 겹치는 영역(120)은 상기 제1 스터브(Stub 1)와 상기 제2 스터브(Stub 2)의 모양과 크기에 따라 가변적으로 변할 수 있으며, 이에 따라 원하는 상호 커패시턴스 값을 갖도록 조절할 수 있다.
상기 실시 예는 PCB의 서로 다른 제1, 제2 층에 2개의 비아 형상의 커넥터 핀에 대해 구현했지만, 이에 한정되지 아니하고 PCB의 서로 인접한 다른 층(layer) 이를 테면 제1, 제2 층 또는 제 3, 제4 층 등에 대해 3 이상의 비아 형상의 커넥터 핀에 대해 다양하게 변형하여 실시할 수 있음은 당연하다.
이상에서는 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시 예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 이라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.
도 1은 커넥트 핀 사이에서 수신단 누화잡음이 발생되는 종래의 커넥터 핀 구조를 도시한 것이다.
도 2는 종래의 커넥터 핀 구조를 확대하여 도시한 것이다.
도 3은 종래의 커넥터 핀 구조에 대해 인덕터와 커패시터를 갖는 등가 회로로 도시한 것이다.
도 4는 이븐 모드(even mode), 오드 모드(odd mode), 스태틱 모드(static mode) 의 개념을 설명하기 위해 도시한 것이다.
도 5는 이븐 모드(even mode), 오드 모드(odd mode)에서 누화잡음의 영향을 설명하기 위해 도시한 것이다.
도 6은 본 발명에 의한 커넥터 핀이 연결되는 마더 보드에 스터브가 추가된 구조를 대략적으로 도시한 것이다.
도 7은 본 발명의 일실시 예에 따른 동일 층의 마더 보드 상에 스터브가 추가된 구조를 도시한 것이다.
도 8은 본 발명의 일실시 예에 따른 동일 층의 마더 보드 상에 3핀 이상일 경우 스터브가 추가된 구조를 도시한 것이다.
도 9는 본 발명에 의해 구현된 마더 보드를 이용하여 측정한 수신단 누화잡음 전압을 그래프로 도시한 것이다.
도 10은 종래 기술과 본 발명에 대해 15Mbps PRBS(Pseudo Random Binary Sequence)를 이용하여 아이 다이어그램 (Eye diagram)으로 도시한 것이다.
도 11은 종래의 기술과 본 발명에 대해 15Mbps, 100Mbps, 3Gbps 의 경우 누화잡음에 의한 지터(CIJ, Cross-talk induced jitter)를 도시한 것이다.
도 12는 본 발명의 다른 실시예로서 PCB의 서로 다른 층에 스터브를 추가한 구조를 도시한 것이다.

Claims (13)

  1. 복수의 층을 갖는 PCB 기판에 있어서,
    마더 보드(Mother Board) 상에 도터 카드(Daughter Card)를 접촉 연결시키고, 상기 접촉을 통해 형성된 접촉면을 갖는 커넥터;
    상기 커넥터와 동일평면 상에 형성된 커넥터 핀 연결구멍과 상기 커넥터 핀연결구멍과 연결되어 상기 마더보드와 상기 도터 카드를 전기적으로 도통케 하는 채널을 구비하는 각각의 커넥터 핀; 및
    상기 커넥터 핀의 채널과 연결되고, 상기 채널의 방향에 수직으로 배치된 스터브를 구비하는 것을 특징으로 하는 메모리 모듈 커넥터 구조.
  2. 제1항에 있어서, 상기 스터브는
    서로 인접한 상기 커넥터 핀에 대해 서로 대향하고, 서로 번갈아 가며 배치되는 것을 특징으로 하는 메모리 모듈 커넥터 구조.
  3. 제2항에 있어서, 상기 스터브는
    상기 커넥터 핀이 3개 이상일 경우 서로 인접한 핀들에 대해 양 방향으로 서로 대향하고, 서로 번갈아 가며 배치되는 것을 특징으로 하는 메모리 모듈 커넥터 구조.
  4. 제2항에 있어서, 상기 스터브는
    각각에 대해 조정 가능한 스터브의 길이, 스터브의 폭 및 스터브들 사이의 간격을 갖는 것을 특징으로 하는 메모리 모듈 커넥터 구조.
  5. 제4항에 있어서, 상기 스터브의 수는
    상기 스터브의 폭 및 상기 스터브들 사이의 간격에 대응하여 채널간격 내에서 결정되는 것을 특징으로 하는 메모리 모듈 커넥터 구조.
  6. 제4항에 있어서, 상기 스터브들 사이의 간격은
    상기 스터브의 폭의 5배를 초과하지 않는 것을 특징으로 하는 메모리 모듈 커넥터 구조.
  7. 삭제
  8. 제1항에 있어서, 상기 스터브는
    상기 PCB 기판의 복수의 층 중 어느 한 층에 배치되는 것을 특징으로 하는 메모리 모듈 커넥터 구조.
  9. 복수의 층을 갖는 PCB 기판에 있어서,
    상기 PCB 기판의 서로 인접한 제1층면과 제2층면 각각을 관통하여 각각 제1, 제2 커넥터 핀 역할을 하는 제1 비아(Via1) 및 제2 비아 (Via2);
    상기 제1 비아(Via1)의 상부면과 연결되어 있으며, 상기 제2 비아 (Via2)의 상부면을 향해 상기 제1 비아(Via1)의 관통축과 수직방향으로 막대모양으로 뻗은 제 1 스터브; 및
    상기 제2 비아(Via2)의 하부면과 연결되어 있으며, 상기 제2 비아(Via1)의 관통축과 수직방향으로 상기 제1비아(Via1) 하부면을 향해 막대모양으로 뻗은 제2 스터브를 갖는 것을 특징으로 하는 메모리 모듈 커넥터 구조.
  10. 제9항에 있어서,
    상기 제1 스터브와 상기 제2 스터브는 서로 대향하는 평행한 면을 갖도록 배치되는 것을 특징으로 하는 메모리 모듈 커넥터 구조.
  11. 제10항에 있어서,
    상기 제1 스터브와 상기 제2 스터브는 직사각형 또는 ㄱ자 굴곡의 막대기 모양을 갖는 것을 특징으로 하는 메모리 모듈 커넥터 구조.
  12. 제9항 또는 10항에 있어서,
    상기 제1 스터브와 상기 제2 스터브는 각각에 대해 조정 가능한 스터브의 길이 및 스터브의 폭을 갖는 것을 특징으로 하는 메모리 모듈 커넥터 구조.
  13. 제9항 내지 제11항 중 어느 한 항에 있어서,
    상기 제1 스터브와 상기 제2 스터브는 상기 PCB 기판의 복수의 층 중 서로 인접한 각각의 층에 배치되는 것을 특징으로 하는 메모리 모듈 커넥터 구조.
KR1020080002850A 2008-01-10 2008-01-10 수신 단 누화잡음을 감소시키기 위해 스터브를 구비한메모리 모듈 커넥터 구조 KR100943300B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080002850A KR100943300B1 (ko) 2008-01-10 2008-01-10 수신 단 누화잡음을 감소시키기 위해 스터브를 구비한메모리 모듈 커넥터 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080002850A KR100943300B1 (ko) 2008-01-10 2008-01-10 수신 단 누화잡음을 감소시키기 위해 스터브를 구비한메모리 모듈 커넥터 구조

Publications (2)

Publication Number Publication Date
KR20090077101A KR20090077101A (ko) 2009-07-15
KR100943300B1 true KR100943300B1 (ko) 2010-02-23

Family

ID=41335641

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080002850A KR100943300B1 (ko) 2008-01-10 2008-01-10 수신 단 누화잡음을 감소시키기 위해 스터브를 구비한메모리 모듈 커넥터 구조

Country Status (1)

Country Link
KR (1) KR100943300B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150085458A1 (en) * 2013-09-26 2015-03-26 Raul Enriquez Shibayama Reducing Far End Crosstalk in Single Ended Interconnects and Buses

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6266252B1 (en) 1997-12-01 2001-07-24 Chris Karabatsos Apparatus and method for terminating a computer memory bus
KR20030094569A (ko) * 2002-06-04 2003-12-18 삼성전자주식회사 고주파 잡음을 감소시키는 데이터 버스 구조를 가지는반도체 메모리 장치
KR20050040776A (ko) * 2003-10-28 2005-05-03 엘피다 메모리 가부시키가이샤 메모리 시스템 및 메모리 모듈

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6266252B1 (en) 1997-12-01 2001-07-24 Chris Karabatsos Apparatus and method for terminating a computer memory bus
KR20030094569A (ko) * 2002-06-04 2003-12-18 삼성전자주식회사 고주파 잡음을 감소시키는 데이터 버스 구조를 가지는반도체 메모리 장치
KR20050040776A (ko) * 2003-10-28 2005-05-03 엘피다 메모리 가부시키가이샤 메모리 시스템 및 메모리 모듈

Also Published As

Publication number Publication date
KR20090077101A (ko) 2009-07-15

Similar Documents

Publication Publication Date Title
US7887379B2 (en) Differential pair inversion for reduction of crosstalk in a backplane system
KR100750038B1 (ko) 디지털 전송 시스템들과 함께 사용하기 위한 소형 전자기커플러
US9433081B1 (en) Differential signal crosstalk minimization for dual stripline
US8357013B2 (en) Reducing far-end crosstalk in electrical connectors
EP2355629B1 (en) Differential pair inversion for reduction of crosstalk in a backplane system
KR100332518B1 (ko) 회로 모듈
US9627787B2 (en) DIMM connector region vias and routing
KR100923928B1 (ko) 서펜타인 형태의 마이크로 스트립 전송선 구조
CN102083277B (zh) 印刷电路板及其布线方法
US11737213B2 (en) Card edge connector with intra-pair coupling
US6661690B2 (en) High capacity memory module with built-in performance enhancing features
JP2003524288A (ja) 減少されたｌｃ積を有するバックプレーン
EP2739125A1 (en) Electrical connection interface for connecting electrical leads for high speed data transmission
US9936570B2 (en) Interconnect topology with staggered vias for interconnecting differential signal traces on different layers of a substrate
WO2016105782A1 (en) Two-part electrical connector
KR20080003739A (ko) 인쇄 회로 보드
JP2016005155A (ja) プリント回路板及びプリント配線板
KR100943300B1 (ko) 수신 단 누화잡음을 감소시키기 위해 스터브를 구비한메모리 모듈 커넥터 구조
CN110913570A (zh) 一种高性能信息处理及接口方法
US20150294712A1 (en) Printed circuit board and printed wiring board
Lee et al. Reduction of transient far-end crosstalk voltage and jitter in DIMM connectors for DRAM interface
JP4248042B2 (ja) コネクタのコンタクトに差動信号を割り当てる方法及びケーブルアセンブリ
CN106604520A (zh) 印刷电路板结构
JP2002124742A (ja) プリント配線板、接続部品、及び電子機器
KR100238447B1 (ko) 백 플레인 커넥터의 핀 할당방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee