KR100924881B1 - 반도체 웨이퍼의 세정 장치 및 그 세정 방법 - Google Patents

반도체 웨이퍼의 세정 장치 및 그 세정 방법 Download PDF

Info

Publication number
KR100924881B1
KR100924881B1 KR1020070042571A KR20070042571A KR100924881B1 KR 100924881 B1 KR100924881 B1 KR 100924881B1 KR 1020070042571 A KR1020070042571 A KR 1020070042571A KR 20070042571 A KR20070042571 A KR 20070042571A KR 100924881 B1 KR100924881 B1 KR 100924881B1
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
cleaning
electric field
gas
wafer
Prior art date
Application number
KR1020070042571A
Other languages
English (en)
Other versions
KR20080097557A (ko
Inventor
이준석
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020070042571A priority Critical patent/KR100924881B1/ko
Priority to US12/102,984 priority patent/US20080271751A1/en
Publication of KR20080097557A publication Critical patent/KR20080097557A/ko
Application granted granted Critical
Publication of KR100924881B1 publication Critical patent/KR100924881B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B5/00—Cleaning by methods involving the use of air flow or gas flow
    • B08B5/02—Cleaning by the force of jets, e.g. blowing-out cavities
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B7/00—Cleaning by methods not provided for in a single other subclass or a single group in this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

본 발명은 반도체 웨이퍼 표면의 파티클을 제거한다는 것으로, 이를 위하여 본 발명은, 세정 가스를 분사하여 특정 패턴이 형성된 반도체 웨이퍼 표면의 파티클을 제거하는 종래 방법과는 달리, 접지 상태로 고정시킨 반도체 웨이퍼 표면에 세정 가스를 분사하여 1차 세정한 후에, 반도체 웨이퍼로부터 특정 거리 이격된 전계 발생부를 통해 전계를 발생시켜 반도체 웨이퍼 표면의 파티클을 제거함으로써, 특정 패턴의 형성 시 반도체 웨이퍼 표면에 발생하는 파티클을 제거하여 반도체 소자의 수율을 향상시킬 수 있는 것이다.
포토 리소그래피(Photo Lithography) 공정, 세정 가스, 전계

Description

반도체 웨이퍼의 세정 장치 및 그 세정 방법{CLEANING APPARATUS AND CLEANING METHOD OF SEMICONDUCTOR WAFER}
도 1은 종래에 세정 가스를 이용하여 반도체 웨이퍼를 세정하는 장치를 나타낸 도면,
도 2는 본 발명에 따라 세정 가스를 이용하여 반도체 웨이퍼를 1차 세정하는 세정 장치를 나타낸 도면,
도 3은 본 발명에 따라 전계를 이용하여 반도체 웨이퍼를 2차 세정하는 세정 장치를 나타낸 도면,
도 4는 본 발명에 따라 세정 가스 및 전계를 이용하여 반도체 웨이퍼를 세정하는 과정을 나타낸 플로우차트.
본 발명은 반도체 소자의 세정에 관한 것으로, 더욱 상세하게는 반도체 소자의 제조 과정에서 패턴이 형성된 웨어퍼에 부착된 파티클을 제거하는데 적합한 반도체 웨이퍼의 세정 장치 및 그 세정 방법에 관한 것이다.
잘 알려진 바와 같이, 반도체 소자의 제조 과정은 증착 공정, 식각 공정 및 이온 주입 공정 등의 공정들을 포함한다.
즉, 반도체 소자는 웨이퍼 상에 다결정막, 산화막, 질화막 및 금속막 등과 같은 다수 개 층의 박막을 증착한 후에 사진 공정, 식각 공정 및 이온 주입 공정 등을 통해 패턴을 형성하는데, 포토 리소그래피(Photo Lithography) 공정은 포토마스크를 이용하여 원하는 반도체 소자의 패턴을 웨이퍼 상에 형성시키는 반도체 제조 과정의 핵심 기술이다.
이러한 포토리소그래피 공정은 정교한 마스크 설계로 인해 마스크로 투광되어 나오는 빛의 양을 적절히 조절할 수 있게 되었고, 새로운 감광제, 고구경(High Numerical Aperture) 렌즈를 장착한 스캐너(Scanner), 변형 마스크 기술 등을 이용하여 포토리소그래피 공정을 더욱 정교하게 수행할 수 있게 되었다.
특히, 포토리소그래피 공정에서 광학 근접 보상(Optical Proximity Correction) 기술은 기존의 광학 노광 장치의 기술적인 한계를 극복하는 요인이 되고 있는데, 논리 소자와 같이 반복적이지 않고 불규칙적인 패턴 구조를 갖는 반도체 소자에 대해 광학 해상 한계를 극복하면서 동시에 빠른 시간 내에 정교한 패터닝을 가능하게 하였고, 이는 광학 왜곡 현상을 효과적으로 극복하면서 초미세 패턴의 제조 능력을 향상시킬 수 있으며, 광학 노광 장치가 안고 있는 빛의 왜곡 현상을 보상을 할 수 있게 되었다.
한편, 종래에 반도체 소자의 제조 과정에서 포토리소그래피 공정 및 식각 공정을 통해 형성된 콘택홀의 측벽 및 저면에 발생하는 반응 부산물(polymer), 감광막 찌꺼기(residue) 등을 제거하기 위해 세정 공정을 수행하는데, 도 1에 도시한 바와 같이 세정 장치(챔버, 100) 내에 위치하는 웨이퍼 척(102) 위에 위치시킨 반도체 웨이퍼(104) 표면에 특정 패턴(106)을 형성시킬 때, 그 특정 패턴(106) 형성으로 인해 파티클(108)이 발생되고, 이러한 파티클은 가스 분사 노즐(110)을 통한 세정 가스, 예를 들면, N2 가스를 분사하여 제거하는 세정 공정을 수행한다.
하지만, 이러한 N2 가스를 분사하는 방식으로 세정 공정을 수행하더라도 반도체 웨이퍼(100)와의 대전 상태에 있는 파티클(104)은 완전히 제거되지 않고, 남은 파티클들은 반도체 웨이퍼(100)의 특정 패턴(102) 표면에 다른 부분으로 이동하게 됨으로써, 이 후 반도체 소자의 수율을 감소시키는 요인으로 작용하고 있는 실정이다.
따라서, 본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, N2 가스 분사 후 전계를 이용하여 반도체 웨이퍼를 세정할 수 있는 반도체 웨이퍼의 세정 장치 및 그 세정 방법을 제공하는데 그 목적이 있다.
본 발명의 다른 목적은, 전계를 이용한 세정 공정을 통해 반도체 웨이퍼 표면에 발생하는 대전 상태의 파티클을 제거할 수 있는 반도체 웨이퍼의 세정 장치 및 그 세정 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 일 관점에서 본 발명은, 특정 패턴이 형성 시 반도체 웨이퍼의 표면에 발생하는 파티클을 제거하는 세정 장치로서, 상기 반도체 웨이퍼를 접지 상태로 고정시키는 웨이퍼 고정부과, 상기 반도체 웨이퍼 표면으로 세정 가스를 분사하는 가스 분사부과, 상기 웨이퍼 고정부와 특정 거리 이격되어 상기 세정 가스의 분사 후에 DC 전원의 전자총을 이용하여 (-) 전기로 기 설정된 레벨의 전계를 발생시키는 전계 발생부을 포함하는 반도체 웨이퍼의 세정 장치를 제공한다.
상기 목적을 달성하기 위한 다른 관점에서 본 발명은, 특정 패턴이 형성 시 반도체 웨이퍼의 표면에 발생하는 파티클을 제거하는 세정 방법으로서, 상기 반도체 웨이퍼를 접지 상태로 고정시키는 단계와, 상기 고정 및 접지된 반도체 웨이퍼에 세정 가스를 분사하여 1차 세정하는 단계와, 상기 1차 세정 후 상기 반도체 웨이퍼에서 특정 거리 이격된 위치에 DC 전원의 전자총을 이용하여 (-) 전기의 전계를 발생시켜 2차 세정하는 단계를 포함하는 반도체 웨이퍼의 세정 방법을 제공한다.
본 발명의 상기 및 기타 목적과 여러 가지 장점은 이 기술분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시 예로부터 더욱 명확하게 될 것이다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세하게 설명한다.
본 발명의 기술요지는, 특정 패턴이 형성된 반도체 웨이퍼를 접지 상태로 고정시킨 후에, 세정 가스를 분사하여 1차 세정을 수행하고, 전계를 발생시켜 2차 세정을 수행하여 특정 패턴 형성 시 발생하는 파티클을 제거한다는 것으로, 이러한 기술적 수단을 통해 본 발명에서 목적으로 하는 바를 쉽게 달성할 수 있다.
도 2는 본 발명에 따라 세정 가스를 이용하여 반도체 웨이퍼를 1차 세정하는 세정 장치를 나타낸 도면이고, 도 3은 본 발명에 따라 전계를 이용하여 반도체 웨 이퍼를 2차 세정하는 세정 장치를 나타낸 도면이다.
도 2 및 도 3을 참조하면, 세정 장치는, 세정 챔버(200)와, 반도체 웨이퍼(204)를 고정시키는 웨이퍼 척을 포함하는 웨이퍼 고정부(202)와, 세정 가스를 분사하는 가스 분사부(206)와, DC 전원(208)을 공급하여 전자총(electron gun, 210)을 통해 (-) 전기의 전계를 발생시키는 전계 발생부를 포함한다. 여기에서, 세정 챔버(200)는 진공 상태를 유지하고, 가스 분사부(206)는 도 2에 도시한 바와 같이 측면에서 반도체 웨이퍼(204) 표면에 특정 각도로 세정 가스를 분사하도록 구성될 수 있으며, 도 1에 도시한 바와 같이 가스 분사부(206)가 상부면에 위치하도록 구성하여 반도체 웨이퍼(204) 표면에 상부에서 하부 방향으로 세정 가스를 분사할 수 있음은 물론이다.
여기에서, 웨이퍼 고정부(202)는 고정된 반도체 웨이퍼(204)를 접지시킨 상태를 유지하며, 특정 패턴이 형성된 반도체 웨이퍼(204)의 표면에 파티클(204a)이 발생된 상태를 나타내며, 전자총(210)의 일측면에 넓은 영역에서 전계를 발생하도록 판모양의 전계 발생체를 포함시켜 구성할 수 있다.
또한, 도 2 및 도 3에 도시한 바와 같이 이러한 세정 장치를 이용하여 반도체 웨이퍼(204)의 표면에 발생하는 파티클(204a)을 제거하는 과정은, 세정 가스를 이용한 1차 세정과, 전계를 이용하는 2차 세정 과정을 수행하게 되는데, 도 2에 도시한 바와 같이 웨이퍼 고정부(202)에 위치하는 반도체 웨이퍼(204)의 표면에 세정 가스를 분사하는 가스 분사부(206)를 통해 세정 가스로, 예를 들면 N2 가스를 이용하여 22 - 25 ℃, 3 - 5 lpm(liter per minutes)의 조건으로 분사하여 1차 세정을 수행한다. 이 후, 세정 챔버(200) 내부에 존재하는 세정 가스인 N2 가스 등을 펌핑할 수 있다.
그리고, 도 3에 도시한 바와 같이 DC 전원(208)으로부터 공급되는 전원에 따라 전자총(210)을 통해 (-) 전기(음이온 에너지)를 발생시키고, 그 일측면에 구성된 전계 발생체를 통해 (-)전기의 전계를 넓게 발생시키면, 접지되어 있는 반도체 웨이퍼(204)의 표면에 발생된 파티클(204a)이 상대적으로 (+) 이온화되어 전자총(210)의 일측면에 구성된 전계 발생체 표면으로 이동시켜 2차 세정을 수행한다. 즉, 세정 가스를 이용하여 1차 세정한 후에, 음이온 에너지의 전계를 발생시켜 반도체 웨이퍼(204) 표면에 잔류하는 파티클(204a)을 전계 발생부에 흡착시키는 방식으로 2차 세정을 수행한다.
따라서, 가스 분사부와 전계 발생부를 포함하는 세정 장치를 이용하여 세정 가스 분사를 통한 1차 세정 및 전계 발생을 통한 2차 세정을 수행함으로써, 반도체 웨이퍼에 특정 패턴을 형성할 때 발생하는 파티클을 효과적으로 제거할 수 있다.
다음에, 상술한 바와 같은 구성을 갖는 반도체 웨이퍼의 세정 장치를 이용하여 세정 가스를 이용한 1차 세정 과정과, 전계를 이용한 2차 세정 과정을 통해 반도체 웨이퍼의 표면에 발생하는 파티클을 제거하는 과정에 대해 설명한다.
도 4는 본 발명에 따라 세정 가스 및 전계를 이용하여 반도체 웨이퍼를 세정하는 과정을 나타낸 플로우차트이다.
도 4를 참조하면, 세정 챔버(200) 내의 웨이퍼 고정부(202), 즉 웨이퍼 척에 반도체 웨이퍼(204)를 이송시켜, 특정 패턴(204a)이 형성된 반도체 웨이퍼(204)를 접지시킨 상태로 고정시킨다(단계402).
그리고, 세정 챔버(200)의 측면에 구성된 가스 분사부(206)를 통해 세정 가스, 예를 들면 N2 가스를 특정 패턴(204a)이 형성된 반도체 웨이퍼(204)의 표면에 특정 각도로 분사한다(단계404). 여기에서, N2 가스는, 예를 들어 22 - 25 ℃, 3 - 5 lpm(liter per minutes)의 조건으로 분사된다. 한편, 본 발명에서는 도 2 및 도 3에 도시한 바와 같이 가스 분사부(206)를 상부 측면에 구성하여 특정 각도로 세정 가스를 분사하는 것으로 하여 설명하였으나, 도 1에 도시한 바와 같이 상부면에 구성하여 상부에서 하부의 반도체 웨이퍼(204) 표면에 세정 가스를 분사할 수 있음은 물론이다. 이 후, 세정 챔버(200) 내에 잔류하는 세정 가스를 소정의 펌핑 과정을 통해 펌핑할 수 있다.
다음에, 세정 챔버(200)의 상부에 구성된 전계 발생부를 통해 전계를 발생시킨다(단계406). 즉, DC 전원(208)으로부터 공급되는 전원에 따라 전자총(210)을 통해 (-) 전기를 발생시키고, 그 일측면에 구성된 전계 발생체를 통해 (-)전기의 전계를 넓게 발생시킨다. 이 때, DC 전원(208)으로부터 공급되는 전원에 따라 전자총(210) 및 전계 발생체를 통해 발생된 (-) 전기는 10 KeV - 50 KeV의 범위 조건으로 형성된다.
이에 따라, 접지되어 있는 반도체 웨이퍼(204)의 표면에 발생된 파티클(204a)이 상대적으로 (+) 이온화되어 전자총(210)의 일측면에 구성된 전계 발생체 표면으로 이동시켜 반도체 웨이퍼(204) 표면의 파티클(204a)을 제거한다(단계408). 여기에서, 세정 챔버(200)는 단계402 내지 단계408의 과정을 수행하는 중에 진공 상태를 유지하게 된다.
따라서, 반도체 웨이퍼를 접지 상태로 고정시킨 후에, 세정 가스를 분사하여 1차 세정을 수행하고, 전계를 발생시켜 2차 세정을 수행함으로써, 반도체 웨이퍼에 특정 패턴 형성 시 발생하는 파티클을 제거할 수 있다.
이상의 설명에서는 본 발명의 바람직한 실시 예들을 제시하여 설명하였으나 본 발명이 반드시 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함을 쉽게 알 수 있을 것이다.
이상 설명한 바와 같이 본 발명은, 세정 가스를 분사하여 특정 패턴이 형성된 반도체 웨이퍼 표면의 파티클을 제거하는 종래 방법과는 달리, 접지 상태로 고정시킨 반도체 웨이퍼 표면에 세정 가스 분사 및 전계 발생을 통해 반도체 웨이퍼 표면의 파티클을 효과적으로 제거함으로써, 반도체 소자의 수율을 향상시킬 수 있다.

Claims (12)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 특정 패턴이 형성 시 반도체 웨이퍼의 표면에 발생하는 파티클을 제거하는 세정 장치로서,
    상기 반도체 웨이퍼를 접지 상태로 고정시키는 웨이퍼 고정부과,
    상기 반도체 웨이퍼 표면으로 세정 가스를 분사하는 가스 분사부과,
    상기 웨이퍼 고정부와 특정 거리 이격되어 상기 세정 가스의 분사 후에 DC 전원의 전자총을 이용하여 (-) 전기로 기 설정된 레벨의 전계를 발생시키는 전계 발생부
    을 포함하는 반도체 웨이퍼의 세정 장치.
  6. 제 5 항에 있어서,
    상기 (-) 전기는, 10 KeV - 50 KeV의 범위 조건으로 발생되는 것을 특징으로 하는 반도체 웨이퍼의 세정 장치.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 특정 패턴이 형성 시 반도체 웨이퍼의 표면에 발생하는 파티클을 제거하는 세정 방법으로서,
    상기 반도체 웨이퍼를 접지 상태로 고정시키는 단계와,
    상기 고정 및 접지된 반도체 웨이퍼에 세정 가스를 분사하여 1차 세정하는 단계와,
    상기 1차 세정 후 상기 반도체 웨이퍼에서 특정 거리 이격된 위치에 DC 전원의 전자총을 이용하여 (-) 전기의 전계를 발생시켜 2차 세정하는 단계
    를 포함하는 반도체 웨이퍼의 세정 방법.
  12. 제 11 항에 있어서,
    상기 (-) 전기는, 10 KeV - 50 KeV의 범위 조건으로 발생되는 것을 특징으로 하는 반도체 웨이퍼의 세정 방법.
KR1020070042571A 2007-05-02 2007-05-02 반도체 웨이퍼의 세정 장치 및 그 세정 방법 KR100924881B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070042571A KR100924881B1 (ko) 2007-05-02 2007-05-02 반도체 웨이퍼의 세정 장치 및 그 세정 방법
US12/102,984 US20080271751A1 (en) 2007-05-02 2008-04-15 Apparatus and method for cleaning semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070042571A KR100924881B1 (ko) 2007-05-02 2007-05-02 반도체 웨이퍼의 세정 장치 및 그 세정 방법

Publications (2)

Publication Number Publication Date
KR20080097557A KR20080097557A (ko) 2008-11-06
KR100924881B1 true KR100924881B1 (ko) 2009-11-02

Family

ID=39938700

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070042571A KR100924881B1 (ko) 2007-05-02 2007-05-02 반도체 웨이퍼의 세정 장치 및 그 세정 방법

Country Status (2)

Country Link
US (1) US20080271751A1 (ko)
KR (1) KR100924881B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120102778A1 (en) * 2010-04-22 2012-05-03 Ismail Kashkoush Method of priming and drying substrates
CN102151672B (zh) * 2011-01-15 2012-08-22 安徽艾可蓝节能环保科技有限公司 一种净化器载体通孔清通装置
KR102083853B1 (ko) * 2016-11-25 2020-03-03 세메스 주식회사 기판 처리 장치 및 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0773994A (ja) * 1993-07-12 1995-03-17 Boc Group Inc:The 中空陰極アレイおよびこれを用いた表面処理方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0773994A (ja) * 1993-07-12 1995-03-17 Boc Group Inc:The 中空陰極アレイおよびこれを用いた表面処理方法

Also Published As

Publication number Publication date
KR20080097557A (ko) 2008-11-06
US20080271751A1 (en) 2008-11-06

Similar Documents

Publication Publication Date Title
TWI540636B (zh) 電漿處理方法及電漿處理裝置
CN107068559B (zh) 具有离子加速器的双室等离子体蚀刻器
KR101286242B1 (ko) 반도체 소자 제조 방법
US20160293405A1 (en) Trench and hole patterning with euv resists using dual frequency capacitively coupled plasma (ccp)
TWI830683B (zh) 用於電場引導的光阻劑圖案化製程的膜結構
JP2010034532A (ja) ホローカソードプラズマを利用した大面積基板処理方法
KR20160089515A (ko) 직류 중첩 동결
KR20080014773A (ko) 정규형 저유전율 유전체 재료 및/또는 다공형 저유전율유전체 재료의 존재 시 레지스트 스트립 방법
KR100924881B1 (ko) 반도체 웨이퍼의 세정 장치 및 그 세정 방법
US20100009534A1 (en) Method for patterning a semiconductor device
KR102545968B1 (ko) 마이크로전자 기판 상에서의 드라이 하드 마스크 제거의 방법
KR102469451B1 (ko) 마이크로전자 공작물의 제조를 위해 실리콘 질화물층을 영역 선택 에칭하는 방법
KR102618889B1 (ko) 기판 식각 방법
KR102468232B1 (ko) 기판 식각 방법
KR101225544B1 (ko) 하이브리드 플라즈마 소스와 정전척 히터를 이용한 멀티 스택 레이어 마스크 구조의 산화막 식각방법
KR102133351B1 (ko) Ｏｌｅｄ 기판 플라즈마 처리장치
KR20070017851A (ko) 반도체 제조설비
KR100774979B1 (ko) 기판을 처리하는 장치 및 방법
KR100801299B1 (ko) 웨이퍼상의 포토레지스트 제거 장치 및 방법
KR100241531B1 (ko) 감광막 제거 방법
US20200098595A1 (en) Semiconductor manufacturing apparatus and method for operating the same
TW202414112A (zh) 基板處理方法及基板處理系統
KR20120135613A (ko) 반도체의 패턴 형성방법 및 패턴 형성 시스템
KR20070052609A (ko) 노광 공정에서의 디포커스 방지 방법
KR20060080508A (ko) 파티클 제거장치를 갖는 건식 식각 장치 및 이를 이용한위상반전 마스크 제조방법.

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee