KR100919850B1 - Manufacturing Method of testing sheet - Google Patents
Manufacturing Method of testing sheetInfo
- Publication number
- KR100919850B1 KR100919850B1 KR1020070130274A KR20070130274A KR100919850B1 KR 100919850 B1 KR100919850 B1 KR 100919850B1 KR 1020070130274 A KR1020070130274 A KR 1020070130274A KR 20070130274 A KR20070130274 A KR 20070130274A KR 100919850 B1 KR100919850 B1 KR 100919850B1
- Authority
- KR
- South Korea
- Prior art keywords
- coating layer
- specimen
- coating
- piece
- metal piece
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N1/00—Sampling; Preparing specimens for investigation
- G01N1/28—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
- G01N1/286—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q involving mechanical work, e.g. chopping, disintegrating, compacting, homogenising
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N1/00—Sampling; Preparing specimens for investigation
- G01N1/28—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
- G01N1/286—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q involving mechanical work, e.g. chopping, disintegrating, compacting, homogenising
- G01N2001/2873—Cutting or cleaving
Abstract
본 발명은 반도체/LCD 장비용 코팅 부품의 성능평가를 하기 위해 코팅층이 손상되지 않게 제작할 수 있는 시편 제작방법에 관한 것으로, 이를 위해 반도체/LCD 장비용 코팅 부품의 성능평가를 하기 위한 시편 제작방법에 있어서, 금속편을 준비하는 단계;(S100)와, 상기 금속편을 동일 크기로 나눌 수 있도록 표면에 밑 그림을 그리는 단계;(S200)와, 밑 그림을 따라 금속편에 홈부를 형성하는 단계;(S300)와, 상기 금속편의 표면에 코팅층을 형성하여 코팅편을 형성하는 단계;(S400)와, 상기 코팅편의 양면 중 홈부가 형성되지 않은 면의 코팅층을 제거하는 단계;(S500)와, 상기 코팅편의 양면 중 코팅층이 제거된 금속면을 따라 커팅하되, 코팅층에 형성된 홈부에 맞닿는 방향으로 커팅하여 시편을 제작하여 완성하는 단계;(S600)를 포함하여 이루어지는 것을 특징으로 한다.The present invention relates to a specimen manufacturing method that can be produced so as not to damage the coating layer to evaluate the performance of the coating component for semiconductor / LCD equipment, for this purpose in the specimen manufacturing method for the performance evaluation of the coating component for semiconductor / LCD equipment In the step of preparing a metal piece; (S100), and drawing a bottom figure on the surface so that the metal piece can be divided into the same size; (S200) and forming a groove in the metal piece according to the bottom figure; (S300) And forming a coating layer on the surface of the metal piece to form a coating piece; (S400) and removing the coating layer of a surface on which the groove part is not formed on both sides of the coating piece; (S500) and both surfaces of the coating piece. Cutting along the metal surface of the coating layer is removed, cutting to the direction in contact with the groove formed in the coating layer to produce a specimen to complete; (S600) characterized in that comprises a The.
또한 본 발명은 코팅층의 표면이 손상되지 않게 시편을 제작하되, 상기 시편의 코팅층 표면에 도트를 배열시켜 내전압실험 성능평가가 가능하게 제작할 수 있는 시편 제작방법에 관한 것이다.In another aspect, the present invention relates to a specimen manufacturing method that can be produced so that the surface of the coating layer is not damaged, arraying dots on the surface of the coating layer of the specimen to enable the evaluation of the breakdown voltage test.
또한 본 발명은 코팅층의 표면이 손상되지 않게 시편을 제작하되, 시편의 코팅층을 제외한 모든 면에 걸쳐 파라핀을 도포시켜 내화학실험의 성능평가가 가능하게 제작할 수 있는 시편 제작방법에 관한 것이다.In addition, the present invention relates to a specimen manufacturing method that can produce a specimen so as not to damage the surface of the coating layer, by applying paraffin over all surfaces except the coating layer of the specimen to enable the performance evaluation of chemical resistance test.
Description
본 발명은 반도체/LCD 장비용 코팅 부품의 성능평가를 하기 위해 코팅층이 손상되지 않게 제작할 수 있는 시편 제작하되, 시편의 코팅층 표면에 도트를 배열시켜 내전압실험 성능평가가 가능하게 제작하고, 또한 시편의 코팅층을 제외한 모든 면에 걸쳐 파라핀을 도포시켜 내화학실험의 성능평가가 가능하게 제작할 수 있는 시편 제작방법에 관한 것이다.In order to evaluate the performance of coating parts for semiconductor / LCD equipment, the present invention manufactures a specimen that can be manufactured without damaging the coating layer, and arranges dots on the surface of the coating layer of the specimen so that the withstand voltage test performance can be evaluated, and also The present invention relates to a method for fabricating a specimen that can be fabricated to enable performance evaluation of chemical tests by applying paraffin over all surfaces except the coating layer.
일반적으로 일반적으로 CVD/ALD, PVD, Etcher등 반도체제조 핵심장비에 장착되는 부품은 이온, 전자, 및 활성종으로 이루어진 고에너지의 반응성이 높은 플라즈마 환경, 부식성이 높은 화학기체 환경, 고온 환경 등의 극한 상황에서 사용되고 있어 부식문제와 파티클 발생문제가 심각하다.Generally, the components installed in semiconductor manufacturing core equipment such as CVD / ALD, PVD, and Etcher are composed of high energy reactive plasma environment, high corrosive chemical gas environment, high temperature environment, etc. Used under extreme conditions, corrosion problems and particle generation problems are serious.
한편 장비의 내부 부품의 많은 부분이 소모품이며, 주기적으로 교체되어 사용되고 있다.On the other hand, many of the internal parts of the equipment are consumables, and they are replaced and used periodically.
건식식각 장비 또한 증착 장비 등과 같이 반도체 공정장비의 대부분은 수입에 의존하고 있는 형편이며 일부 장비업체에서 국산화에 성공한 장비가 사용되기도 하고 있다. 공정장비의 내부소모품의 가격 또한 무시 못할 정도이기 때문에 내부부품을 국산화하려는 노력이 있어 왔다.Dry etching equipment, most of the semiconductor processing equipment, such as deposition equipment, is dependent on imports, and some equipment manufacturers have successfully used localized equipment. Since the price of internal consumables of process equipment is negligible, efforts have been made to localize internal parts.
내부 부품을 국산화할 경우 현장의 공정장비에서 특성평가를 할 수 있는 형편도 아니고 부품의 특성평가를 따로 지원해주는 기관이 없기 때문에 국산화를 하더라도 현장의 장비에 직접 투입하기에는 현실적으로 불가능하다고 볼 수 있다.If localization of internal parts is not possible to evaluate the characteristics of process equipment in the field, and there is no institution that supports the evaluation of the characteristics of the parts, it can be considered that it is practically impossible to directly input them to the equipment of the field even if localization.
따라서 내부부품의 국산화를 촉진하고 효율적인 현장적용을 위해서는 실제 공정환경과 유사한 환경에서 부품의 특성평가를 지원할 수 있는 체제가 구축되어야 한다.Therefore, in order to promote the localization of internal parts and to apply the effective site, a system to support the evaluation of the characteristics of parts in an environment similar to the actual process environment should be established.
한편 반도체장비 금속소재의 부품에는 이러한 내플라즈마, 내화학특성 등을 위해 후막 코팅을 주로 하고 있다. 이러한 코팅은 현재 에노다이징(양극산화피막법:Anodizing) 및 플라즈마 용사(Plasma spray coating) 방식으로 많이 사용하고 있다.On the other hand, the parts of the semiconductor equipment metal material is mainly a thick film coating for such plasma resistance, chemical resistance and the like. Such coatings are currently used in many ways such as anodizing and plasma spray coating.
상기 에노다이징법은 알루미늄 부품을 전해액에서 양극으로 하고 통전하면 양극에서 발생하는 산소에 의해서 알루미늄이 산화되어 산화 알루미늄 Al2O3 의 피막을 형성하는 방식이며, 플라즈마 용사 코팅 방식은 4000 ~ 5000℃ 이상의 초고온에서 세라믹 파우더를 녹여서 코팅을 함으로 인해 부착력이 약하고, 밀도가 낮고, 융점의 차이에서 비롯된 복합재 코팅이 어렵고, 비산화물 코팅이 안된다는 단점이 있어 최근에는 Cold spray 코팅법을 이용, 저온에서 코팅하는 방법도 개발되었다.The anodizing method is a method of forming aluminum aluminum oxide film Al 2 O 3 by the oxidation of the oxygen generated from the anode when the aluminum part as the anode in the electrolyte and energized, plasma spray coating method is 4000 ~ 5000 ℃ Due to the dissolution of ceramic powder at the ultra-high temperature, it has the disadvantage of weak adhesion, low density, difficult coating of composite materials due to the difference of melting point, and non-oxide coating. The method was also developed.
하지만 이 방법은 온도변화에 따른 부착력 저하 문제가 존재하지 않아 코팅제품의 수명이 길고, 공정 특성에 맞는 표면상태를 제공함으로써 반도체나 LCD생산 공정 중에서 발생할 수 있는 입자에 의한 오염을 감소시킬 뿐 아니라, 사용되는 부품 중에서 손상된 부분에 대한 재코팅이 가능함에 따라 고가의 반도체 제조용 장비 부품을 폐기하지 않고 다시 사용할 수 있을 것으로 기대된다.However, this method does not have the problem of deterioration of adhesion force due to temperature change, so long life of coating products and providing surface condition suitable for process characteristics not only reduces contamination by particles that may occur during semiconductor or LCD production process. The recoating of damaged parts of the parts used is expected to enable the reuse of expensive semiconductor manufacturing equipment parts without disposal.
한편 코팅 관련 잠재 시장으로는 국내에서만 2000억원, 세계적으로는 국내시장의 약 10배 이상이라고 예상되고 근래에는 기존의 에노다이징을 대체하여 세라믹코팅 방식의 시장이 커지고 있다.On the other hand, the potential market for coatings is estimated to be 200 billion won in Korea alone, and more than 10 times globally in the domestic market. Recently, the ceramic coating market is growing in place of the existing aging.
한편 코팅은 위에서 밝힌 바와 같이 각 제품에 적합한 여러종류의 공정 및 재료가 사용되고 있다. 같은 CVD나 건식식각 공정이라 하더라도 사용공정에 따라 화학가스, 온도 , 플라즈마 타입 등이 다르기 때문에 각기 다른 특성을 보이고 있다. 따라서, 반도체 코팅부품 소재부품의 공정영향에 따른 성능평가를 정확히 하기 위한 평가방법이 개발되어야 한다.On the other hand, as described above, a variety of processes and materials suitable for each product are used. Even in the same CVD or dry etching process, the chemical gas, temperature, and plasma type are different according to the process used, and thus have different characteristics. Therefore, an evaluation method for accurately evaluating the performance according to the process influence of the semiconductor coating component material component should be developed.
본 발명에서는 반도체 또는 디스플레이 장비 부품의 표면코팅법으로 사용되고 있는 플라즈마 융사 또는 애노다이징을 이용한 코팅층의 부품평가를 위한 평가표준샘플을 제작하여 성능을 실제적으로 평가할 수 있는 시편을 제공하고 자 한다.In the present invention, to provide a specimen that can evaluate the actual performance by making an evaluation standard sample for component evaluation of the coating layer using plasma fusion or anodizing which is used as a surface coating method of semiconductor or display equipment components.
본 발명은 반도체/LCD 장비용 코팅 부품의 성능평가를 하기 위한 시편 제작방법에 있어서, 금속편을 준비하는 단계;(S100)와, 상기 금속편을 동일 크기로 나눌 수 있도록 표면에 밑 그림을 그리는 단계;(S200)와, 밑 그림을 따라 금속편에 홈부를 형성하는 단계;(S300)와, 상기 금속편의 표면에 코팅층을 형성하여 코팅편을 형성하는 단계;(S400)와, 상기 코팅편의 양면 중 홈부가 형성되지 않은 면의 코팅층을 제거하는 단계;(S500) 및 상기 코팅편의 양면 중 코팅층이 제거된 금속면을 따라 커팅하되, 코팅층에 형성된 홈부에 맞닿는 방향으로 커팅하여 시편을 제작하여 완성하는 단계;(S600)를 포함하여 이루어지는 것을 특징으로 하는 시편 제작방법을 제공하는데 있다.The present invention provides a test piece manufacturing method for evaluating the performance of a coating component for semiconductor / LCD equipment, comprising the steps of: preparing a metal piece; (S100), and drawing a bottom figure on the surface to divide the metal piece into the same size; (S200), and forming a groove portion in the metal piece according to the following figure; (S300) and forming a coating layer on the surface of the metal piece to form a coating piece; (S400), and the groove portion of both sides of the coating piece Removing the coating layer of the surface that is not formed; (S500) and while cutting along the metal surface from which the coating layer is removed from both sides of the coating piece, cutting in the direction of contact with the groove formed in the coating layer to produce a specimen; S600) to provide a test piece manufacturing method characterized in that the made.
또한 본 발명은 반도체/LCD 장비용 코팅 부품의 성능평가를 하기 위한 시편 제작방법에 있어서, 금속편을 준비하는 단계;(S100)와, 상기 금속편을 동일 크기로 나눌 수 있도록 표면에 밑 그림을 그리는 단계;(S200)와, 밑 그림을 따라 금속편에 홈부를 형성하는 단계;(S300)와, 상기 금속편의 표면에 코팅층을 형성하여 코팅편을 형성하는 단계;(S400)와, 상기 코팅편의 양면 중 홈부가 형성되지 않은 면의 코팅층을 제거하는 단계;(S500) 및 상기 코팅편의 양면 중 코팅층이 제거된 금속면을 따라 커팅하되, 코팅층에 형성된 홈부에 맞닿는 방향으로 커팅하여 시편을 제작하는 단계;(S600)와, 상기 시편의 코팅층 전면에 걸쳐 다수의 도트를 배열시켜 부착시키는 단계;(S610) 및 상기 도트와 시편의 금속면에 다양한 세기를 갖는 전원을 인가시키는 단계;(S620)를 포함하여 내전압 실험용으로 사용됨을 특징으로 하는 시편 제작방법을 제공하는데 있다.In another aspect, the present invention provides a method for preparing a specimen for the performance evaluation of the coating component for semiconductor / LCD equipment, preparing a metal piece; (S100) and the step of drawing the bottom picture on the surface to be divided into the same size (S200), and forming a groove in the metal piece according to the following figure; (S300) and forming a coating layer on the surface of the metal piece to form a coating piece; (S400), and the groove of both sides of the coating piece Removing the coating layer of the side that is not formed; (S500) and while cutting along the metal surface from which the coating layer of the both sides of the coating piece is removed, cutting in the direction of contact with the groove formed in the coating layer to produce a specimen; (S600 And arranging and attaching a plurality of dots over the entire coating layer of the specimen; (S610) and applying power having various intensities to the dots and the metal surfaces of the specimen; (S620) To provide a specimen making method which comprises voltage used as experimental.
또한 본 발명은 반도체/LCD 장비용 코팅 부품의 성능평가를 하기 위한 시편 제작방법에 있어서, 금속편을 준비하는 단계;(S100)와, 상기 금속편을 동일 크기로 나눌 수 있도록 표면에 밑 그림을 그리는 단계;(S200)와, 밑 그림을 따라 금속편에 홈부를 형성하는 단계;(S300)와, 상기 금속편의 표면에 코팅층을 형성하여 코팅편을 형성하는 단계;(S400)와, 상기 코팅편의 양면 중 홈부가 형성되지 않은 면의 코팅층을 제거하는 단계;(S500) 및 상기 코팅편의 양면 중 코팅층이 제거된 금속면을 따라 커팅하되, 코팅층에 형성된 홈부에 맞닿는 방향으로 커팅하여 시편을 제작하는 단계;(S600)와, 상기 시편의 금속면을 파라핀 수용액에 부분 수장시키는 단계;(S620) 및 상기 시편을 파라핀 수용액에 이탈시켜 건조하는 단계;(S640)를 포함하여 내화학 실험용으로 사용됨을 특징으로 하는 시편 제작방법을 제공하는데 있다.In another aspect, the present invention provides a method for preparing a specimen for the performance evaluation of the coating component for semiconductor / LCD equipment, preparing a metal piece; (S100) and the step of drawing the bottom picture on the surface to be divided into the same size (S200), and forming a groove in the metal piece according to the following figure; (S300) and forming a coating layer on the surface of the metal piece to form a coating piece; (S400), and the groove of both sides of the coating piece Removing the coating layer of the side that is not formed; (S500) and while cutting along the metal surface from which the coating layer of the both sides of the coating piece is removed, cutting in the direction of contact with the groove formed in the coating layer to produce a specimen; (S600 And, partially storing the metal surface of the specimen in an aqueous paraffin solution; (S620) and leaving the specimen in an aqueous paraffin solution and drying it; (S640), which is used for chemical resistance experiments. To provide a method for producing a specimen.
본 발명에 따른 시편 제작방법에 따르면, 코팅층이 손상되지 않은 동일한 조건의 시편을 정밀하게 다수 제작할 수 있어 부품평가를 위한 평가표준샘플을 제작하여 성능을 실제적으로 평가할 수 있는 장점이 있다.According to the specimen manufacturing method according to the present invention, it is possible to precisely produce a large number of specimens under the same conditions in which the coating layer is not damaged, there is an advantage that can actually evaluate the performance by producing an evaluation standard sample for component evaluation.
또한 도트를 배열하여 균일한 높낮이를 갖는 시편 코팅층의 전면에 걸처 정확한 내전압 측정이 가능함으로 평가표준샘플을 제작하여 실제적 성능을 평가할 수 있는 특징이 있다. In addition, it is possible to accurately measure the withstand voltage across the entire surface of the specimen coating layer having a uniform height by arranging the dots, so that an evaluation standard sample can be manufactured to evaluate actual performance.
또한 시편에 코팅층을 제외한 전면에 걸쳐 파리핀을 도포시켜 코팅층의 내화학 측정이 가능함으로 평가표준샘플을 제작하여 실제적 성능을 평가할 수 있는 특징이 있다. In addition, by applying a paraffin over the entire surface except the coating layer on the specimen, it is possible to measure the chemical resistance of the coating layer has the characteristics that can evaluate the actual performance by producing an evaluation standard sample.
도 1a은 본 발명의 제 1실시예에 따른 시편 제작방법의 순서도,Figure 1a is a flow chart of a specimen manufacturing method according to a first embodiment of the present invention,
도 1b는 도 1a에 따른 시편 제작방법의 개념도,Figure 1b is a conceptual diagram of the specimen manufacturing method according to Figure 1a,
도 2a은 본 발명의 제 2실시예에 따른 시편 제작방법의 순서도,Figure 2a is a flow chart of a specimen manufacturing method according to a second embodiment of the present invention,
도 2b는 도 2a에 따른 시편 제작방법의 개념도,Figure 2b is a conceptual diagram of the specimen manufacturing method according to Figure 2a,
도 3a은 본 발명의 제 3실시예에 따른 시편 제작방법의 순서도,Figure 3a is a flow chart of a specimen manufacturing method according to a third embodiment of the present invention,
도 3b는 도 3a에 따른 시편 제작방법의 개념도이다.3B is a conceptual diagram of a specimen manufacturing method according to FIG. 3A.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
10: 시편 11: 금속편10: Psalm 11: Metal
111: 홈부111: home
12: 코팅편 121: 코팅층12: coating piece 121: coating layer
20: 도트 30: 파라핀20: dot 30: paraffin
31: 파라핀용기 40: 분침31: paraffin container 40: minute hand
이하에서는 본 발명에 따른 시편 제작방법에 관하여 첨부되어진 도면과 함께 더불어 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings with respect to the specimen manufacturing method according to the present invention will be described in detail.
도 1a은 본 발명의 제 1실시예에 따른 시편 제작방법의 순서도이고, 도 1b는 도 1a에 따른 시편 제작방법의 개념도이다.Figure 1a is a flow chart of the specimen manufacturing method according to the first embodiment of the present invention, Figure 1b is a conceptual diagram of the specimen manufacturing method according to Figure 1a.
도 1a 및 도 1b에 도시된 바와 같이, 본 발명은 반도체/LCD 장비용 코팅 부품의 성능평가를 하기 위해 코팅층이 손상되지 않게 제작할 수 있는 시편 제작방법에 관한 것이다.As shown in Figure 1a and Figure 1b, the present invention relates to a specimen manufacturing method that can be produced so that the coating layer is not damaged in order to evaluate the performance of the coating component for semiconductor / LCD equipment.
먼저 반도체/LCD 장비와 동일한 재질을 갖는 금속편(11)을 준비한다. 이 때 샘플시편을 크기와 개수를 감안하여 금속편(11)의 크기를 확정하여 준비한다.(S100)First, a metal piece 11 having the same material as that of a semiconductor / LCD device is prepared. At this time, the size of the metal piece 11 is determined and prepared in consideration of the size and number of sample specimens.
이 후 상기 금속편(11)을 동일 크기로 나눌 수 있도록 표면에 밑 그림을 스케치 한다.(S200)After that sketch the bottom picture on the surface so that the metal piece 11 can be divided into the same size. (S200)
그리고 밑 그림을 따라 금속편(11)에 홈부(111)를 형성하는데, 이 때 홈부(111)는 와이어 방전기와 같은 가공기로 금속편(11) 두께 대비 2/3 내지 3/4 깊이로 형성한다. 이는 시편의 표면에 코팅층을 형성한 후 커팅을 쉽게 하기 위함이다.(S300)In addition, the groove 111 is formed in the metal piece 11 according to the following figure, wherein the groove 111 is formed to have a depth of 2/3 to 3/4 of the thickness of the metal piece 11 by using a processing machine such as a wire discharger. This is for easy cutting after forming a coating layer on the surface of the specimen. (S300)
그 다음 상기 금속편(11)을 별도의 챔버(미도시)에 투입하여 표면에 플라스마 융사 또는 애노다이징 코팅층(121)을 형성하여 코팅편(12)을 제작한다.(S400)Then, the metal piece 11 is put into a separate chamber (not shown) to form a plasma melt or anodizing coating layer 121 on the surface to produce a coating piece 12. (S400)
이 후 상기 코팅편(12)의 양면 중 홈부(111)가 형성되지 않은 면의 코팅층(121)을 그라인더와 같은 연마기(미도시)를 통해 제거한다.(S500)Thereafter, the coating layer 121 of the surface on which the groove 111 is not formed on both surfaces of the coating piece 12 is removed through a grinder such as a grinder (S500).
마지막으로 실험하고자 하는 코팅층(121)이 형성된 면이 손상되지 않도록 코팅편(12)의 양면 중 코팅층(121)이 제거된 금속면을 따라 커팅하여 다수의 시편(10)을 완성한다.Finally, a plurality of specimens 10 are completed by cutting along the metal surface from which the coating layer 121 is removed from both surfaces of the coating piece 12 so that the surface on which the coating layer 121 is formed is not damaged.
이 때 금속면을 따라 커팅하는 이유은 코팅층(121)이 형성된 면에 홈부(111)가 형성되어 있으므로, 코팅층(121)을 손상시키지 않으면서 홈부(111)와 맞닿는 방향으로 커팅하여 커팅을 보다 쉽게 하기 위함이다.(S600)At this time, the reason for cutting along the metal surface is that the groove 111 is formed on the surface on which the coating layer 121 is formed, so that the cutting is made easier by cutting in a direction that is in contact with the groove 111 without damaging the coating layer 121. (S600)
도 2a은 본 발명의 제 2실시예에 따른 시편 제작방법의 순서도이고, 도 2b는 도 2a에 따른 시편 제작방법의 개념도이다.Figure 2a is a flow chart of the specimen manufacturing method according to a second embodiment of the present invention, Figure 2b is a conceptual diagram of the specimen manufacturing method according to Figure 2a.
도 2a 및 도 2b에 도시된 바와 같이, 본 발명은 코팅층(121)의 표면이 손상되지 않게 시편(10)을 제작하되, 상기 시편(10)의 코팅층(121) 표면에 도트(20)를 배열시켜 내전압실험 성능평가가 가능하게 제작할 수 있는 시편 제작방법에 관한 것이다.As shown in Figure 2a and 2b, the present invention is to produce a specimen 10 so as not to damage the surface of the coating layer 121, the dot 20 is arranged on the surface of the coating layer 121 of the specimen 10 The present invention relates to a method for fabricating a specimen that can be manufactured to evaluate the withstand voltage performance.
여기서 코팅층(121)의 표면이 손상되지 않게 시편(10)을 제작하는 방법은 S100 내지 S600단계로 전술한 바와 동일함으로 이에 대한 설명은 생략하기로 한다.Herein, the method of fabricating the specimen 10 so that the surface of the coating layer 121 is not damaged is the same as described above in steps S100 to S600, and thus description thereof will be omitted.
S600단계 이후, 시편(10) 전체 또는 시편(10)의 어느 한 부분을 국소적으로 밀착시켜 코팅층(121)을 내전압 측정할 수 있도록 통전되는 도트(20)를 코팅층(121) 전면에 걸쳐 배열시켜 부착시킨다.(S610)After the step S600, the whole of the specimen 10 or any part of the specimen 10 is in close contact with the dot 20 that is energized to measure the withstand voltage of the coating layer 121 is arranged over the entire coating layer 121 (S610)
여기서 시편(10)의 코팅층(121)은 도 2b와 같이, 높낮이가 불균일한 바, 분침(40)으로 불균일한 시편(10)의 코팅층(121)을 정확하게 내전압 실험을 실시할 수 있도록 도트(20)를 배열시킨 구조이다.Here, the coating layer 121 of the specimen 10 has a nonuniform height, as shown in FIG. 2B, and the dots 20 so that the withstand voltage test can be accurately performed on the coating layer 121 of the nonuniform specimen 10 with the minute hand 40. ) Structure.
즉, 상기의 도트(20)는 시편(10)의 다양한 미세 높낮이를 갖는 불균일한 코팅층(121)의 전체 면적에 걸쳐 평균 내전압 실험을 실시할 수 있도록 하기 위함이다.That is, the dot 20 is to allow the average withstand voltage test over the entire area of the non-uniform coating layer 121 having a variety of fine height of the specimen 10.
이러한 코팅층(121)의 내전압 실험은 별도의 분침(40)을 통해 상기 도트(20)와 시편(10)의 금속면에 다양한 세기를 갖는 전원을 인가시켜 가능하다.The withstand voltage test of the coating layer 121 may be performed by applying power having various intensities to the metal surface of the dot 20 and the specimen 10 through a separate minute hand 40.
도 3a은 본 발명의 제 3실시예에 따른 시편 제작방법의 순서도이고, 도 3b는 도 3a에 따른 시편 제작방법의 개념도이다.Figure 3a is a flow chart of the specimen manufacturing method according to a third embodiment of the present invention, Figure 3b is a conceptual diagram of the specimen manufacturing method according to Figure 3a.
도 3a 및 도 4a에 도시된 바와 같이, 본 발명은 코팅층(121)의 표면이 손상되지 않게 시편(10)을 제작하되, 시편(10)의 코팅층(121)을 제외한 모든 면에 걸쳐 파라핀(30)을 도포시켜 내화학실험의 성능평가가 가능하게 제작할 수 있는 시편 제작방법에 관한 것이다.As shown in Figure 3a and Figure 4a, the present invention to produce a specimen 10 so as not to damage the surface of the coating layer 121, paraffin 30 over all surfaces except the coating layer 121 of the specimen 10 The present invention relates to a method for fabricating a specimen that can be fabricated to enable the evaluation of chemical resistance performance.
여기서 코팅층(121)의 표면이 손상되지 않게 시편(10)을 제작하는 방법은 S100 내지 S600단계로 전술한 바와 동일함으로 이에 대한 설명은 생략하기로 한다.Herein, the method of fabricating the specimen 10 so that the surface of the coating layer 121 is not damaged is the same as described above in steps S100 to S600, and thus description thereof will be omitted.
상기 S600단계 이 후, 상기 시편(10)의 코팅층(121)이 노출되게 하고 금속면만을 파라핀(30)이 수용액이 담겨진 파라핀용기(31)에 부분 수장시킨다.(S620)After the step S600, the coating layer 121 of the specimen 10 is exposed, and only the metal surface is partially accommodated in the paraffin container 31 containing the aqueous solution of paraffin 30. (S620)
이 후 상기 시편(10)을 파라핀(30) 수용액에 이탈시켜 건조하는 과정을 거처 완성한다.(S640)Thereafter, the specimen 10 is completed by leaving the paraffin 30 in an aqueous solution and drying.
이렇게 완성된 시편(10)은 코팅층(121)을 제외한 전면이 파라핀(30)이 도포됨으로, 코팅층의 내화학 실험을 실시할 수 있는 것이다.Thus completed specimen 10 is a paraffin 30 is applied to the entire surface except the coating layer 121, the chemical resistance of the coating layer can be carried out.
이러한 내화학 실험은 간단히 설명하면, 공간부를 갖는 챔버의 내부에 시편을 거치시키고, 산성을 띠는 부식용액이 수용된 화학용기를 통해 부식가스에 의한 시편코팅층의 내식평가를 할 수 있는 것이다.Briefly, the chemical test is to place the specimen inside the chamber having a space portion, it is possible to evaluate the corrosion resistance of the specimen coating layer by the corrosive gas through the chemical vessel containing the acidic corrosion solution.
비록 본 발명이 상기에서 언급한 바람직한 실시예와 관련하여 설명되어졌지만, 본 발명의 요지와 범위로부터 벗어남이 없이 다른 다양한 수정 및 변형이 가능할 것이다. 따라서, 첨부된 청구의 범위는 본 발명의 진정한 범위내에 속하는 그러한 수정 및 변형을 포함할 것이라고 여겨진다.Although the present invention has been described in connection with the above-mentioned preferred embodiments, various other modifications and variations may be made without departing from the spirit and scope of the invention. Accordingly, it is intended that the appended claims cover such modifications and variations as fall within the true scope of the invention.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070130274A KR100919850B1 (en) | 2007-12-13 | 2007-12-13 | Manufacturing Method of testing sheet |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070130274A KR100919850B1 (en) | 2007-12-13 | 2007-12-13 | Manufacturing Method of testing sheet |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090062830A KR20090062830A (en) | 2009-06-17 |
| KR100919850B1 true KR100919850B1 (en) | 2009-09-30 |
Family
ID=40992014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070130274A KR100919850B1 (en) | 2007-12-13 | 2007-12-13 | Manufacturing Method of testing sheet |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100919850B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110171223B (en) * | 2019-06-24 | 2021-04-06 | 自然资源实物地质资料中心 | Solid core slice atlas and manufacturing method thereof |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07128021A (en) * | 1993-10-29 | 1995-05-19 | Hatsuden Setsubi Gijutsu Kensa Kyokai | Method for measuring film thickness of finepowder laminated layer by film cutting |
| KR100652442B1 (en) * | 2005-11-09 | 2006-12-01 | 삼성전자주식회사 | Semiconductor chip and method of manufacturing the same |
-
2007
- 2007-12-13 KR KR1020070130274A patent/KR100919850B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07128021A (en) * | 1993-10-29 | 1995-05-19 | Hatsuden Setsubi Gijutsu Kensa Kyokai | Method for measuring film thickness of finepowder laminated layer by film cutting |
| KR100652442B1 (en) * | 2005-11-09 | 2006-12-01 | 삼성전자주식회사 | Semiconductor chip and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090062830A (en) | 2009-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11150285B2 (en) | Photonic-crystal vapor cells for imaging of electromagnetic fields | |
| TWI408348B (en) | Apparatus for determining a temperature of a substrate and methods therefor | |
| JP5228586B2 (en) | Vapor deposition mask, vapor deposition pattern production method using the same, semiconductor wafer evaluation sample production method, semiconductor wafer evaluation method, and semiconductor wafer production method | |
| CN101589455B (en) | Extending lifetime of yttrium oxide as a plasma chamber material | |
| JP6336477B2 (en) | How to prepare a corrosion resistant coating | |
| KR100819296B1 (en) | Substrate processing apparatus, deposit monitoring apparatus, and deposit monitoring method | |
| KR20180043816A (en) | A deposition mask, a method of manufacturing a deposition mask, and a metal plate | |
| EP3974806B1 (en) | Corrosion resistance test method for coated metal material | |
| WO2021102555A1 (en) | Vapor cells for imaging of electromagnetic fields | |
| KR100919850B1 (en) | Manufacturing Method of testing sheet | |
| JP2010106318A (en) | Corrosion-resistant member | |
| CN107401980A (en) | A kind of method for measuring hot dip coating microcell thickness | |
| CN102522436B (en) | Silicon chip for testing bulk service life, silicon chip manufacturing method, and bulk service life test method | |
| US20230135167A1 (en) | System and method for monitoring semiconductor processes | |
| CN113252548A (en) | Electrode system of electrochemical test system for molten salt corrosion experiment | |
| KR20090062885A (en) | The coating performance test equipments | |
| US8879274B2 (en) | Method of manufacturing an electrical component | |
| CN113302721B (en) | Method for manufacturing component of plasma processing apparatus and method for inspecting component | |
| Kim et al. | Fabrication and Performance Tests of an Ultrasonic Cleaning System for Solar-cell Wafers | |
| CN109781499B (en) | Temperature reactor and manufacturing method thereof | |
| KR100919226B1 (en) | Electro-chemical process for evaluating thickness of metal plated-layer | |
| JPH11138354A (en) | Manufacture of mouthpiece for honeycomb molding | |
| CN113267548A (en) | Method for producing an electrode system for an electrochemical test system | |
| KR20160049236A (en) | pH ELECTRODE AND METHOD FOR PRODUCING THEREOF | |
| KR20090062798A (en) | A withstanding voltage tester of testing sheet for semiconductor aparratus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120712 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20130807 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20150902 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20160822 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20170823 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20180829 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20190604 Year of fee payment: 11 |