KR100919694B1 - 기판 상에 실리콘 질화물층을 형성하는 방법 - Google Patents

기판 상에 실리콘 질화물층을 형성하는 방법 Download PDF

Info

Publication number
KR100919694B1
KR100919694B1 KR1020047008816A KR20047008816A KR100919694B1 KR 100919694 B1 KR100919694 B1 KR 100919694B1 KR 1020047008816 A KR1020047008816 A KR 1020047008816A KR 20047008816 A KR20047008816 A KR 20047008816A KR 100919694 B1 KR100919694 B1 KR 100919694B1
Authority
KR
South Korea
Prior art keywords
substrate
silicon nitride
nitride layer
gas
silicon
Prior art date
Application number
KR1020047008816A
Other languages
English (en)
Other versions
KR20040066887A (ko
Inventor
스티븐 에이. 첸
쟝즈히 테오
슈린 왕
리 루오
케장 후앙
상 에이치. 안
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20040066887A publication Critical patent/KR20040066887A/ko
Application granted granted Critical
Publication of KR100919694B1 publication Critical patent/KR100919694B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/958—Passivation layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

실리콘 질화물층은 비교적 높은 속도로 실리콘 질화물층을 형성하기 위해 처리 온도가 비교적 높은 통상적으로 적어도 500℃이고 압력이 비교적 높은 통상적으로 적어도 50토르에 있는 동안 트랜지스터 게이트들 위에 형성된다. 처리 조건은 실리콘 질화물층이 더 균일하게 형성되도록 제어된다. 일반적으로, 표면은 폭이 0.15 미크론 보다 작고 높이-대-폭의 비율이 적어도 1.0이며 전체 평탄한 지역이 적어도 5 미크론 ×5 미크론인 트랜지스터 게이트들 사이의 낮은 영역을 갖는 경우, 실리콘 질화물층이 낮은 영역의 베이스 위에서보다 평탄한 지역 위에서 25%보다 빠르지 않은 속도로 형성되도록 NH3 기체 대 실리콘-함유 기체의 부피비가 충분히 높게 선택된다.

Description

기판 상에 실리콘 질화물층을 형성하는 방법{A METHOD OF FORMING A SILICON NITRIDE LAYER ON A SUBSTRATE}
본 발명은 기판 상에 실리콘 질화물층을 형성하는 방법에 관한 것이다.
집적회로들은 종종 반도체 웨이퍼 기판 내에와 그 위에 형성된다. 하나 이상의 단계들은 웨이퍼 기판의 표면 상에 실리콘 질화물층을 형성하는 것을 포함한다. 웨이퍼 기판의 표면은 융기된 트랜지스터 게이트들과 트랜지스터 게이트들 사이의 낮은 영역들을 교번적으로 포함한다. 매우 좁고 낮은 영역들은 이러한 형성물들 중 일부 사이에 형성될 수 있으며, 표면은 또한 완전히 평탄한 큰 지역(area)을 가질 수 있다.
실란(SiH4) 기체와 암모니아(NH3) 기체의 혼합물은 종종 이러한 표면 위에 실리콘 질화물층을 형성하는데 사용된다. 실리콘 질화물층은 트랜지스터 게이트들에 인접한 스페이서들을 형성하기 위해 후속하여 에칭 백(back)된다. SiH4 기체와 NH3 기체는 처리 챔버 내로 유입되고 서로 반응하여 표면 위에 증착되는 실리콘 질화물을 형성한다. 실리콘 질화물층이 형성되는 속도(rate)는 처리조건, 특히 챔버 내의 압력에 의존한다. 압력이 높을수록 실리콘 질화물층이 형성되는 속도가 높아진다. 하나의 프로세스에서, 압력은 비교적 낮게 유지되지만, 많은 웨이퍼들은 비교적 높은 처리량이 유지될 수 있도록 하나의 챔버 내에서 동시에 처리된다.
하나의 웨이퍼가 하나의 챔버 내에서 처리된다고 할 때, 실리콘 질화물층이 형성되는 속도를 높이기 위해 압력을 증가시키는 것이 필요할 수 있다. 그러나, 실리콘 질화물층이 높은 속도와 압력에서 형성되는 경우, 특히 트랜지스터 게이트들 사이의 좁고 낮은 영역들과 큰 평탄 지역 사이의 증착 속도와 이에 대응하여 두께를 비교할 때, 두께가 현저히 변한다는 것이 알려졌다.
본 발명은 전반적으로 기판 상에 실리콘 질화물층을 형성하는 방법에 관한 것이다. 융기된 트랜지스터 게이트들과 트랜지스터 게이트들 사이의 낮은 영역들이 표면에 형성된 기판이 처리 챔버 내로 삽입된다. 기판은 처리 온도까지 가열된다. 챔버 내의 압력은 처리 압력에서 유지된다. 실리콘-함유 기체가 챔버 내로 유입된다. NH3 기체가 챔버 내로 유입된다. 실리콘-함유 기체와 NH3 기체가 서로 반응하여 표면 위에 실리콘 질화물층을 형성한다. 실리콘 질화물층이 표면 위에 형성되면 기판은 챔버로부터 제거된다.
실리콘 질화물층이 형성되는 동안, 실리콘 질화물층을 비교적 높은 속도로 형성하기 위해 처리 온도는 통상적으로 적어도 500℃로 비교적 높으며, 압력은 통상적으로 적어도 50 토르로 비교적 높다. 처리 조건은 실리콘 질화물층이 더욱 균일하게 형성되도록 제어된다. 일반적으로, 폭이 0.15 미크론보다 작은 트랜지스터 게이트들 사이의 낮은 영역과 높이-대-폭의 비율이 적어도 1.0이고 적어도 5 미크론 ×5 미크론의 완전히 평탄한 지역을 갖는 표면이 주어진 경우 실리콘 질화물층이 낮은 영역의 베이스 위에서보다 평탄한 지역 위에서 25% 이하 만큼 빠른 속도로 형성되도록, 실리콘-함유 기체에 대한 NH3 기체의 부피비는 충분히 높게 선택된다. 부피비는 대체로 200 내지 350 사이이지만, 다른 처리 조건, 특히 압력이 유사한 결과값을 갖도록 제어된다면 더 낮은 비율도 가능하다.
본 발명은 첨부된 도면을 참조하여 예를 이용하여 설명된다.
도 1은 본 발명에 따른 방법을 수행할 수 있는 처리 챔버의 단면도이다.
도 2는 본 발명의 방법에 따라 실리콘 질화물층이 형성된 웨이퍼 기판의 단면도이다.
도 3은 본 발명의 일 실시예에 따라 실리콘 질화물층을 형성하는데 사용된 단계들을 도시하는 흐름도이다.
도 4는 네 개의 그룹으로 나뉜 16 개의 상이한 웨이퍼 기판들에 대해서 NH3 기체와 SiH4 기체의 부분 처리 압력비 대 두께 변화를 나타낸 그래프로서, 상기 그룹들은 상이한 온도에서 처리되고, 각각의 그룹들은 네 개의 상이한 NH3 기체와 SiH4 기체의 부분 압력비에서 처리된다.
실리콘 질화물층을 비교적 빠른 속도로 형성하기 위해 처리 온도를 통상적으로 적어도 500℃로 비교적 높게 하고 압력을 통상적으로 적어도 50 토르로 높게 하여 실리콘 질화물층을 트랜지스터 게이트들 위에 형성하는 방법이 개시된다. 처리 조건들은 실리콘 질화물층이 더욱 균일하게 형성되도록 제어된다. 일반적으로, 0.15 미크론보다 작은 폭을 갖고 높이-대-폭의 비율이 적어도 1.0이며 완전히 평탄한 지역이 적어도 5 미크론 ×5 미크론의 표면이 주어진 경우 실리콘 질화물층이 낮은 영역의 베이스 위에서 보다 평탄한 지역 위에서 25% 보다 빠르지 않은 속도로 형성되도록, 실리콘-함유 기체에 대한 NH3 기체의 부피비는 충분히 높게 선택된다.
첨부된 도면의 도 1은 본 발명에 따른 방법을 수행하는데 사용되는 장치(10)를 도시한다. 상기 장치는 화학 기상 증착 챔버(12), 서셉터(14), 밸브(16), 펌프(18), 슬릿 밸브(20) 및 분산 플레이트(21)를 포함한다. 서셉터(14)는 챔버(12)의 베이스에 위치한다. 밸브(16)는 챔버(12)의 상부에 연결되고 펌프(18)는 챔버(12)의 베이스에 연결된다. 슬릿 밸브(20)는 챔버(12)의 측부에 있는 슬릿 밸브 개방부를 개방하고 폐쇄한다. 분산 플레이트(21)는 슬릿 밸브(20) 위에 있는 챔버(12)의 뚜껑(lid)에 위치하고 챔버(12)를 상부 및 하부로 분리한다.
동작시, 웨이퍼 기판(22)은 슬릿 밸브 개방부를 통해 챔버(12) 내로 삽입되고 서셉터(14) 위에 위치한다. 그 다음에 슬릿 밸브(20)는 슬릿 밸브 개방부를 폐 쇄한다. 밸브(16)는 폐쇄되고 펌프(18)는 스위칭 온되어 챔버(12) 내의 압력이 감소된다. 그 다음에 기체들이 밸브(16)를 통해 챔버(12) 내로 유입되고 웨이퍼 기판(22) 위에 있는 분산 플레이트(21) 내의 개방부(24)들을 통해 펌프(18)로 흐른다. 그리하여 웨이퍼 기판(22)은 기체들에 노출된다. 일반적으로 밸브(16)는 상이한 기체들에 연결된 분기관에 연결되어 있다. 따라서 상이한 기체들이 상이한 시간에 챔버(12) 내로 유입된다. 펌프(18)는 챔버(12) 내의 압력을 미리 설정되어 선택된 처리 압력으로 유지하고 제어하기 위해 또는 압력을 증가시키거나 감소시키기 위해 동작될 수 있다. 저항성 가열 부재(26)가 서셉터(14) 내에 위치한다. 저항성 가열 부재(26)를 통과하는 전류는 서셉터와 웨이퍼 기판(22)을 가열시킨다. 챔버(12) 내의 압력을 모니터링하기 위한 장치(도시 안됨)가 사용되고 또 다른 장치(도시 안됨)가 웨이퍼 기판(22)의 온도를 검출한다.
도 2는 실리콘 질화물층이 위에 형성될 상부 표면(32)을 갖는 웨이퍼 기판(22)을 도시한다. 상부 표면(32)은 다수의 융기된 트랜지스터 게이트(34와 36)들을 가지며 상기 트랜지스터 게이트들 사이에는 낮은 영역들이 형성되어 있다. 트랜지스터 게이트(34와 36)들은 조밀한 영역 내에서 서로 인접하여 위치하고, 트랜지스터 게이트(36)들은 트랜지스터 게이트(34)들보다 덜 조밀한 영역 내에서 서로 떨어져 위치한다. 낮은 영역(38)은 두 개의 트랜지스터 게이트(34)들 사이에 형성된다. 낮은 영역(38)은 소정의 폭(40)과 깊이(42)를 갖는다. 폭(40)은 0.15 미크론보다 작고, 깊이(42) 대 폭(40)의 비율은 적어도 1.0이다. 따라서 낮은 영역(38)은 비교적 좁지만 폭에 비해 깊이가 비교적 깊다. 완전히 평탄한 지역(46)은 트랜지스터 게이트(34와 36)들 사이에 형성된다. 지역(46)은 폭이 대략 10 미크론이며, 길이가 지면 안쪽으로 대략 20 미크론이다. 따라서 지역(46)은 대략 200 미크론 평방이다.
도 3은 도 2의 표면(32) 상에 실리콘 질화물층을 형성하기 위해 수행되는 단계들을 도시한다. 단계(141)에서, 웨이퍼 기판은 챔버로 삽입된다. 다음에 단계(142)에서, 웨이퍼 기판은 처리 온도까지 가열된다. 단계(143)에서, NH3 기체는 질소(N2) 캐리어 기체와 함께 챔버로 유입된다. 단계(144)에서, SiH4 기체가 챔버 내로 유입된다. SiH4 기체와 NH4 기체는 챔버 내로 흐르기 전에 미리 혼합될 수 있다. 단계(145)에서, 웨이퍼가 기체들에 노출되는 동안 처리 챔버 내의 압력은 소정의 처리 압력에서 유지된다. 단계(146)에서, 압력은 대략 2토르까지 감압되고 웨이퍼 기판은 챔버로부터 제거된다.
처리 챔버 내의 기판이 처리 온도에 있고 챔버 내의 압력이 처리 압력에 있는 동안 SiH4 기체와 NH4 기체는 서로 반응한다. 도 4에 도시된 것처럼, SiH4 기체와 NH4 기체의 반응은 웨이퍼 기판(22)의 표면(32) 상에 실리콘 질화물층(50)을 형성한다. 실리콘 질화물층(50)은 평탄한 지역(46)의 영역(52) 위에서의 두께(T1)가 대략 8 미크론이고 트랜지스터 게이트(34)들 중 가장 근접한 트랜지스터 게이트로부터의 이격된 거리(54)가 대략 2 미크론이다. 실리콘 질화물층(50)은 낮은 영역(38)의 베이스에서 소정의 두께(T2)를 갖는다. NH3 기체와 SiH4 기체는 동일한 시간 동안 동시에 흘러, SiH4 기체에 대한 NH3 기체의 부분 압력이 각각의 흐름 속도에 대해 동일한 비율을 갖게 된다. NH3 기체 대 SiH4 기체의 흐름 속도비는 실리콘 질화물층이 평탄한 지역(46) 위에서 형성되는 속도가 실리콘 질화물층이 낮은 영역(38)의 베이스에서 형성되는 속도와 크게 다르지 않게 충분히 높게 선택되며, 이로써 두께(T1)는 두께(T2)보다 많이 두껍지 않다.
도 4는 도 1의 웨이퍼 기판(22)과 같은 웨이퍼 기판들 위에 형성된 실리콘 질화물층들의 예시적인 결과물들을 도시한다. 각각의 경우에, 챔버 내의 처리 압력은 대략 240 토르에서 유지된다. 네 개의 웨이퍼들은 725℃에서 처리되고 NH3 기체와 SiH4 기체의 부분 압력은 725℃에서 처리된 웨이퍼들중 각각의 웨이퍼에 대해 변화된다. 그 다음에 네 개의 웨이퍼들은 750℃에서 처리되고 각각의 웨이퍼들은 각각 상이한 NH3 기체와 SiH4 기체의 부분 압력비를 가지며, 그 후에 네 개의 웨이퍼들이 775℃에서 처리되고 네 개의 웨이퍼들은 800℃에서 처리된다. 각각의 경우에, 두께(T1)는 F(t.v.)(%)=(T1-T2)/T2로 표현된 소정의 퍼센티지만큼 두께(T2)보다 크다는 것을 알 수 있다. F(t.v.)는 NH3 기체와 SiH4 기체의 특정 부분 압력비에서 최적의 최소값을 갖는다. 최적의 최소값은 온도에 따라 상이하다. 일반적으로 모든 최적값들은 온도와 무관하게 200 내지 350 사이의 부분 압력비에 있다는 것을 알 수 있다. 또한 F(t.v.)는 250 내지 310 사이의 부분 압력비에서 대체로 25%보다 작다. 임의의 경우에, 20% 미만의 F(t.v.)를 얻는 것도 가능하다. 20% 미만의 F(t.v.)값은 주어진 처리조건으로 인해, 특히 비교적 높은 압력으로 인해 드문 경우이다.
본 발명의 범위를 벗어나지 않고 처리 조건을 바꾸는 것이 가능할 수 있다. 예컨대, 도 4에 도시된 16 개의 웨이퍼들에 대해서 600℃ 내지 850℃ 사이의 범위, 바람직하게는 725℃ 내지 800℃ 사이의 범위에 있는 온도를 이용할 수 있다. 온도는 소정 시간에 하나의 웨이퍼를 처리하는데 필요한 속도와 같이, 실리콘 질화물층들을 비교적 높은 속도로 형성하기 위해 바람직하게 적어도 500℃이다. 또한 240토르 이외의 다른 압력에서 적절한 결과를 얻을 수 있다. 이와 같이, 압력은 50 내지 350 토르 사이에 있을 수 있으며 바람직하게는 적어도 100 토르에 있다. 또한 NH3 기체와 SiH4 기체의 상이한 부분 압력비를 이용하여 적절한 결과를 얻을 수 있다. 적어도 100의 부분 압력비는 상이한 온도 및/또는 압력에서 적합하다는 것이 증명될 수 있다. 또한 Si2H6, SiH2Cl2, Si2Cl6, Si2Cl6, Bis(터트-부틸아미노:tert-butylamino) 실란(BTBAS), 또는 이들 기체의 혼합물과 같은 상이한 실리콘-함유 기체를 사용하는 것도 가능하고 이에 따라 처리 조건을 바꾸는 것도 가능하다.
임의의 실시예들이 첨부된 도면과 함께 개시되고 설명되었지만, 이러한 실시예들은 단순히 예시적일 뿐 본 발명을 제한하지 않으며, 본 발명은 당업자에 의해 변형이 가능하기 때문에 명세서에 개시된 특정 구조와 장치에 제한되지 않는다.

Claims (19)

  1. 기판 상에 실리콘 질화물층을 형성하는 방법으로서,
    융기된 트랜지스터 게이트들과 상기 트랜지스터 게이트들 사이의 낮은 영역들을 가지는 표면을 구비하는 기판을 처리 챔버 내로 삽입하는 단계 - 상기 기판은, 트랜지스터 게이트들 사이에 폭이 0.15 미크론 미만이고 트랜지스터 높이 대 낮은 영역 폭 비가 적어도 1.0인 적어도 하나의 낮은 영역과, 적어도 1 미크론 × 1 미크론의 적어도 하나의 완전히 평탄한 지역을 포함함 -;
    상기 기판을 500℃ 내지 800℃의 처리 온도로 가열하는 단계;
    상기 처리 챔버 내의 압력을 50 토르 내지 350 토르의 처리 압력으로 유지시키는 단계;
    NH3 기체를 상기 처리 챔버 내로 유입시키는 단계;
    실리콘-함유 기체를 상기 처리 챔버 내로 유입시키는 단계 - 상기 실리콘-함유 기체와 상기 NH3 기체가 서로 반응하여 상기 표면 상에 실리콘 질화물층을 형성하며, 상기 NH3 기체 대 상기 실리콘-함유 기체의 부분 압력비는 200 내지 350 사이에 있어서, 상기 층이 상기 챔버 내의 기판이 상기 처리 온도에 있고 상기 챔버 내의 압력이 상기 처리 압력에 있는 동안 상기 낮은 영역의 베이스 상에서보다 상기 완전히 평탄한 지역 상에서 25% 이하만큼 더 빠른 속도로 형성됨 -; 및
    상기 기판을 상기 처리 챔버로부터 제거하는 단계
    를 포함하는 기판 상의 실리콘 질화물층 형성 방법.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 처리 온도는 600℃ 내지 800℃ 사이에 있는 기판 상의 실리콘 질화물층 형성 방법.
  5. 삭제
  6. 제 1 항에 있어서,
    상기 실리콘-함유 기체는 SiH4, Si2H6, SiH2Cl2, Si2Cl6 및 BTBAS 중 적어도 하나인 기판 상의 실리콘 질화물층 형성 방법.
  7. 삭제
  8. 제 6 항에 있어서,
    상기 처리 온도는 600℃ 내지 800℃ 사이인 기판 상의 실리콘 질화물층 형성 방법.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 제 1 항에 있어서,
    상기 처리 압력은 240 토르인 기판 상의 실리콘 질화물층 형성 방법.
  15. 기판 상에 실리콘 질화물층을 형성하는 방법으로서,
    융기된 트랜지스터 게이트들과 상기 트랜지스터 게이트들 사이의 낮은 영역들을 가지는 표면을 구비하는 기판을 처리 챔버 내로 삽입하는 단계;
    상기 기판을 600℃ 내지 800℃ 사이의 처리 온도로 가열하는 단계;
    상기 처리 챔버 내의 압력을 50 토르 내지 350 토르 사이의 처리 압력으로 유지시키는 단계;
    NH3 기체를 상기 처리 챔버 내로 유입시키는 단계;
    실리콘-함유 기체를 상기 처리 챔버 내로 유입시키는 단계 - 상기 NH3 기체 대 상기 실리콘-함유 기체의 부분 압력비는 200 내지 350 사이이고, 상기 실리콘-함유 기체와 상기 NH3 기체가 서로 반응하여 상기 표면 상에 실리콘 질화물층을 형성함 -; 및
    상기 기판을 상기 처리 챔버로부터 제거하는 단계
    를 포함하는 기판 상의 실리콘 질화물층 형성 방법.
  16. 제 15 항에 있어서,
    상기 표면은, 폭이 0.15 미크론 미만이고 트랜지스터 게이트 높이 대 낮은 영역 폭 비가 적어도 1.0인 적어도 하나의 낮은 영역과, 적어도 1 제곱 미크론의 적어도 하나의 실질적으로 평탄한 지역을 구비하고, 상기 층은 상기 낮은 영역의 베이스상에서보다 상기 평탄한 지역의 영역상에서 25% 이하만큼 더 빠른 속도로 형성되는 기판 상의 실리콘 질화물층 형성 방법.
  17. 삭제
  18. 삭제
  19. 제 15 항에 있어서,
    상기 실리콘-함유 기체는 SiH4인 기판 상의 실리콘 질화물층 형성 방법.
KR1020047008816A 2001-12-12 2002-12-05 기판 상에 실리콘 질화물층을 형성하는 방법 KR100919694B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/015,713 US6559074B1 (en) 2001-12-12 2001-12-12 Method of forming a silicon nitride layer on a substrate
US10/015,713 2001-12-12
PCT/US2002/039168 WO2003050853A2 (en) 2001-12-12 2002-12-05 A method of forming a silicon nitride layer on a substrate

Publications (2)

Publication Number Publication Date
KR20040066887A KR20040066887A (ko) 2004-07-27
KR100919694B1 true KR100919694B1 (ko) 2009-10-06

Family

ID=21773115

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047008816A KR100919694B1 (ko) 2001-12-12 2002-12-05 기판 상에 실리콘 질화물층을 형성하는 방법

Country Status (6)

Country Link
US (1) US6559074B1 (ko)
EP (1) EP1454343A2 (ko)
JP (1) JP4328208B2 (ko)
KR (1) KR100919694B1 (ko)
TW (1) TWI271789B (ko)
WO (1) WO2003050853A2 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050109276A1 (en) * 2003-11-25 2005-05-26 Applied Materials, Inc. Thermal chemical vapor deposition of silicon nitride using BTBAS bis(tertiary-butylamino silane) in a single wafer chamber
US7628863B2 (en) * 2004-08-03 2009-12-08 Applied Materials, Inc. Heated gas box for PECVD applications
US20060084283A1 (en) * 2004-10-20 2006-04-20 Paranjpe Ajit P Low temperature sin deposition methods
US20060182885A1 (en) * 2005-02-14 2006-08-17 Xinjian Lei Preparation of metal silicon nitride films via cyclic deposition
US20070082507A1 (en) * 2005-10-06 2007-04-12 Applied Materials, Inc. Method and apparatus for the low temperature deposition of doped silicon nitride films
US7754906B2 (en) * 2005-10-07 2010-07-13 Air Products And Chemicals, Inc. Ti, Ta, Hf, Zr and related metal silicon amides for ALD/CVD of metal-silicon nitrides, oxides or oxynitrides
US7501355B2 (en) * 2006-06-29 2009-03-10 Applied Materials, Inc. Decreasing the etch rate of silicon nitride by carbon addition
US20080145536A1 (en) * 2006-12-13 2008-06-19 Applied Materials, Inc. METHOD AND APPARATUS FOR LOW TEMPERATURE AND LOW K SiBN DEPOSITION
US7678422B2 (en) * 2006-12-13 2010-03-16 Air Products And Chemicals, Inc. Cyclic chemical vapor deposition of metal-silicon containing films
US8912353B2 (en) 2010-06-02 2014-12-16 Air Products And Chemicals, Inc. Organoaminosilane precursors and methods for depositing films comprising same
US8771807B2 (en) 2011-05-24 2014-07-08 Air Products And Chemicals, Inc. Organoaminosilane precursors and methods for making and using same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980015253A (ko) * 1996-08-20 1998-05-25 김광호 반도체 기판의 유기물 제거용 세정장치
WO2001004376A1 (en) * 1999-07-09 2001-01-18 Applied Materials, Inc. A method of forming a silicon nitride layer on a semiconductor wafer

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08167605A (ja) * 1994-12-15 1996-06-25 Mitsubishi Electric Corp シリコン窒化膜の製造方法
WO1999053540A1 (en) * 1998-04-13 1999-10-21 Applied Materials, Inc. A method of forming a silicon nitride layer on a semiconductor wafer
JP2001168092A (ja) * 1999-01-08 2001-06-22 Toshiba Corp 半導体装置およびその製造方法
US6271054B1 (en) * 2000-06-02 2001-08-07 International Business Machines Corporation Method for reducing dark current effects in a charge couple device
SG89410A1 (en) * 2000-07-31 2002-06-18 Hitachi Ulsi Sys Co Ltd Manufacturing method of semiconductor integrated circuit device
JP2002198368A (ja) * 2000-12-26 2002-07-12 Nec Corp 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980015253A (ko) * 1996-08-20 1998-05-25 김광호 반도체 기판의 유기물 제거용 세정장치
WO2001004376A1 (en) * 1999-07-09 2001-01-18 Applied Materials, Inc. A method of forming a silicon nitride layer on a semiconductor wafer

Also Published As

Publication number Publication date
EP1454343A2 (en) 2004-09-08
JP4328208B2 (ja) 2009-09-09
US6559074B1 (en) 2003-05-06
JP2006507655A (ja) 2006-03-02
WO2003050853A3 (en) 2003-11-06
KR20040066887A (ko) 2004-07-27
TWI271789B (en) 2007-01-21
WO2003050853A2 (en) 2003-06-19
TW200301925A (en) 2003-07-16

Similar Documents

Publication Publication Date Title
US6486083B1 (en) Semiconductor device manufacturing method and semiconductor manufacturing apparatus
US5925188A (en) Film forming apparatus
CN108140578B (zh) 通过表面毒化处理的由下而上的间隙填充
US7473655B2 (en) Method for silicon based dielectric chemical vapor deposition
US4395438A (en) Low pressure chemical vapor deposition of silicon nitride films
US8722547B2 (en) Etching high K dielectrics with high selectivity to oxide containing layers at elevated temperatures with BC13 based etch chemistries
CN111684566A (zh) 用于氮化硅薄膜的处理方法
KR20020083767A (ko) 선택적 에피택셜 성장 공정에서의 기판 세정 방법
KR100919694B1 (ko) 기판 상에 실리콘 질화물층을 형성하는 방법
US20110185970A1 (en) Semiconductor processing
KR100434698B1 (ko) 반도체소자의 선택적 에피성장법
US20190362983A1 (en) Systems and methods for etching oxide nitride stacks
EP1394844A4 (en) METHOD FOR PRODUCING SEMICONDUCTOR DEVICE
US6235654B1 (en) Process for forming PECVD nitride with a very low deposition rate
JP2004529497A (ja) 堆積または酸化リアクタを加熱するための加熱システムおよび方法
US6410434B1 (en) Method and apparatus for formation of in-situ doped amorphous semiconductor film
KR102336537B1 (ko) 게르마늄 및 실리콘 게르마늄 나노와이어 디바이스들을 형성하는 방법들
US10170336B1 (en) Methods for anisotropic control of selective silicon removal
US20060096531A1 (en) Processing device and processing method
US20050132961A1 (en) Catalytic CVD equipment, method for catalytic CVD, and method for manufacturing semiconductor device
US20220238331A1 (en) Gapfill process using pulsed high-frequency radio-frequency (hfrf) plasma
KR102650586B1 (ko) 유동성 pecvd를 위한 낮은 증착 레이트들
US6686232B1 (en) Ultra low deposition rate PECVD silicon nitride
US6566183B1 (en) Method of making a transistor, in particular spacers of the transistor
US7192855B2 (en) PECVD nitride film

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120830

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140828

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170629

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee