KR100919324B1 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
KR100919324B1
KR100919324B1 KR1020080065954A KR20080065954A KR100919324B1 KR 100919324 B1 KR100919324 B1 KR 100919324B1 KR 1020080065954 A KR1020080065954 A KR 1020080065954A KR 20080065954 A KR20080065954 A KR 20080065954A KR 100919324 B1 KR100919324 B1 KR 100919324B1
Authority
KR
South Korea
Prior art keywords
thin film
tin
film
gas
layer
Prior art date
Application number
KR1020080065954A
Other languages
Korean (ko)
Other versions
KR20080069943A (en
Inventor
하야시 오쓰키
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20080069943A publication Critical patent/KR20080069943A/en
Application granted granted Critical
Publication of KR100919324B1 publication Critical patent/KR100919324B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Abstract

본 발명에 따른 TiN 계 박막은 CVD 에 의하여 형성되며, Ti, O 및 N 을 함유하여, 종래의 TiN 박막에서보다 우수한 배리어성을 가지며, TiN 계 박막은 적절하게는 배리어층으로서 사용된다. 부가적으로, 본 발명에 따른 TiN 계 박막은 CVD 에 의하여 형성되며, Ti, N 및 P 를 함유하여 종래의 TiN 막보다 낮은 저항을 가지게 되며, 따라서 TiN 계 박막은 배리어층 또는 캐패시터 상부전극으로서 적절히 사용될 수 있다. 또한, Ti, O, N 및 P 를 함유하는 TiN 계 박막이 CVD 에 의하여 형성되면, TiN 계 박막은 고(高)배리어성및 저저항성의 양자의 특성을 가질 수 있다.

Figure R1020080065954

TiN 계 박막

The TiN-based thin film according to the present invention is formed by CVD and contains Ti, O and N, and has better barrier properties than the conventional TiN thin film, and the TiN-based thin film is suitably used as a barrier layer. In addition, the TiN-based thin film according to the present invention is formed by CVD and contains Ti, N and P so as to have lower resistance than the conventional TiN film, and thus the TiN-based thin film is suitably used as the barrier layer or the capacitor upper electrode Can be used. Further, if a TiN-based thin film containing Ti, O, N and P is formed by CVD, the TiN-based thin film can have both high barrier properties and low resistance properties.

Figure R1020080065954

TiN-based thin film

Description

반도체 장치{SEMICONDUCTOR DEVICE}Technical Field [0001] The present invention relates to a semiconductor device,

본 발명은 반도체 장치에 있어서, 예를 들면 배리어층, 캐패시터 상부전극, 게이트전극 또는 콘택부로서 사용되는 TiN 계 박막및 그의 성막방법에 일반적으로 관계되는 것이다. 본 발명은 또한 TiN 계 박막, TiN 계 박막을 성막하기 위한 시스템 및 TiN 계 박막을 이용한 반도체장치에도 관계된다.The present invention relates generally to a TiN-based thin film used as a barrier layer, a capacitor upper electrode, a gate electrode, or a contact portion in a semiconductor device and a method of forming the same. The present invention also relates to a system for forming a TiN-based thin film, a TiN-based thin film, and a semiconductor device using the TiN-based thin film.

반도체 장치의 제조에 있어서, 회로의 구성은 더 높은 밀도 및 더 높은 집적율에 대한 최근의 요구때문에 다층 금속화 구조를 가지는 경향을 가진다. 따라서, 하부 반도체 장치층과 상부 배선층 사이의 접속부인 콘택홀, 상부및 하부 배선층 사이의 접속부인 비아홀과 같은, 층간 전기접속용의 매립기술이 중요하다. 부가적으로, 고밀도 집적과 더불어, 높은 커버리지의 DRAM 메모리부의 캐패시터 게이트재료의 상부전극을 성막하기 위한 기술이 중요하다. 최근에, Ta2O5 와 같은 고유전률재료가 캐패시터 게이트재료로 사용되었다.In the fabrication of semiconductor devices, the circuit configuration has a tendency to have a multilayer metallization structure due to the recent demands for higher densities and higher integration rates. Therefore, a buried technique for interlayer electrical connection such as a via hole which is a connection portion between a lower semiconductor device layer and an upper wiring layer and a connection portion between upper and lower wiring layers is important. Additionally, with high density integration, a technique for depositing the upper electrode of the capacitor gate material in the DRAM memory portion of high coverage is important. Recently, a high dielectric constant material such as Ta 2 O 5 has been used as a capacitor gate material.

상술한 기술의 콘택홀 및 비아홀의 매립에 있어서, Al (알루미늄), W (텅스텐) 또는 주로 Al 또는 W 을 함유하는 합금이 일반적으로 사용된다. 그러한 금속 또는 합금이 바탕 Si 기판 또는 Al 배선에 직접 접촉하게 되면, 양 금속사이의 경계부에서의 Al 의 Si-흡입효과(카운터 디퓨전)때문에 양 금속의 합금이 형성될 가능성이 있다. 그와 같이 형성된 합금은 높은 저항치를 가지므로, 반도체 장치에서 최근에 요청되고 있는 고속 동작및 전력소비의 감소의 관점에서 볼 때 그러한 합금의 형성은 바람직하지 않다.Al (aluminum), W (tungsten) or an alloy mainly containing Al or W is generally used in the above-described technique for embedding contact holes and via holes. When such a metal or alloy directly contacts the background Si substrate or the Al wiring, there is a possibility that an alloy of both metals is formed due to the Si-sucking effect (counter diffusion) of Al at the interface between the both metals. Since the alloy thus formed has a high resistance value, formation of such an alloy is undesirable in view of the high-speed operation and the reduction of power consumption which are recently required in a semiconductor device.

부가적으로, W 또는 W 합금이 콘택홀의 매립층으로서 사용될 때, 매립층을 형성하는데 사용된 WF6 가스가 기판의 실리콘과 반응하는 경향이 있어서 전기적 특성을 열화하여 바람직하지 않은 결과를 얻게 된다.Additionally, when a W or W alloy is used as the buried layer of the contact hole, the WF 6 gas used to form the buried layer tends to react with the silicon of the substrate, resulting in deteriorated electrical properties, resulting in undesirable results.

따라서, 이러한 문제점을 해결하기 위하여, 콘택홀 또는 비아홀내에 매립층이 형성되기 전에, 배리어층을 그의 내벽상에 형성하고, 그 위에 매립층을 형성한다. 이 경우에, 배리어층으로서, Ti(티탄) 막과 TiN(질화 티탄)막의 복층구조가 일반적으로 사용된다.Therefore, in order to solve this problem, a barrier layer is formed on the inner wall thereof before the buried layer is formed in the contact hole or the via hole, and a buried layer is formed thereon. In this case, a multilayer structure of a Ti (titanium) film and a TiN (titanium nitride) film is generally used as the barrier layer.

통상적으로, 그러한 배리어층은 물리적 증착(PVD)을 사용하여 성막된다. 최근에, 장치의 크기축소및 고밀도 집적이 특히 요구되어, 설계규칙이 매우 엄격해졌다. 이와 관련하여, 선폭및 홀의 직경이 더욱 감소되고 어스펙트비가 증가하였다. 결과적으로, PVD 막의 매립성능이 악화되고, 따라서 충분한 콘택저항을 보장하는 것이 불가능해졌다.Typically, such a barrier layer is deposited using physical vapor deposition (PVD). Recently, the size reduction of the device and the high density integration are particularly required, and the design rule becomes very strict. In this regard, the line width and hole diameter are further reduced and the aspect ratio increased. As a result, the embedding performance of the PVD film is worsened, and thus it is impossible to ensure sufficient contact resistance.

따라서, 막의 보다 나은 성능을 기대할 수 있는 배리어층을 구성하는 TiN 막 및 TiN 막이 화학적 증착(CVD)에 의하여 성막되고 있다. CVD 에 의하여 Ti 막이 성막될 때는, TiCl4 (4염화 티탄) 및 H2 (수소)가 반응가스로 사용되어 막을 성막하기 위한 플라즈마로서 작용한다. TiN 막이 사용될 때, TiCl4 및 NH3 (암모니아) 또는 MMH (모노메틸 히드라진)이 반응가스로서 사용된다.Therefore, a TiN film and a TiN film constituting a barrier layer which can expect a better performance of the film are formed by chemical vapor deposition (CVD). When a Ti film is formed by CVD, TiCl 4 (titanium tetrachloride) and H 2 (hydrogen) are used as a reaction gas to act as a plasma for film formation. When the TiN film is used, TiCl 4 and NH 3 (ammonia) or MMH (monomethyl hydrazine) is used as the reaction gas.

한편, 상술한 바와 같이, 고밀도 집적을 위하여 Ta2O5 와 같은 고유전률 재료가 가변 스케일이 없는 높은 커패시턴스를 얻기 위하여 캐패시터 게이트재료로 사용된다. 그러나, 그러한 고유전 재료는 종전에 캐패시터 게이트재료로서 사용되어왔던 SiO2 보다 안정된 것이 아니다. 따라서, 종래에 상부전극으로서 사용되어 왔던 폴리실리콘이 사용될 때, 캐패시터의 작성후의 열이력에 의하여 산화되어 안정된 장치를 형성하는 것이 불가능하였다. 따라서, 보다 산화되기 어려운 TiN 등이 상부전극으로서 요구되어 왔다.On the other hand, as described above, for high-density integration, a high-k material such as Ta 2 O 5 is used as a capacitor gate material to obtain a high capacitance without a variable scale. However, such a high-dielectric material is not more stable than SiO 2 , which has previously been used as a capacitor gate material. Therefore, when polysilicon, which has conventionally been used as an upper electrode, is used, it is impossible to form a stable device by oxidation due to the thermal history after fabrication of the capacitor. Therefore, TiN or the like which is more difficult to oxidize has been required as an upper electrode.

또한, 이 기술의 경우에, TiN 막등은 통상적으로 상술한 PVD 에 의하여 성막되었다. 그러나, 높은 커버리지를 요하는 최근의 고집적 캐패시터 방식 예를 들면 크라운(crown) 형, 휜(fin)형이나, 또는 이들을 형성할 때에 캐패시터의 용량을 크게 하기 위하여 폴리실리콘층의 표면에 요철을 형성하는 RUG 폴리실리콘과 같은 고커버리지를 요하는 것의 상부전극으로서 성막하는 것은 불가능하였다.Further, in the case of this technique, a TiN film or the like was usually formed by PVD as described above. However, in recent highly integrated capacitor systems requiring high coverage, for example, crown-type or fin-type, or to form the irregularities on the surface of the polysilicon layer in order to increase the capacitance of the capacitors when these are formed It was impossible to form a film as an upper electrode of a high coverage such as RUG polysilicon.

따라서, 캐패시터 상부전극을 구성하는 TiN 막은 높은 커버리지로 막의 보다 나은 성능을 형성할 수 있는 것으로 기대되는 CVD 에 의하여 마찬가지로 성막될 수 있다. 이 경우에, TiCl4 및 NH3 또는 MMH 들이 TiN 막을 성막하는 반응가스로서 사 용된다.Therefore, the TiN film constituting the capacitor upper electrode can be similarly formed by CVD which is expected to form a better performance of the film with high coverage. In this case, TiCl 4 and NH 3 or MMHs are used as the reaction gas for forming the TiN film.

그런데, CVD 에 의하여 TiN 막이 성막될 때, 막내에는 Cl (염소)이 잔류하게 되고, 따라서 성막된 막은 높은 비저항치를 가진다. 만약 비저항치가 너무 높으면, 캐패시터 상부전극으로 적용될 때 충분한 특성을 얻는 것이 불가능하다. 부가적으로, 형성된 막은 고(高)스트레스막이 된다. 더구나, 원주형상 결정인 TiN 막은, 그의 내부에서 입자계 확산이 발생하기 쉽기 때문에 낮은 배리어성을 가진다. 특히, TiN 막이 Cu(구리) 배선용의 배리어층으로서 사용될 때, 또는 TiN 막이 산소확산배리어로서 사용될 때는, Ta2O5 캐패시터 상부전극을 형성하는 경우에 낮은 배리어성은 문제점을 발생하게 된다. 즉, 잔류염소에 의거한 Cu 배선의 부식이나 O(산소)의 확산에 따른 Ta2O5 의 캐패시티의 감소등이 Ta2O5 의 두께를 증가시켜서, 문제를 야기하게 된다.However, when a TiN film is formed by CVD, Cl (chlorine) remains in the film, and the film thus formed has a high specific resistance value. If the resistivity is too high, it is impossible to obtain sufficient characteristics when applied to the capacitor top electrode. Additionally, the formed film becomes a high stress film. Moreover, the TiN film, which is a columnar crystal, has a low barrier property because it is apt to generate grain boundary diffusion within the TiN film. Particularly, when the TiN film is used as a barrier layer for Cu (copper) wiring, or when the TiN film is used as an oxygen diffusion barrier, Ta 2 O 5 The low barrier properties in the case of forming the capacitor upper electrode cause a problem. That is, the corrosion of the Cu wiring based on the residual chlorine and the decrease in the capacity of Ta 2 O 5 due to the diffusion of O (oxygen) increase the thickness of Ta 2 O 5 , which causes a problem.

따라서, 본 발명의 목적은, 상술한 문제점을 없애고, CVD 에 의하여 형성되는 종래의 TiN 막의 배리어성보다 양호한 배리어성을 가지는 TiN 계 박막및, 그의 제조방법을 제공함에 있다.Therefore, an object of the present invention is to provide a TiN-based thin film which has the barrier property better than the barrier property of the conventional TiN film formed by CVD and eliminates the above-mentioned problems, and a method of manufacturing the same.

본 발명의 다른 목적은, CVD 에 의하여 형성되는 종래의 TiN 막보다 낮은 저항을 가지는 TiN 계 박막 및, 그의 제조방법을 제공함에 있다.Another object of the present invention is to provide a TiN-based thin film having a resistance lower than that of a conventional TiN film formed by CVD, and a manufacturing method thereof.

본 발명의 또다른 목적은 그러한 TiN 계 박막을 형성할 수 있는 TiN 계 박막 성막시스템을 제공함에 있다.It is still another object of the present invention to provide a TiN-based thin film deposition system capable of forming such a TiN-based thin film.

본 발명의 또다른 목적은 그러한 TiN 계 박막을 포함하는 막구조및 그를 제조하는 방법을 제공함에 있다.It is still another object of the present invention to provide a film structure including such a TiN-based thin film and a method of manufacturing the same.

본 발명의 또 다른 목적은 그러한 TiN 계 박막을 사용한 반도체 장치를 제공함에 있다.It is still another object of the present invention to provide a semiconductor device using such a TiN-based thin film.

본 발명자등은 CVD 에 의하여 성막되며, Ti, O 및 N(질화물)을 함유하는 TiN 계 박막이 종래의 TiN 막보다 우수한 배리어성을 가지며, 배리어층으로서 적절한 것을 발견하였다. 부가적으로, 본 발명자등은 CVD 에 의하여 성막되며, Ti, N 및 P(황화물)을 함유하는 TiN 계 박막이 종래의 TiN 막보다 낮은 저항을 가지며, 배리어층및 캐패시터 상부전극으로서 적절한 것을 발견하였다. 더우기 본 발명자등은 상술한 기능을 가지며 O 및 P 를 동시에 함유하는 TiN 계 박막이 높은 배리어성및 낮은 저항특성을 가지는 것을 발견하였다.The present inventors have found that a TiN-based thin film containing Ti, O and N (nitride) is formed by CVD and has a barrier property superior to that of the conventional TiN film and is suitable as a barrier layer. In addition, the inventors of the present invention have found that a TiN-based thin film containing Ti, N and P (sulfide) is formed by CVD and has a lower resistance than the conventional TiN film and is suitable as a barrier layer and a capacitor upper electrode . Further, the inventors of the present invention have found that a TiN-based thin film having the above-mentioned functions and simultaneously containing O and P has high barrier properties and low resistance characteristics.

따라서, 상술한 바및 기타의 목적을 달성하기 위하여, 본 발명의 제 1 실시형태에 따르면, CVD 에 의하여 형성되며, Ti, O 및 N 을 함유하는 TiN 계 박막이 제공된다.Thus, in order to achieve the above-mentioned and other objects, according to a first aspect of the present invention, there is provided a TiN-based thin film formed by CVD and containing Ti, O and N.

또한, CVD 에 의하여 형성되며, Ti, N 및 P를 함유하는 TiN 계 박막이 제공된다.Further, a TiN-based thin film formed by CVD and containing Ti, N and P is provided.

또한, CVD 에 의하여 형성되며, Ti, O, N 및 P를 함유하는 TiN 계 막이 제공된다.Further, a TiN-based film formed by CVD and containing Ti, O, N and P is provided.

또한, Ti, O 및 N 을 함유하며 CVD 에 의하여 형성된 제 1 박막과; Ti, N 및 P를 함유하며 CVD 에 의하여 형성된 제 2 박막을 포함하여 구성되는 적층구조를 가지는 TiN 계 박막이 제공된다. 이 경우에, 제 1 박막은 바람직하게는 P 를 더 함유하거나, 또는 제 2 박막은 O 를 더 함유한다.A first thin film containing Ti, O and N and formed by CVD; There is provided a TiN-based thin film having a laminated structure comprising Ti, N, and P and a second thin film formed by CVD. In this case, the first thin film preferably further contains P, or the second thin film further contains O.

또한, Ti, O 및 N 을 함유하며 CVD 에 의하여 형성된 제 1 박막과; Ti, N 및 P를 함유하며 CVD 에 의하여 형성되고 제 1 박막상에 형성되는 제 2 박막; 및 Ti, O 및 N 을 함유하며 CVD 에 의하여 제 2 박막상에 형성되는 제 3 박막을 포함하여 구성되는 적층구조를 가지는 TiN 계 박막이 제공된다. 이 경우에도, 제 1 박막 및 제 3 박막중의 적어도 하나는 바람직하게는 P 를 더 함유하거나, 또는 제 2 박막은 O 를 더 함유한다.A first thin film containing Ti, O and N and formed by CVD; A second thin film containing Ti, N and P, formed by CVD and formed on the first thin film; And a third thin film containing Ti, O and N and formed on the second thin film by CVD. Also in this case, at least one of the first thin film and the third thin film preferably further contains P, or the second thin film further contains O.

본 발명의 제 2 실시형태에 따르면, 처리용기내에 기판을 배치하는 공정과; CVD 에 의하여 기판상에 Ti, O 및 N 을 함유하는 박막을 형성하도록 처리용기내로 TiCl4 가스, N 함유 가스, H 함유 가스 및 O 함유 가스를 도입하는 공정을 포함하여 구성되는 TiN 계 박막의 성막방법이 제공된다. 이 경우에, 상기 방법은 바람직하게는, Ti, O 및 N 을 함유하는 박막을 형성하는 단계의 전 및/또는 후에 처리용기로 O 함유가스를 도입하는 공정을 더 포함하여 구성된다.According to a second aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: disposing a substrate in a processing container; And a step of introducing a TiCl 4 gas, an N-containing gas, an H-containing gas and an O-containing gas into the processing vessel so as to form a thin film containing Ti, O and N on the substrate by CVD Method is provided. In this case, the method preferably further comprises the step of introducing the O-containing gas into the processing vessel before and / or after the step of forming the thin film containing Ti, O and N.

또한, 처리용기내에 기판을 배치하는 공정과; CVD 에 의하여 기판상에 Ti, O, N 및 P 를 함유하는 박막을 형성하도록 처리용기내로 TiCl4 가스, N 함유 가스, H 함유 가스, O 함유 가스 및 P 함유가스를 도입하는 공정을 포함하여 구성되는 TiN 계 박막의 성막방법이 제공된다. 이 경우에도, 상기 방법은 바람직하게는, Ti, O, N 및 P 를 함유하는 박막을 형성하는 단계의 전 및/또는 후에 처리용기로 O 함유가스를 도입하는 공정을 더 포함하여 구성된다.A step of disposing a substrate in a processing container; Introducing a TiCl 4 gas, an N-containing gas, an H-containing gas, an O 2 -containing gas and a P-containing gas into a processing vessel so as to form a thin film containing Ti, O, N and P on the substrate by CVD A method of forming a TiN-based thin film is provided. In this case as well, the method preferably further comprises the step of introducing the O-containing gas into the processing vessel before and / or after the step of forming the thin film containing Ti, O, N and P.

또한, CVD 에 의하여 Ti, O 및 N 을 함유하는 제 1 박막을 형성하도록 처리용기내로 TiCl4 가스, N 함유 가스, H 함유 가스 및 O 함유 가스를 도입하는 공정과; CVD 에 의하여 Ti, N 및 P 을 함유하는 제 2 박막을 형성하도록 처리용기내로 TiCl4 가스, N 함유 가스, H 함유 가스 및 P 함유 가스를 도입하는 공정을 포함하여 구성되는 TiN 계 박막의 성막방법이 제공된다. 이 경우에, 제 1 박막이 형성될 때, 바람직하게는, Ti, O, N 및 P 를 함유하는 박막을 형성하기 위하여 처리용기내로 P 를 함유하는 가스를 도입하는 공정이나, 또는 제 2 박막이 형성될 때, Ti, O, N 및 P 를 함유하는 박막을 형성하기 위하여 처리용기내로 O 를 함유하는 가스가 도입된다. Introducing TiCl 4 gas, N-containing gas, H-containing gas and O-containing gas into the processing vessel so as to form a first thin film containing Ti, O and N by CVD; A step of introducing TiCl 4 gas, N-containing gas, H-containing gas and P-containing gas into the processing vessel so as to form a second thin film containing Ti, N and P by CVD / RTI > In this case, when the first thin film is formed, preferably, a step of introducing a gas containing P into the processing vessel to form a thin film containing Ti, O, N and P, When formed, a gas containing O is introduced into the processing vessel to form a thin film containing Ti, O, N and P.

또한, CVD 에 의하여 Ti, O 및 N 을 함유하는 제 1 박막을 형성하도록 처리용기내로 TiCl4 가스, N 함유 가스, H 함유 가스 및 O 함유 가스를 도입하는 공정과; CVD 에 의하여 제 1 박막상에 Ti, N 및 P 을 함유하는 제 2 박막을 형성하도록 처리용기내로 TiCl4 가스, N 함유 가스, H 함유 가스 및 P 함유 가스를 도입하는 공정 및; CVD 에 의하여 제 2 박막상에 Ti, O 및 N 을 함유하는 제 3 박막을 형성하도록 처리용기내로 TiCl4 가스, N 함유 가스, H 함유 가스 및 O 함유 가스를 도입하는 공정을 포함하여 구성되는 TiN 계 박막의 성막방법이 제공된다. 이 경우에, 제 1 박막 및/또는 제 3 박막이 형성될 때, 바람직하게는, Ti, O, N 및 P 를 함유하는 박막을 형성하기 위하여 처리용기내로 P 를 함유하는 가스를 도입하는 공정이나, 또는 제 2 박막이 형성될 때, Ti, O, N 및 P 를 함유하는 박막을 형성하기 위하여 처리용기내로 O 를 함유하는 가스를 도입한다. Introducing TiCl 4 gas, N-containing gas, H-containing gas and O-containing gas into the processing vessel so as to form a first thin film containing Ti, O and N by CVD; Introducing TiCl 4 gas, N-containing gas, H-containing gas and P-containing gas into the processing vessel so as to form a second thin film containing Ti, N and P on the first thin film by CVD; And a step of introducing TiCl 4 gas, N-containing gas, H-containing gas and O-containing gas into the processing vessel so as to form a third thin film containing Ti, O and N on the second thin film by CVD. Based thin film is provided. In this case, when the first thin film and / or the third thin film is formed, it is preferable that the step of introducing a gas containing P into the processing vessel to form a thin film containing Ti, O, N and P , Or when a second thin film is formed, a gas containing O is introduced into the processing vessel to form a thin film containing Ti, O, N and P.

상술한 성막방법에 있어서, NH3 가스가 N 함유가스및 H 함유가스로서 바람직하게 사용되며, O 함유가스의 체적을 O2 에 대한 체적으로 변환하여 얻어진 NH3 에 대한 체적비는 바람직하게는 0.0001 내지 0.001 의 범위내이다.In the above-described film forming method, NH 3 gas is preferably used as the N-containing gas and H-containing gas, and the volume ratio to NH 3 obtained by converting the volume of the O 2 -containing gas into the volume with respect to O 2 is preferably from 0.0001 to 0.001.

또한, 처리용기내에 기판을 배치하는 공정과; CVD 에 의하여 기판상에 Ti, N 및 P 를 함유하는 박막을 형성하기 위하여 처리용기내로 TiCl4 가스, N 함유가스, H 함유가스 및 P 함유가스를 도입하는 공정을 포함하여 구성되는 TiN 계 박막의 성막방법이 제공된다. 이 경우에도, 상기 방법은 Ti, N 및 P 를 함유하는 박막을 형성 하는 공정의 전 및/또는 후에 처리용기내로 O 함유가스를 도입하는 공정을 더 포함하여 구성된다. 상술한 성막방법에 있어서는, P 함유가스로서 PH3 가 바람직하게는 사용되며, PH3 의 공급율은 바람직하게는 0.04 내지 0.3 L/min 의 범위내이다. 이 경우에, PH3 의 공급률은 형성된 박막이 비결정으로 되도록 바람직하게는 0.1 L/min 이상이 바람직하다.A step of disposing a substrate in a processing container; And a step of introducing a TiCl 4 gas, an N-containing gas, an H-containing gas and a P-containing gas into the processing vessel to form a thin film containing Ti, N and P on the substrate by CVD A film forming method is provided. In this case also, the method further comprises the step of introducing the O-containing gas into the processing vessel before and / or after the step of forming the thin film containing Ti, N and P. In the above-described film-forming method, PH 3 is preferably used as the P-containing gas, and the feed rate of PH 3 is preferably in the range of 0.04 to 0.3 L / min. In this case, the feeding rate of PH 3 is preferably 0.1 L / min or more so that the formed thin film becomes amorphous.

본 발명의 제 3 실시형태에 따르면, 피처리기판을 수납하기 위한 처리용기와; 처리용기내에서 기판을 지지하기 위한 지지부재와; 처리용기내로 성막용 가스를 도입하기 위한 성막가스 도입기구; 및 지지부재상에 지지된 기판을 가열하기 위한 가열기구를 포함하여 구성되며, 성막가스 도입기구는 TiCl4 가스와, N 함유가스 와 H 함유가스를 공급하기 위한 공급원 및 O 함유가스의 공급원과 P 함유가스의 공급원중의 적어도 하나를 가지는 것을 특징으로 하는 TiN 계 박막 성막시스템이 제공된다. 이 경우에, Ti, N 및 P 를 함유하는 박막및 Ti, O 및 N 을 함유하는 박막은 바람직하게는 O 함유가스 및 P 함유가스의 공급원으로부터의 가스공급을 조정함으로써 연속적으로 형성될 수 있다.According to a third aspect of the present invention, there is provided a plasma processing apparatus comprising: a processing container for containing a substrate to be processed; A support member for supporting the substrate in the processing vessel; A film forming gas introducing mechanism for introducing the film forming gas into the processing vessel; And a heating mechanism for heating the substrate supported on the support member, wherein the film forming gas introducing mechanism comprises a supply source for supplying the TiCl 4 gas, the N-containing gas and the H-containing gas, a supply source for the O- And a gas supply source for supplying the TiN-based thin film. In this case, the thin film containing Ti, N and P and the thin film containing Ti, O and N can preferably be continuously formed by adjusting the gas supply from the supply source of the O-containing gas and the P-containing gas.

본 발명의 제 4 실시형태에 따르면, 제 1 층과; 제 2 층; 및 제 1 과 제 2 층의 사이에 마련된 TiN 계 박막을 포함하여 구성되며, TiN 계 박막은 CVD 에 의하여 형성된 Ti, O 및 N 을 함유하는 박막과, Ti, N 및 P 를 함유하는 박막 및 Ti, O, N 및 P 를 함유하는 박막중의 하나, 또는 이들 박막중의 2 이상의 적층을 포함하여 구성되는 막구조가 제공된다. 이 경우에, 제 1 층은 바람직하게는 Ti 박막, TiSi 박막및 CoSi 박막중의 하나이며, 제 2 층은 바람직하게는 금속층이다.According to a fourth aspect of the present invention, there is provided a semiconductor device comprising: a first layer; A second layer; And a TiN-based thin film provided between the first and second layers. The TiN-based thin film includes a thin film containing Ti, O and N formed by CVD, a thin film containing Ti, N and P, and a Ti , One of a thin film containing O, N and P, or a laminate of two or more of these thin films. In this case, the first layer is preferably one of a Ti thin film, a TiSi thin film and a CoSi thin film, and the second layer is preferably a metal layer.

본 발명의 제 5 의 실시형태에 따르면, 제 1 층을 형성하는 공정과; CVD 에 의하여 처리용기내로 제 1 층상에 TiN 계 박막을 성막하며, 그 TiN 계 박막은 Ti, O 및 N 을 함유하는 박막과, Ti, N 및 P 를 함유하는 박막 및 Ti, O, N 및 P 를 함유하는 박막, 또는 이들 박막중의 2 이상의 적층된 층중의 하나를 포함하여 구성되는 공정과; TiN 계 박막상에 제 2 층을 형성하는 공정과; TiN 계 박막을 형성하는 공정의 전 및/또는 후에 처리용기내로 O 함유가스를 도입하는 공정을 포함하여 구성되는 막구조 제조용 방법이 제공된다. 이 경우에, 제 1 층은 바람직하게는 Ti 박막, TiSi 박막및 CoSi 박막중의 하나이며, 제 2 층은 바람직하게는 금속층이다.According to a fifth embodiment of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming a first layer; The TiN-based thin film is formed by depositing a thin film containing Ti, O and N, a thin film containing Ti, N and P, and a thin film containing Ti, O, N and P Or one of two or more stacked layers of these thin films; Forming a second layer on the TiN-based thin film; And introducing an O-containing gas into the processing vessel before and / or after the step of forming the TiN-based thin film. In this case, the first layer is preferably one of a Ti thin film, a TiSi thin film and a CoSi thin film, and the second layer is preferably a metal layer.

이하에서, 본 발명은, 바람직한 실시예의 첨부된 도면을 참조하여 이하에서 상세히 기술함으로써 이해가능하다. 그러나, 이들 도면은 본 발명을 특정한 실시예로 한정함을 의도한 것은 아니며, 예시및 이해도모의 차원에서만 이용되는 것이다.BRIEF DESCRIPTION OF THE DRAWINGS In the following, the invention may be understood by means of the following detailed description of the preferred embodiments with reference to the accompanying drawings. It should be understood, however, that the drawings are not intended to limit the invention to the particular embodiments, but are used for purposes of illustration and understanding.

상술한 바와 같이, 본 발명에 따른 TiN 계 박막은 CVD 에 의하여 형성되며, Ti, O 및 N 을 함유하여 종래의 TiN 막보다 우수한 배리어성을 가지므로, 이 TiN 계 박막은 배리어층으로 적절하다. 부가적으로, 본 발명에 따른 TiN 계 박막은 CVD 에 의하여 형성되며, Ti, N 및 P 를 함유하므로, 종래의 TiN 막보다 우수한 낮은 저항을 가지므로, 그 TiN 계 박막은 캐패시터 상부전극 또는 배리어층으로서 적절하다.As described above, the TiN-based thin film according to the present invention is formed by CVD, and contains Ti, O and N, so that the TiN-based thin film is suitable as the barrier layer because it has better barrier properties than the conventional TiN film. In addition, since the TiN-based thin film according to the present invention is formed by CVD and contains Ti, N and P, it has a lower resistance than that of the conventional TiN film. Therefore, the TiN- .

부가적으로, CVD 에 의하여 형성되고 Ti, O, N 및 P 를 함유하는 TiN 계 박막은 우수한 배리어성및 낮은 저항특성을 가진다.In addition, a TiN-based thin film formed by CVD and containing Ti, O, N and P has excellent barrier properties and low resistance characteristics.

더구나, 만약 TiN 계 박막이, CVD 에 의하여 형성되고 Ti, O 및 N 을 함유하는 제 1 층과 CVD 에 의하여 형성되며 Ti, N 및 P 를 함유하는 제 2 층의 적층구조를 가지면, 제 1 층의 높은 배리어성과 제 2 층의 낮은 저항특성은 두께가 종래의 배리어층보다 얇더라도 종래의 배리어층과 동등하거나 또는 더 우수한 특성을 제공할 수 있다.Furthermore, if a TiN-based thin film is formed by CVD and has a laminated structure of a first layer containing Ti, O and N and a second layer formed by CVD and containing Ti, N and P, And the low resistance properties of the second layer can provide properties equal to or better than conventional barrier layers even though the thickness is thinner than conventional barrier layers.

부가적으로, 만약 만약 TiN 계 박막이, CVD 에 의하여 형성되고 Ti, O 및 N 을 함유하는 제 1 층과, CVD 에 의하여 형성되고 Ti, N 및 P 를 함유하는 제 2 층및 CVD 에 의하여 형성되고 Ti, O 및 N 을 함유하는 제 3 층의 적층구조를 가지면, 양쪽 벽에 대한 배리어성을 얻는 것이 가능하다.In addition, if a TiN-based film is formed by CVD and comprises a first layer containing Ti, O and N, a second layer formed by CVD and containing Ti, N and P and a second layer formed by CVD And has a laminated structure of a third layer containing Ti, O and N, it is possible to obtain barrier properties to both walls.

또한, 반도체 장치에 있어서, 이들 TiN 계 박막은 ① 배선층과 반도체 기판 또는 그 위에 배치되는 도전층사이의 콘택부내의 매립 배선부 또는 배리어층, ② 상부 전극층, 배리어층 또는 Ta2O5 또는 RuO 의 절연층을 가지는 캐패시터부의 바닥전극 ③ 적어도 게이트 전극의 일부, 및 ④ 반도체 기판의 주된 면상의 콘택구조로서 사용될 수 있으므로, 우수한 특성을 얻는 것이 가능하다.In the semiconductor device, the TiN-based thin film may include: (1) a buried wiring portion or barrier layer in a contact portion between a wiring layer and a semiconductor substrate or a conductive layer disposed thereon, (2) an upper electrode layer, a barrier layer, or Ta 2 O 5 or RuO The bottom electrode of the capacitor portion having the insulating layer, at least a part of the gate electrode, and (4) the contact structure on the main surface of the semiconductor substrate.

도 1 은 본 발명에 따른 TiN 계 박막을 성막하기 위한 성막시스템의 단면도이다. 이 성막시스템은 대략 원통형의 밀폐된 처리용기(11)를 가지며, 피처리체인 반도체 웨이퍼 W 를 수평으로 지지하기 위한 서셉터(12)가 원통형 지지부재(13)상에 지지된 채로 배열된다. 서셉터(12)의 바깥 둘레부에는, 반도체 웨이퍼 W 를 안내하기 위한 안내링(14)이 마련된다. 부가적으로 히터(15)가 서셉터(12)내에 매설된다. 전원(16)으로부터 전력이 히터(15)로 공급되면, 히터(15)는 피처리체인 반도체웨이퍼 W 를 소정온도로 가열한다. 전원(16)은 온도센서(도시않됨)로부터의 신호에 따라서 히터(15)의 출력을 제어하는 콘트롤러(17)에 접속된다.1 is a cross-sectional view of a film-forming system for forming a TiN-based thin film according to the present invention. This film forming system has a substantially cylindrical sealed processing vessel 11 and is arranged with the susceptor 12 for supporting the semiconductor wafer W horizontally to be processed being supported on the cylindrical supporting member 13. [ At the outer periphery of the susceptor 12, a guide ring 14 for guiding the semiconductor wafer W is provided. In addition, the heater 15 is buried in the susceptor 12. When power is supplied from the power source 16 to the heater 15, the heater 15 heats the semiconductor wafer W to be processed to a predetermined temperature. The power supply 16 is connected to a controller 17 which controls the output of the heater 15 in accordance with a signal from a temperature sensor (not shown).

처리용기(11)의 천정벽(11a)에는 샤워헤드(20)가 마련된다. 샤워헤드(20)내에는, 서셉터(12)를 향하여 가스를 배출하기 위한 다수개의 가스토출구멍(20a)및 (20b)이 교호로 형성된다. 샤워헤드(20)로는 가스 공급기구(30)의 배관들이 접속된다. 후술하는 바와 같이, TiCl4 를 공급하기 위한 배관(45)들은 가스토출구멍 (20a)에, NH3 를 공급하기 위한 배관(46)들은 가스토출구멍(20b)에 접속되어 있어서, 소정의 가스들이 샤워헤드(20)를 통하여 처리용기(11)내로 도입된다. 따라서, 샤워헤드(20)는 매트릭스방식 샤워헤드이며, 포스트 믹스 시스템(post mix system)을 채택하고 있어서, 반응가스로서 기능하는 TiCl4 및 NH3 가스들이 교호로 형성된 토출구멍(20a) 및 (20b)로부터 배출된 후에 혼합된다.A showerhead 20 is provided on the ceiling wall 11a of the processing vessel 11. [ In the showerhead 20, a plurality of gas discharge holes 20a and 20b for discharging gas toward the susceptor 12 are alternately formed. Pipes of the gas supply mechanism (30) are connected to the showerhead (20). As will be described later, the pipes 45 for supplying TiCl 4 are connected to the gas discharge hole 20a, the pipes 46 for supplying NH 3 are connected to the gas discharge hole 20b, And is introduced into the processing vessel 11 through the showerhead 20. Accordingly, the showerhead 20 is a matrix type showerhead, adopting a post mix system, and is provided with discharge holes 20a and 20b in which TiCl 4 and NH 3 gases functioning as a reaction gas are alternately formed And then mixed.

가스 공급기구(30)는 크리닝가스인 ClF3 를 공급하기 위한 ClF3 공급원(31)과, N2 를 공급하기 위한 N2 공급원(32)과, 반응가스인 TiCl4 를 공급하기 위한 TiCl4 공급원(33)과, P 함유가스로서 기능하는 PH3 를 공급하기 위한 PH3 공급원 (34)과, 반응가스이며 N 및 H 를 함유하는 NH3 를 공급하기 위한 NH3 공급원(35) 및, O 함유가스로서 기능하는 O2 를 공급하기 위한 O2 공급원(36)을 가진다. 부가적으로, 가스라인(39)이 ClF3 공급원(31)으로 접속되며, 가스라인(40)은 N2 공급원 (32)로 접속되고, 가스라인(41)은 TiCl4 공급원(33)으로 접속되고, 가스라인 (42)은 PH3 공급원(34)으로 접속되며, 가스라인(43)은 NH3 공급원(35)으로 접속되며, 가스라인(44)은 O2 가스 공급원(36)으로 접속된다. 라인(39) 내지 (44)의 각각에는 밸브(47)및 매스플로우 콘트롤러(48)가 마련된다.A gas supply mechanism 30 is TiCl 4 supply for supplying a cleaning gas, ClF 3 ClF for supplying a third supply source 31, the N 2 supply source 32, a reaction gas for supplying N 2 TiCl 4 A PH 3 source 34 for supplying PH 3 serving as a P-containing gas, an NH 3 supply source 35 for supplying NH 3 containing a reaction gas and N and H, And an O 2 source 36 for supplying O 2 functioning as a gas. In addition, a gas line 39 is connected to a ClF 3 source 31, a gas line 40 is connected to an N 2 source 32, and a gas line 41 is connected to a TiCl 4 source 33 The gas line 42 is connected to the PH 3 source 34 and the gas line 43 is connected to the NH 3 source 35 and the gas line 44 is connected to the O 2 gas source 36 . Each of the lines (39) to (44) is provided with a valve (47) and a mass flow controller (48).

N2 공급원(32)으로부터 연장된 가스라인(40)은 TiCl4 공급원(33)으로부터 연장되는 가스라인(41)과 합류하여 N2 가스로 운반되는 TiCl4 가스가 가스라인(40)을 통하여 흐르며, 배관(45)는 샤워헤드(20)의 가스토출구멍(20a)을 경유하여 처리용기(11)내로 도입된다. The gas line 40 extending from the N 2 source 32 joins the gas line 41 extending from the TiCl 4 source 33 and the TiCl 4 gas carried by the N 2 gas flows through the gas line 40 The pipe 45 is introduced into the processing vessel 11 via the gas discharge hole 20a of the shower head 20. [

ClF3 공급원(31)으로부터 연장되는 가스라인(39)은 가스라인(40)에 합류하고 있고, 가스라인(39)에 설치된 밸브를 개방함으로써, 크리닝가스인 ClF3 가 가스라인 (39),(40)및 배관(45)를 통하여 샤워헤드(20)에 도달하고, 가스토출구멍 (20a)으로부터 처리용기(11)내로 도입된다. 또한 NH3 가스는, NH3 공급원(35)으로부터 가스라인(43)및 배관(46)을 통하여 샤워헤드(20)로 도달하고, 가스토출구멍 (20b)으로 부터 처리용기(11)로 도입된다. PH3 공급원(34)에 접속된 가스라인(42)은 가스라인 (41)에 접속되어 있으며, PH3 가스는, 가스라인(42),(41),(40)및 배관(45)을 통하여 샤워헤드(20)에 도달하고, 가스토출구멍(20a)으로부터 처리용기(11)내로 도입된다. O2 가스원(36)에 접속된 가스라인(44)은 가스라인(43)에 접속되어 있으며, O2 가스는 가스라인(44), (43)및 배관(46)을 통하여 샤워헤드에 달하여 토출구멍(20b)으로부터 처리용기(11)내로 도입된다.The gas line 39 extending from the ClF 3 source 31 joins the gas line 40 and opens the valve in the gas line 39 to remove ClF 3, Reaches the showerhead 20 through the gas lines 39 and 40 and the pipe 45 and is introduced into the processing vessel 11 from the gas discharge hole 20a. The NH 3 gas reaches the showerhead 20 from the NH 3 supply source 35 through the gas line 43 and the pipe 46 and is introduced into the processing vessel 11 from the gas discharge hole 20b . The gas line 42 connected to the PH 3 source 34 is connected to the gas line 41 and the PH 3 gas is supplied through the gas lines 42, 41, 40 and the piping 45 Reaches the shower head 20, and is introduced into the processing vessel 11 from the gas discharge hole 20a. The gas line 44 connected to the O 2 gas source 36 is connected to the gas line 43 and the O 2 gas reaches the showerhead through the gas lines 44 and 43 and the piping 46 And is introduced into the processing vessel 11 from the discharge hole 20b.

또한, N 및 H 를 함유하는 가스로서는, NH3 대신에 모노메틸히드라진(MMH)을 이용하여도 좋고, N2 가스와 H2 가스를 이용하여도 좋다. 또한, O 를 함유하는 가스로서는 O2 가스의 대신에 NO 가스, N2O 가스를 이용하여도 좋다. 또한, N2 의 대신에 Ar 을 이용하여도 좋다.As the gas containing N and H, monomethyl hydrazine (MMH) may be used instead of NH 3 , or N 2 gas and H 2 gas may be used. As the gas containing O, NO gas or N 2 O gas may be used instead of O 2 gas. Alternatively, Ar may be used instead of N 2 .

처리용기(11)의 바닥벽(11b)에는, 배기관(18)이 접속되어 있으며, 이 배기관에는 진공펌프를 포함하는 배기장치(19)가 접속되어 있다. 그리고 배기장치(19)를 작동시킴으로써 처리용기(11)내를 소정의 진공도까지 감압하는 것이 가능하다.An exhaust pipe 18 is connected to the bottom wall 11b of the processing container 11 and an exhaust device 19 including a vacuum pump is connected to the exhaust pipe. By operating the exhaust device 19, it is possible to reduce the pressure inside the processing container 11 to a predetermined degree of vacuum.

이와 같은 장치에 의하여 반도체웨이퍼 W 에 TiN 계 박막을 성막하는 방법에 대하여 이하에서 설명한다.A method of forming a TiN-based thin film on a semiconductor wafer W by such an apparatus will be described below.

우선, 처리용기(11)내로 반도체웨이퍼 W 를 장입하고, 히터(15)에 의하여 웨이퍼 W 를 가열하면서 배기장치(19)에 의하여 처리용기(11)내를 배기하여 처리용기 (11)내를 고진공상태로 하고, 계속하여, N2 가스 및 NH3 가스를 소정의 유량비로 처 리용기(11)내로 도입하고, 처리용기(11)내를 예를 들면 133 내지 1333 Pa 로 하여, 프리어닐링을 행한다.First, the semiconductor wafer W is charged into the processing vessel 11, the wafer W is heated by the heater 15, and the inside of the processing vessel 11 is exhausted by the exhaust system 19, N 2 gas and NH 3 gas are introduced into the processing vessel 11 at a predetermined flow rate ratio and the inside of the processing vessel 11 is set to, for example, 133 to 1333 Pa, followed by pre-annealing .

다음에, 처리용기(11)내를 13.3 내지 133 Pa 로 하고, N2 가스 및 NH3 가스의 유량을 유지한채, TiCl4 가스와 O2 가스및 PH3 가스의 어느 하나 또는 양쪽을 소정유량비로 5 내지 20 초간 정도 프리플로우하고, 계속하여 프리플로우와 같은 조건으로 소정의 TiN 계 박막의 성막을 소정기간 행한다. 이 때 TiN 계 박막의 성막은, 400 내지 700 ℃ 정도의 온도로 행한다.Next, one or both of the TiCl 4 gas, the O 2 gas and the PH 3 gas are supplied to the processing vessel 11 at a predetermined flow rate ratio while maintaining the flow rate of the N 2 gas and the NH 3 gas at 13.3 to 133 Pa in the processing vessel 11 Free for about 5 to 20 seconds, and subsequently, a predetermined TiN-based thin film is deposited for a predetermined period under the same condition as the free flow. At this time, the TiN-based thin film is formed at a temperature of about 400 to 700 ° C.

성막후, 처리용기(11)로부터 반도체웨이퍼가 반출되고, 처리용기(11)내로 크리닝가스인 ClF3 가스가 도입되어 처리용기내가 크리닝된다.After the deposition, the semiconductor wafer is taken out from the processing vessel 11, and ClF 3 gas as a cleaning gas is introduced into the processing vessel 11 to clean the processing vessel.

상기 성막에 있어서, 처리가스로서 NH3 가스, TiCl4 가스 및 O2 가스를 이용한 경우에는, Ti, N, O 를 함유하며, 비교적 낮은 저항치를 유지하면서 배리어성이 높은 TiN 계 막(TiON 막)이 형성된다. 즉, TiN 막은 원주형상결정이기 때문에 입자계확산이 생기기 쉽고, TiN 결정의 입자계를 통하여 금속이 확산할 우려가 있으나, O 를 함유시켜서 열 CVD 를 행함으로써, 입자계의 배리어성을 향상시키는 것이 가능하다. 이 경우에, NH3 에 대한 O2 의 체적비를 0.0001 내지 0.001 로 하는 것이 바람직하다. 이것에 의하여, 저항치를 바람직한 범위로 하는 것이 가능하다.When a NH 3 gas, a TiCl 4 gas and an O 2 gas are used as the process gas in the film formation, a TiN-based film (TiON film) containing Ti, N and O and having a high barrier property while maintaining a relatively low resistance value, . In other words, since the TiN film is a columnar crystal, the grain boundary diffusion tends to occur, and the metal may diffuse through the grain system of the TiN crystal. However, the barrier property of the grain boundary is improved by carrying out the thermal CVD by containing O It is possible. In this case, it is preferable that the volume ratio of O 2 to NH 3 is 0.0001 to 0.001. Thus, it is possible to set the resistance value in a preferable range.

도 2 에, O2/NH3 유량비와 TiON 막의 비저항치의 관계를 나타낸다. 여기에서는, 가스유량을 TiCl4는 0.02 L/min, NH3는 0.5L/min, N2는 0.15L/min 으로 하고, O2 의 유량을 5 X 10-5 내지 4 X 10-3 L/min (O2/NH3 유량비 0.00001 내지 0.008 의 범위) 까지 변화시켰다. 또한, 성막시의 기판온도를 550℃, 처리용기내 압력을 300 mTorr, 막두께를 50 nm 로 하였다. 도 2 에 나타낸 바와 같이, O2/NH3 유량비가 상기 범위내에 있을 때, TiON 막의 비저항치가 허용범위 내인 360 내지 7500 μΩ·cm 의 범위내에 있다. 또한, 산소를 함유하는 가스로서 NO 또는 NO2 등의 다른 가스를 이용하는 경우에도 O2로 환산하여 상기 범위 내로 하는 것에 의하여 저항치를 적절한 범위로 할 수 있다. 또한, 배리어성은, 비저항치가 약 700μΩ·cm 이상이면 양호하게 되기 때문에, 도 2로부터 배리어성을 양호하게 하기 위해서는 O2/NH3 유량비가 0.0006 이상인 것이 바람직한 것을 알 수 있다.FIG. 2 shows the relationship between the O 2 / NH 3 flow rate ratio and the resistivity of the TiON film. In this case, the gas flow rate of TiCl 4 was 0.02 L / min, NH 3 is 0.5L / min, N 2 is the flow rate of the 0.15L / min, and O 2 5 X 10 -5 to 4 X 10 -3 L / min (O 2 / NH 3 flow rate ratio in the range of 0.00001 to 0.008). The substrate temperature at the time of film formation was set at 550 占 폚, the pressure in the processing vessel was set at 300 mTorr, and the film thickness was set at 50 nm. As shown in Fig. 2, when the O 2 / NH 3 flow rate ratio is in the above range, the resistivity of the TiON film is in the range of 360 to 7500 μΩ · cm within the allowable range. Also, even when another gas such as NO or NO 2 is used as the gas containing oxygen, the resistance value can be set in an appropriate range in terms of O 2 within the above range. In addition, the barrier castle, the specific resistance is found that not less than about 700μΩ · cm or more is favorable because it, in order also to make a good barrier properties from 2 O 2 / NH 3 flow rate is 0.0006 preferred.

다음에, Ti, N, P를 포함하는 TiN계 박막(TiNP 박막)의 형성공정에 대하여 설명한다.Next, a step of forming a TiN-based thin film (TiNP thin film) containing Ti, N, and P will be described.

처리가스로서 NH3 가스, TiCl4 가스 및 PH3 가스를 이용한 경우에는, Ti, N, P 를 함유하며, 비교적 양호한 배리어성을 유지하면서 저항치가 낮은 TiN 계 막 (TiNP 막)이 형성된다. PH3 가스를 이용함으로써, 그 환원작용에 의하여 잔류염소를 제거하는 것이 가능하므로 TiN 계 막의 저항치를 저하시키는 것이 가능하다. 이 경우에, PH3 의 유량은 0.04 내지 0.5 L/min 인 것이 바람직하다. 0.04 L/min 미만에서는 별로 효과가 보이지 않았다. 또한, PH3 의 유량을 0.1 L/min 이상으로 함으로써, 형성되는 박막이 아몰포스화되고, 치밀화되므로, 보다 저항을 저하시키는 것이 가능하고, 배리어성도 보다 양호하게 된다.When NH 3 gas, TiCl 4 gas and PH 3 gas are used as the process gas, a TiN-based film (TiNP film) containing Ti, N and P and having a relatively low resistance and a relatively good barrier property is formed. By using the PH 3 gas, the residual chlorine can be removed by the reducing action, so that it is possible to lower the resistance value of the TiN-based film. In this case, the flow rate of PH 3 is preferably 0.04 to 0.5 L / min. Less than 0.04 L / min was not effective. Further, by setting the flow rate of PH 3 to 0.1 L / min or more, the formed thin film becomes amorphous and densified, so that the resistance can be further lowered and the barrier property becomes better.

도 3 에, PH3 유량비와 TiN 계 막의 비저항치의 관계를 나타낸다. 여기에서는, 가스유량을 TiCl4은 0.02 L/min, NH3는 0.5 L/min, N2는 0.15 L/min 으로 하고, PH3는 0 내지 0.2 L/min 으로 변화시켰다. 또한, 성막시의 기판온도를 430℃ 및 550℃, 처리용기내 압력을 40Pa, 막두께를 50 nm 로 하였다. 도 3 에 나타낸 바와 같이, PH3 의 유량이 0.04 L/min 이상에서 명확한 저항치의 저하가 보였다. 또한, 성막온도가 550℃ 인 쪽이 전체적으로 저항치가 낮은 경향이 보이고, 550℃ 성막의 PH3 유량 0.2 L/min 에서는 70 μΩ·cm 으로 극히 낮은 값이 얻어졌다.Fig. 3 shows the relationship between the PH 3 flow rate and the specific resistance of the TiN-based film. Here, the gas flow rate was changed from 0.02 L / min for TiCl 4 , 0.5 L / min for NH 3 , 0.15 L / min for N 2 , and 0 to 0.2 L / min for PH 3 . The substrate temperature at the time of film formation was 430 캜 and 550 캜, the pressure in the processing vessel was 40 Pa, and the film thickness was 50 nm. As shown in Fig. 3, when the flow rate of PH 3 was 0.04 L / min or more, a clear reduction in the resistance value was observed. In addition, the resistance value tends to be low as a whole at a film forming temperature of 550 占 폚, and extremely low at 70 占 占 cm m at a PH 3 flow rate of 0.2 L / min at 550 占 폚.

이 경우에 있어서의 성막온도와 TiN 계 막의 비저항치의 관계에 대해서는, 도 4 에 나타낸 바와 같이, PH3 를 첨가한 경우의 쪽이 첨가하지 않은 경우보다 비저항치의 온도의존성이 작고, 안정하여 낮은 저항치로 된다. 또한, 도 4 에서는, 가스유량을 TiCl4은 0.02 L/min, NH3은 0.5 L/min, N2는 0.15 L/mkn, PH3는 0.2 L/min 으로 하며, 처리용기내 압력을 40 Pa, 막두께를 50nm 로 하였다.The relationship between the film forming temperature in this case and the resistivity of the TiN-based film is as follows. As shown in Fig. 4, the temperature dependency of the resistivity value is smaller than that in the case of adding PH 3 , do. 4, the gas flow rates were 0.02 L / min for TiCl 4 , 0.5 L / min for NH 3 , 0.15 L / mkn for N 2 , 0.2 L / min for PH 3 , , And the film thickness was set to 50 nm.

다음에, Ti, N, O 및 P 를 함유하는 TiN 계 막 (TiONP막)을 형성하는 방법을 이하에서 설명한다.Next, a method of forming a TiN-based film (TiONP film) containing Ti, N, O and P will be described below.

막형성의 시에, 처리가스로서, 처리가스로서 NH3 가스, TiCl4 가스, O2 가스 및 PH3 가스를 이용한 경우에는, Ti, N, O, P 를 함유하며, 상술한 고배리어성 및 저저항특성을 겸비한 TiN 계 박막(TiONP막)을 얻을 수가 있다. 즉, 성막시에 O2 가스를 공급함으로써 배리어성이 향상하지만, 도 5 에 나타낸 바와 같이 O2 량 (O2/NH3 유량비)의 증가에 수반하여 저항치가 상승한다. 그러나, 도 5 에 나타난 바와 같이, PH3 가스의 공급에 의하여 P 를 도입함으로써, P 를 도입하지 않은 경우에 비하여 저항치를 보다 저하시키는 것이 가능하며, 결과적으로 고배리어성및 저저항특성을 겸비한 TiN 계 박막을 얻을 수가 있다. 또한, 도 5 에는, 가스유량을 TiCl4는 0.02L/min, NH3는 0.5L/min, N2는 0.15 L/min, PH3는 0.2 L/min 및 0 L/min으로 하고, O2 의 유량을 5 x 10-5 내지 1 x 10-3 L/min (O2/NH3 유량비 0.0001 내지 0.001)까지 변화시키고, 처리용기내 압력을 40Pa, 막두께를 50 nm 로 하였다.When NH 3 gas, TiCl 4 gas, O 2 gas and PH 3 gas are used as the process gas as the process gas at the time of film formation, the film contains Ti, N, O, and P, A TiN-based thin film (TiONP film) having low resistance characteristics can be obtained. That is, the barrier property is improved by supplying O 2 gas at the time of film formation, but as shown in FIG. 5, the resistance value increases with the increase of the O 2 amount (O 2 / NH 3 flow rate ratio). However, as shown in Fig. 5, by introducing P by supplying PH 3 gas, it is possible to further lower the resistance value as compared with the case where P is not introduced. As a result, TiN having high barrier properties and low resistance characteristics Based thin film can be obtained. Further, in Fig 5, the gas flow rate of TiCl 4 is 0.02L / min, NH 3 is 0.5L / min, N 2 was 0.15 L / min, PH 3 is 0.2 in L / min, and 0 L / min and, O 2 Was changed from 5 x 10 -5 to 1 x 10 -3 L / min (O 2 / NH 3 flow rate ratio of 0.0001 to 0.001), the pressure in the processing vessel was set to 40 Pa, and the film thickness was set to 50 nm.

이상은, 성막시에, 가스의 전환을 행하지 않고 단독의 TiN 계 막을 형성하는 경우에 대하여 나타내었으나, 이하의 TiN 계 막의 적층막을 구성함으로써, 종래보다도 얇은 막두께로, 보다 고배리어성을 얻는 것이 가능하다. 구체적으로는, 먼저, TiCl4 가스, NH3 가스 및 O2 가스를 처리용기(11)내로 도입하고, 도 6 (a)에 나타낸 바와 같이, 바닥층(50)의 위에 Ti, O, N 을 함유하는 제 1 의 박막(51)을 형성하고, 그 후, O2 라인(44)을 닫고, PH3 가스라인(42)을 열어서, TiCl4 가스, NH3 가스 및 PH3 가스를 처리용기(11)내로 도입하고, 제 1 의 박막(51)의 위에 Ti, N, P 를 함유하는 제 2 의 박막(52)을 형성한다.Although the case of forming a single TiN-based film without forming a gas at the time of film formation has been described above, it is possible to obtain a film with a thinner film thickness and a higher barrier property than the conventional one by constituting the following TiN- It is possible. Specifically, first, TiCl 4 gas, NH 3 gas, and O 2 gas are introduced into the processing vessel 11, and Ti, O, and N are contained on the bottom layer 50 as shown in FIG. 6 and forming a thin film (51) of claim 1, which, then, to close the O 2 line (44), PH 3 by opening the gas line (42), TiCl 4 gas, NH 3 gas and PH 3 gas to the processing vessel (11 , And a second thin film 52 containing Ti, N, and P is formed on the first thin film 51. Then,

이와 같이 2 층구조로 함으로써, 종래보다 얇은 막두께로, 종래와 마찬가지의 저항률을 가지면서 배리어성을 향상시키는 것이 가능하게 된다. 이 경우에, 제 1 의 박막(51)의 막두께는 1 내지 10 nm 로 하는 것이 바람직하고, 제 2 의 박막 (52)의 막두께는 3 내지 50 nm 으로 하는 것이 바람직하다.By adopting such a two-layer structure, it becomes possible to improve the barrier property while having the same resistivity as the conventional one with a thinner film thickness than the conventional one. In this case, the film thickness of the first thin film 51 is preferably 1 to 10 nm, and the film thickness of the second thin film 52 is preferably 3 to 50 nm.

특히, Cu 배선층의 배리어층으로 이용하는 경우에는, 종래의 TiN 막에서는 양호한 배리어효과를 얻기 위하여 50 nm 이상의 막두께가 필요하였으나, 이와 같은 적층구조로 함으로써, 고배리어 TiON 막인 제 1 의 박막을 1 내지 5nm, P 를 함유하는 저저항 TiN 계 막인 제 2 의 박막을 5 내지 20nm 로 하면, 합계 막두께를 종래의 절반정도로 얇게 하여도, 종래의 TiN 막과 마찬가지의 배리어성및 저항치를 가지는 배리어층으로 할 수 있다. 또한, 상기 제 1 의 박막과 제 2 의 박막은 성막의 순서가 바뀌어도 좋다.In particular, when used as a barrier layer of a Cu wiring layer, a film thickness of 50 nm or more is required in order to obtain a good barrier effect in a conventional TiN film. However, by adopting such a laminated structure, 5 nm, and P is a low-resistance TiN-based film having a thickness of 5 to 20 nm, even if the total film thickness is reduced to about half the conventional thickness, the barrier layer having the same barrier property and resistance as those of the conventional TiN film can do. The order of the film formation may be changed between the first thin film and the second thin film.

또한, 도 6 (b)에 나타낸 바와 같이 3층 구조의 TiN 계 막이라도 좋다. 이 경우에는, 먼저, TiCl4 가스, NH3 가스 및 O2 가스를 처리용기(11)내로 도입하고, 바닥(50)의 위에 Ti, O, N 을 함유하는 제 1 의 박막(51)을 형성하고, 그 후, O2 라인 (44)을 닫고, PH3 가스라인(45)을 열어, TiCl4 가스, NH3 가스 및 PH3 가스를 처리용기(11)내로 도입하고, 제 1 의 박막(51)의 (9)상에 Ti, N, P 를 함유하는 제 2 의 박막(52)을 형성하고, 그 후, PH3 가스라인(45)을 닫고, 다시 O2 라인(44)을 열 어서, TiCl4 가스, NH3 가스 및 O2 가스를 처리용기(11)내로 도입하고, 제 2 의 박막 (52)의 위에 Ti, O, N 을 함유하는 제 3 의 박막을 형성한다.As shown in Fig. 6 (b), a TiN-based film having a three-layer structure may also be used. In this case, TiCl 4 gas, NH 3 gas and O 2 gas are first introduced into the processing vessel 11 to form a first thin film 51 containing Ti, O, and N on the bottom 50 Then, the O 2 line 44 is closed and the PH 3 gas line 45 is opened to introduce the TiCl 4 gas, the NH 3 gas and the PH 3 gas into the processing vessel 11 to form the first thin film A second thin film 52 containing Ti, N and P is formed on the substrate 9 of the substrate 51 and then the PH 3 gas line 45 is closed and the O 2 line 44 is again opened TiCl 4 gas, NH 3 gas and O 2 gas are introduced into the processing vessel 11 to form a third thin film containing Ti, O and N on the second thin film 52.

이와 같은 3 층구조로 함으로써, 종래보다 얇은 막두께로, 종래와 같은 저항률을 가지며 양측의 막에 대한 배리어성을 향상시키는 것이 가능하게 된다. 이 경우에, 제 1 의 박막(51)및 제 3 의 박막(53)은 1 내지 10nm 인 것이 바람직하고, 제 2 의 박막(52)의 막두께는 3 내지 50nm 로 하는 것이 바람직하다. 이와 같은 3층구조는, 예를 들면, Ta2O5 또는 RuO 로 이루어지는 절연층을 가지는 캐패시터부의 상부전극으로 하여 유효하다.By adopting such a three-layer structure, it becomes possible to improve the barrier property with respect to the film on both sides with a resistivity as in the prior art with a thinner film thickness than the conventional one. In this case, the thickness of the first thin film 51 and the third thin film 53 is preferably 1 to 10 nm, and the thickness of the second thin film 52 is preferably 3 to 50 nm. Such a three-layer structure is effective, for example, as an upper electrode of a capacitor portion having an insulating layer made of Ta 2 O 5 or RuO 2 .

이와 같은 2층막 및 3층막의 어느 것도, 각 층을 동일한 장치에서 가스를 전환하는 것만으로 연속적으로 형성하는 것이 가능하므로, 곤란성을 수반하지 않고 단시간에 형성하는 것이 가능하다.Since neither the two-layer film nor the three-layer film can be formed continuously by switching the gas in the same apparatus, it is possible to form the two-layer film and the three-layer film in a short time without any difficulty.

또한, 상기 2층막및 3층막의 어느 것에 있어서도, 제 1 의 박막(51)및/또는 제 3 의 박막(53)을 형성할 때에, P를 더 함유하는 가스를 처리용기내로 도입하고, Ti, O, N, P 를 함유하는 박막으로 하거나, 또는, 제 2 의 박막(52)을 형성할 때에, O를 더 함유하는 가스를 처리용기내로 도입하고, Ti, O, N, P 를 함유하는 박막으로 하는 것도 가능하다. 이것에 의하여, 얻고자 하는 막에 따라서 특성을 보다 향상시키는 것이 가능하게 된다.In addition, in both the two-layer film and the three-layer film, when forming the first thin film 51 and / or the third thin film 53, a gas containing P is further introduced into the processing vessel and Ti, O, N, and P, or introducing a gas containing O into the processing vessel when the second thin film 52 is formed, and a thin film containing Ti, O, N, and P . This makes it possible to further improve the characteristics according to the film to be obtained.

이상과 같이, 본 발명에 의하여 얻어지는 TiN 계 박막은, 단층이거나 적층막이거나, 높은 배리어성및 저저항특성의 어느 것, 또는 양쪽을 가지고 있으며, 금속 배선층의 배리어층이나 캐패시터 상부전극등으로 하기에 적절하다.As described above, the TiN-based thin film obtained by the present invention has either a single layer or a laminated film, or both of high barrier property and low resistance characteristic, and is used as a barrier layer of a metal wiring layer, proper.

특히, 예를 들면 도 7 에서 나타낸 바와 같이, Ti, O 및 N 을 포함하는 박막, Ti, N 및 P 를 함유하는 박막 및 Ti, O, N 및 P 를 포함하는 박막중의 하나의 박막(55)가 다른 제 1 층(54)및 제 2 층(56)의 사이에 마련된다.In particular, as shown in Fig. 7, a thin film containing Ti, O and N, a thin film containing Ti, N and P and a thin film 55 containing Ti, O, N and P Is provided between the first layer 54 and the second layer 56. [

그러한 막구조는 반도체장치의 다양한 부분에 적용될 수 있다. 예를 들면, Ti 박막, TiSi 박막 또는 CoSi 박막과 같은 콘택층이 제 1 층(54)으로서 형성되며, 본 발명에 따른 TiN 박막(55)이 그 위에 형성된다. 그리고, 예를 들면 W, Al 또는 Cu 층이 배선층 또는 매립배선부로서 적용되고 제 2 층상에 형성된다. 부가적으로, 제 1 층(54)으로서 기능하는 CoSi 박막이 게이트전극으로 사용될 수 있으며, 배선층으로 기능하는 금속층이 배리어층으로 기능하는 본 발명에 따른 TiN 계 박막 전극을 통하여 형성될 수 있다. 또한, 그러한 막구조는 후술하는 바와 같이 DRAM 의 금속전극 게이트 또는 캐패시터부에 적용될 수 있다. Such a film structure can be applied to various parts of a semiconductor device. For example, a contact layer such as a Ti thin film, a TiSi thin film or a CoSi thin film is formed as the first layer 54, and a TiN thin film 55 according to the present invention is formed thereon. Then, for example, a W, Al or Cu layer is applied as a wiring layer or a buried wiring portion and is formed on the second layer. In addition, a CoSi thin film functioning as the first layer 54 can be used as a gate electrode, and a metal layer functioning as a wiring layer can be formed through the TiN thin film electrode according to the present invention which functions as a barrier layer. Further, such a film structure can be applied to a metal electrode gate or a capacitor portion of a DRAM as described later.

본 발명에 따른 TiN 계 박막이 CVD 에 의하여 형성될 때, 도 1 에서 나타낸 상술한 시스템에 의하여 TiN 계 박막이 형성되기 전 (즉, NH3 가스, TiCl4 가스 및 O2 가스 및/또는 PH3 가스가 도입되기전), 또는 NH3 가스및 PH3 가스의 공급이 정지되어 박막의 형성을 완료한 후에, 또는 양쪽 모두의 시간에, O 함유가스(도 1 에 나타낸 상술한 시스템에서는 O2 가스)가 처리용기(11)내로 도입된다. 특히, 예를 들면 Ti 박막, TiSi 박막 또는 CoSi 박막과 같은 제 1 층이 Ti 박막이 PVD 또는 CVD (플라즈마 CVD 또는 열 CVD)에 의하여 먼저 형성된다. 그 후에, 예를 들면 Al, W 또는 Cu 등의 금속의 제 2 층이 PVD 또는 CVD (플라즈마 CVD 또는 열 CVD)로 형성된다. 또한, O2 가스의 도입이 생략될 수 있다. 이 때의 산소의 도입에 의하여, 산화박막이 제 1 층 및/또는 TiN 계 박막에 형성되고, 따라서 인접한 제 1 층 및/또는 제 2 층에 대한 배리어성을 제고하는 것이 가능하다. 따라서, Ti, O 및 N 을 함유하는 박막및 Ti, O, N 및 P 를 함유하는 박막이 형성될 때, O 의 양을 감소하여 양호한 배리어성을 유지하는 것이 가능하다. 더우기, TiN 계 박막이 상술한 적층막일 때, O 함유가스를 박막이 처리용기(11)내에 연속적으로 성막되기 전 및/또는 후에 도입함으로써 그러한 효과가 얻어질 수 있다.When the TiN-based thin film according to the present invention is formed by CVD, the NH 3 gas, the TiCl 4 gas and the O 2 gas and / or the PH 3 O gas (in the above-described system shown in Fig. 1, O 2 gas (before the introduction of the gas), or after the supply of the NH 3 gas and the PH 3 gas is stopped and the formation of the thin film is completed, Is introduced into the processing vessel 11. In particular, a first layer such as a Ti thin film, a TiSi thin film or a CoSi thin film is first formed by PVD or CVD (plasma CVD or thermal CVD). Thereafter, a second layer of metal, for example Al, W or Cu, is formed by PVD or CVD (plasma CVD or thermal CVD). Also, the introduction of O 2 gas can be omitted. By the introduction of oxygen at this time, an oxide thin film is formed in the first layer and / or the TiN-based thin film, and thus it is possible to enhance the barrier property to the adjacent first and / or second layer. Therefore, when a thin film containing Ti, O and N and a thin film containing Ti, O, N and P are formed, it is possible to reduce the amount of O to maintain good barrier properties. Furthermore, when the TiN-based thin film is the above-described laminated film, such effect can be obtained by introducing the O-containing gas before and / or after the thin film is continuously formed in the processing vessel 11.

다음에, 본 발명에 관한 TiN 계 박막을 금속배선층의 콘택부로 이용한 예에 대하여 도 8(a) 내지 8(c) 를 참조하면서 설명한다. Next, an example in which the TiN-based thin film according to the present invention is used as the contact portion of the metal wiring layer will be described with reference to Figs. 8 (a) to 8 (c).

도 8 의 (a)의 예에서는, Si 기판(60)상에 층간절연막(61)이 형성되어 있으며 층간 절연막(61)에는 Si 기판(60)의 불순물 확산영역(60a)에 달하는 콘택홀(62)가 형성되어 있다. 층간절연막(61)및 콘택홀(62)에는 Ti 박막(63)및 본 발명의 TiN 계 박막(64)가 형성되어 있다. 이 TiN 계 박막(64)의 위에는 예를 들면 Cu 또는 W 로 이루어지는 금속배선층(66)이 형성되어 있다. 이 금속배선층(66)은 콘택홀(62)내에도 충전되고, Si 기판(60)의 불순물 확산영역(60a)과 금속배선층(66)이 도통된다. 8A, an interlayer insulating film 61 is formed on the Si substrate 60 and a contact hole 62 (corresponding to the impurity diffusion region 60a of the Si substrate 60) is formed in the interlayer insulating film 61. In this example, Is formed. A Ti thin film 63 and a TiN thin film 64 of the present invention are formed in the interlayer insulating film 61 and the contact hole 62. On the TiN-based thin film 64, for example, a metal wiring layer 66 made of Cu or W is formed. The metal wiring layer 66 is also filled in the contact hole 62 and the impurity diffusion region 60a of the Si substrate 60 and the metal wiring layer 66 are electrically connected.

TiN 계 박막(64)은 종래의 TiN 박막보다 배리어성이 높기 때문에, TiN 계 박막(64)의 존재에 의하여, Cu 또는 W 와 Si 의 반응에 의한 화합물의 형성을 극히 유효하게 방지할 수 있다. 또한, TiN 계 박막(64)은 이와 같이 고배리어성을 가지는 것이므로, Cl2 의 확산을 극히 유효하게 방지할 수 있다. TiN 계 박막(64)으로서는 고배리어성을 얻는 관점으로부터 TiON 막이나 TiONP 막이 바람직하다. 또한, TiNP 막도 아몰포스화함으로써 비교적 높은 배리어성을 가지는 것이므로 이용하는 것이 가능하다. 이 경우에, Ti 박막(63)은 반드시 설치할 필요는 없다.Since the TiN-based thin film 64 has higher barrier properties than the conventional TiN-based thin film, the presence of the TiN-based thin film 64 can extremely effectively prevent the formation of a compound due to the reaction of Cu or W and Si. Since the TiN-based thin film 64 has such a high barrier property, the diffusion of Cl 2 can be extremely effectively prevented. As the TiN-based thin film 64, a TiON film or a TiONP film is preferable from the viewpoint of obtaining high barrier properties. In addition, since the TiNP film also has a relatively high barrier property by amorphization, it can be used. In this case, the Ti thin film 63 is not necessarily provided.

도 8(b)의 예에서는, 도 8(a) 와 마찬가지로, Si 기판(60)의 위에 층간절연막(61)이 형성되어 있으며, 층간절연막(61)에는 Si 기판(60)의 불순물 확산영역 (60a)에 달하는 콘택홀(62)이 형성되어 있다. 그리고, 층간절연막(61)및 콘택홀 (62)에는 TiNP 막 (67)및 TiON 막 (68)의 2층 적층구조를 가지는 TiN 계 박막(69)이 형성되어 있다. 이 TiN 계 박막(69)의 위에는 예를 들면 Cu 또는 W 로 이루어지는 금속배선층(66)이 형성되어 있다. 이 금속 배선층(66)은 콘택홀(62)내에도 충전되고, Si 기판(60)의 불순물 확산영역(60a)과 금속배선층(66)이 도통된다. 이것에 의하여 TiNP 막(67)이 콘택층으로서, TiON 막(68)이 배리어층으로서 기능하고, 종래의 Ti/Ti 막 보다 한층 양호한 특성을 얻을 수 있다.8 (b), an interlayer insulating film 61 is formed on the Si substrate 60, and an impurity diffusion region (not shown) of the Si substrate 60 is formed in the interlayer insulating film 61 The contact holes 62 reaching the contact holes 60a are formed. A TiN-based thin film 69 having a two-layer laminated structure of a TiNP film 67 and a TiON film 68 is formed in the interlayer insulating film 61 and the contact hole 62. On the TiN-based thin film 69, for example, a metal wiring layer 66 made of Cu or W is formed. The metal wiring layer 66 is also filled in the contact hole 62 and the impurity diffusion region 60a of the Si substrate 60 and the metal wiring layer 66 are electrically connected. As a result, the TiNP film 67 functions as a contact layer and the TiON film 68 functions as a barrier layer, thereby obtaining better characteristics than a conventional Ti / Ti film.

도 8(c)의 예에서는, 도 8(a)와 마찬가지로, Si 기판(60)상에 층간절연막 (61)이 형성되어 있으며, 층간절연막(61)에는 Si 기판(60)의 불순물 확산영역(60a)에 달하는 콘택홀(62)이 형성되어 있다. 콘택홀(62)내에는, TiNP 박막으로 이루어지는 매립 배선층(플러그)(70)가 형성되어 있고, 그 위에는 TiON 배리어층(71)을 통하여 Cu 또는 W 로 이루어지는 금속배선층(72)가 형성되어 있다. 상술한 바와 같이, TiNP 박막은 저저항이므로, 이와 같이 매립배선층으로서 이용할 수 있다.8 (c), an interlayer insulating film 61 is formed on the Si substrate 60, and an impurity diffusion region (not shown) of the Si substrate 60 is formed in the interlayer insulating film 61 The contact holes 62 reaching the contact holes 60a are formed. A buried interconnection layer (plug) 70 made of a TiNP film is formed in the contact hole 62 and a metal interconnection layer 72 made of Cu or W is formed thereon via a TiON barrier layer 71. [ As described above, since the TiNP thin film has low resistance, it can be used as a buried wiring layer.

또한, 금속배선층(66),(72)은 Cu 나 W 에 한하지 않고 다른 금속 또는 합금이라도 좋다. 부가적으로, 금속배선층(66),(72)은 이와같이 콘택홀부분에 한하지 않고 다른 도전층에 도통하는 비아홀부분에도 마찬가지로 적용하는 것이 가능하다.The metal wiring layers 66 and 72 are not limited to Cu and W, and may be made of other metals or alloys. In addition, the metal interconnection layers 66 and 72 can be similarly applied to the via hole portions that are not limited to the contact hole portions but are conductive to other conductive layers.

다음에, 본 발명에 관한 TiN 계 박막을 DRAM 등의 캐패시터 구조에 적용한 예에 대하여 도 9(a) 내지 9(c)를 참조하면서 설명한다. Next, an example in which the TiN-based thin film according to the present invention is applied to a capacitor structure such as a DRAM will be described with reference to Figs. 9 (a) to 9 (c).

도 9(a)의 예에서는, Si 기판(80)의 불순물 확산영역(80a)에는, 아몰포스 실리콘으로 이루어지는 하부전극층(81)이 접속되어 있고, 이 하부전극층(81) 상에는, 실리콘에 급속 열적 질화 처리(Rapid Thermal Nitrization:RTN)를 실시하여 형성된 SiN 배리어층(82)을 통하여 Ta2O5 또는 RuO 로 이루어지는 절연층(83)이 형성되며, 그 위에는 본 발명의 TiN 계 박막으로 이루어지는 상부전극층(84)이 형성되어 있다. 그리고, 상부전극층(84)의 위에는 금속배선층(도시않됨)이 형성되어 있다. 9A, a lower electrode layer 81 made of amorphous silicon is connected to the impurity diffusion region 80a of the Si substrate 80. On the lower electrode layer 81, An insulating layer 83 made of Ta 2 O 5 or RuO is formed through a SiN barrier layer 82 formed by performing a rapid thermal nitriding process (RTN), and an upper electrode layer 83 made of a TiN- (Not shown). A metal wiring layer (not shown) is formed on the upper electrode layer 84.

종래에는, 상부전극층(84)으로서는 TiN 막이 이용되고 있으나, 후공정의 열처리에 의하여 Ta2O5 의 O 가 TiN 막으로 확산하여 TiO 로 변화하고, 그 결과 TiN 막의 막두께가 감소하여 Ta2O5 의 막두께가 두꺼워지고, 용량이 저하한다고 하는 문제가 있었다. 이것에 대하여, 본 발명의 TiN 계 박막으로 이루어지는 상부전극 (84)을 이용함으로써, 이러한 문제를 해결할 수 있다. 이 경우에, 상부전극(84)을 구성하는 TiN 막으로서는, 높은 배리어성을 유지하는 관점으로부터, TiON 막 또는 TiONP 막이 바람직하다. 또한, 이들과 TiNP 막의 적층구조로 함으로써, 막두께가 얇아도 통상의 비저항을 유지하면서 양호한 배리어성을 얻을 수 있다. 또한, TiON 막 또는 TiONP막/TiNP막, /TiON 막또는 TiONP 막의 3층 적층구조로 함으로써, 상부전극층(84)의 양측에서 산소나 금속의 확산을 유효하게 방지할 수 있다.Conventionally, the upper electrode 84 as, but is used TiN film, and then to the O by heat treatment of Ta 2 O 5 in the process diffuse into the TiN film to change in TiO, and as a result the TiN film has a thickness decreasing Ta 2 O 5 has a thick film thickness and a capacity is lowered. On the other hand, this problem can be solved by using the upper electrode 84 made of the TiN-based thin film of the present invention. In this case, as the TiN film constituting the upper electrode 84, a TiON film or a TiONP film is preferable from the viewpoint of maintaining a high barrier property. Further, by using these and the TiNP film in a laminated structure, good barrier properties can be obtained while maintaining normal resistivity even if the film thickness is thin. Furthermore, diffusion of oxygen and metal can be effectively prevented on both sides of the upper electrode layer 84 by forming a three-layered structure of TiON film, TiONP film / TiNP film, / TiON film or TiONP film.

도 9(b)의 예에서는, 기본구조는 도 9(a)와 마찬가지이나, 하부전극층(81)의 위에 SiN 배리어층(82)의 대신에, 본 발명의 TiN 계 박막으로 이루어지는 배리어층(85)이 형성되어 있다. 배리어층(85)을 구성하는 TiN 박막으로서는, 고배리어성을 유지하는 관점으로부터, TiON 막 또는 TiONP 막이 바람직하다. 도한, 이들과 TiNP 막의 적층구조라도 좋다.9A except that the barrier layer 85 made of the TiN-based thin film of the present invention is used instead of the SiN barrier layer 82 on the lower electrode layer 81. In the example of FIG. 9B, Is formed. As the TiN thin film constituting the barrier layer 85, a TiON film or a TiONP film is preferable from the viewpoint of maintaining a high barrier property. Or a laminated structure of these and a TiNP film may be used.

이상은 금속분리 실리콘(Metal Isoration Silicon:MIS) 구조의 것에 대하여 설명하였으나, 하부전극으로서 아몰포스 Si 대신에 루테늄등의 금속을 이용한 금속분리금속 (Metal Isoration Metal:MIM)구조의 경우에 대하여도 마찬가지로 본 발명의 TiN 계 박막을 이용하는 것이 가능하다. 또한, MIM 구조의 하부전극으로서 본 발명의 TiN 계 박막을 이용하는 것도 가능하다. 그 예를 도 9(c)에 나타낸다. 이 예에서는, 아몰포스 실리콘으로 이루어지는 하부전극(81)의 대신에, TiNP 막으로 이루어지는 하부전극(86)이 형성되어 있다. 그리고 하부전극(86)의 상에 TiON 막 또는 TiONP 막으로 이루어지는 배리어층(87)이 형성되어 있다. 또한, 절연층(83)및 상부전극층(84)은, 도 9(a), 9(b)과 마찬가지로 구성된다.Although the above description has been made on the case of a metal isoration silicon (MIS) structure, the same applies to the case of a metal isolation metal (MIM) structure using a metal such as ruthenium instead of amorphous Si as a lower electrode It is possible to use the TiN-based thin film of the present invention. It is also possible to use the TiN-based thin film of the present invention as the lower electrode of the MIM structure. An example thereof is shown in Fig. 9 (c). In this example, a lower electrode 86 made of a TiNP film is formed instead of the lower electrode 81 made of amorphous silicon. A barrier layer 87 made of a TiON film or TiONP film is formed on the lower electrode 86. The insulating layer 83 and the upper electrode layer 84 are configured similarly to those shown in Figs. 9 (a) and 9 (b).

도 8(a) 내지 8(c) 및 도 9(a) 내지 9(c)의 경우에는, 본 발명에 관한 TiN 계 박막과, 금속배선 또는 Ta2O5 또는 RuO 로 이루어지는 절연층을 도 10 에 나타낸 클러스터 툴형의 처리시스템을 이용하여 연속적으로 성막할 수 있다. 이 시스템은, 중앙에 반송실(90)이 배치되고, 이 주위에, 2개의 카세트 챔버(91), (92), 탈가스용 챔버(93), 성막장치(94), 프리 크리닝장치(95), 성막장치(96), 성막장치 (97) 및 냉각챔버(98)가 형성되어 있다. 그리고, 반송실(90)에 설치된 반송아암 (99)에 의하여 각 챔버에 대한 반도체웨이퍼 W 의 반입및 반출이 행해진다.8 (a) to 8 (c) and 9 (a) to 9 (c), a TiN-based thin film according to the present invention and a metal wiring or an insulating layer made of Ta 2 O 5 or RuO 2 are shown in FIG. 10 Can be continuously formed by using the cluster tool type processing system shown in Fig. In this system, a transport chamber 90 is disposed in the center, and two cassette chambers 91 and 92, a degassing chamber 93, a film forming apparatus 94, a precleaning apparatus 95 A film forming apparatus 96, a film forming apparatus 97, and a cooling chamber 98 are formed. Then, the semiconductor wafer W is carried in and out of each chamber by the transfer arm 99 provided in the transfer chamber 90.

이러한 성막 시스템에 있어서는, 성막장치(94), (96), (97)의 한개가 본 발명의 TiN 계 박막을 형성하기 위한 것이며, 다른 것은 금속배선 또는 Ta2O5 또는 RuO 로 이루어지는 절연층을 형성하기 위한 것이다. 성막처리 동작에 대하여 도 9(b)의 캐패시터 구조를 형성하는 경우를 예로 들어 설명하면, 먼저 반송아암(99)에 의하여, 카세트 챔버(91)로부터 반도체웨이퍼 W 를 1장 취출하고, 프리 크리닝장치(95)로 장입하며, BrCl3 에 의하여 표면산화물등을 제거한다. 다음에, 아암 (99)에 의하여 반도체웨이퍼 W 를 탈가스용 챔버(93)에 장입하고, 웨이퍼의 탈가스를 행한다. 그 후, 반도체웨이퍼 W 를 성막장치(94),(96),(97)의 어느 것에서 본 발명의 TiN 계 박막으로 이루어지는 배리어층을 성막하고, 그 후, 진공을 깨뜨리지 않고 아암(99)에 의하여 웨이퍼 W 를 다른 어느 것의 성막장치로 반입하여 Ta2O5 로 이루어지는 절연층을 형성한다. 그 후, 다시 최초의 성막장치로 반입하여 본 발명의 TiN 계 박막으로 이루어지는 상부전극층을 성막한다. 또한, 경우에 따라서는, 웨이퍼 W 가 다시 다른 성막장치로 반입되고, 상부전극층의 위에 금속배선층이 형성된다. 여기까지 소정의 성막은 종료하고, 그 후 반도체웨이퍼 W 는 냉각챔버 (98)에서 냉각되고, 카세트 챔버(92)로 수납된다.In this film formation system, one of the film forming devices 94, 96, and 97 is for forming the TiN-based thin film of the present invention, and the other is a metal wiring or an insulating layer made of Ta 2 O 5 or RuO . 9 (b) is formed as an example of the film forming process operation. First, one semiconductor wafer W is taken out from the cassette chamber 91 by the transfer arm 99, and the pre- (95), and surface oxides and the like are removed by BrCl 3 . Next, the semiconductor wafer W is charged into the degassing chamber 93 by the arm 99, and the wafer is degassed. Thereafter, the barrier layer made of the TiN-based thin film of the present invention is formed from any one of the film forming apparatuses 94, 96, and 97, and then the semiconductor wafer W is removed by the arm 99 without breaking the vacuum The wafer W is transferred to any other film forming apparatus to form an insulating layer made of Ta 2 O 5 . Thereafter, the film is carried into the first film forming apparatus again to form the upper electrode layer made of the TiN-based thin film of the present invention. Further, in some cases, the wafer W is carried into another film forming apparatus, and a metal wiring layer is formed on the upper electrode layer. The predetermined film formation is completed, and then the semiconductor wafer W is cooled in the cooling chamber 98 and stored in the cassette chamber 92.

다음에, 본 발명에 관한 TiN 계 박막을 게이트전극에 이용한 예에 대하여 도 11(a), 11(b) 및 12 를 참조하면서 설명한다. 도 11(a)의 예에서는, Si 기판의 위에 절연막(101)을 통하여 폴리실리콘층(102)및 그 위에 TiNP 층 (103)으로 이루어지는 게이트전극(104)이 설치되어 있고, TiNP 층(103)상에는 W 배선층(106)이 형성되어 있다. 즉, 종래의 폴리실리콘 및 텅스텐 실리사이드(WSi)의 2층 구조의 게이트전극중 WSi 를 TiNP로 치환한 구조를 가지고 있다. 또한, 참조부호 (105)는 SiN 으로 이루어지는 스페이서를 나타낸다. 게이트전극으로서 사용되고 있는 TiNP 는 저저항이며, 또한 배리어성도 우수하고, 또한 열적으로 안정하고 있으므로, 도 11(a)의 구조는 종래의 폴리실리콘 및 WSi 의 2층구조의 게이트전극 보다 우수한 특성을 나타낸다. 또한, 아몰포스화 하는 것에 의하여, 배리어성을 한층 높이는 것이 가능하고, 또한 우수한 특성을 얻는 것이 가능하다. 구체적으로는, 보다 고속화가 가능하고, 또한 막두께를 얇게하는 것이 가능하다. 종래의 폴리실리콘 및 텅스텐 실리사이드(WSi)의 2층 구조의 게이트전극은, 어느 것도 100nm 이고 합계 200nm 이었으나, 폴리실리콘상의 TiNP 층의 두께는 10 내지 50nm 으로 좋고, 합계 110 내지 150nm 로서 종래의 2층구조의 게이트 전극보다 상당히 얇게 하는 것이 가능하다. TiNP 를 아몰포스화함으로써 배리어성을 향상시킨 경우에는, 특히 얇게 할 수 있다.Next, an example of using the TiN-based thin film according to the present invention for the gate electrode will be described with reference to Figs. 11 (a), 11 (b) and 12. 11A, a gate electrode 104 composed of a polysilicon layer 102 and a TiNP layer 103 thereon is provided on an Si substrate via an insulating film 101, and a TiNP layer 103, A W wiring layer 106 is formed. That is, the conventional gate electrode of polysilicon and tungsten silicide (WSi) has a structure in which WSi is replaced with TiNP. Reference numeral 105 denotes a spacer made of SiN. Since the TiNP used as the gate electrode is low in resistance, excellent in barrier property, and thermally stable, the structure of Fig. 11 (a) shows superior characteristics to the conventional gate electrode of polysilicon and WSi . Further, by carrying out amorphousization, it is possible to further enhance the barrier property, and to obtain excellent characteristics. Concretely, it is possible to increase the speed and further reduce the film thickness. Conventional gate electrodes having a two-layer structure of polysilicon and tungsten silicide (WSi) were 100 nm in total and 200 nm in total, but the thickness of the TiNP layer on the polysilicon layer was preferably 10 to 50 nm, It is possible to make it considerably thinner than the gate electrode of the structure. When the barrier property is improved by making TiNP amorphous, it can be made particularly thin.

도 11(b)의 예에서는, 도 11(a)의 게이트전극 (104)의 대신에, TiNP 층만으로 이루어지는 게이트전극(107)을 형성하고 있다. 상술한 바와 같이, TiNP 층은 저저항으로 내열성도 높고, 배리어성도 우수하므로, TiNP 층 단독으로도 폴리실리콘/TiNP 의 2층구조와 마찬가지로, 게이트전극으로서 우수한 특성을 얻을 수 있다. 이 때의 TiNP 게이트 전극(107)의 두께는 20nm 내지 50nm 정도로 충분하고, 극히 얇은 게이트 전극을 실현할 수 있다. 그리고, 이러한 TiNP 층 단독의 경우에도, 아몰포스화함으로써 배리어성을 향상시킴으로써 특히 막두께를 얇게할 수 있다.In the example of Fig. 11 (b), instead of the gate electrode 104 of Fig. 11 (a), the gate electrode 107 made of only the TiNP layer is formed. As described above, the TiNP layer has low resistance, high heat resistance, and excellent barrier properties, so that the TiNP layer alone can obtain excellent characteristics as a gate electrode as well as the two-layer structure of polysilicon / TiNP. At this time, the thickness of the TiNP gate electrode 107 is sufficient to be about 20 nm to 50 nm, and an extremely thin gate electrode can be realized. Even in the case of such a TiNP layer alone, the film thickness can be made particularly thin by improving the barrier property by amorphization.

부가적으로, 도 12(a)의 실시예에서는, CoSi 박막의 게이트전극(108)이 사용되고, 본 발명에 따른 CVD 에 의하여 형성된 TiN 계 박막의 배리어층(109)을 통하여 그 위에 W 배선층(106)이 형성된다. CoSi 박막은 저저항이며 게이트전극으로서 우수한 성능을 얻을 수 있으므로, 게이트전극 자체의 두께를 감소하는 것이 가능하다. 부가적으로, 본 발명에 따른 TiN 계 박막의 배리어층(109)에 의하여, 우수한 배리어성을 얻을 수 있다.12A, the gate electrode 108 of the CoSi thin film is used, and the W wiring layer 106 (FIG. 12A) is formed thereon through the barrier layer 109 of the TiN thin film formed by the CVD according to the present invention, Is formed. Since the CoSi thin film has low resistance and excellent performance as a gate electrode, it is possible to reduce the thickness of the gate electrode itself. In addition, excellent barrier properties can be obtained by the barrier layer 109 of the TiN-based thin film according to the present invention.

도 12(b)의 실시예에 있어서, BST,PZT (Pb(Zr,Ti)O3:리드지르코네이트티타네이트), Ta2O5 또는 RuO 의 고유전률 재료로 만들어진 절연층(100)이 실리콘 기판상에 형성된다. 그리고, 본 발명에 따른 CVD-TiN계 박막의 배리어층(101)이 그 위에 형성되며, Al, W 또는 Cu 로 만들어진 금속게이트 전극(111)이 그 위에 형성된다. 도 12(b)에 있어서, 참조부호 (112)및 (113)는 소스및 드레인을 각각 나타낸다. 이러한 구조는 가속에 응답가능한 구조이다. 본 발명에 따른 CVD-TiN 계 박막의 배리어층(11)은 고유전률 재료의 절연층(110)및 게이트전극(112) 사이의 상대적인 확산을 유효하게 방지할 수 있다.Also in the embodiment of 12 (b), BST, PZT (Pb (Zr, Ti) O 3: lead zirconate titanate), Ta 2 O 5 or an insulation layer 100 made of a high dielectric constant material of RuO is Is formed on the silicon substrate. A barrier layer 101 of a CVD-TiN-based thin film according to the present invention is formed thereon, and a metal gate electrode 111 made of Al, W or Cu is formed thereon. 12 (b), reference numerals 112 and 113 denote a source and a drain, respectively. Such a structure is a structure capable of responding to acceleration. The barrier layer 11 of the CVD-TiN-based thin film according to the present invention can effectively prevent the relative diffusion between the insulating layer 110 and the gate electrode 112 of the high dielectric constant material.

반도체기판의 주된 면상에 형성된 확산영역내의 배선을 형성하기 위한 콘택구조에 적용되는 본 발명에 따른 TiN 계 박막의 예를 이하에서 설명한다. 도 13 의 예에서, TiSi 박막 또는 CoSi 박막의 콘택층(122)이 실리콘 기판(120)의 주된 면상에 형성된 확산영역(소스 또는 드레인)상에 형성된다. 그 후에, 본 발명에 따른 TiN 계 박막의 배리어층(123)이 그 위에 형성되고, Al, W 또는 Cu 의 배선층 (124)이 그 위에 형성된다. 이 경우에, TiSi 박막및 CoSi 박막은 저저항을 가지므로, 이들 박막은 콘택층으로서 우수한 특성을 가지며, 본 발명에 따른 TiN 계 박막에 의하여 양호한 배리어성을 얻는 것이 가능하므로, 매우 우수한 특성을 가지는 콘택구조를 얻을 수 있다. 또한, 참조부호 (125)는 게이트전극을 나타낸다.An example of a TiN-based thin film according to the present invention applied to a contact structure for forming a wiring in a diffusion region formed on a main surface of a semiconductor substrate will be described below. 13, a contact layer 122 of a TiSi thin film or a CoSi thin film is formed on a diffusion region (source or drain) formed on the main surface of the silicon substrate 120. [ Thereafter, a barrier layer 123 of a TiN-based thin film according to the present invention is formed thereon, and a wiring layer 124 of Al, W or Cu is formed thereon. In this case, since the TiSi thin film and the CoSi thin film have a low resistance, these thin films have excellent characteristics as a contact layer, and it is possible to obtain a good barrier property by the TiN thin film according to the present invention, A contact structure can be obtained. Reference numeral 125 denotes a gate electrode.

또한, 본 발명은 상기 실시예에 한정되는 것은 아니고 여러가지 변형이 가능하다. 예를 들면, 각 공정의 조건은 일예에 지나지 않고, 프로세스에 따라서 적절히 조건설정을 행하면 좋다. 또한, 사용하는 기판으로서는, 반도체 웨이퍼에 한하지 않고 다른 것이라도 좋고, 또한 표면상에 다른 층을 형성한 기판이라도 좋다. 또한, 상기 실시형태에서는 TiN 계 박막을 열 CVD 로 성막한 예에 대하여 나타내었으나, 이것에 한하는 것이 아니고, 다른 CVD 라도 좋다. 단, 열 CVD 로 성막함으로써, 복잡한 처리를 행하지 않고 비교적 용이하게 TiN 계 박막을 형성하는 것이 가능하므로 CVD 로 성막하는 것이 바람직하다.The present invention is not limited to the above-described embodiments, and various modifications are possible. For example, the condition of each process is merely an example, and the conditions may be suitably set according to the process. The substrate to be used may be not limited to a semiconductor wafer but may be a substrate on which another layer is formed on the surface. In the above embodiment, the TiN-based thin film is formed by thermal CVD. However, the present invention is not limited to this, and other CVD may be used. However, since the TiN-based thin film can be relatively easily formed by performing the thermal CVD without performing a complicated process, it is preferable to form the film by CVD.

본 발명은 그의 이해를 보다 용이하게 하기 위하여 바람직한 실시예의 관점에서 기술되었으나, 본 발명은 그의 원리에서 일탈하지 않고서 다양한 방식으로 실시될 수 있음은 이해가능하다. 따라서, 본 발명은 첨부된 특허청구의 범위와 같이 본 발명의 원리로부터 일탈하지 않고서 실시될 수 있는 도시된 실시예들에 대한 변형및 모든 가능한 실시예를 모두 포함하고 있음을 알 수 있다.While the present invention has been described in terms of preferred embodiments in order to facilitate its understanding, it is to be understood that the invention may be practiced in various ways without departing from the principles thereof. It is therefore to be understood that the invention includes all possible variations and embodiments of the illustrated embodiments that may be practiced without departing from the principles of the invention as defined in the appended claims.

도 1 은 본 발명에 따른 TiN 계 박막을 성막하는 성막시스템의 단면도이다.1 is a cross-sectional view of a film-forming system for forming a TiN-based thin film according to the present invention.

도 2 는 O2/NH3 유량비와 TiON 박막의 비저항치와의 관계를 나타내는 그래프이다.2 is a graph showing the relationship between the O 2 / NH 3 flow rate ratio and the resistivity of the TiON thin film.

도 3 은 PH3 유량과 TiN 계 박막의 비저항치와의 관계를 나타내는 그래프이다.3 is a graph showing the relationship between the PH 3 flow rate and the resistivity of the TiN-based thin film.

도 4 는 PH3 가 사용될 때 및 사용되지 않을 때의 TiN 계 박막의 비저항치와 성막온도사이의 관계를 나타내는 그래프이다.4 is a graph showing the relationship between the resistivity of a TiN-based thin film when PH 3 is used and the time when it is not used and the film formation temperature.

도 5 는 PH3 가 사용될 때 및 사용되지 않을 때의 TiN 계 박막의 비저항치와 O2/NH3 유량과의 관계를 나타내는 그래프이다.FIG. 5 is a graph showing the relationship between the resistivity of the TiN-based thin film when PH 3 is used and the resistivity of O 2 / NH 3 And the flow rate.

도 6 은 본 발명에 따른 TiN 계 박막의 적층구조의 (a) 및 (b) 예 를 나타내는 단면도이다.6 is a cross-sectional view showing an example of (a) and (b) of a laminated structure of a TiN-based thin film according to the present invention.

도 7 은 본 발명에 따른 TiN 계 박막을 사용한 막구조의 단면도이다.7 is a cross-sectional view of a film structure using a TiN-based thin film according to the present invention.

도 8 은 금속배선측의 콘택부용으로 사용되는 본 발명에 따른 TiN 계 박막의 (a) 내지 (c) 예를 나타내는 단면도이다.8 is a cross-sectional view showing examples (a) to (c) of a TiN-based thin film according to the present invention used for a contact portion on the metal wiring side.

도 9 는 DRAM 등의 캐패시터 구조등에 사용되는 본 발명에 따른 TiN 계 박막의 (a) 내지 (c) 예를 나타내는 단면도이다.9 is a cross-sectional view showing examples (a) to (c) of a TiN-based thin film according to the present invention used for a capacitor structure such as a DRAM or the like.

도 10 은 본 발명에 따른 TiN 계 박막및 기타막을 연속적으로 성막할 수 있 는 성막시스템의 예를 나타내는 개략도이다.10 is a schematic view showing an example of a film-forming system capable of continuously forming a TiN-based thin film and other films according to the present invention.

도 11 은 게이트 전극용으로 사용되는 본 발명에 따른 TiN 계 박막의 (a) 및 (b) 예를 나타내는 단면도이다.11 is a cross-sectional view showing examples (a) and (b) of a TiN-based thin film according to the present invention used for a gate electrode.

도 12 는 게이트 전극용으로 사용되는 본 발명에 따른 TiN 계 박막의 (a) 및 (b) 예를 나타내는 단면도이다.12 is a cross-sectional view showing examples (a) and (b) of a TiN-based thin film according to the present invention used for a gate electrode.

도 13 은 배선이 반도체 기판의 주된 면에 형성된 확산영역내에 형성될 때 콘택구조로 사용되는 본 발명에 따른 TiN 계 박막의 예를 나타내는 단면도이다.13 is a cross-sectional view showing an example of a TiN-based thin film according to the present invention used as a contact structure when a wiring is formed in a diffusion region formed on a main surface of a semiconductor substrate.

<도면의 주요부분에 대한 부호의 설명>Description of the Related Art

11 : 처리용기 11a : 천정벽11: Processing vessel 11a: Ceiling wall

12 : 서셉터 13 : 지지부재12: susceptor 13: support member

14 : 안내링 15 : 히터14: guide ring 15: heater

16 : 전원 17 : 콘트롤러16: power supply 17: controller

18 : 배기관 19 : 배기장치18: Exhaust pipe 19: Exhaust device

20 : 샤워헤드 20a, 20b : 가스토출구멍20: showerhead 20a, 20b: gas discharge hole

30 : 가스공급기구 31 : ClF3 공급원30: gas supply mechanism 31: source of ClF 3

32 : N2 공급원 33: TiCl4 공급원32: N 2 source 33: TiCl 4 source

34 : PH3 공급원 35 : NH3 공급원34: PH 3 source 35: NH 3 source

36 : O2 공급원 39 내지 44 : 가스라인36: O 2 source 39 to 44: gas line

45 : 배관 47 : 밸브45: piping 47: valve

48 : 매스플로우 콘트롤러 51 : 제 1 의 박막48: Mass flow controller 51: First thin film

52 : 제 2 의 박막 54 : 제 1 층52: second thin film 54: first layer

55 : TiN 박막 56 : 제 2 층55: TiN thin film 56: Second layer

60, 80 : Si 기판 60a, 80a : 불순물 확산영역60, 80: Si substrate 60a, 80a: impurity diffusion region

61 : 층간절연막 62 : 콘택홀61: interlayer insulating film 62: contact hole

63 : Ti 박막 64 : TiN 계 박막63: Ti thin film 64: TiN thin film

66 : 금속배선층 67 : TiNP 막66: metal wiring layer 67: TiNP film

68 : TiON 막 69 : TiN 계 박막68: TiON film 69: TiN film

70 : 매립배선층(플러그) 71 : TiON 배리어층70: buried wiring layer (plug) 71: TiON barrier layer

72 : 금속배선층 81 : 하부전극층72: metal wiring layer 81: lower electrode layer

82 : SiN 배리어층 83 : 절연층82: SiN barrier layer 83: insulating layer

84 : 상부전극층 85 : 배리어층84: upper electrode layer 85: barrier layer

86 : 하부전극 87 : 배리어층86: lower electrode 87: barrier layer

90 : 반송실 91, 92 : 카세트 챔버90: transport chamber 91, 92: cassette chamber

93 : 탈가스용 챔버 94, 96, 97 : 성막장치93: degassing chamber 94, 96, 97: film forming apparatus

95 : 프리크리닝 장치 98 : 냉각챔버95: pre-cleaning device 98: cooling chamber

100 : 절연층 101 : 절연막100: insulating layer 101: insulating film

102 : 폴리실리콘층 103 : TiNP 층102: polysilicon layer 103: TiNP layer

104 : 게이트전극 105 : 스페이서104: gate electrode 105: spacer

106 : W 배선층 107, 108 : 게이트전극106: W wiring layer 107, 108: gate electrode

109 : 배리어층 111 : 게이트 전극109: barrier layer 111: gate electrode

112 : 소스 113 : 드레인112: source 113: drain

120 : 실리콘 기판 122 : 콘택층120: silicon substrate 122: contact layer

123 : 배리어층 124 : 배선층123: barrier layer 124: wiring layer

125 : 게이트 전극125: gate electrode

Claims (14)

절연층과,An insulating layer, 그 절연층 밑에 설치된 하부전극층과,A lower electrode layer provided under the insulating layer, 상기 절연층 위에 설치된 상부전극층을 포함하는 캐패시터부를 구비하며,And a capacitor portion including an upper electrode layer provided on the insulating layer, 상기 상부전극층은,Wherein the upper electrode layer comprises: (a) CVD로 형성된 Ti, O, N을 함유하는 TiN계 박막과, (a) a TiN-based thin film containing Ti, O, and N formed by CVD, (b) CVD로 형성된 Ti, N, P를 함유하는 TiN계 박막과, CVD로 형성된 Ti, O, N, P를 함유하는 TiN계 박막의 적어도 하나로 이루어지는 적층막으로 구성되어 있는 것을 특징으로 하는, 반도체 장치. (b) a TiN-based thin film containing Ti, N, and P formed by CVD and a TiN-based thin film containing Ti, O, N and P formed by CVD. A semiconductor device. 제 1항에 있어서,The method according to claim 1, 상기 절연층은, BST, PZT, Ta2O5, 또는 RuO 중 어느 하나로 형성되어 있는 것을 특징으로 하는, 반도체 장치.Wherein the insulating layer is formed of any one of BST, PZT, Ta 2 O 5 , and RuO. 제 1항 또는 제 2항에 있어서,3. The method according to claim 1 or 2, 상기 캐패시터부는,The capacitor unit includes: 상기 하부전극층과 상기 절연층 사이에 설치된 배리어층을 더 가지며,And a barrier layer disposed between the lower electrode layer and the insulating layer, 상기 배리어층은,The barrier layer (a) CVD로 형성된 Ti, O, N을 함유하는 TiN계 박막과,(a) a TiN-based thin film containing Ti, O, and N formed by CVD, (b) CVD로 형성된 Ti, N, P를 함유하는 TiN계 박막과, CVD로 형성된 Ti, O, N, P를 함유하는 TiN계 박막 중 적어도 하나로 이루어지는 적층막으로 구성되는 것을 특징으로 하는, 반도체 장치.(b) a TiN-based thin film containing Ti, N, and P formed by CVD and a TiN-based thin film containing Ti, O, N and P formed by CVD. Device. 반도체기판과,A semiconductor substrate; 그 반도체기판의 주된 면상에 형성되는 콘택부와,A contact portion formed on a main surface of the semiconductor substrate, 그 콘택부의 위에 형성되는 배리어층과,A barrier layer formed on the contact portion, 그 배리어층 위에 형성되는 금속층을 구비하며, And a metal layer formed on the barrier layer, 상기 배리어층은,The barrier layer (a) CVD로 형성된, Ti, O, N을 함유하는 TiN계 박막과,(a) a TiN-based thin film containing Ti, O, and N formed by CVD, (b) CVD로 형성된 Ti, N, P를 함유하는 TiN계 박막과, CVD로 형성된 Ti, O, N, P를 함유하는 TiN계 박막 중 적어도 하나로 구성되는 것을 특징으로 하는, 반도체 장치.(b) a TiN-based thin film containing Ti, N, and P formed by CVD, and a TiN-based thin film containing Ti, O, N and P formed by CVD. 제 4항에 있어서,5. The method of claim 4, 상기 콘택부는,The contact portion includes: TiSi 박막 또는 CoSi 박막으로 이루어지는 것을 특징으로 하는, 반도체 장치.A TiSi thin film or a CoSi thin film. 반도체기판과,A semiconductor substrate; 그 반도체기판의 주된 면상에 형성되는 고유전률재료로 이루어지는 절연층과,An insulating layer made of a high dielectric constant material formed on a main surface of the semiconductor substrate, 그 절연층 위에 형성되는 배리어층과,A barrier layer formed on the insulating layer, 그 배리어층 위에 형성되는 금속으로 이루어지는 게이트 전극을 구비하며, And a gate electrode made of a metal formed on the barrier layer, 상기 배리어층은,The barrier layer (a) CVD로 형성된, Ti, O, N을 함유하는 TiN계 박막과,(a) a TiN-based thin film containing Ti, O, and N formed by CVD, (b) CVD로 형성된 Ti, N, P를 함유하는 TiN계 박막과, CVD로 형성된 Ti, O, N, P를 함유하는 TiN계 박막 중 적어도 하나로 구성되는 것을 특징으로 하는, 반도체 장치.(b) a TiN-based thin film containing Ti, N, and P formed by CVD, and a TiN-based thin film containing Ti, O, N and P formed by CVD. 제 6항에 있어서,The method according to claim 6, 상기 고유전률재료는, BST, PZT, Ta2O5 또는 RuO 중 어느 하나이고,The high dielectric constant material is any one of BST, PZT, Ta 2 O 5, and RuO, 상기 게이트 전극은, W, Al 또는 Cu로 형성되어 있는 것을 특징으로 하는 반도체 장치.Wherein the gate electrode is formed of W, Al, or Cu. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020080065954A 1999-09-13 2008-07-08 Semiconductor device KR100919324B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-1999-00258609 1999-09-13
JP25860999 1999-09-13

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020070023038A Division KR100930428B1 (en) 1999-09-13 2007-03-08 Semiconductor device

Publications (2)

Publication Number Publication Date
KR20080069943A KR20080069943A (en) 2008-07-29
KR100919324B1 true KR100919324B1 (en) 2009-09-25

Family

ID=17322659

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020000053681A KR100758747B1 (en) 1999-09-13 2000-09-09 Tin-series thin film and method for depositing same
KR1020070023038A KR100930428B1 (en) 1999-09-13 2007-03-08 Semiconductor device
KR1020080065954A KR100919324B1 (en) 1999-09-13 2008-07-08 Semiconductor device

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020000053681A KR100758747B1 (en) 1999-09-13 2000-09-09 Tin-series thin film and method for depositing same
KR1020070023038A KR100930428B1 (en) 1999-09-13 2007-03-08 Semiconductor device

Country Status (3)

Country Link
JP (1) JP2001156024A (en)
KR (3) KR100758747B1 (en)
TW (1) TW501191B (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003193237A (en) * 2001-12-26 2003-07-09 Ulvac Japan Ltd Method of depositing metallic nitride film
JP4111963B2 (en) * 2004-06-10 2008-07-02 松下電器産業株式会社 Capacitor manufacturing method
JP4267010B2 (en) * 2006-08-02 2009-05-27 エルピーダメモリ株式会社 Manufacturing method of semiconductor device
JP4552946B2 (en) * 2007-01-31 2010-09-29 エルピーダメモリ株式会社 Semiconductor memory device and manufacturing method of semiconductor memory device
JP2009016782A (en) * 2007-06-04 2009-01-22 Tokyo Electron Ltd Film forming method, and film forming apparatus
JP5824920B2 (en) * 2011-07-06 2015-12-02 株式会社豊田中央研究所 Transparent conductive film, conductive member and manufacturing method thereof
JP6086892B2 (en) * 2014-11-25 2017-03-01 株式会社日立国際電気 Semiconductor device manufacturing method, substrate processing apparatus, and program
JP6576235B2 (en) * 2015-12-21 2019-09-18 東京エレクトロン株式会社 Lower electrode of DRAM capacitor and manufacturing method thereof
JP6785130B2 (en) * 2016-07-06 2020-11-18 東京エレクトロン株式会社 Ruthenium wiring and its manufacturing method
WO2021025157A1 (en) * 2019-08-08 2021-02-11 凸版印刷株式会社 Membrane-electrode assembly for fuel cells, and solid polymer fuel cell

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243179A (en) * 1992-02-29 1993-09-21 Sony Corp Method of forming barrier metal layer of semiconductor device
KR19990006058A (en) * 1997-06-30 1999-01-25 김영환 Method for forming conductive wiring in semiconductor device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03153024A (en) * 1989-11-10 1991-07-01 Mitsubishi Electric Corp Semiconductor device and its manufacture
JPH05182928A (en) * 1991-06-28 1993-07-23 Sony Corp Forming method of tion film
JPH05259108A (en) * 1992-03-11 1993-10-08 Mitsubishi Electric Corp Oxygen-doped titanium nitride film and its manufacture
JP3449736B2 (en) * 1992-03-19 2003-09-22 ソニー株式会社 Metal plug formation method
JPH05304107A (en) * 1992-04-24 1993-11-16 Sony Corp Wiring structure, method and apparatus for forming wiring structure, and semiconductor device
JPH06120479A (en) * 1992-10-05 1994-04-28 Seiko Epson Corp Semiconductor device and manufacture thereof
JP3063519B2 (en) * 1994-03-25 2000-07-12 住友金属工業株式会社 Thin film formation method
ES2166416T3 (en) * 1995-07-20 2002-04-16 Sumitomo Chemical Co PREPARATION PROCEDURE FOR 4-TERC-BUTILCICLOHEXANOL.
DE19649684C1 (en) * 1996-11-29 1997-09-11 Fraunhofer Ges Forschung Titanium mono:phosphide layer formation
JPH1131669A (en) * 1997-07-10 1999-02-02 Fujitsu Ltd Manufacture of semiconductor device
JPH1167686A (en) * 1997-08-14 1999-03-09 Oki Electric Ind Co Ltd Manufacture of semiconductor element
JP3082840B2 (en) * 1997-08-29 2000-08-28 日本電気株式会社 Method for manufacturing semiconductor device
KR100464394B1 (en) * 1997-09-08 2005-02-28 삼성전자주식회사 Method for forming metal lines using a silicide layer
JP3691958B2 (en) * 1997-09-30 2005-09-07 富士通株式会社 Manufacturing method of semiconductor device
JPH11251587A (en) * 1998-03-03 1999-09-17 Fujitsu Ltd Semiconductor device and its manufacturing method therefor
JP4009034B2 (en) * 1999-02-17 2007-11-14 株式会社アルバック Barrier film manufacturing method
JP3938450B2 (en) * 1999-07-06 2007-06-27 株式会社アルバック Barrier film manufacturing method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243179A (en) * 1992-02-29 1993-09-21 Sony Corp Method of forming barrier metal layer of semiconductor device
KR19990006058A (en) * 1997-06-30 1999-01-25 김영환 Method for forming conductive wiring in semiconductor device

Also Published As

Publication number Publication date
KR20070032303A (en) 2007-03-21
KR100930428B1 (en) 2009-12-08
TW501191B (en) 2002-09-01
JP2001156024A (en) 2001-06-08
KR20010030356A (en) 2001-04-16
KR20080069943A (en) 2008-07-29
KR100758747B1 (en) 2007-09-14

Similar Documents

Publication Publication Date Title
KR100919324B1 (en) Semiconductor device
US20060231028A1 (en) Method for depositing metallic nitride series thin film
JP4074461B2 (en) Film forming method, film forming apparatus, and semiconductor device manufacturing method
JP3976462B2 (en) Manufacturing method of semiconductor device
US6737313B1 (en) Surface treatment of an oxide layer to enhance adhesion of a ruthenium metal layer
US6846711B2 (en) Method of making a metal oxide capacitor, including a barrier film
KR100588887B1 (en) Wiring structure of semiconductor device, electrode, and method for forming them
US6537912B1 (en) Method of forming an encapsulated conductive pillar
US10566280B2 (en) Semiconductor device and method of manufacturing the same
KR100811271B1 (en) Method for fabricating capacitor in semiconductor device
US6613669B2 (en) Semiconductor device and method for manufacturing the same
JP4787020B2 (en) Deposition method
TWI232519B (en) Semiconductor device suitable for forming conductive film such as platinum with good coverage, and its manufacture
JP2008288408A (en) Semiconductor device and its manufacturing method
JP2001144032A (en) TiSiN MEMBRANE, FILM FORMING METHOD THEREFOR, SEMICONDUCTOR DEVICE, PRODUCING METHOD THEREFOR AND FILM FORMING DEVICE FOR TiSiN MEMBRANE
JP2003163284A (en) Capacitor of semiconductor device and method of manufacturing same
US6689623B2 (en) Method for forming a capacitor
KR100454256B1 (en) Method for fabricating capacitor having ruthenium bottom-electrode
JP4567167B2 (en) Semiconductor device and manufacturing method thereof
KR101116351B1 (en) Semiconductor device having improved diffusion barrier layer
JP3563288B2 (en) Method for manufacturing semiconductor device
JP2003086536A (en) Manufacturing method of semiconductor device
JP2004071759A (en) Semiconductor device and its manufacturing method
JP2003264245A (en) Semiconductor device and its manufacturing method
KR20040001902A (en) Method for fabricating capacitor in semiconductor device

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee