KR100919191B1 - 액정표시장치 - Google Patents

액정표시장치

Info

Publication number
KR100919191B1
KR100919191B1 KR1020020086063A KR20020086063A KR100919191B1 KR 100919191 B1 KR100919191 B1 KR 100919191B1 KR 1020020086063 A KR1020020086063 A KR 1020020086063A KR 20020086063 A KR20020086063 A KR 20020086063A KR 100919191 B1 KR100919191 B1 KR 100919191B1
Authority
KR
South Korea
Prior art keywords
gate
data
liquid crystal
wiring
crystal display
Prior art date
Application number
KR1020020086063A
Other languages
English (en)
Other versions
KR20040059668A (ko
Inventor
문성웅
하영수
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020020086063A priority Critical patent/KR100919191B1/ko
Publication of KR20040059668A publication Critical patent/KR20040059668A/ko
Application granted granted Critical
Publication of KR100919191B1 publication Critical patent/KR100919191B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로, 상세하게는 액정표시패널을 중간의 데이터 배선을 기준으로 이분하여 폴 및 반전 폴을 사용하고 박막 트랜지스터를 엇갈려 배열함으로써 가로선 및 세로선의 발생을 방지하는 액정표시장치에 관한 것이다. 폴 및 반전 폴을 사용하여 게이트 드라이버 집적회로 사이에 발생하는 가로선의 발생을 방지하고 박막 트랜지스터를 엇갈려 배열함으로써 세로선의 발생을 방지한다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 액정표시장치에 관한 것으로, 상세하게는 액정표시패널을 중간의 데이터 배선을 기준으로 이분하여 폴 및 반전 폴을 사용하고 박막 트랜지스터를 엇갈려 배열함으로써 가로선 및 세로선의 발생을 방지하는 액정표시장치에 관한 것이다.
액정표시패널은 박막트랜지스터(Thin-Film-Transistor; 이하 TFT) 기판과 컬러 필터(color filter) 기판이 일정한 간격으로 유지되고 그 사이에 액정이 주입되어 구성된다. 액정표시장치의 구동회로는 액정표시패널을 구동시키기 위한 타이밍 컨트롤러(timing controller), 데이터 드라이버 집적회로(data driver integrated circuit) 및 게이트 드라이버 집적회로(gate driver integrated circuit)와 같은 각종 회로 소자가 부착된 인쇄회로기판(Printed Circuit Board; 이하 PCB)으로 구성된다.
데이터 드라이버 집적회로는 타이밍 컨트롤러로부터 데이터 신호 및 게이트 신호를 전달받아, 데이터 신호를 액정표시패널의 데이터 배선에 인가하고, 게이트 신호를 게이트 드라이버 집적회로에 전달한다. 상기 타이밍 컨트롤러는 데이터 PCB에 실장되고, 데이터 PCB에 데이터 드라이버 집적회로가 연결된다.
또한, 종래에는 게이트 드라이버 집적회로는 게이트 PCB에 부착되고, 상기 데이터 PCB와 게이트 PCB를 연결하는 가요성 인쇄회로(Flexible Printed Circuit; 이하 FPC)를 통하여 게이트 신호를 전달받고 PCB에 인쇄된 배선을 통해 각 게이트 드라이버 집적회로로 게이트 신호가 전달되었다.
최근 게이트 신호를 상기 FPC를 통하지 않고 기판의 모서리에 형성한 배선을 통하여 전달하고, 게이트 드라이버 집적회로간에도 기판에 형성된 배선을 통하여 게이트 신호를 전달함으로써 게이트 PCB를 사용하지 않는 기술이 개발되었다. 게이트 PCB를 사용하지 않는 액정표시장치를 게이트 피씨비리스(gate PCBless) 액정표시장치라 하겠다.
도 1은 게이트 피씨비리스 액정표시장치의 개략적인 평면도이다.
상기한 바와 같이 액정표시패널(100)의 외곽에 데이터 드라이버 집적회로(110)와 게이트 드라이버 집적회로(120)가 부착되어 있다. 상기 데이터 드라이버 집적회로(110)는 데이터 PCB(130)에 연결되어 타이밍 컨트롤러로부터 데이터 신호 및 게이트 신호를 입력받는다. 상기 게이트 신호는 액정표시패널의 모서리에 형성된 게이트신호 전송배선(140)에 의해 게이트 드라이버 집적회로(120)로 전달된다. 상기 게이트신호 전송배선(140)을 통해 Vgh, Vgl, Vcc, Gsp, Gsc, Goe 등의 신호가 전달된다. Vgh와 Vgl은 박막 트랜지스터를 턴온/오프 시키는 게이트 온/오프 전압이고, Gsp, Gsc 및 Goe는 상기 게이트 배선에 흐르는 게이트 신호를 제어한다. 또한 Vcc는 게이트 드라이버 집적회로를 구동하는 전압이다.
화면의 표시 특성을 향상시키기 위해 액정표시패널의 각 화소를 도트 인버젼(dot inversion)으로 구동할 때, 각 배선 사이의 기생 용량(parasitic capacitance)에 의해 TFT의 오프(off) 전압인 게이트 저전압(gate low level voltage; Vgl)이 불안정하게 된다. 불안정해진 게이트 저전압의 파형을 도 2에 도시하였다.
도 2는 두 개의 게이트 드라이버 집적회로(120)의 일부와 상기 게이트 드라이버 집적회로(120)에 각각 연결된 네 개의 게이트 배선에 출력되는 게이트 신호의 파형을 도시한 것이다. 상기 게이트 드라이버 집적회로(120)는 256개의 출력을 갖고, 상기 게이트 배선은 255번째 게이트 배선부터 258번째 게이트 배선을 나타낸다. 게이트 드라이버 집적회로(120)간은 게이트신호 전송배선(200)을 통해 전기적으로 연결된다.
상기와 같은 구조에서는 게이트 드라이버 집적 회로(120) 사이의 게이트 신호 전달이 기판에 형성된 게이트신호 전송배선(200)으로 이루어지기 때문에, 게이트 신호가 상기 게이트신호 전송배선(200)의 저항에 의해 전압 강하된다. 따라서, 상기 게이트신호 전송배선을 통과할 때마다 게이트 신호는 점점 전압 강하된다.
따라서, 상기 게이트신호 전송배선의 저항(200)을 통하기 전과 후의 게이트 신호의 전압이 달라지게 된다. 도 2b는 도 2a의 A 부분을 오버랩(overlap)하여 도시한 것이다. 게이트신호 전송배선(200)의 저항에 의해 Vd만큼 게이트 저전압이 차이나는 것을 알 수 있다. 불안정해진 게이트 저전압은 직류가 아닌 교류이기 때문에 각 화소의 축적 용량에 영향을 미치게 되고 이에 따라 액정표시패널의 게이트신호 전송배선을 통하기 전과 후의 게이트 드라이버 집적회로(120)의 게이트 배선에 연결된 화소의 휘도가 달라지게 된다. 따라서, 게이트 드라이버 집적회로(120) 사이에 도 1에 도시된 바와 같이 수평선(140)이 생기는 문제가 있었다.
따라서, 본 발명은 상기와 같은 문제를 해결하기 위해 안정된 게이트 저전압을 게이트 배선에 인가하고 도트 인버젼 방식으로 각 화소를 구동하는 것을 목적으로 한다.
기타 본 발명의 다른 목적 및 특징은 후술되는 발명의 구성 및 특허청구범위에서 설명할 것이다.
상기 목적을 달성하기 위하여 본 발명은 기판에 형성된 m개의 데이터 배선, n-1번째 게이트 배선 및 n번째 게이트 배선으로 이루어진 복수의 화소 영역에 형성된 화소 전극을 구비한 게이트 피씨비가 없는 액정표시장치에 있어서, (m+2)/2번째 데이터 배선을 기준으로 일측에 데이터 배선과 n번째 게이트 배선의 교차점에 형성되어 상기 화소 전극에 전압을 인가하는 복수의 제 1 박막 트랜지스터; (m+2)/2번째 데이터 배선을 기준으로 타측에 데이터 배선과 n-1번째 게이트 배선의 교차점에 형성되어 상기 화소 전극에 전압을 인가하는 복수의 제 2 박막 트랜지스터; 상기 데이터 배선의 끝단에 연결되어 상기 제 1 박막 트랜지스터와 연결된 화소 전극에 폴 신호에 의한 도트 인버젼 방식의 데이터 신호를 인가하고, 상기 제 2 박막 트랜지스터와 연결된 화소 전극에 반전 폴 신호에 의한 도트 인버젼 방식의 데이터 신호를 인가하는 데이터 드라이버 집적회로; 및 상기 게이트 배선의 끝단에 연결되고, 게이트 신호를 입력받는 게이트 드라이버 집적회로를 포함하는 것을 특징으로 하는 게이트 피씨비가 없는 액정표시장치를 제공한다.
이하 첨부한 도면을 참조하여 본 발명의 제 1 실시예를 상세히 설명한다.
도 3은 본 발명의 실시예에 의한 액정표시패널의 일부분을 도시한 개략도이다.
기판에 게이트 배선(310) 및 데이터 배선(300)이 종횡으로 배열되어 있어 매트릭스(matrix) 형태의 화소 영역(350)을 형성한다. 상기 화소 영역(350)에는 TFT(320, 340) 및 화소 전극(330)이 형성된다. 상기 TFT(320, 340)에 의해 화소 전극(330)에 화소 전압이 인가되어 액정의 투과율이 조절된다. 게이트 배선(300)의 끝단은 게이트 드라이버 집적회로(미도시)와 연결되어 게이트 신호를 입력받고, 데이터 배선(310)의 끝단은 데이터 드라이버 집적회로(미도시)와 연결되어 데이터 신호를 입력받는다.
본 발명의 실시예에서는 데이터 배선(300)이 m개 배열되어 있다고 할 때 (m+2)/2번째 데이터 배선(D(m+2)/2; 300)을 기준으로 좌측의 제 1 TFT(320)와 우측의 제 2 TFT(340)의 형성 위치가 다르다.
설명의 편의를 위하여 m개의 데이터 배선(300), n-1번째 게이트 배선(Gn-1; 310) 및 n번째 게이트 배선(Gn; 310)에 의해 형성되는 화소 영역(350)에 대해 설명하겠다.
도시된 바와 같이 (m+2)/2번째 데이터 배선(D(m+2)/2; 300)의 좌측으로는 n번째 게이트 배선(Gn; 310)과 데이터 배선(300)의 교차점에 제 1 TFT(320)가 형성된다. 한편, (m+2)/2번째 데이터 배선(D(m+2)/2; 300)의 우측으로는 n-1번째 게이트 배선(Gn-1; 310)과 데이터 배선(300)의 교차점에 제 2 TFT(340)가 형성된다. 상기 방식으로 액정표시패널의 모든 화소 영역(350)에 대하여 TFT(320, 340)가 형성된다.
이하 본 발명의 실시예의 동작에 대해 도 3 내지 도 7을 참조하여 상세히 설명한다.
액정표시장치는 보통 화면의 표시 특성 향상을 위하여 각각의 화소를 교류 전압으로 동작시키고, 인접한 화소의 전계 방향이 서로 다르게 한 도트 인버젼(dot inversion) 구동 방식을 주로 사용한다.
따라서, 각 데이터 배선(300)에는 교류 전압이 인가되는데, 이를 위해서 타이밍 컨트롤러(timing controller; 미도시)로부터 각 데이터 드라이버 집적회로로 폴(POL) 신호가 입력된다. 상기 폴 신호는 액정을 정(+) 극성 또는 부(-) 극성으로 구동하기 위해 극성을 제어하는 신호이다. 폴 신호가 정 극성일 때 정 극성의 화소 전압이 데이터 배선(300)에 인가되고, 폴 신호가 부 극성일 때 부 극성의 화소 전압이 데이터 배선(300)에 인가된다.
도트 인버젼으로 액정표시장치를 구동할 때에는 인접한 화소에 다른 극성을 가진 화소 전압이 인가되기 때문에 각 데이터 배선(300)에 인가되는 화소 전압을 제어하는 폴 신호는 데이터 배선(300)을 따라 순차적으로 반전되고, 1 수평 기간(1H)마다 반전된다. 그러나, 본 발명의 실시예에서는 (m+2)/2번째 데이터 배선(D(m+2)/2 ;300)에 인가되는 화소 전압을 제어하는 폴 신호는 m/2번째 데이터 배선((Dm/2 ; 300)의 폴 신호를 반전시킨 파형이 아니라 동일한 파형을 사용한다. (m+4)/2번째 데이터 배선(300)부터는 다시 폴 신호를 순차적으로 반전시킨다. 도 3에 폴 신호에 의해 극성이 제어되어 각 데이터 배선(300)으로 인가되는 화소 전압의 파형을 도시하였다. 이하 설명의 편의를 위하여 (m+2)/2번째 데이터 배선(D(m+2)/2 ;300)의 좌측의 화소 전압을 제어하는 극성 신호를 폴 신호, (m+2)/2번째 데이터 배선(D(m+2)/2 ;300)의 우측의 화소 전압을 제어하는 극성 신호를 반전 폴 신호라고 정의하겠다.
상기와 같은 파형의 폴 신호를 사용하는 이유를 이하 설명한다.
액정표시패널을 테스트할 때 도 3과 같은 파형의 화소 전압이 각 데이터 배선(300)에 인가된다.
액정표시패널은 도트 인버젼으로 구동되고 각 데이터 배선에는 번갈아 가며 최고 계조(gray)의 화소 전압과 최저 계조의 화소 전압을 인가한다. 최고 계조의 화소 전압이 인가되는 데이터 배선을 온, 최저 계조의 화소 전압이 인가되는 데이터 배선을 오프로 표시하였다. 상기와 같은 테스트 패턴(test pattern)을 예로 든 이유는 본 발명의 실시예에 의한 효과를 가장 잘 관찰할 수 있기 때문이다.
도 4는 도 3의 B 부분 및 C 부분을 도시한 것으로 n-1번째 게이트 배선(Gn-1; 310)과 n번째 게이트 배선(Gn; 310)에 연결된 인접한 네 부화소(sub pixel)를 나타내고 있다.
먼저 B 부분에서, 왼쪽 부화소는 온의 데이터 배선(300)에 연결되므로 최고 계조의 화소 전압이 인가되고, 오른쪽 부화소는 오프의 데이터 배선(300)에 연결되므로 최저 계조의 화소 전압이 인가된다. 8V의 전압을 64 계조로 분할하여 사용한다면, 공통 전압(Vcom)을 중심으로 (+) 필드(field)와 (-) 필드로 나뉘므로 최고 계조의 화소 전압은 8V 또는 0.3V가 되고, 최저 계조의 화소 전압은 3V 또는 5V가 된다. 도트 인버젼을 사용할 경우 도 4에 도시된 바와 같이 각 화소에 각각의 화소 전압이 인가된다.
다음 C 부분에서도 마찬가지로, 왼쪽 부화소에 최고 계조의 화소 전압이 인가되고, 오른쪽 부화소에 최저 계조의 화소 전압이 인가된다. 본 발명의 실시예에서는 (m+2)/2번째 데이터 배선(D(m+2)/2 ;300)을 기준으로 좌측과 우측에 서로 반전된 폴을 사용하므로 도 4에 도시된 바와 같이 B부분과 다르게 각 화소에 각각의 화소 전압이 인가된다. 즉, B 부분의 부화소에 (+) 필드의 최고 계조의 화소 전압(8V)이 인가될 때, 이에 대응되는 C 부분의 부화소에는 (-) 필드의 최고 계조의 화소 전압(0.3V)이 인가된다. 마찬가지로, B 부분의 부화소에 (-) 필드의 최저 계조의 화소 전압(3V)이 인가될 때, 이에 대응되는 C 부분의 부화소에는 (+) 필드의 최저 계조의 화소 전압(5V)이 인가된다.
도 5는 n-1번째 게이트 배선(Gn-1; 310)에 연결된 부화소에서 n번째 게이트 배선(Gn; 310)에 연결된 부화소로 화소 전압을 인가할 때, 화소 전압의 변화를 나타내는 감마 그래프(gamma graph)이다. XGA급의 해상도를 갖는 액정표시장치를 예로 들어 설명하겠다. XGA는 1024*768의 해상도로 3072(=1024*3)개의 데이터 배선(300) 및 768개의 게이트 배선(310)으로 구현한다.
먼저 B 부분에서는, n-1번째 게이트 배선(Gn-1; 310)에서 n번째 게이트 배선(Gn; 310)으로 이동할 때, 온의 부화소는 D의 크기로 음의 방향으로 전압 변화가 생기고, 오프의 부화소는 E의 크기로 양의 방향으로 전압 변화가 생긴다. 이러한 전압 변화는 기생 용량에 의해 각 부화소에 영향을 미치게 되어 전체적으로 F의 크기로 음의 방향으로 전압 변화가 발생한다. 첫 번째 데이터 배선(300)부터 (m+2)/2번째 데이터 배선(D(m+2)/2 ;300)까지 매 두 부화소마다 상기 현상이 발생하므로, 하나의 게이트 배선(310)만 고려할 경우 이에 연결된 1536개의 부화소의 반인 768개의 부화소에서 F의 크기로 음의 방향으로 전압이 변동하므로 게이트 저전압의 인가 초기에 게이트 저전압이 음의 방향으로 스윙(swing)한다. n번째 게이트 배선(Gn; 310)에서 n+1번째 게이트 배선(Gn+1; 310)으로 이동할 때에는 상기 현상과 반대로 F의 크기로 양의 방향으로 전압이 변동하므로 게이트 저전압의 인가 초기에 게이트 저전압이 양의 방향으로 스윙된다.
다음 C 부분에서는, n-1번째 게이트 배선(Gn-1; 310)에서 n번째 게이트 배선(Gn; 310)으로 이동할 때, 온의 부화소는 D의 크기로 양의 방향으로 전압 변화가 생기고, 오프의 부화소는 E의 크기로 음의 방향으로 전압 변화가 생긴다. 이러한 전압 변화는 기생 용량에 의해 각 부화소에 영향을 미치게 되어 전체적으로 F의 크기로 양의 방향으로 전압 변화가 발생한다. (m+2)/2번째 데이터 배선(D(m+2)/2 ;300)부터 m번째 데이터 배선(300)까지 매 두 부화소마다 상기 현상이 발생하므로, 하나의 게이트 배선만 고려할 경우 이에 연결된 1536개의 부화소의 반인 768개의 부화소에서 F의 크기로 양의 방향으로 전압이 변동하므로 게이트 저전압의 인가 초기에 게이트 저전압이 양의 방향으로 스윙(swing)한다. n번째 게이트 배선에서 n+1번째 게이트 배선으로 이동할 때에는 상기 현상과 반대로 F의 크기로 음의 방향으로 전압이 변동하므로 게이트 저전압의 인가 초기에 게이트 저전압이 음의 방향으로 스윙된다.
그러나, 이러한 현상이 (m+2)/2번째 데이터 배선(D(m+2)/2 ;300)의 좌우측의 화소에서 각각 발생하므로 게이트 저전압의 스윙은 서로 상쇄된다. 따라서, 설명한 바와 같이 폴 및 반전 폴을 사용하게 되면 안정된 게이트 저전압을 게이트 배선(310)에 인가하게 된다. 상기 게이트 저전압은 직류 전압이므로 기판 상에 형성된 게이트신호 전송배선을 통과하여 전압 강하가 발생하더라도 충전된 화소 전압에 영향을 미치지 않게 되어 게이트 드라이버 집적회로 사이에 발생했던 가로선을 방지할 수 있다.
도 6은 본 발명의 실시예에 따른 게이트 신호의 파형으로 종래의 게이트 신호와 달리 게이트 저전압이 스윙하지 않고 직류 전압을 유지한다는 것을 알 수 있다. 따라서, 게이트 저전압이 게이트 배선에 인가될 때마다 연결된 화소의 축적 용량에 영향을 미치는 것을 방지할 수 있다. 미설명 부호 320은 게이트 드라이버 집적회로를 나타낸다.
도 7은 도 3의 J 부분을 확대하여 도시한 평면도이다.
액정표시패널의 중앙 부위에 가로 방향으로 인접한 세 개의 부화소를 도시하고 있다.
액정표시패널을 (n+2)/2번째 데이터 배선(D(m+2)/2 ;300)을 기준으로 반으로 나누어 일측은 폴 신호로 제어하고 타측은 반전 폴 신호로 제어하게 되면 종래와 같은 TFT의 배열에서는 m/2번째 데이터 배선(Dm/2 ;300)과 연결된 화소와 (m+2)/2번째 데이터 배선(D(m+2)/2 ;300)과 연결된 화소에는 같은 극성의 화소 전압이 인가되어 도트 인버젼이 불가능하게 되어 m/2번째 데이터 배선(Dm/2 ;300)에 연결된 부화소가 밝게 빛나 세로선이 발생하게 된다. 그러나, 본 발명의 실시예와 같이 TFT를 배열하게 되면 반전 폴을 사용하더라도 도트 인버젼이 가능하다.
즉, 도 7에 도시된 바와 같이 하나의 화소 전극에 인접한 데이터 배선(300)에 서로 다른 방향의 전류가 흐르므로 화소 전극(330)과 데이터 배선(300)간의 기생 용량(Cdp)에 의해 화소 전압이 영향을 받는 정도가 동일하므로 특정 화소가 다른 화소에 비해 밝게 빛나게 되지 않는다. 도면에서 화살표는 전류의 방향을 나타낸다.
상기와 같은 TFT의 배열은 도 3에 도시된 바에 한정하지 않고, 도 8과 같이 배열하더라도 동일한 효과를 얻을 수 있다는 것을 당업자라면 알 수 있다. 즉, 도시된 바와 같이 (m+2)/2번째 데이터 배선(D(m+2)/2; 300)의 좌측으로는 n-1번째 게이트 배선(Gn-1; 310)과 데이터 배선(300)의 교차점에 제 1 TFT(820)가 형성된다. 한편, (m+2)/2번째 데이터 배선(D(m+2)/2; 300)의 우측으로는 n번째 게이트 배선(Gn; 310)과 데이터 배선(300)의 교차점에 제 2 TFT(840)가 형성된다. 상기 방식으로 액정표시패널의 모든 화소 영역(350)에 대하여 TFT(820, 840)가 형성된다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기 보다 바람직한 실시예의 예시로서 해석되어야 한다. 예를 들면 상기 실시예는 원 도트 인버젼(one dot inversion) 방식에 의해 구동되는 경우이지만 투 도트 인버젼(two dot inversion) 방식에서도 동일하게 적용될 수 있다. 따라서 발명의 범위는 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
본 발명에 의하면 기생 용량에 의해 게이트 저전압이 스윙하는 것을 방지하여 직류 전압을 게이트 배선에 인가한다. 따라서, 게이트 저전압의 스윙에 따른 화소 전압의 변화가 없어 종래 게이트 드라이버 집적회로 사이에 나타나던 가로선의 발생을 방지할 수 있다. 또한, 반전 폴 신호에 의해 나타날 수 있는 세로선을 TFT의 배열 위치를 달리하여 방지한다.
도 1은 게이트 피씨비리스 액정표시장치의 개략적인 평면도.
도 2는 종래의 게이트 드라이버 집적회로에서 출력되는 게이트 신호를 도시한 파형도.
도 3은 본 발명의 실시예에 의한 액정표시패널의 일부분을 도시한 개략도.
도 4는 도 3의 B 부분 및 C 부분을 도시한 도면.
도 5는 n-1번째 게이트 배선에 연결된 부화소에서 n번째 게이트 배선에 연결된 부화소로 화소 전압을 인가할 때, 화소 전압의 변화를 나타내는 감마 그래프.
도 6은 본 발명의 실시예에 따른 게이트 신호의 파형을 도시한 파형도.
도 7은 도 3의 J 부분을 확대하여 도시한 평면도.
도 8은 본 발명의 다른 실시예에 의한 액정표시패널의 일부분을 도시한 개략도.
*** 도면의 주요 부분에 대한 부호의 설명 ***
100: 액정표시패널 110: 데이터 드라이버 집적회로
120,320: 게이트 드라이버 집적회로 130: 데이터 PCB
200: 게이트신호 전송배선 300: 데이터 배선
310: 게이트 배선 320,820: 제 1 박막 트랜지스터
330: 화소 전극 340,840: 제 2 박막 트랜지스터
350: 화소 영역

Claims (2)

  1. 기판에 형성된 m개의 데이터 배선, n-1번째 게이트 배선 및 n번째 게이트 배선으로 이루어진 복수의 화소 영역에 형성된 화소 전극을 구비한 액정표시장치에 있어서,
    데이터 배선과 n번째 게이트 배선의 교차점 중에서 (m+2)/2번째 데이터 배선의 일측에 위치하는 교차점에 형성되어, 자신이 소속된 화소 영역 내의 화소 전극에 전압을 인가하는 복수의 제 1 박막 트랜지스터;
    데이터 배선과 n-1번째 게이트 배선의 교차점 중에서 (m+2)/2번째 데이터 배선의 타측에 위치하는 교차점에 형성되어, 자신이 소속된 화소 영역 내의 화소 전극에 전압을 인가하는 복수의 제 2 박막 트랜지스터;
    상기 데이터 배선의 끝단에 연결되어 상기 제 1 박막 트랜지스터와 연결된 화소 전극에 폴 신호에 의한 도트 인버젼 방식의 데이터 신호를 인가하고, 상기 제 2 박막 트랜지스터와 연결된 화소 전극에 반전 폴 신호에 의한 도트 인버젼 방식의 데이터 신호를 인가하는 데이터 드라이버 집적회로; 및
    상기 게이트 배선의 끝단에 연결되어 게이트 배선에 게이트 신호를 입력하는 게이트 드라이버 집적회로;
    를 포함하는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서, 상기 게이트 드라이버 집적회로는 복수이고, 게이트 드라이버 집적회로간의 게이트 신호 전송은 기판에 형성된 게이트신호 전송배선으로 이루어지는 것을 특징으로 하는 액정표시장치.
KR1020020086063A 2002-12-28 2002-12-28 액정표시장치 KR100919191B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020086063A KR100919191B1 (ko) 2002-12-28 2002-12-28 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020086063A KR100919191B1 (ko) 2002-12-28 2002-12-28 액정표시장치

Publications (2)

Publication Number Publication Date
KR20040059668A KR20040059668A (ko) 2004-07-06
KR100919191B1 true KR100919191B1 (ko) 2009-09-28

Family

ID=37351657

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020086063A KR100919191B1 (ko) 2002-12-28 2002-12-28 액정표시장치

Country Status (1)

Country Link
KR (1) KR100919191B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9395592B2 (en) 2013-10-28 2016-07-19 Samsung Display Co., Ltd. Display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990080838A (ko) * 1998-04-22 1999-11-15 김영환 액정표시소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990080838A (ko) * 1998-04-22 1999-11-15 김영환 액정표시소자

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9395592B2 (en) 2013-10-28 2016-07-19 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
KR20040059668A (ko) 2004-07-06

Similar Documents

Publication Publication Date Title
US9978323B2 (en) Liquid crystal display panel and display device
KR101100889B1 (ko) 액정표시장치와 그 구동방법
KR101318043B1 (ko) 액정표시장치 및 그 구동방법
US7696970B2 (en) Driving circuit, display device, and driving method for the display device
US20070091044A1 (en) Liquid crystal display with improved pixel configuration
TWI397734B (zh) 液晶顯示器及其驅動方法
US20060044301A1 (en) Display device and driving method thereof
JP4149965B2 (ja) 液晶表示装置
US8624814B2 (en) Liquid crystal display and inversion driving method thereof
KR100744136B1 (ko) 인버젼 방식으로 디스플레이 패널을 구동하는 방법 및 그방법에 의해 구동되는 디스플레이 패널
KR102562943B1 (ko) 표시 장치
KR101048700B1 (ko) 액정표시장치 및 그 구동방법
US7999782B2 (en) Panel display apparatus and method for driving display panel
KR20070039759A (ko) 액정 표시 장치
KR101325199B1 (ko) 표시 장치 및 이의 구동 방법
KR100947771B1 (ko) 액정표시패널 및 그 구동장치
US11086177B2 (en) Display apparatus
KR101985245B1 (ko) 액정표시장치
KR100919191B1 (ko) 액정표시장치
KR101535818B1 (ko) 액정 표시 장치
US20070033016A1 (en) Display device and driving device and driving method thereof
KR20120119019A (ko) 액정표시장치
KR100717183B1 (ko) 2 라인 도트 인버젼 방식의 액정 패널 구동 방법
KR100824420B1 (ko) 라인 온 글래스형 액정표시장치
KR100899629B1 (ko) 게이트 피씨비가 없는 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee