KR100918405B1 - Flat panel display apparatus and method for manufacturing the same - Google Patents

Flat panel display apparatus and method for manufacturing the same Download PDF

Info

Publication number
KR100918405B1
KR100918405B1 KR1020080061717A KR20080061717A KR100918405B1 KR 100918405 B1 KR100918405 B1 KR 100918405B1 KR 1020080061717 A KR1020080061717 A KR 1020080061717A KR 20080061717 A KR20080061717 A KR 20080061717A KR 100918405 B1 KR100918405 B1 KR 100918405B1
Authority
KR
South Korea
Prior art keywords
transparent semiconductor
semiconductor layer
layer
pixel electrode
thin film
Prior art date
Application number
KR1020080061717A
Other languages
Korean (ko)
Inventor
강철규
최종현
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020080061717A priority Critical patent/KR100918405B1/en
Application granted granted Critical
Publication of KR100918405B1 publication Critical patent/KR100918405B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H01L31/022475—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers composed of indium tin oxide [ITO]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H10K50/171—Electron injection layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13069—Thin film transistor [TFT]

Abstract

PURPOSE: A flat panel display device is provided, which makes electric signal transmission to a pixel electrode through a thin film transistor smooth. CONSTITUTION: A flat panel display device includes a thin film transistor(200), a pixel electrode(310), an intermediate layer(320), and an opposing electrode(330). The thin film transistor has the transparency semiconductor layer(210). The pixel electrode is formed in the same layer as the transparency semiconductor layer of the thin film transistor. The intermediate layer is arranged on the pixel electrode. The intermediate layer includes a light-emitting layer. The opposing electrode is arranged on the intermediate layer.

Description

평판 디스플레이 장치 및 그 제조방법{Flat panel display apparatus and method for manufacturing the same}Flat panel display apparatus and method for manufacturing the same

본 발명은 평판 디스플레이 장치 및 그 제조방법에 관한 것으로서, 더 상세하게는 구조가 단순화되고 제조가 용이한 평판 디스플레이 장치 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flat panel display device and a method for manufacturing the same, and more particularly, to a flat panel display device having a simplified structure and easy to manufacture.

일반적으로 평판 디스플레이 장치는 평평한 기판 상에 배치된 복수개의 화소들을 구비하는 바, 최근의 유기 발광 디스플레이 장치 등의 경우에는 각 (부)화소의 발광여부 또는 발광강도 제어 등을 수행하는 박막 트랜지스터를 구비한다.In general, a flat panel display device includes a plurality of pixels disposed on a flat substrate. In the case of a recent organic light emitting display device, a flat panel display device includes a thin film transistor for controlling light emission intensity or emission intensity of each (sub) pixel. do.

도 1은 종래의 유기 발광 디스플레이 장치를 개략적으로 도시하는 단면도이다. 종래의 유기 발광 디스플레이 장치는 도 1에 도시된 바와 같이 기판(10) 상에 반도체층(21), 게이트전극(23), 소스/드레인전극(25)을 갖는 반도박막 트랜지스터(20)를 구비하며, 박막 트랜지스터(20)의 소스/드레인전극(25) 중 어느 한 전극에 유기 발광 소자(30)의 화소전극(31)이 연결되어 있다. 이를 통해 박막 트랜지스터(20)가 화소전극(31)에 인가되는 전기적 신호의 크기를 제어하여, 화소전극(31)과 대향전극(35) 사이에 개재된 중간층(33)에서의 발광여부 또는 중간층(33)에서 발생하는 광의 강도 등을 제어한다.1 is a cross-sectional view schematically illustrating a conventional organic light emitting display device. A conventional organic light emitting display device includes a semi-film transistor 20 having a semiconductor layer 21, a gate electrode 23, and a source / drain electrode 25 on a substrate 10 as shown in FIG. 1. The pixel electrode 31 of the organic light emitting element 30 is connected to one of the source / drain electrodes 25 of the thin film transistor 20. Through this, the thin film transistor 20 controls the magnitude of the electrical signal applied to the pixel electrode 31, thereby emitting light from the intermediate layer 33 interposed between the pixel electrode 31 and the counter electrode 35. 33) to control the intensity of light generated.

그러나 이러한 종래의 유기 발광 디스플레이 장치의 경우 도 1에 도시된 것과 같이 중간층(33)에서 발생된 광이 화소전극(31)을 통하여 기판(10)을 통해 외부로 취출되는 경우 보호층(13), 층간 절연막(12), 게이트 절연막(11) 및/또는 기판(10)을 통과해야만 하는 바, 이와 같이 다양한 층을 통과하면서 광의 외부 취출효율이 낮아진다는 문제점이 있었다. 또한, 도 1에 도시된 바와 같이 반도체층(21), 게이트전극(23), 소스/드레인전극(25), 화소전극(31), 보호층(13), 화소정의막(14) 등과 같은 다양한 구성요소를 구비하는 바, 이에 따라 제조공정이 복잡하다는 문제점이 있었다.However, in the case of the conventional organic light emitting display device, as shown in FIG. 1, when the light generated in the intermediate layer 33 is taken out through the substrate 10 through the pixel electrode 31, the protective layer 13, The bar must pass through the interlayer insulating film 12, the gate insulating film 11 and / or the substrate 10, there is a problem that the external extraction efficiency of the light is lowered while passing through the various layers. In addition, as shown in FIG. 1, the semiconductor layer 21, the gate electrode 23, the source / drain electrode 25, the pixel electrode 31, the protective layer 13, the pixel definition layer 14, and the like may be used. With the components, there was a problem that the manufacturing process is complicated accordingly.

본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 구조가 단순화되고 제조가 용이한 평판 디스플레이 장치 및 그 제조방법을 제공하는 것을 목적으로 한다.The present invention has been made to solve various problems including the above problems, and an object thereof is to provide a flat panel display device and a method of manufacturing the same, which are simplified in structure and easy to manufacture.

본 발명은 투명 반도체층을 갖는 박막 트랜지스터와, 상기 박막 트랜지스터의 상기 투명 반도체층과 동일층에 형성된 화소전극을 구비하며, 상기 화소전극은 상기 박막 트랜지스터의 상기 투명 반도체층을 형성한 물질을 플라즈마 처리한 것임을 특징으로 하는 평판 디스플레이 장치를 제공한다.The present invention includes a thin film transistor having a transparent semiconductor layer, and a pixel electrode formed on the same layer as the transparent semiconductor layer of the thin film transistor, wherein the pixel electrode plasma-processes a material on which the transparent semiconductor layer of the thin film transistor is formed. It provides a flat panel display device characterized in that.

이러한 본 발명의 다른 특징에 의하면, 상기 박막 트랜지스터의 상기 투명 반도체층과 상기 화소전극은 일체로 형성된 것으로 할 수 있다.According to another aspect of the present invention, the transparent semiconductor layer and the pixel electrode of the thin film transistor may be integrally formed.

본 발명의 또 다른 특징에 의하면, 상기 박막 트랜지스터의 상기 투명 반도체층과 상기 화소전극은 일체가 아닌 별도로 패터닝된 형태이며, 상기 박막 트랜지스터의 소스전극과 드레인전극 중 어느 한 전극이 상기 박막 트랜지스터의 상기 투명 반도체층과 상기 화소전극에 전기적으로 연결된 것으로 할 수 있다.According to still another aspect of the present invention, the transparent semiconductor layer and the pixel electrode of the thin film transistor are not separately formed, but are separately patterned. Any one of a source electrode and a drain electrode of the thin film transistor may be formed in the thin film transistor. The transparent semiconductor layer may be electrically connected to the pixel electrode.

본 발명의 또 다른 특징에 의하면, 상기 화소전극 상에 배치된 발광층을 포함하는 중간층과, 상기 중간층 상에 배치된 대향전극을 더 구비하는 것으로 할 수 있다.According to still another feature of the present invention, the semiconductor device may further include an intermediate layer including a light emitting layer disposed on the pixel electrode, and a counter electrode disposed on the intermediate layer.

본 발명의 또 다른 특징에 의하면, 상기 중간층에서 발생된 광은 상기 화소 전극을 통과하여 외부로 취출되는 것으로 할 수 있다.According to another feature of the invention, the light generated in the intermediate layer can be taken out through the pixel electrode.

본 발명의 또 다른 특징에 의하면, 상기 투명 반도체층을 형성한 물질은 산소를 포함하는 것으로 할 수 있다.According to still another feature of the present invention, the material on which the transparent semiconductor layer is formed may include oxygen.

본 발명의 또 다른 특징에 의하면, 상기 투명 반도체층은 InGaZnO로 형성된 것으로 할 수 있다.According to another feature of the invention, the transparent semiconductor layer may be formed of InGaZnO.

본 발명의 또 다른 특징에 의하면, (a) 기판 상에 투명 반도체 물질층을 형성하는 단계와, (b) 상기 투명 반도체 물질층을 패터닝하여, 박막 트랜지스터용 투명 반도체층과 화소전극용 투명 반도체층을 형성하는 단계와, (c) 상기 화소전극용 투명 반도체층의 적어도 일부가 노출되도록 상기 박막 트랜지스터용 투명 반도체층의 적어도 일부를 덮는 화소정의막을 형성하는 단계와, (d) 상기 화소전극용 투명 반도체층의 상기 화소정의막 외부로 노출된 부분을 플라즈마 처리하는 단계를 포함하는 것을 특징으로 하는 평판 디스플레이 장치의 제조방법을 제공한다.According to another feature of the invention, (a) forming a transparent semiconductor material layer on a substrate, (b) by patterning the transparent semiconductor material layer, a transparent semiconductor layer for thin film transistors and a transparent semiconductor layer for pixel electrodes Forming a pixel definition layer covering at least a portion of the transparent semiconductor layer for the thin film transistor such that at least a portion of the transparent semiconductor layer for the pixel electrode is exposed; and (d) And plasma processing a portion of the semiconductor layer exposed to the outside of the pixel definition layer.

이러한 본 발명의 다른 특징에 의하면, 상기 (b) 단계는, 상기 박막 트랜지스터용 투명 반도체층과 상기 화소전극용 투명 반도체층이 일체로 형성되도록 상기 (a) 단계에서 형성된 투명 반도체층을 패터닝하는 단계인 것으로 할 수 있다.According to another aspect of the present invention, the step (b) is a step of patterning the transparent semiconductor layer formed in the step (a) so that the transparent semiconductor layer for the thin film transistor and the transparent semiconductor layer for the pixel electrode are integrally formed. It can be said to be.

본 발명의 또 다른 특징에 의하면, 상기 (b) 단계는, 상기 박막 트랜지스터용 투명 반도체층과 상기 화소전극용 투명 반도체층이 일체가 아닌 별도로 패터닝된 형태가 되도록 상기 (a) 단계에서 형성된 투명 반도체층을 패터닝하는 단계인 것으로 할 수 있다.According to another feature of the invention, the step (b), the transparent semiconductor formed in the step (a) so that the transparent semiconductor layer for the thin film transistor and the transparent semiconductor layer for the pixel electrode is not a unitary patterned form separately It may be a step of patterning a layer.

본 발명의 또 다른 특징에 의하면, 상기 (b) 단계를 거친 후 상기 (c) 단계 를 거치기 전, 상기 박막 트랜지스터용 투명 반도체층과 상기 화소전극용 투명 반도체층에 컨택하는 박막 트랜지스터 전극을 형성하는 단계를 더 포함하는 것으로 할 수 있다.According to still another aspect of the present invention, after the step (b) and before the step (c), forming a thin film transistor electrode contacting the transparent semiconductor layer for the thin film transistor and the transparent semiconductor layer for the pixel electrode. It may further comprise a step.

본 발명의 또 다른 특징에 의하면, 상기 투명 반도체 물질층을 형성할 시의 물질은 산소를 포함하는 것으로 할 수 있다.According to still another feature of the present invention, the material at the time of forming the transparent semiconductor material layer may include oxygen.

본 발명의 또 다른 특징에 의하면, 상기 (d) 단계는 플라즈마 처리를 통하여 상기 화소전극용 투명 반도체층 내의 산소 함유량을 낮추는 단계인 것으로 할 수 있다.According to another feature of the present invention, step (d) may be a step of lowering the oxygen content in the transparent semiconductor layer for the pixel electrode through a plasma treatment.

본 발명의 또 다른 특징에 의하면, 상기 (a) 단계는 InGaZnO로 투명 반도체 물질층을 형성하는 단계인 것으로 할 수 있다.According to another feature of the invention, step (a) may be a step of forming a transparent semiconductor material layer of InGaZnO.

상기한 바와 같이 이루어진 본 발명의 평판 디스플레이 장치 및 그 제조방법에 따르면, 구조가 단순화되고 제조가 용이한 평판 디스플레이 장치 및 그 제조방법을 구현할 수 있다.According to the flat panel display device and the manufacturing method of the present invention made as described above, it is possible to implement a flat panel display device and a method of manufacturing the structure is simplified and easy to manufacture.

이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2h는 본 발명의 일 실시예에 따른 유기 발광 디스플레이 장치의 제조공정을 개략적으로 도시하는 단면도들이다.2A to 2H are cross-sectional views schematically illustrating a manufacturing process of an organic light emitting display device according to an embodiment of the present invention.

먼저 도 2a에 도시된 것과 같이 기판(100) 상에 투명 반도체 물질층(123)을 형성하고, 이 투명 반도체 물질층(123)을 마스크 등을 이용하여 패터닝함으로써 도 2b에 도시된 것과 같이 박막 트랜지스터용 투명 반도체층(210)과 화소전극용 투명 반도체층(310a)을 형성한다. 여기서 박막 트랜지스터용 투명 반도체층(210)과 화소전극용 투명 반도체층(310a)이 일체가 아닌 별도로 패터닝된 형태가 되도록 투명 반도체층(123)을 패터닝한다. 물론 도 2a에 도시된 것과 같은 투명 반도체 물질층(123)을 형성하지 않고, 마스크를 이용하여 도 2b에 도시된 것과 같은 박막 트랜지스터용 투명 반도체층(210)과 화소전극용 투명 반도체층(310a)을 직접 형성할 수도 있다. 기판(100)으로는 글라스재 기판뿐만 아니라 아크릴과 같은 다양한 플라스틱재 기판을 사용할 수도 있다. 이 기판(100)에는 투명 반도체 물질층(123)을 형성하기에 앞서 필요에 따라 버퍼층(미도시)이 더 구비될 수도 있다. 투명 반도체 물질층(123)은 ZnO, ZnSnO, CdSnO, GaSnO, TlSnO, InGaZnO, CuAlO, SrCuO, ZnGaO, ZnInO, CdO, InO, GaO, SnO, AgO, CuO, GeO, GdO, HfO 또는 LaCuOS로 형성할 수 있다. 여기서 투명 반도체층(123)이라 함은 광을 100% 모두 통과시키는 투명만을 의미하는 것은 아니며, 광을 완전히 차단하지 않고 일부를 통과시키는 것까지 포함하는 개념이다.First, as shown in FIG. 2A, a transparent semiconductor material layer 123 is formed on the substrate 100, and the transparent semiconductor material layer 123 is patterned using a mask or the like to form a thin film transistor as shown in FIG. 2B. The transparent semiconductor layer 210 and the transparent semiconductor layer 310a for the pixel electrode are formed. The transparent semiconductor layer 123 is patterned such that the transparent semiconductor layer 210 for the thin film transistor and the transparent semiconductor layer 310a for the pixel electrode are not patterned but separately. Of course, the transparent semiconductor material layer 123 as shown in FIG. 2A is not formed, and the transparent semiconductor layer 210 for the thin film transistor and the transparent semiconductor layer 310a for the pixel electrode as shown in FIG. 2B are formed using a mask. Can also be formed directly. As the substrate 100, not only a glass substrate but also various plastic substrates such as acrylic may be used. Prior to forming the transparent semiconductor material layer 123, the substrate 100 may further include a buffer layer (not shown). The transparent semiconductor material layer 123 is formed of ZnO, ZnSnO, CdSnO, GaSnO, TlSnO, InGaZnO, CuAlO, SrCuO, ZnGaO, ZnInO, CdO, InO, GaO, SnO, AgO, CuO, GeO, GdO, HfO, or LaCuOS. Can be. Here, the transparent semiconductor layer 123 does not mean only transparent to pass all of the light 100%, it is a concept that includes a part to pass through without completely blocking the light.

그 후, 도 2c에 도시된 것과 같이 박막 트랜지스터용 투명 반도체층(210)과 화소전극용 투명 반도체층(310a)을 덮도록 실리콘 옥사이드 또는 실리콘 나이트라이드 등과 같은 절연물질로 게이트 절연막(110)을 형성하고, 게이트 절연막(110) 상에 게이트전극(230)을 형성한다. 게이트전극(230)은 박막 트랜지스터용 투명 반도체층(210)에 대응하도록 형성한다. 게이트전극(230)의 형성 역시 마스크를 이용 하여 형성하거나, 게이트 절연막(110) 상에 도전층을 형성한 후 이를 마스크를 이용하여 패터닝함으로써 형성할 수 있는데, Mo, W, Al, Cu, Ag 및/또는 이들의 합금 등을 비롯한 다양한 도전성 물질로 형성할 수 있다. 게이트전극(230)을 형성한 후에는 게이트전극(230)을 덮도록 게이트 절연막(110) 상에 실리콘 옥사이드 또는 실리콘 나이트라이드 등과 같은 절연물질로 층간 절연막(120)을 형성한다.Thereafter, as shown in FIG. 2C, the gate insulating layer 110 is formed of an insulating material such as silicon oxide or silicon nitride to cover the transparent semiconductor layer 210 for the thin film transistor and the transparent semiconductor layer 310a for the pixel electrode. The gate electrode 230 is formed on the gate insulating layer 110. The gate electrode 230 is formed to correspond to the transparent semiconductor layer 210 for the thin film transistor. The gate electrode 230 may also be formed using a mask, or may be formed by forming a conductive layer on the gate insulating layer 110 and patterning the same using a mask, such as Mo, W, Al, Cu, Ag, and the like. And / or alloys thereof. After the gate electrode 230 is formed, the interlayer insulating layer 120 is formed of an insulating material such as silicon oxide or silicon nitride on the gate insulating layer 110 to cover the gate electrode 230.

이어 도 2d에 도시된 것과 같이 마스크 등을 이용하여 게이트 절연막(110)과 층간 절연막(120)에 박막 트랜지스터용 투명 반도체층(210)의 적어도 일부를 노출시키는 컨택홀(120a)과, 화소전극용 투명 반도체층(310a)의 적어도 일부가 노출되도록 개구부(120b)를 형성한다. 그리고 도 2e에 도시된 것과 같이 이 컨택홀(120a)을 통해 박막 트랜지스터용 투명 반도체층(210)에 컨택하는 박막 트랜지스터 전극, 구체적으로는 소스/드레인전극(250)을 형성한다. 이때 소스/드레인전극(250) 중 어느 하나가 게이트 절연막(110)과 층간 절연막(120)의 개구부(120b)에 의해 노출된 화소전극용 투명 반도체층(310a)에 컨택하도록 소스/드레인전극(250)을 형성한다. 이러한 소스/드레인전극(250)은 마스크를 이용한 증착을 통해 형성할 수도 있고, 기판(100)의 전면(全面)에 도전층을 형성한 후 이를 마스크를 이용하여 패터닝함으로써 형성할 수도 있다. 소스/드레인전극(250)은 예컨대 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및/또는 이들의 화합물과 같은 다양한 도전성 물질로 형성될 수 있다.Next, as shown in FIG. 2D, a contact hole 120a exposing at least a portion of the transparent semiconductor layer 210 for thin film transistors to the gate insulating layer 110 and the interlayer insulating layer 120 using a mask or the like, and for the pixel electrode. The opening 120b is formed to expose at least a portion of the transparent semiconductor layer 310a. As shown in FIG. 2E, a thin film transistor electrode, specifically, a source / drain electrode 250, is formed to contact the transparent semiconductor layer 210 for thin film transistor through the contact hole 120a. In this case, any one of the source / drain electrodes 250 may contact the transparent semiconductor layer 310a for the pixel electrode exposed by the opening 120b of the gate insulating layer 110 and the interlayer insulating layer 120. ). The source / drain electrodes 250 may be formed by deposition using a mask, or may be formed by forming a conductive layer on the entire surface of the substrate 100 and then patterning the same using a mask. The source / drain electrode 250 may be formed of various conductive materials such as, for example, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, and / or a compound thereof.

그 후, 도 2f에 도시된 것과 같이 화소전극용 투명 반도체층(310a)의 적어도 일부가 노출되도록 박막 트랜지스터용 투명 반도체층(210)의 적어도 일부를 덮는 화소정의막(140)을 형성한다. 물론 도 2f에 도시된 것과 같이 박막 트랜지스터용 투명 반도체층(210) 외에 게이트전극(230) 및 소스/드레인전극(250) 등과 같은 박막 트랜지스터(200)를 덮도록 화소정의막(140)을 형성할 수도 있다. 화소정의막(140) 역시 절연층을 형성한 후 이를 마스크 등을 이용하여 화소전극용 개구부(140a)를 형성함으로써 형성할 수 있다. 물론 마스크를 이용하여 증착함으로써 도 2f에 도시된 것과 같은 화소정의막(140)을 형성할 수도 있음은 물론이다. 화소정의막(140)은 실리콘 옥사이드, 실리콘 나이트라이드 및/또는 아크릴 등과 같은 절연성 물질로 형성할 수 있다. 물론 도 2f에 도시된 것과 달리 단일층이 아니라 다중층을 갖도록 화소정의막(140)을 형성할 수도 있다.Thereafter, as illustrated in FIG. 2F, the pixel definition layer 140 covering the at least a portion of the transparent semiconductor layer 210 for the thin film transistor is formed to expose at least a portion of the transparent semiconductor layer 310a for the pixel electrode. Of course, the pixel defining layer 140 may be formed to cover the thin film transistor 200, such as the gate electrode 230 and the source / drain electrode 250, in addition to the transparent semiconductor layer 210 for the thin film transistor as shown in FIG. 2F. It may be. The pixel definition layer 140 may also be formed by forming an insulating layer and then forming an opening 140a for the pixel electrode using a mask or the like. Of course, the pixel definition layer 140 as shown in FIG. 2F may be formed by depositing using a mask. The pixel definition layer 140 may be formed of an insulating material such as silicon oxide, silicon nitride, and / or acryl. Unlike FIG. 2F, the pixel definition layer 140 may be formed to have multiple layers instead of a single layer.

그 후, 화소전극용 투명 반도체층(310a)의 화소정의막(140) 외부로 노출된 부분을 도 2g에 도시된 것과 같이 플라즈마 처리를 함으로써, 화소전극용 투명 반도체층(310a)을 화소전극(310)으로 완성한다.Thereafter, a portion of the transparent semiconductor layer 310a for pixel electrode exposed to the outside of the pixel defining layer 140 is subjected to plasma treatment as shown in FIG. 310).

전술한 바와 같이 화소전극용 투명 반도체층(310a)은 ZnO, ZnSnO, CdSnO, GaSnO, TlSnO, InGaZnO, CuAlO, SrCuO, ZnGaO, ZnInO, CdO, InO, GaO, SnO, AgO, CuO, GeO, GdO, HfO 또는 LaCuOS로 형성할 수 있다. 이러한 화소전극용 투명 반도체층(310a)은 도전성을 갖지만 그 저항이 상당히 크기에 이를 그대로 화소전극으로 이용할 경우 소비전력이 크고 이에 따라 유기 발광 소자가 쉽게 열화된다는 문제점이 발생할 수 있다. 따라서 이러한 화소전극용 투명 반도체층(310a)을 그대로 화소전극으로 사용하는 것보다는, 화소전극용 투명 반도체층(310a)의 전도도를 높여 이를 화소전극으로 사용하는 것이 바람직하다. 전술한 바와 같이 화소전극용 투명 반 도체층(310a)은 ZnO, ZnSnO, CdSnO, GaSnO, TlSnO, InGaZnO, CuAlO, SrCuO, ZnGaO, ZnInO, CdO, InO, GaO, SnO, AgO, CuO, GeO, GdO, HfO 또는 LaCuOS로 형성할 수 있는 바, 이러한 물질은 산소를 포함한다. 본 발명에 이르는 과정에서 화소전극용 투명 반도체층(310a) 내의 일부 산소를 제거하여 산소 결핍(oxygen vacancy)을 유발함으로써 이와 같은 물질로 형성된 화소전극용 투명 반도체층(310a)의 전도도를 높일 수 있음을 알 수 있었다. 따라서 화소전극용 투명 반도체층(310a)의 화소정의막(140) 외부로 노출된 부분을 플라즈마 처리한다. 이와 같은 플라즈마 처리를 통하여 화소전극용 투명 반도체층(310a) 내의 산소 함유량을 낮추어 전도도가 높은 화소전극(310)을 형성한다. 특히 투명 반도체층(310a)을 InGaZnO로 형성하고 이를 플라즈마 처리를 할 시 그 저항이 ITO 정도 수준으로 획기적으로 낮아져, 전도도가 높은 화소전극(310)으로 이용할 수 있음을 실험을 통해 확인할 수 있었다.As described above, the transparent semiconductor layer 310a for the pixel electrode includes ZnO, ZnSnO, CdSnO, GaSnO, TlSnO, InGaZnO, CuAlO, SrCuO, ZnGaO, ZnInO, CdO, InO, GaO, SnO, AgO, CuO, GeO, GdO, It may be formed of HfO or LaCuOS. The transparent semiconductor layer 310a for the pixel electrode is conductive, but its resistance is considerably large, and if it is used as the pixel electrode as it is, the power consumption is large and the organic light emitting device may be easily degraded. Therefore, rather than using the transparent semiconductor layer 310a for the pixel electrode as a pixel electrode, it is preferable to increase the conductivity of the transparent semiconductor layer 310a for the pixel electrode and use it as the pixel electrode. As described above, the transparent semiconductor layer 310a for the pixel electrode includes ZnO, ZnSnO, CdSnO, GaSnO, TlSnO, InGaZnO, CuAlO, SrCuO, ZnGaO, ZnInO, CdO, InO, GaO, SnO, AgO, CuO, GeO, GdO. It can be formed of HfO or LaCuOS, which includes oxygen. In the process leading to the present invention, by removing some oxygen in the transparent semiconductor layer 310a for the pixel electrode to induce oxygen vacancy, the conductivity of the transparent semiconductor layer 310a for the pixel electrode formed of such a material can be increased. And it was found. Therefore, the exposed portion of the transparent semiconductor layer 310a for the pixel electrode to the outside of the pixel defining layer 140 is subjected to plasma treatment. Through the plasma treatment, the oxygen content in the transparent semiconductor layer 310a for the pixel electrode is lowered to form the pixel electrode 310 having high conductivity. In particular, when the transparent semiconductor layer 310a was formed of InGaZnO and subjected to plasma treatment, the resistance was significantly lowered to the level of ITO, and it was confirmed through experiments that the pixel electrode 310 having high conductivity can be used.

물론 화소전극용 투명 반도체층(310a)의 화소정의막(140) 외부로 노출된 부분을 플라즈마 처리하므로, 화소전극용 투명 반도체층(310a)의 화소정의막(140) 외부로 노출되지 않은 부분의 전도도는 높아지지 않을 수도 있다. 그러나 화소전극용 투명 반도체층(310a)의 화소정의막(140) 외부로 노출된 부분을 플라즈마 처리할 시, 이 플라즈마 처리에 의해 영향을 받아 화소전극용 투명 반도체층(310a)의 화소정의막(140) 외부로 노출된 부분에 인접한 노출되지 않은 부분의 전도도 역시 증가한다. 이에 따라 도 2g에 도시된 것과 같은 구조에 있어서 소스/드레인전극(250) 중 어느 하나와 화소전극(310)은 상호 전기적으로 원활히 연결된 상태가 된다.Of course, since the portion exposed to the outside of the pixel definition layer 140 of the transparent semiconductor layer 310a for the pixel electrode is plasma-processed, the portion of the portion not exposed to the outside of the pixel definition layer 140 of the transparent semiconductor layer 310a for the pixel electrode may be formed. The conductivity may not be high. However, when plasma processing a portion exposed to the outside of the pixel definition layer 140 of the pixel electrode transparent semiconductor layer 310a is affected by the plasma treatment, the pixel definition layer of the transparent semiconductor layer 310a of the pixel electrode ( 140 The conductivity of the unexposed portions adjacent to the exposed portions also increases. Accordingly, in the structure as shown in FIG. 2G, any one of the source / drain electrodes 250 and the pixel electrode 310 are electrically connected to each other.

그 후, 화소전극(310)의 화소정의막(140)에 의해 노출된 부분 상에 도 2h에 도시된 것과 같이 중간층(320)을 형성하고 중간층(320) 상부에 대향전극(330)을 형성함으로써, 유기 발광 디스플레이 장치의 화소에 포함되는 유기 발광 소자(300)를 형성하게 된다.Thereafter, the intermediate layer 320 is formed on the portion exposed by the pixel defining layer 140 of the pixel electrode 310 as shown in FIG. 2H, and the counter electrode 330 is formed on the intermediate layer 320. The organic light emitting diode 300 included in the pixel of the organic light emitting display device is formed.

중간층(320)은 저분자 또는 고분자 물질로 형성될 수 있다. 저분자 물질을 사용할 경우 정공 주입층(HIL: hole injection layer), 정공 수송층(HTL: hole transport layer), 유기 발광층(EML: emission layer), 전자 수송층(ETL: electron transport layer), 전자 주입층(EIL: electron injection layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 물질은 마스크들을 이용한 진공증착 등의 방법으로 형성될 수 있다. 고분자 물질의 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 사용한다.The intermediate layer 320 may be formed of a low molecular weight or high molecular material. When using a low molecular weight material, a hole injection layer (HIL), a hole transport layer (HTL), an organic emission layer (EML), an electron transport layer (ETL), an electron injection layer (EIL) : electron injection layer, etc. may be formed by stacking a single or complex structure, and the usable materials are copper phthalocyanine (CuPc), N, N-di (naphthalen-1-yl) -N, N ' -Diphenyl-benzidine (N, N'-Di (naphthalene-1-yl) -N, N'-diphenyl-benzidine (NPB), tris-8-hydroxyquinoline aluminum (Alq3) It can be used in various ways. These small molecule materials may be formed by a method such as vacuum deposition using masks. In the case of the polymer material, the structure may include a hole transporting layer (HTL) and a light emitting layer (EML). In this case, PEDOT is used as the hole transporting layer, and polyvinylvinylene (PPV) and polyfluorene are used as the light emitting layer. Polymer materials such as (Polyfluorene) are used.

대향전극(330)은 투명 소재로 형성될 때에는 일함수가 작은 금속, 즉 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 또는 이들의 화합물을 중간층(330)을 향하도록 증착한 후, 그 위에 ITO, IZO 또는 In2O3 등의 투명 전극 형성용 물질로 형성된 보조 전극이나 버스 전극 라인을 형성함으로써 구비될 수 있다. 반사형 물질로 형성될 때에는 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 또는 이들의 화합물을 전면 증착하여 형성할 수 있다. 그러나, 반드시 이에 한정되는 것은 아니며, 그 외의 다양한 물질로 형성될 수도 있음은 물론이다.When the counter electrode 330 is formed of a transparent material, a metal having a small work function, that is, Li, Ca, LiF / Ca, LiF / Al, Al, Ag, Mg, or a compound thereof, is deposited to face the intermediate layer 330. After that, it may be provided by forming an auxiliary electrode or a bus electrode line formed of a material for forming a transparent electrode such as ITO, IZO or In 2 O 3 thereon. When the reflective material is formed, Li, Ca, LiF / Ca, LiF / Al, Al, Ag, Mg, or a compound thereof may be formed by full deposition. However, the present invention is not limited thereto and may be formed of various other materials.

이와 같은 본 실시예에 따른 유기 발광 디스플레이 장치의 제조방법을 이용하여 완성된 본 발명의 일 실시예에 따른 평판 디스플레이 장치(유기 발광 디스플레이 장치)는 도 2h에 도시된 것과 같이 투명 반도체층(210)을 갖는 박막 트랜지스터(200)와 이 박막 트랜지스터(200)의 투명 반도체층(210)과 동일층에 형성된 화소전극(310)을 구비하며, 이 화소전극(310)은 박막 트랜지스터(200)의 투명 반도체층(210)을 형성한 물질을 플라즈마 처리한 것이 된다. 그리고 박막 트랜지스터(200)의 투명 반도체층(210)과 화소전극(310)은 일체가 아닌 별도로 패터닝된 형태가 된다. 이와 같은 구조의 유기 발광 디스플레이 장치의 경우, 도 2h에 도시된 것과 같이 화소전극(310)이 기판(100)에 인접하여 배치될 수 있으며, 이에 따라 중간층(320)에서 발생된 광이 화소전극(310)을 통해 외부로 취출되는 배면발광형 또는 양면발광형의 경우 광 취출효율을 획기적으로 높일 수 있다.A flat panel display device (organic light emitting display device) according to an embodiment of the present invention completed using the method of manufacturing the organic light emitting display device according to the present embodiment as shown in FIG. 2H, has a transparent semiconductor layer 210. And a pixel electrode 310 formed on the same layer as the transparent semiconductor layer 210 of the thin film transistor 200, the pixel electrode 310 being a transparent semiconductor of the thin film transistor 200. The material on which the layer 210 is formed is subjected to plasma treatment. The transparent semiconductor layer 210 and the pixel electrode 310 of the thin film transistor 200 may be separately patterned rather than integrally formed. In the organic light emitting display device having such a structure, as illustrated in FIG. 2H, the pixel electrode 310 may be disposed adjacent to the substrate 100, so that the light generated in the intermediate layer 320 is transferred to the pixel electrode ( In the case of the bottom emission type or the double emission type that is extracted to the outside through 310, the light extraction efficiency can be significantly increased.

또한 본 실시예에 따른 평판 디스플레이 장치의 제조방법을 이용하여 완성된 본 발명의 일 실시예에 따른 평판 디스플레이 장치(유기 발광 디스플레이 장치)를 나타내는 도 2h에 도시된 구성과 종래의 유기 발광 디스플레이 장치를 나타내는 도 1에 도시된 구성을 비교하면, 종래의 보호막(13)과 화소정의막(14)의 별도의 구성요소를 한 개의 화소정의막(140)으로 형성하는 등 구성이 단순화되었음을 알 수 있 다. 또한 제조공정에 있어서도 최종적으로 화소전극(310)이 되는 화소전극용 투명 반도체층(310a)과 박막 트랜지스터용 투명 반도체층(210)을 동일층에 동시에 형성함으로써, 화소전극(31)과 반도체층(21)을 별도의 층에 별도로 형성하는 종래의 유기 발광 디스플레이 장치의 제조공정을 획기적으로 단순화시켰음을 알 수 있다.In addition, the configuration shown in Figure 2h showing a flat panel display device (organic light emitting display device) according to an embodiment of the present invention completed using the manufacturing method of the flat panel display device according to the present embodiment and the conventional organic light emitting display device Comparing the configuration shown in FIG. 1, it can be seen that the configuration is simplified, such as forming separate components of the conventional passivation layer 13 and the pixel definition layer 14 as one pixel definition layer 140. . Also in the manufacturing process, the pixel electrode transparent semiconductor layer 310a and the thin film transistor transparent semiconductor layer 210, which ultimately become the pixel electrode 310, are simultaneously formed on the same layer, whereby the pixel electrode 31 and the semiconductor layer ( It can be seen that the manufacturing process of the conventional organic light emitting display device in which 21) is separately formed on a separate layer is greatly simplified.

도 3a 내지 도 3f는 본 발명의 다른 일 실시예에 따른 유기 발광 디스플레이 장치의 제조공정을 개략적으로 도시하는 단면도들이다.3A to 3F are cross-sectional views schematically illustrating a manufacturing process of an organic light emitting display device according to another exemplary embodiment of the present invention.

먼저 도 3a에 도시된 것과 같이 기판(100) 상에 게이트전극(230)을 형성하고, 이 게이트전극(230)을 덮도록 게이트 절연막(110)을 형성하며, 게이트 절연막(110) 상에 투명 반도체 물질층(123)을 형성한다. 그 후, 투명 반도체 물질층(123)을 패터닝하여 도 3b에 도시된 것과 같이 박막 트랜지스터용 투명 반도체층(210)과 화소전극용 투명 반도체층(310a)을 형성한다. 그리고 도 3c에 도시된 것과 같이 박막 트랜지스터용 투명 반도체층(210)에 각각 접하는 소스/드레인전극(250)을 형성하되, 소스/드레인전극(250) 중 어느 하나가 화소전극용 투명 반도체층(310a)에 접하도록 한다.First, as shown in FIG. 3A, the gate electrode 230 is formed on the substrate 100, the gate insulating layer 110 is formed to cover the gate electrode 230, and the transparent semiconductor is formed on the gate insulating layer 110. The material layer 123 is formed. Thereafter, the transparent semiconductor material layer 123 is patterned to form the transparent semiconductor layer 210 for the thin film transistor and the transparent semiconductor layer 310a for the pixel electrode, as shown in FIG. 3B. As shown in FIG. 3C, a source / drain electrode 250 is formed to be in contact with the transparent semiconductor layer 210 for the thin film transistor, respectively, and one of the source / drain electrodes 250 is a transparent semiconductor layer 310a for the pixel electrode. ).

이어 도 3d에 도시된 것과 같이 화소전극용 투명 반도체층(310a)의 적어도 일부가 노출되도록 박막 트랜지스터용 투명 반도체층(210)의 적어도 일부를 덮는 화소정의막(140)을 형성한다. 물론 도 3d에 도시된 것과 같이 박막 트랜지스터용 투명 반도체층(210) 외에 게이트전극(230) 및 소스/드레인전극(250) 등과 같은 박막 트랜지스터(200)를 덮도록 화소정의막(140)을 형성할 수도 있다. 화소정의막(140) 역시 절연층을 형성한 후 이를 마스크 등을 이용하여 화소전극용 개구 부(140a)를 형성함으로써 형성할 수 있다. 물론 마스크를 이용하여 증착함으로써 도 3d에 도시된 것과 같은 화소정의막(140)을 형성할 수도 있음은 물론이다.Next, as illustrated in FIG. 3D, the pixel definition layer 140 may be formed to cover at least a portion of the transparent semiconductor layer 210 for the thin film transistor so that at least a portion of the transparent semiconductor layer 310a for the pixel electrode is exposed. 3D, the pixel definition layer 140 may be formed to cover the thin film transistor 200, such as the gate electrode 230 and the source / drain electrode 250, in addition to the transparent semiconductor layer 210 for the thin film transistor. It may be. The pixel definition layer 140 may also be formed by forming an insulating layer and then forming the opening 140a for the pixel electrode using a mask or the like. Of course, the pixel definition layer 140 as shown in FIG. 3D may be formed by depositing using a mask.

그 후, 화소전극용 투명 반도체층(310a)의 화소정의막(140) 외부로 노출된 부분을 도 3e에 도시된 것과 같이 플라즈마 처리를 함으로써, 화소전극용 투명 반도체층(310a)을 화소전극(310)으로 완성한다. 물론 화소전극용 투명 반도체층(310a)의 화소정의막(140) 외부로 노출된 부분을 플라즈마 처리하므로, 화소전극용 투명 반도체층(310a)의 화소정의막(140) 외부로 노출되지 않은 부분의 전도도는 높아지지 않을 수도 있다. 그러나 화소전극용 투명 반도체층(310a)의 화소정의막(140) 외부로 노출된 부분을 플라즈마 처리할 시, 이 플라즈마 처리에 의해 영향을 받아 화소전극용 투명 반도체층(310a)의 화소정의막(140) 외부로 노출된 부분에 인접한 노출되지 않은 부분의 전도도 역시 증가한다. 이에 따라 도 3e에 도시된 것과 같은 구조에 있어서 소스/드레인전극(250) 중 어느 하나와 화소전극(310)은 낮은 저항으로 상호 전기적으로 연결된 상태가 된다.Thereafter, a portion of the transparent semiconductor layer 310a for pixel electrode exposed to the outside of the pixel defining layer 140 is subjected to plasma treatment as shown in FIG. 3E, thereby forming the pixel electrode transparent semiconductor layer 310a for the pixel electrode ( 310). Of course, since the portion exposed to the outside of the pixel definition layer 140 of the transparent semiconductor layer 310a for the pixel electrode is plasma-processed, the portion of the portion not exposed to the outside of the pixel definition layer 140 of the transparent semiconductor layer 310a for the pixel electrode may be formed. The conductivity may not be high. However, when plasma processing a portion exposed to the outside of the pixel definition layer 140 of the pixel electrode transparent semiconductor layer 310a is affected by the plasma treatment, the pixel definition layer of the transparent semiconductor layer 310a of the pixel electrode ( 140 The conductivity of the unexposed portions adjacent to the exposed portions also increases. Accordingly, in the structure as shown in FIG. 3E, any one of the source / drain electrodes 250 and the pixel electrode 310 are electrically connected to each other with low resistance.

그 후, 화소전극(310)의 화소정의막(140)에 의해 노출된 부분 상에 도 3f에 도시된 것과 같이 중간층(320)을 형성하고 중간층(320) 상부에 대향전극(330)을 형성함으로써, 유기 발광 디스플레이 장치의 화소에 포함되는 유기 발광 소자(300)를 형성하게 된다.Thereafter, the intermediate layer 320 is formed on the portion exposed by the pixel defining layer 140 of the pixel electrode 310 as shown in FIG. 3F, and the counter electrode 330 is formed on the intermediate layer 320. The organic light emitting diode 300 included in the pixel of the organic light emitting display device is formed.

이와 같은 본 실시예에 따른 유기 발광 디스플레이 장치의 제조방법을 이용하여 완성된 도 3f에 도시된 것과 같은 본 발명의 일 실시예에 따른 평판 디스플레이 장치(유기 발광 디스플레이 장치)에 따르면, 도 3f에 도시된 것과 같이 화소전 극(310)이 기판(100)에 인접하여 배치될 수 있으며, 이에 따라 중간층(320)에서 발생된 광이 화소전극(310)을 통해 외부로 취출되는 배면발광형 또는 양면발광형의 경우 광 취출효율을 획기적으로 높일 수 있다. 또한 본 실시예에 따른 평판 디스플레이 장치의 제조방법을 이용하여 완성된 본 발명의 일 실시예에 따른 평판 디스플레이 장치(유기 발광 디스플레이 장치)를 나타내는 도 3f에 도시된 구성과 종래의 유기 발광 디스플레이 장치를 나타내는 도 1에 도시된 구성을 비교하면, 종래의 보호막(13)과 화소정의막(14)의 별도의 구성요소를 한 개의 화소정의막(140)으로 형성하는 등 구성이 단순화되었음을 알 수 있다. 또한 제조공정에 있어서도 최종적으로 화소전극(310)이 되는 화소전극용 투명 반도체층(310a)과 박막 트랜지스터용 투명 반도체층(210)을 동일층에 동시에 형성함으로써, 화소전극(31)과 반도체층(21)을 별도의 층에 별도로 형성하는 종래의 유기 발광 디스플레이 장치의 제조공정을 획기적으로 단순화시켰음을 알 수 있다. 그리고 층간절연막(120)의 구성 역시 생략함으로써 그 구성을 단화시킬 수 있음을 알 수 있다.According to the flat panel display device (organic light emitting display device) according to an embodiment of the present invention as shown in Figure 3f completed by using the method of manufacturing an organic light emitting display device according to this embodiment, shown in Figure 3f As described above, the pixel electrode 310 may be disposed adjacent to the substrate 100, so that the light emitted from the intermediate layer 320 is extracted to the outside through the pixel electrode 310. In the case of mold, the light extraction efficiency can be significantly increased. In addition, the configuration shown in Figure 3f showing a flat panel display device (organic light emitting display device) according to an embodiment of the present invention completed by using the manufacturing method of the flat panel display device according to the present embodiment and the conventional organic light emitting display device Comparing the configuration shown in FIG. 1, it can be seen that the configuration is simplified, such as forming separate components of the conventional passivation layer 13 and the pixel definition layer 14 as one pixel definition layer 140. Also in the manufacturing process, the pixel electrode transparent semiconductor layer 310a and the thin film transistor transparent semiconductor layer 210, which ultimately become the pixel electrode 310, are simultaneously formed on the same layer, whereby the pixel electrode 31 and the semiconductor layer ( It can be seen that the manufacturing process of the conventional organic light emitting display device in which 21) is separately formed on a separate layer is greatly simplified. In addition, it can be seen that the configuration of the interlayer insulating film 120 can also be omitted by omitting the configuration.

도 4a 내지 도 4f는 본 발명의 또 다른 일 실시예에 따른 유기 발광 디스플레이 장치의 제조공정을 개략적으로 도시하는 단면도들이다.4A to 4F are cross-sectional views schematically illustrating a manufacturing process of an organic light emitting display device according to another exemplary embodiment of the present invention.

먼저 도 4a에 도시된 것과 같이 기판(100) 상에 게이트전극(230)을 형성하고, 이 게이트전극(230)을 덮도록 게이트 절연막(110)을 형성하며, 게이트 절연막(110) 상에 투명 반도체 물질층(123)을 형성한다. 그 후, 투명 반도체 물질층(123)을 패터닝하여 도 4b에 도시된 것과 같이 박막 트랜지스터용 투명 반도체층(210)과 화소전극용 투명 반도체층(310a)을 형성한다. 여기서 박막 트랜지스터용 투명 반도체층(210)과 화소전극용 투명 반도체층(310a)이 일체로 형성되도록 투명 반도체층(123)을 패터닝한다. 그 후, 도 4c에 도시된 것과 같이 박막 트랜지스터용 투명 반도체층(210)에 각각 접하는 소스/드레인전극(250)을 형성한다. 전술한 바와 같이 박막 트랜지스터용 투명 반도체층(210)과 화소전극용 투명 반도체층(310a)이 일체로 형성하는 바, 이에 따라 소스/드레인전극(250) 중 어느 하나가 화소전극용 투명 반도체층(310a)에 자연스럽게 접하게 된다.First, as shown in FIG. 4A, the gate electrode 230 is formed on the substrate 100, the gate insulating layer 110 is formed to cover the gate electrode 230, and the transparent semiconductor is formed on the gate insulating layer 110. The material layer 123 is formed. Thereafter, the transparent semiconductor material layer 123 is patterned to form the thin film transistor transparent semiconductor layer 210 and the pixel electrode transparent semiconductor layer 310a as shown in FIG. 4B. The transparent semiconductor layer 123 is patterned such that the transparent semiconductor layer 210 for the thin film transistor and the transparent semiconductor layer 310a for the pixel electrode are integrally formed. Thereafter, as shown in FIG. 4C, source / drain electrodes 250 respectively contacting the transparent semiconductor layer 210 for thin film transistors are formed. As described above, the transparent semiconductor layer 210 for the thin film transistor and the transparent semiconductor layer 310a for the pixel electrode are integrally formed. Accordingly, one of the source / drain electrodes 250 may be a transparent semiconductor layer for the pixel electrode ( 310a) is naturally encountered.

이어 도 4d에 도시된 것과 같이 화소전극용 투명 반도체층(310a)의 적어도 일부가 노출되도록 박막 트랜지스터용 투명 반도체층(210)의 적어도 일부를 덮는 화소정의막(140)을 형성한다. 물론 도 4d에 도시된 것과 같이 박막 트랜지스터용 투명 반도체층(210) 외에 게이트전극(230) 및 소스/드레인전극(250) 등과 같은 박막 트랜지스터(200)를 덮도록 화소정의막(140)을 형성할 수도 있다.Next, as illustrated in FIG. 4D, the pixel definition layer 140 may be formed to cover at least a portion of the transparent semiconductor layer 210 for the thin film transistor so that at least a portion of the transparent semiconductor layer 310a for the pixel electrode is exposed. Of course, the pixel defining layer 140 may be formed to cover the thin film transistor 200 such as the gate electrode 230 and the source / drain electrode 250 in addition to the transparent semiconductor layer 210 for the thin film transistor as shown in FIG. 4D. It may be.

그 후, 화소전극용 투명 반도체층(310a)의 화소정의막(140) 외부로 노출된 부분을 도 4e에 도시된 것과 같이 플라즈마 처리를 함으로써, 화소전극용 투명 반도체층(310a)을 화소전극(310)으로 완성한다. 물론 화소전극용 투명 반도체층(310a)의 화소정의막(140) 외부로 노출된 부분을 플라즈마 처리하므로, 화소전극용 투명 반도체층(310a)의 화소정의막(140) 외부로 노출되지 않은 부분의 전도도는 높아지지 않을 수도 있다. 그러나 화소전극용 투명 반도체층(310a)의 화소정의막(140) 외부로 노출된 부분을 플라즈마 처리할 시, 이 플라즈마 처리에 의해 영향을 받아 화소전극용 투명 반도체층(310a)의 화소정의막(140) 외부로 노출된 부분에 인접한 노출되지 않은 부분의 전도도 역시 증가한다. 이에 따라 도 4e에 도시된 것 과 같은 구조에 있어서 소스/드레인전극(250) 중 어느 하나와 화소전극(310)은 낮은 저항으로 상호 전기적으로 연결된 상태가 된다.Thereafter, a portion of the transparent semiconductor layer 310a for the pixel electrode exposed to the outside of the pixel defining layer 140 is subjected to plasma treatment as shown in FIG. 310). Of course, since the portion exposed to the outside of the pixel definition layer 140 of the transparent semiconductor layer 310a for the pixel electrode is plasma-processed, the portion of the portion not exposed to the outside of the pixel definition layer 140 of the transparent semiconductor layer 310a for the pixel electrode may be formed. The conductivity may not be high. However, when plasma processing a portion exposed to the outside of the pixel definition layer 140 of the pixel electrode transparent semiconductor layer 310a is affected by the plasma treatment, the pixel definition layer of the transparent semiconductor layer 310a of the pixel electrode ( 140 The conductivity of the unexposed portions adjacent to the exposed portions also increases. Accordingly, in the structure as shown in FIG. 4E, any one of the source / drain electrodes 250 and the pixel electrode 310 are electrically connected to each other with low resistance.

그 후, 화소전극(310)의 화소정의막(140)에 의해 노출된 부분 상에 도 4f에 도시된 것과 같이 중간층(320)을 형성하고 중간층(320) 상부에 대향전극(330)을 형성함으로써, 유기 발광 디스플레이 장치의 화소에 포함되는 유기 발광 소자(300)를 형성하게 된다.Thereafter, the intermediate layer 320 is formed on the portion exposed by the pixel defining layer 140 of the pixel electrode 310 as shown in FIG. 4F, and the counter electrode 330 is formed on the intermediate layer 320. The organic light emitting diode 300 included in the pixel of the organic light emitting display device is formed.

이와 같은 본 실시예에 따른 평판 디스플레이 장치의 제조방법을 이용하여 완성된 본 발명의 일 실시예에 따른 평판 디스플레이 장치(유기 발광 디스플레이 장치)를 나타내는 도 4f를 참조하면, 박막 트랜지스터의 투명 반도체층(210)과 화소전극(310)이 일체로 형성되어 있다. 따라서 게이트전극(210)에 전기적 신호가 인가되어 소스/드레인전극(250)이 투명 반도체층(210)을 통해 상호 전기적으로 연결될 시, 자연스럽게 화소전극(310) 역시 전기적으로 연결되게 된다. 따라서 박막 트랜지스터(200)를 통한 화소전극(310)으로의 전기적 신호 전달을 더욱 원활하게 할 수 있다.Referring to FIG. 4F, which illustrates a flat panel display device (organic light emitting display device) according to an exemplary embodiment of the present invention, which is completed using the method for manufacturing the flat panel display device according to the present embodiment, the transparent semiconductor layer of the thin film transistor ( 210 and the pixel electrode 310 are integrally formed. Therefore, when an electrical signal is applied to the gate electrode 210 and the source / drain electrodes 250 are electrically connected to each other through the transparent semiconductor layer 210, the pixel electrodes 310 are also electrically connected naturally. Therefore, the electrical signal can be more smoothly transmitted to the pixel electrode 310 through the thin film transistor 200.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments shown in the drawings, these are merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

도 1은 종래의 유기 발광 디스플레이 장치를 개략적으로 도시하는 단면도이다.1 is a cross-sectional view schematically illustrating a conventional organic light emitting display device.

도 2a 내지 도 2h는 본 발명의 일 실시예에 따른 유기 발광 디스플레이 장치의 제조공정을 개략적으로 도시하는 단면도들이다.2A to 2H are cross-sectional views schematically illustrating a manufacturing process of an organic light emitting display device according to an embodiment of the present invention.

도 3a 내지 도 3f는 본 발명의 다른 일 실시예에 따른 유기 발광 디스플레이 장치의 제조공정을 개략적으로 도시하는 단면도들이다.3A to 3F are cross-sectional views schematically illustrating a manufacturing process of an organic light emitting display device according to another exemplary embodiment of the present invention.

도 4a 내지 도 4f는 본 발명의 또 다른 일 실시예에 따른 유기 발광 디스플레이 장치의 제조공정을 개략적으로 도시하는 단면도들이다.4A to 4F are cross-sectional views schematically illustrating a manufacturing process of an organic light emitting display device according to another exemplary embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100: 기판 110: 게이트 절연막100 substrate 110 gate insulating film

120: 층간 절연막 140: 화소정의막120: interlayer insulating film 140: pixel defining film

200: 박막 트랜지스터 210: 투명 반도체층200: thin film transistor 210: transparent semiconductor layer

230: 게이트전극 250: 소스/드레인전극230: gate electrode 250: source / drain electrode

300: 유기 발광 소자 310: 화소전극300: organic light emitting element 310: pixel electrode

320: 중간층 330: 대향전극320: intermediate layer 330: counter electrode

Claims (14)

투명 반도체층을 갖는 박막 트랜지스터; 및A thin film transistor having a transparent semiconductor layer; And 상기 박막 트랜지스터의 상기 투명 반도체층과 동일층에 형성된 화소전극;을 구비하며,A pixel electrode formed on the same layer as the transparent semiconductor layer of the thin film transistor; 상기 화소전극은 상기 박막 트랜지스터의 상기 투명 반도체층을 형성한 물질을 플라즈마 처리한 것임을 특징으로 하는 평판 디스플레이 장치.And the pixel electrode is plasma-processed on the material on which the transparent semiconductor layer of the thin film transistor is formed. 제1항에 있어서,The method of claim 1, 상기 박막 트랜지스터의 상기 투명 반도체층과 상기 화소전극은 일체로 형성된 것을 특징으로 하는 평판 디스플레이 장치.And the transparent semiconductor layer and the pixel electrode of the thin film transistor are integrally formed. 제1항에 있어서,The method of claim 1, 상기 박막 트랜지스터의 상기 투명 반도체층과 상기 화소전극은 일체가 아닌 별도로 패터닝된 형태이며, 상기 박막 트랜지스터의 소스전극과 드레인전극 중 어느 한 전극이 상기 박막 트랜지스터의 상기 투명 반도체층과 상기 화소전극에 전기적으로 연결된 것을 특징으로 하는 평판 디스플레이 장치.The transparent semiconductor layer and the pixel electrode of the thin film transistor are not separately formed, but are separately patterned. Any one of a source electrode and a drain electrode of the thin film transistor is electrically connected to the transparent semiconductor layer and the pixel electrode of the thin film transistor. Flat panel display device characterized in that connected. 제1항에 있어서,The method of claim 1, 상기 화소전극 상에 배치된, 발광층을 포함하는 중간층; 및An intermediate layer including a light emitting layer on the pixel electrode; And 상기 중간층 상에 배치된 대향전극;을 더 구비하는 것을 특징으로 하는 평판 디스플레이 장치.And a counter electrode disposed on the intermediate layer. 제4항에 있어서,The method of claim 4, wherein 상기 중간층에서 발생된 광은 상기 화소전극을 통과하여 외부로 취출되는 것을 특징으로 하는 평판 디스플레이 장치.And light emitted from the intermediate layer is extracted to the outside through the pixel electrode. 제1항 내지 제5항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 5, 상기 투명 반도체층을 형성한 물질은 산소를 포함하는 것을 특징으로 하는 평판 디스플레이 장치.And the material on which the transparent semiconductor layer is formed comprises oxygen. 제1항 내지 제5항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 5, 상기 투명 반도체층은 InGaZnO로 형성된 것을 특징으로 하는 평판 디스플레이 장치.And the transparent semiconductor layer is formed of InGaZnO. (a) 기판 상에 투명 반도체 물질층을 형성하는 단계;(a) forming a transparent semiconductor material layer on the substrate; (b) 상기 투명 반도체 물질층을 패터닝하여, 박막 트랜지스터용 투명 반도체층과 화소전극용 투명 반도체층을 형성하는 단계;(b) patterning the transparent semiconductor material layer to form a transparent semiconductor layer for a thin film transistor and a transparent semiconductor layer for a pixel electrode; (c) 상기 화소전극용 투명 반도체층의 적어도 일부가 노출되도록 상기 박막 트랜지스터용 투명 반도체층의 적어도 일부를 덮는 화소정의막을 형성하는 단계; 및(c) forming a pixel definition layer covering at least a portion of the transparent semiconductor layer for the thin film transistor so that at least a portion of the transparent semiconductor layer for the pixel electrode is exposed; And (d) 상기 화소전극용 투명 반도체층의 상기 화소정의막 외부로 노출된 부분을 플라즈마 처리하는 단계;를 포함하는 것을 특징으로 하는 평판 디스플레이 장치의 제조방법.(d) plasma processing a portion of the transparent semiconductor layer for pixel electrodes exposed to the outside of the pixel definition layer. 제8항에 있어서,The method of claim 8, 상기 (b) 단계는, 상기 박막 트랜지스터용 투명 반도체층과 상기 화소전극용 투명 반도체층이 일체로 형성되도록 상기 (a) 단계에서 형성된 투명 반도체층을 패터닝하는 단계인 것을 특징으로 하는 평판 디스플레이 장치의 제조방법.In the step (b), the transparent semiconductor layer formed in the step (a) is patterned so that the transparent semiconductor layer for the thin film transistor and the transparent semiconductor layer for the pixel electrode are integrally formed. Manufacturing method. 제8항에 있어서,The method of claim 8, 상기 (b) 단계는, 상기 박막 트랜지스터용 투명 반도체층과 상기 화소전극용 투명 반도체층이 일체가 아닌 별도로 패터닝된 형태가 되도록 상기 (a) 단계에서 형성된 투명 반도체층을 패터닝하는 단계인 것을 특징으로 하는 평판 디스플레이 장치의 제조방법.In the step (b), the transparent semiconductor layer formed in the step (a) is patterned so that the transparent semiconductor layer for the thin film transistor and the transparent semiconductor layer for the pixel electrode are not patterned separately. Method of manufacturing a flat panel display device. 제8항에 있어서,The method of claim 8, 상기 (b) 단계를 거친 후 상기 (c) 단계를 거치기 전, 상기 박막 트랜지스터용 투명 반도체층과 상기 화소전극용 투명 반도체층에 컨택하는 박막 트랜지스터 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 평판 디스플레이 장치의 제조방법.After the step (b) and before the step (c), further comprising forming a thin film transistor electrode contacting the transparent semiconductor layer for the thin film transistor and the transparent semiconductor layer for the pixel electrode. Method of manufacturing a flat panel display device. 제8항 내지 제11항 중 어느 한 항에 있어서,The method according to any one of claims 8 to 11, 상기 투명 반도체 물질층을 형성할 시의 물질은 산소를 포함하는 것을 특징으로 하는 평판 디스플레이 장치의 제조방법.And a material at the time of forming the transparent semiconductor material layer comprises oxygen. 제12항에 있어서,The method of claim 12, 상기 (d) 단계는 플라즈마 처리를 통하여 상기 화소전극용 투명 반도체층 내의 산소 함유량을 낮추는 단계인 것을 특징으로 하는 평판 디스플레이 장치의 제조방법.The step (d) is a step of lowering the oxygen content in the transparent semiconductor layer for the pixel electrode through a plasma process. 제8항에 있어서,The method of claim 8, 상기 (a) 단계는 InGaZnO로 투명 반도체 물질층을 형성하는 단계인 것을 특징으로 하는 평판 디스플레이 장치의 제조방법.Wherein (a) is a step of forming a transparent semiconductor material layer of InGaZnO manufacturing method of a flat panel display device.
KR1020080061717A 2008-06-27 2008-06-27 Flat panel display apparatus and method for manufacturing the same KR100918405B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080061717A KR100918405B1 (en) 2008-06-27 2008-06-27 Flat panel display apparatus and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080061717A KR100918405B1 (en) 2008-06-27 2008-06-27 Flat panel display apparatus and method for manufacturing the same

Publications (1)

Publication Number Publication Date
KR100918405B1 true KR100918405B1 (en) 2009-09-24

Family

ID=41355976

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080061717A KR100918405B1 (en) 2008-06-27 2008-06-27 Flat panel display apparatus and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR100918405B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150006550A (en) * 2013-07-09 2015-01-19 엘지디스플레이 주식회사 Organic Light Emitting Display Device and Method for Manufacturing The Same
KR101839930B1 (en) 2010-12-29 2018-04-27 삼성디스플레이 주식회사 Organic light emitting display apparatus and method of manufacturing organic light emitting display apparatus

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070005397A (en) * 2005-07-06 2007-01-10 삼성에스디아이 주식회사 Flat panel display and method for fabricating the same
KR100787455B1 (en) 2006-08-09 2007-12-26 삼성에스디아이 주식회사 Method of manufacturing transparent thin film transistor
KR20080016234A (en) * 2006-08-18 2008-02-21 엘지.필립스 엘시디 주식회사 Thin film transistot and fabrication method of the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070005397A (en) * 2005-07-06 2007-01-10 삼성에스디아이 주식회사 Flat panel display and method for fabricating the same
KR100787455B1 (en) 2006-08-09 2007-12-26 삼성에스디아이 주식회사 Method of manufacturing transparent thin film transistor
KR20080016234A (en) * 2006-08-18 2008-02-21 엘지.필립스 엘시디 주식회사 Thin film transistot and fabrication method of the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101839930B1 (en) 2010-12-29 2018-04-27 삼성디스플레이 주식회사 Organic light emitting display apparatus and method of manufacturing organic light emitting display apparatus
US11264441B2 (en) 2010-12-29 2022-03-01 Samsung Display Co., Ltd. Organic light emitting display apparatus and method of manufacturing the organic light emitting display apparatus
KR20150006550A (en) * 2013-07-09 2015-01-19 엘지디스플레이 주식회사 Organic Light Emitting Display Device and Method for Manufacturing The Same
KR102046828B1 (en) 2013-07-09 2019-11-20 엘지디스플레이 주식회사 Organic Light Emitting Display Device and Method for Manufacturing The Same

Similar Documents

Publication Publication Date Title
KR102591636B1 (en) Organic light-emitting display apparatus
KR102628849B1 (en) Organic light-emitting display apparatus
TWI531057B (en) Organic light-emitting display
KR101074813B1 (en) Organic light emitting devices and method of manufacturing the same
CN102386204B (en) Organic light-emitting display device and manufacture method thereof
US9171892B2 (en) Method of manufacturing an organic light emitting display device by patterning and formation of pixel and gate electrodes
TWI396314B (en) Pixel structure, organic electro-luminescence display unit, and faricating method thereof
KR102022395B1 (en) Organic light emitting display apparatus and manufacturing method for the same
KR101806405B1 (en) Backplane for flat panel display apparatus, flat panel display apparatus comprising the same, and manufacturing method of the backplane for flat panel display apparatus
TWI549289B (en) Organic light-emitting display panel and fabrication method thereof
KR102568632B1 (en) Transistor array panel, manufacturing method thereof, and disalay device including the same
KR20130007310A (en) Organic light emitting display device, organic light emitting display appratus and manufacturing method of the same
KR20110095615A (en) Thin film transistor substrate, method of manufacturing the same and display device comprising the same
US9780155B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
US20120326174A1 (en) Organic light-emitting display device and method of manufacturing the same
US20150357356A1 (en) Thin film transistor array substrate and method of manufacturing the same
US20160190454A1 (en) Organic light-emitting diode display and method of manufacturing the same
US10396186B2 (en) Thin film transistor, method for fabricating the same, display panel and display device
KR102162794B1 (en) Back plane of display and manufacturing method for the same
KR102124044B1 (en) Thin-film transistor array substrate, manufacturing method thereof, and organic light emitting display apparatus
KR100728129B1 (en) Organic light emitting display and method of manufacturing the same
KR101353538B1 (en) Method of manufacturing transparent thin film transistor
KR100943186B1 (en) Organic light emitting display apparatus and method for manufacturing the same
KR20140125181A (en) Back palne of flat panel display and manufacturing method for the same
KR100918405B1 (en) Flat panel display apparatus and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120906

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180829

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190822

Year of fee payment: 11