KR100787455B1 - Method of manufacturing transparent thin film transistor - Google Patents

Method of manufacturing transparent thin film transistor Download PDF

Info

Publication number
KR100787455B1
KR100787455B1 KR1020060075298A KR20060075298A KR100787455B1 KR 100787455 B1 KR100787455 B1 KR 100787455B1 KR 1020060075298 A KR1020060075298 A KR 1020060075298A KR 20060075298 A KR20060075298 A KR 20060075298A KR 100787455 B1 KR100787455 B1 KR 100787455B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
transparent semiconductor
transparent
layer
thin film
Prior art date
Application number
KR1020060075298A
Other languages
Korean (ko)
Inventor
신현수
모연곤
정재경
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060075298A priority Critical patent/KR100787455B1/en
Application granted granted Critical
Publication of KR100787455B1 publication Critical patent/KR100787455B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

A method for manufacturing a transparent thin film transistor is provided to reduce a manufacturing cost by simplifying a manufacturing process of the transparent thin film transistor. A gate electrode(21) is formed on a substrate(10). A gate insulating layer(23) is formed on the gate electrode. A transparent semiconductor layer(25) of a patterned state is formed on the gate insulating layer. A photoresist layer(30) is formed on the transparent semiconductor layer in order to expose the source region and the drain region of the transparent semiconductor layer. The exposed source and drain regions are surface-processed by using the photoresist layer as a mask. A conductive layer is formed on an entire surface of the substrate. The conductive layer is patterned by removing the photoresist layer so that a source electrode contacts the source region of the transparent semiconductor layer and a drain electrode contacts the drain region of the transparent semiconductor layer.

Description

투명 박막 트랜지스터의 제조방법{Method of manufacturing transparent thin film transistor}Method of manufacturing transparent thin film transistor

도 1 내지 도 8은 본 발명의 일 실시예에 따른 투명 박막 트랜지스터의 제조방법을 개략적으로 도시하는 단면도들이다.1 to 8 are cross-sectional views schematically illustrating a method of manufacturing a transparent thin film transistor according to an exemplary embodiment of the present invention.

도 9 내지 도 13은 본 발명의 다른 일 실시예에 따른 투명 박막 트랜지스터의 제조방법을 개략적으로 도시하는 단면도들이다.9 to 13 are cross-sectional views schematically illustrating a method of manufacturing a transparent thin film transistor according to another exemplary embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10: 기판 21: 게이트 전극 10 substrate 21 gate electrode

23: 게이트 절연막 25: 투명 반도체층 23: gate insulating film 25: transparent semiconductor layer

27: 도전층 27s: 소스 전극 27: conductive layer 27s: source electrode

27d: 드레인 전극 30: 포토리지스트층27d: drain electrode 30 photoresist layer

본 발명은 투명 박막 트랜지스터의 제조방법에 관한 것으로서, 더 상세하게는 소스 전극 및 드레인 전극과 투명 반도체층 사이의 컨택특성이 향상된 투명 박막 트랜지스터의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a transparent thin film transistor, and more particularly, to a method of manufacturing a transparent thin film transistor having improved contact characteristics between a source electrode and a drain electrode and a transparent semiconductor layer.

투명 박막 트랜지스터는 활성층으로서 투명 반도체층을 이용한 박막 트랜지스터로서, 최근 유기 발광 디스플레이 장치 등과 같은 평판 디스플레이 장치의 화소 영역 등에 구비되어 광이 박막 트랜지스터를 통과하여 외부로 취출되는 구조에 사용하기 위한 연구가 활발히 진행되고 있다.The transparent thin film transistor is a thin film transistor using a transparent semiconductor layer as an active layer. Recently, the transparent thin film transistor is provided in a pixel area of a flat panel display device such as an organic light emitting display device and is actively used for a structure in which light passes through the thin film transistor and is taken out to the outside. It's going on.

통상적으로 박막 트랜지스터의 소스 전극 및 드레인 전극과 반도체층과의 컨택 특성은 박막 트랜지스터의 특성을 결정하는 중요한 요소이다. 따라서 종래의 실리콘 반도체층을 활성층으로 사용한 실리콘 박막 트랜지스터의 경우에는 실리콘 반도체층을 도핑함으로써 소스 전극 및 드레인 전극과 실리콘 반도체층 사이의 컨택 특성을 향상시켜 결과적으로 실리콘 박막 트랜지스터 자체의 특성 향상을 시도하였다.In general, contact characteristics between the source electrode and the drain electrode of the thin film transistor and the semiconductor layer are important factors for determining the characteristics of the thin film transistor. Therefore, in the case of a silicon thin film transistor using a conventional silicon semiconductor layer as an active layer, the silicon semiconductor layer is doped to improve the contact characteristics between the source electrode and the drain electrode and the silicon semiconductor layer. .

한편 최근 평판 디스플레이 장치에 있어서 광이 디스플레이부에 구비된 박막 트랜지스터를 통과하여 외부로 취출되는 구조를 적용하기 위하여 투명 반도체층을 활성층으로 이용하는 투명 박막 트랜지스터에 관한 연구가 활발히 진행되고 있는데, 이러한 투명 박막 트랜지스터에 있어서도 소스 전극 및 드레인 전극과 투명 반도체층 사이의 컨택 특성을 향상시키는 것이 중요한 과제이다. 이를 위하여 종래에는 마스크를 이용하여 n+ 층을 도입하는 시도가 있었으나, 이는 마스크를 추가적으로 사용해야 하므로 제조비용이 상승하고 공정이 복잡해진다는 문제점이 있었다.On the other hand, in the flat panel display device, a research on a transparent thin film transistor using a transparent semiconductor layer as an active layer has been actively conducted in order to apply a structure in which light passes through the thin film transistor provided in the display unit to the outside. Also in a transistor, it is an important subject to improve the contact characteristic between a source electrode and a drain electrode, and a transparent semiconductor layer. To this end, there have been attempts to introduce an n + layer using a mask in the related art, but there is a problem in that a manufacturing cost increases and a process is complicated because an additional mask must be used.

본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 소스 전극 및 드레인 전극과 투명 반도체층 사이의 컨택특성이 향상된 투명 박막 트랜지스터의 제조방법을 제공하는 것을 목적으로 한다.The present invention has been made to solve various problems including the above problems, and an object of the present invention is to provide a method of manufacturing a transparent thin film transistor having improved contact characteristics between a source electrode and a drain electrode and a transparent semiconductor layer.

본 발명은, 기판 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 패터닝된 투명 반도체층을 형성하는 단계와, 상기 투명 반도체층의 소스 영역과 드레인 영역이 노출되도록 상기 투명 반도체층 상에 포토리지스트층을 형성하는 단계와, 상기 포토리지스트층을 마스크로 이용하여 상기 투명 반도체층의 노출된 소스 영역과 드레인 영역을 표면처리하는 단계와, 상기 기판의 전면(全面)에 도전층을 형성하는 단계와, 상기 포토리지스트층을 제거하여 상기 도전층을 패터닝함으로써 상기 투명 반도체층의 소스 영역에 접하는 소스 전극과 상기 투명 반도체층의 드레인 영역에 접하는 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 투명 박막 트랜지스터의 제조방법을 제공한다.The present invention provides a method of forming a gate electrode on a substrate, forming a gate insulating film on the gate electrode, forming a patterned transparent semiconductor layer on the gate insulating film, and a source of the transparent semiconductor layer. Forming a photoresist layer on the transparent semiconductor layer to expose a region and a drain region, and surface treating the exposed source region and the drain region of the transparent semiconductor layer using the photoresist layer as a mask And forming a conductive layer on the entire surface of the substrate, and removing the photoresist layer and patterning the conductive layer so as to contact the source region of the transparent semiconductor layer and the drain of the transparent semiconductor layer. A method of manufacturing a transparent thin film transistor comprising the step of forming a drain electrode in contact with a region to provide.

본 발명은 또한, 기판 상에 투명 반도체층을 형성하는 단계와, 상기 투명 반도체층의 소스 영역과 드레인 영역이 노출되도록 상기 투명 반도체층 상에 포토리지스트층을 형성하는 단계와, 상기 포토리지스트층을 마스크로 이용하여 상기 투명 반도체층의 노출된 소스 영역과 드레인 영역을 표면처리하는 단계와, 상기 기판의 전면(全面)에 도전층을 형성하는 단계와, 상기 포토리지스트층을 제거하여 상기 도전층을 패터닝함으로써 상기 투명 반도체층의 소스 영역에 접하는 소스 전극과 상기 투명 반도체층의 드레인 영역에 접하는 드레인 전극을 형성하는 단계와, 상기 투명 반도체층, 상기 소스 전극 및 상기 드레인 전극을 덮도록 게이트 절연막을 형 성하는 단계와, 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 투명 박막 트랜지스터의 제조방법을 제공한다.The present invention also provides a method of forming a transparent semiconductor layer on a substrate, forming a photoresist layer on the transparent semiconductor layer to expose a source region and a drain region of the transparent semiconductor layer; Surface-treating exposed source and drain regions of the transparent semiconductor layer using the layer as a mask, forming a conductive layer on the entire surface of the substrate, and removing the photoresist layer to Patterning a conductive layer to form a source electrode in contact with the source region of the transparent semiconductor layer and a drain electrode in contact with the drain region of the transparent semiconductor layer, and to cover the transparent semiconductor layer, the source electrode and the drain electrode Forming an insulating film, and forming a gate electrode on the gate insulating film. Is provides a process for the production of a transparent thin film transistor.

이러한 본 발명의 다른 특징에 의하면, 상기 포토리지스트층을 마스크로 이용하여 상기 투명 반도체층의 노출된 소스 영역과 드레인 영역을 표면처리하는 단계는, 수소 플라즈마를 이용하여 표면처리하는 단계인 것으로 할 수 있다.According to another aspect of the present invention, the surface treatment of the exposed source region and the drain region of the transparent semiconductor layer using the photoresist layer as a mask may be a surface treatment using hydrogen plasma. Can be.

본 발명의 또 다른 특징에 의하면, 상기 포토리지스트층을 마스크로 이용하여 상기 투명 반도체층의 노출된 소스 영역과 드레인 영역을 표면처리하는 단계는, 산소 플라즈마를 이용하여 표면처리하는 단계인 것으로 할 수 있다.According to still another aspect of the present invention, the surface treatment of the exposed source region and the drain region of the transparent semiconductor layer using the photoresist layer as a mask may be performed by surface treatment using oxygen plasma. Can be.

본 발명의 또 다른 특징에 의하면, 상기 투명 반도체층은 투명 산화물로 형성되는 것으로 할 수 있다.According to another feature of the invention, the transparent semiconductor layer may be formed of a transparent oxide.

본 발명의 또 다른 특징에 의하면, 상기 투명 반도체층은 ZnO, InZnO 또는 ZnSnO로 형성되는 것으로 할 수 있다.According to another feature of the invention, the transparent semiconductor layer may be formed of ZnO, InZnO or ZnSnO.

본 발명의 또 다른 특징에 의하면, 상기 포토리지스트층을 마스크로 이용하여 상기 투명 반도체층의 노출된 소스 영역과 드레인 영역을 표면처리하는 단계는, 상기 투명 반도체층 표면의 산소 이온을 제거하는 단계인 것으로 할 수 있다.According to another feature of the invention, the step of surface treatment of the exposed source region and the drain region of the transparent semiconductor layer using the photoresist layer as a mask, the step of removing oxygen ions on the surface of the transparent semiconductor layer It can be said.

본 발명의 또 다른 특징에 의하면, 상기 포토리지스트층을 마스크로 이용하여 상기 투명 반도체층의 노출된 소스 영역과 드레인 영역을 표면처리하는 단계는, 상기 투명 반도체층 표면의 산소 이온을 제거하여 Zn 이온을 형성하는 단계인 것으로 할 수 있다.According to another feature of the invention, the step of surface treatment of the exposed source region and drain region of the transparent semiconductor layer using the photoresist layer as a mask, by removing the oxygen ions on the surface of the transparent semiconductor layer Zn It may be a step of forming an ion.

이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명하면 다음 과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1 내지 도 8은 본 발명의 일 실시예에 따른 투명 박막 트랜지스터의 제조방법을 개략적으로 도시하는 단면도들이다.1 to 8 are cross-sectional views schematically illustrating a method of manufacturing a transparent thin film transistor according to an exemplary embodiment of the present invention.

먼저 도 1에 도시된 것과 같이 기판(10) 상에 게이트 전극(21)을 형성한다.First, as shown in FIG. 1, the gate electrode 21 is formed on the substrate 10.

기판(10)으로는 글라스재 기판뿐만 아니라 아크릴과 같은 다양한 플라스틱재 기판을 사용할 수도 있으며, 더 나아가 금속판을 사용할 수도 있다. 물론 본 발명에 따른 투명 박막 트랜지스터의 제조방법에서 사용될 수 있는 기판이 이에 한정되는 것은 아니다. 한편 기판(10) 상에 투명 박막 트랜지스터를 형성하고 그 상부에 디스플레이 소자를 형성한 후 투명 박막 트랜지스터를 통하여 외부로 광이 취출되도록 할 경우에는 투명한 기판을 이용할 수도 있다. 물론, 기판(10) 상에 투명 박막 트랜지스터를 형성하고 그 상부에 디스플레이 소자를 형성한 후 기판(10)으로 반사성 기판을 이용할 수도 있는데, 이 경우에는 디스플레이 소자와 기판 사이에서 광이 투명 박막 트랜지스터를 통과하여 광공진이 일어나도록 할 수도 있는 등 다양한 목적을 위한 다양한 변형이 가능하다.As the substrate 10, not only a glass substrate but also various plastic substrates such as acrylic may be used, and further, a metal plate may be used. Of course, the substrate that can be used in the method of manufacturing a transparent thin film transistor according to the present invention is not limited thereto. On the other hand, when the transparent thin film transistor is formed on the substrate 10 and the display element is formed thereon, and then the light is extracted to the outside through the transparent thin film transistor, a transparent substrate may be used. Of course, a transparent thin film transistor may be formed on the substrate 10 and a display element may be formed thereon, and then a reflective substrate may be used as the substrate 10. In this case, light is transferred between the display element and the substrate. Various modifications are possible for various purposes, such as through which light resonance may occur.

기판(10) 상에 형성되는 게이트 전극(21)은 Al, Mo, W, Cr, Ni 또는 이들의 화합물과 같은 다양한 도전성 재료로 형성될 수 있다. 물론 투명 박막 트랜지스터의 활성층인 투명 반도체층 외에 다른 구성요소까지도 광이 통과할 필요성이 있을 경우에는, 게이트 전극(21)이 ITO 또는 IZO 등과 같은 다양한 투명 도전성 재료로 형성될 수 있다. 이러한 게이트 전극(21)은 단일층 또는 다층으로 구비되는데, 예컨대 도전층을 기판(10)의 전면(全面)에 증착하고 이를 패터닝하여 형성할 수 있 다. 물론 마스크를 이용하여 기판(10)의 소정 영역에 증착하거나 잉크젯 프린팅법을 이용하여 기판(10)의 소정 영역에 형성함으로써 패터닝된 게이트 전극(21)을 형성할 수도 있는 등 다양한 방법을 이용하여 게이트 전극(21)을 형성할 수 있다.The gate electrode 21 formed on the substrate 10 may be formed of various conductive materials such as Al, Mo, W, Cr, Ni, or a compound thereof. Of course, when light needs to pass through other components in addition to the transparent semiconductor layer which is the active layer of the transparent thin film transistor, the gate electrode 21 may be formed of various transparent conductive materials such as ITO or IZO. The gate electrode 21 may be provided as a single layer or multiple layers. For example, the gate electrode 21 may be formed by depositing and patterning a conductive layer on the entire surface of the substrate 10. Of course, the patterned gate electrode 21 may be formed by depositing a predetermined region of the substrate 10 using a mask or forming a predetermined region of the substrate 10 using an inkjet printing method. The electrode 21 can be formed.

게이트 전극(21)을 형성한 후, 도 2에 도시된 바와 같이 이 게이트 전극(21) 상에 게이트 절연막(23)을 형성한다. 도 2에서는 게이트 절연막(23)이 게이트 전극(21)을 덮는 것으로 도시되어 있으나, 본 실시예에 따른 제조방법이 이에 한정되는 것은 아니다.After the gate electrode 21 is formed, a gate insulating film 23 is formed on the gate electrode 21 as shown in FIG. In FIG. 2, the gate insulating film 23 covers the gate electrode 21, but the manufacturing method according to the present exemplary embodiment is not limited thereto.

게이트 절연막(23)은 다양한 물질로 형성될 수 있는데, 절연성을 가진 파릴렌(parylene) 또는 에폭시(epoxy) 등과 같은 유기물을 이용할 수 있다. 물론 이 게이트 절연막(23)은 무기물로 형성될 수도 있으며, 또한 게이트 절연막(23)이 투명할 필요가 있을 경우에는 실리콘 옥사이드 또는 실리콘 나이트라이드 등과 같은 재료를 이용할 수도 있다. 이 게이트 절연막(23)은 게이트 절연막(23) 상부에 형성될 소스 전극, 드레인 전극 및 투명 반도체층을 게이트 전극(21)으로부터 절연시키는 역할을 한다.The gate insulating layer 23 may be formed of various materials, and organic materials such as parylene or epoxy having insulating properties may be used. Of course, the gate insulating film 23 may be formed of an inorganic material, and when the gate insulating film 23 needs to be transparent, a material such as silicon oxide or silicon nitride may be used. The gate insulating film 23 insulates the source electrode, the drain electrode, and the transparent semiconductor layer to be formed on the gate insulating film 23 from the gate electrode 21.

게이트 절연막(23)을 형성한 후, 도 3에 도시된 것과 같이 게이트 절연막(23) 상에 패터닝된 투명 반도체층(25)을 형성한다. 이러한 투명 반도체층(25)은 투명 산화물로 형성될 수 있는데, 구체적으로는 ZnO, InZnO 또는 ZnSnO과 같은 ZnO를 포함하는 물질로 형성될 수 있다. 물론 본 발명이 이에 한정되는 것은 아니며, 이 외의 반도체 특성을 갖는 다양한 투명 물질을 이용할 수 있다. 이러한 패터닝된 투명 반도체층(25)은 마스크를 이용한 증착 등을 통하여 도 3에 도시된 것과 같이 패터닝된 형태로 형성될 수도 있고, 이와 달리 기판(10)의 전면에 대응하도록 투명 반도체층을 형성한 후 이를 패터닝하여 형성될 수도 있다.After the gate insulating film 23 is formed, a patterned transparent semiconductor layer 25 is formed on the gate insulating film 23 as shown in FIG. 3. The transparent semiconductor layer 25 may be formed of a transparent oxide. Specifically, the transparent semiconductor layer 25 may be formed of a material including ZnO such as ZnO, InZnO, or ZnSnO. Of course, the present invention is not limited thereto, and various transparent materials having other semiconductor characteristics may be used. The patterned transparent semiconductor layer 25 may be formed in a patterned form as shown in FIG. 3 through deposition using a mask. Alternatively, the transparent semiconductor layer 25 may be formed to correspond to the entire surface of the substrate 10. It may then be formed by patterning it.

투명 반도체층(25)을 형성한 후, 이 투명 반도체층(25)의 소스 영역과 드레인 영역이 노출되도록 투명 반도체층(25) 상에 포토리지스트층을 형성한다. 이를 상세히 설명하면, 먼저 도 4에 도시된 것과 같이 기판(10)의 전면에 대응하도록 포토리지스트층(30)을 형성하고, 그 후 도 5에 도시된 것과 같이 투명 반도체층(25)의 소스 영역(25s)과 드레인 영역(25d)이 노출되도록 포토리지스트층(30)을 패터닝한다. 이러한 포토리지스트층(30)의 패터닝은 통상적인 포토리소그래피법을 이용하여 이루어질 수 있다.After the transparent semiconductor layer 25 is formed, a photoresist layer is formed on the transparent semiconductor layer 25 so that the source region and the drain region of the transparent semiconductor layer 25 are exposed. In detail, first, the photoresist layer 30 is formed to correspond to the entire surface of the substrate 10 as illustrated in FIG. 4, and then the source of the transparent semiconductor layer 25 is illustrated as illustrated in FIG. 5. The photoresist layer 30 is patterned so that the region 25s and the drain region 25d are exposed. The photoresist layer 30 may be patterned by using a conventional photolithography method.

그 후, 도 6에 도시된 것과 같이 패터닝된 포토리지스트층(30)을 마스크로 이용하여 투명 반도체층(25)의 노출된 소스 영역(25s)과 드레인 영역(25d)을 표면처리한다. 이 표면처리는 다양한 방법을 이용할 수 있는데, 수소 플라즈마 또는 산소 플라즈마를 이용할 수 있다.Thereafter, the exposed source region 25s and the drain region 25d of the transparent semiconductor layer 25 are surface treated using the patterned photoresist layer 30 as a mask as shown in FIG. 6. This surface treatment can use a variety of methods, hydrogen plasma or oxygen plasma may be used.

이와 같이 투명 반도체층(25)의 노출된 부분을 표면처리하면, 표면처리된 투명 반도체층(25) 표면 근방에서 산소 이온이 제거되어 옥시젼 베이컨시(oxygen vacancy)를 형성한다. 이와 같이 투명 반도체층의 표면 근방에 옥시젼 베이컨시가 형성되면, 그 후 그 표면 상에 전극을 형성할 시 투명 반도체층과 전극 사이에서 오믹 컨택(ohmic contact)이 이루어진다. 이는 투명 반도체층과 전극 사이의 도전성(conductivity)이 향상되기 때문이다. 이와 같이 투명 반도체층과 전극 사이에서의 특성이 향상되어, 결과적으로 투명 박막 트랜지스터의 점멸비 등과 같은 특성이 획기적으로 향상된다.When the exposed portion of the transparent semiconductor layer 25 is surface treated as described above, oxygen ions are removed in the vicinity of the surface of the surface-treated transparent semiconductor layer 25 to form an oxygen vacancy. As such, when the oxygen bake is formed in the vicinity of the surface of the transparent semiconductor layer, an ohmic contact is made between the transparent semiconductor layer and the electrode when forming the electrode on the surface. This is because the conductivity between the transparent semiconductor layer and the electrode is improved. As described above, the characteristics between the transparent semiconductor layer and the electrode are improved, and as a result, characteristics such as the flashing ratio of the transparent thin film transistor are significantly improved.

물론 투명 반도체층(25)의 노출된 부분을 표면처리하면, 표면처리된 투명 반도체층(25) 표면 근방에서 산소 이온이 제거되어 옥시젼 베이컨시가 형성되는 것 외에도 이를 통하여 투명 반도체층(25)의 표면 근방에서 Zn 이온이 형성될 수도 있으며, 이러한 Zn 이온을 통하여 투명 반도체층(25)의 표면처리된 부분에 전극이 형성될 시 투명 반도체층(25)과 전극 사이의 특성이 향상될 수도 있다.Of course, when the exposed portion of the transparent semiconductor layer 25 is surface treated, oxygen ions are removed in the vicinity of the surface of the transparent semiconductor layer 25 which is surface-treated, thereby forming oxygen vacancy through the transparent semiconductor layer 25. Zn ions may be formed in the vicinity of the surface, and when the electrode is formed on the surface-treated portion of the transparent semiconductor layer 25 through the Zn ions, the characteristics between the transparent semiconductor layer 25 and the electrode may be improved. .

한편 이와 같이 투명 반도체층(25)을 표면처리함으로써 투명 반도체층(25)과 전극 사이의 특성이 향상될 수도 있지만, 이와 달리 투명 반도체층(25)의 소스 영역(25s)과 드레인 영역(25d) 사이의 채널 영역(25c)의 특성이 저하될 수도 있다. 그러나 본 실시예에 따른 투명 박막 트랜지스터의 제조방법에 따르면 포토리지스트층(30)이 투명 반도체층(25)의 소스 영역(25s)을 덮고 있기 때문에, 표면처리 과정에서 투명 반도체층(25)의 소스 영역(25s)이 손상되는 것을 방지할 수 있다.Meanwhile, the surface treatment of the transparent semiconductor layer 25 may improve the characteristics between the transparent semiconductor layer 25 and the electrode. Alternatively, the source region 25s and the drain region 25d of the transparent semiconductor layer 25 may be improved. The characteristics of the channel region 25c in between may be degraded. However, according to the method of manufacturing the transparent thin film transistor according to the present embodiment, since the photoresist layer 30 covers the source region 25s of the transparent semiconductor layer 25, the transparent semiconductor layer 25 is formed during the surface treatment process. It is possible to prevent the source region 25s from being damaged.

이와 같이 투명 반도체층(25)의 소스 영역(25s) 및 드레인 영역(25d)을 표면처리한 후, 도 7에 도시된 것과 같이 기판(10)의 전면(全面)에 대응하도록 도전층(27)을 형성한다. 이때 패터닝된 포토리지스트층(30)이 존재하기 때문에 도전층(27)은 기판(10)의 전면에 있어서 모두 일체로 형성되는 것이 아니라, 포토리지스트층(30) 상에 형성되기도 하고 투명 반도체층(25)의 노출된 소스 영역과 드레인 영역 상에 형성되기도 한다. 이때 포토리지스트층(30)의 단차에 의하여, 투명 반도체층(25)의 노출된 소스 영역과 드레인 영역 상에 형성된 도전층과 포토리지스트층(30) 상에 형성된 도전층은 도 7에 도시된 것과 같이 서로 분리된다. 이러한 도 전층(27)은 Al, Mo, W, Cr, Ni 또는 이들의 화합물, ITO 또는 IZO 등과 같은 투명 도전물질 등의 다양한 도전성 재료로 단일층 또는 다층으로 구비될 수 있다.After the surface treatment of the source region 25s and the drain region 25d of the transparent semiconductor layer 25 as described above, the conductive layer 27 corresponds to the entire surface of the substrate 10 as shown in FIG. 7. To form. At this time, since the patterned photoresist layer 30 is present, the conductive layer 27 is not formed integrally on the entire surface of the substrate 10, but is also formed on the photoresist layer 30 and is a transparent semiconductor. It may also be formed on the exposed source and drain regions of layer 25. In this case, the conductive layer formed on the exposed source region and the drain region of the transparent semiconductor layer 25 and the conductive layer formed on the photoresist layer 30 by the step of the photoresist layer 30 are illustrated in FIG. 7. They are separated from each other as they are. The conductive layer 27 may be provided in a single layer or multiple layers of various conductive materials such as Al, Mo, W, Cr, Ni, or a compound thereof, a transparent conductive material such as ITO or IZO.

그 후 포토리지스트층(30)을 리프트-오프(lift-off)법을 이용하여 제거함으로써, 도 8에 도시된 것과 같이 도전층이 패터닝되도록, 즉 투명 반도체층(25)의 소스 영역에 접하는 소스 전극(27s)과 투명 반도체층(25)의 드레인 영역에 접하는 드레인 전극(27d)을 형성한다.The photoresist layer 30 is then removed using a lift-off method so that the conductive layer is patterned as shown in FIG. 8, i.e., in contact with the source region of the transparent semiconductor layer 25. A drain electrode 27d is formed in contact with the source electrode 27s and the drain region of the transparent semiconductor layer 25.

이와 같이 투명 반도체층(25)의 소스 영역 및 드레인 영역만을 선택적으로 표면처리함으로써, 투명 반도체층(25)의 소스 영역 및 드레인 영역 상에 형성되는 소스 전극(27s) 및 드레인 전극(27d)과 투명 반도체층(25) 사이의 컨택 특성을 향상시킬 수 있으며, 이를 통하여 투명 박막 트랜지스터의 특성을 획기적으로 향상시킬 수 있다.By selectively surface treating only the source region and the drain region of the transparent semiconductor layer 25 as described above, the source electrode 27s and the drain electrode 27d formed on the source region and the drain region of the transparent semiconductor layer 25 are transparent. The contact characteristics between the semiconductor layers 25 may be improved, and the characteristics of the transparent thin film transistors may be improved through this.

또한 이와 같이 투명 반도체층(25)의 소스 영역 및 드레인 영역을 선택적으로 표면처리하기 위하여 포토리지스트층을 형성하였는 바, 이 포토리지스트층은 결과적으로 소스 전극(27s)과 드레인 전극(27d)을 형성하기 위해서도 사용된다. 따라서 투명 반도체층을 도핑하기 위한 공정과 소스 전극 및 드레인 전극을 형성하기 위한 공정에서 각각 별도로 패터닝 공정을 거치거나 각각 별도의 마스크 공정을 거쳐야만 했던 종래의 제조방법과 달리, 포토리지스트층의 패터닝이라는 한 번의 패터닝 공정 또는 한번의 마스크 공정만을 거치게 된다. 따라서 제조비용이 절감되고 수율을 향상시킬 수 있다.In addition, a photoresist layer was formed to selectively surface-treat the source region and the drain region of the transparent semiconductor layer 25. As a result, the photoresist layer has a source electrode 27s and a drain electrode 27d. It is also used to form Therefore, unlike the conventional manufacturing method, which requires a separate patterning process or a separate masking process in the process for doping the transparent semiconductor layer and the process for forming the source electrode and the drain electrode, the patterning of the photoresist layer is called Only one patterning process or one mask process is required. Therefore, manufacturing costs can be reduced and yield can be improved.

본 실시예에 따른 제조방법에서는 도 1 내지 도 8을 참조하여 게이트 전극이 하부에 배치된 소위 바텀 게이트 유형의 투명 박막 트랜지스터의 제조방법에 대하여 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 즉, 도 9 내지 도 13에 도시된 본 발명의 다른 일 실시예에 따른 투명 박막 트랜지스터의 제조방법과 같이 탑 게이트 유형의 투명 박막 트랜지스터의 제조도 가능하다.In the manufacturing method according to the present embodiment, a method of manufacturing a so-called bottom gate type transparent thin film transistor having a gate electrode disposed below is described with reference to FIGS. 1 to 8, but the present invention is not limited thereto. That is, as in the method of manufacturing a transparent thin film transistor according to another exemplary embodiment of the present invention illustrated in FIGS. 9 to 13, a top gate type transparent thin film transistor may be manufactured.

먼저 도 9에 도시된 바와 같이 기판(10) 상에 투명 반도체층(25)을 형성하고 이 투명 반도체층(25)의 소스 영역(25s)과 드레인 영역(25d)이 노출되도록 투명 반도체층(25) 상에 포토리지스트층(30)을 형성한다. 그리고 도 10에 도시된 것과 같이 포토리지스트층(30)을 마스크로 이용하여 투명 반도체층(25)의 노출된 소스 영역(25s)과 드레인 영역(25d)을 표면처리하고, 이어 도 11에 도시된 것과 같이 기판(10)의 전면(全面)에 도전층(27)을 형성한다. 그 후 포토리지스트층(30)을 제거하여 도전층(27)을 패터닝함으로써, 도 12에 도시된 것과 같이 투명 반도체층(25)의 소스 영역에 접하는 소스 전극(27s)과 투명 반도체층(25)의 드레인 영역에 접하는 드레인 전극(27d)을 형성한다. 그 후, 투명 반도체층(25), 소스 전극(27s) 및 드레인 전극(27d)을 덮도록 게이트 절연막(23)을 형성하고 그 상에 게이트 전극(21)을 형성함으로써 도 13에 도시된 것과 같은 탑 게이트형 투명 박막 트랜지스터를 제조할 수 있다.First, as shown in FIG. 9, the transparent semiconductor layer 25 is formed on the substrate 10, and the transparent semiconductor layer 25 is exposed so that the source region 25s and the drain region 25d of the transparent semiconductor layer 25 are exposed. The photoresist layer 30 is formed on the (). As shown in FIG. 10, the exposed source region 25s and the drain region 25d of the transparent semiconductor layer 25 are surface treated using the photoresist layer 30 as a mask, and then shown in FIG. 11. As described above, the conductive layer 27 is formed on the entire surface of the substrate 10. Thereafter, the photoresist layer 30 is removed to pattern the conductive layer 27, so that the source electrode 27s and the transparent semiconductor layer 25 contacting the source region of the transparent semiconductor layer 25 as shown in FIG. 12. A drain electrode 27d is formed in contact with the drain region of the. Thereafter, the gate insulating film 23 is formed to cover the transparent semiconductor layer 25, the source electrode 27s, and the drain electrode 27d, and the gate electrode 21 is formed thereon, as shown in FIG. A top gate type transparent thin film transistor can be manufactured.

상기한 바와 같이 이루어진 본 발명의 투명 박막 트랜지스터의 제조방법에 따르면, 소스 전극 및 드레인 전극과 투명 반도체층 사이의 컨택특성이 향상된 투명 박막 트랜지스터를 제조할 수 있다.According to the method of manufacturing the transparent thin film transistor of the present invention made as described above, it is possible to manufacture a transparent thin film transistor with improved contact characteristics between the source electrode and the drain electrode and the transparent semiconductor layer.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments shown in the drawings, these are merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

Claims (8)

기판 상에 게이트 전극을 형성하는 단계;Forming a gate electrode on the substrate; 상기 게이트 전극 상에 게이트 절연막을 형성하는 단계;Forming a gate insulating film on the gate electrode; 상기 게이트 절연막 상에 패터닝된 투명 반도체층을 형성하는 단계;Forming a patterned transparent semiconductor layer on the gate insulating film; 상기 투명 반도체층의 소스 영역과 드레인 영역이 노출되도록 상기 투명 반도체층 상에 포토리지스트층을 형성하는 단계;Forming a photoresist layer on the transparent semiconductor layer to expose the source region and the drain region of the transparent semiconductor layer; 상기 포토리지스트층을 마스크로 이용하여 상기 투명 반도체층의 노출된 소스 영역과 드레인 영역을 표면처리하는 단계;Surface treating the exposed source region and the drain region of the transparent semiconductor layer using the photoresist layer as a mask; 상기 기판의 전면(全面)에 도전층을 형성하는 단계; 및Forming a conductive layer on an entire surface of the substrate; And 상기 포토리지스트층을 제거하여 상기 도전층을 패터닝함으로써, 상기 투명 반도체층의 소스 영역에 접하는 소스 전극과 상기 투명 반도체층의 드레인 영역에 접하는 드레인 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 투명 박막 트랜지스터의 제조방법.And removing the photoresist layer to pattern the conductive layer to form a source electrode in contact with the source region of the transparent semiconductor layer and a drain electrode in contact with the drain region of the transparent semiconductor layer. Method of manufacturing a transparent thin film transistor. 기판 상에 투명 반도체층을 형성하는 단계;Forming a transparent semiconductor layer on the substrate; 상기 투명 반도체층의 소스 영역과 드레인 영역이 노출되도록 상기 투명 반도체층 상에 포토리지스트층을 형성하는 단계;Forming a photoresist layer on the transparent semiconductor layer to expose the source region and the drain region of the transparent semiconductor layer; 상기 포토리지스트층을 마스크로 이용하여 상기 투명 반도체층의 노출된 소스 영역과 드레인 영역을 표면처리하는 단계;Surface treating the exposed source region and the drain region of the transparent semiconductor layer using the photoresist layer as a mask; 상기 기판의 전면(全面)에 도전층을 형성하는 단계;Forming a conductive layer on an entire surface of the substrate; 상기 포토리지스트층을 제거하여 상기 도전층을 패터닝함으로써, 상기 투명 반도체층의 소스 영역에 접하는 소스 전극과 상기 투명 반도체층의 드레인 영역에 접하는 드레인 전극을 형성하는 단계;Removing the photoresist layer to pattern the conductive layer to form a source electrode in contact with the source region of the transparent semiconductor layer and a drain electrode in contact with the drain region of the transparent semiconductor layer; 상기 투명 반도체층, 상기 소스 전극 및 상기 드레인 전극을 덮도록 게이트 절연막을 형성하는 단계; 및Forming a gate insulating film to cover the transparent semiconductor layer, the source electrode and the drain electrode; And 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 투명 박막 트랜지스터의 제조방법.Forming a gate electrode on the gate insulating film; manufacturing method of a transparent thin film transistor comprising a. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 포토리지스트층을 마스크로 이용하여 상기 투명 반도체층의 노출된 소스 영역과 드레인 영역을 표면처리하는 단계는, 수소 플라즈마를 이용하여 표면처리하는 단계인 것을 특징으로 하는 투명 박막 트랜지스터의 제조방법.The surface treatment of the exposed source region and the drain region of the transparent semiconductor layer using the photoresist layer as a mask is a surface treatment using hydrogen plasma. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 포토리지스트층을 마스크로 이용하여 상기 투명 반도체층의 노출된 소스 영역과 드레인 영역을 표면처리하는 단계는, 산소 플라즈마를 이용하여 표면처리하는 단계인 것을 특징으로 하는 투명 박막 트랜지스터의 제조방법.The surface treatment of the exposed source region and the drain region of the transparent semiconductor layer using the photoresist layer as a mask is a step of surface treatment using an oxygen plasma. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 투명 반도체층은 산화물 반도체를 포함하는 것을 특징으로 하는 투명 박막 트랜지스터의 제조방법.The transparent semiconductor layer is a method of manufacturing a transparent thin film transistor, characterized in that it comprises an oxide semiconductor. 제5항에 있어서,The method of claim 5, 상기 투명 반도체층은 ZnO, InZnO 또는 ZnSnO로 형성되는 것을 특징으로 하는 투명 박막 트랜지스터의 제조방법.The transparent semiconductor layer is a method of manufacturing a transparent thin film transistor, characterized in that formed of ZnO, InZnO or ZnSnO. 제6항에 있어서,The method of claim 6, 상기 포토리지스트층을 마스크로 이용하여 상기 투명 반도체층의 노출된 소스 영역과 드레인 영역을 표면처리하는 단계는, 상기 투명 반도체층 표면의 산소 이온을 제거하는 단계인 것을 특징으로 하는 투명 박막 트랜지스터의 제조방법.The surface treatment of the exposed source region and the drain region of the transparent semiconductor layer using the photoresist layer as a mask may include removing oxygen ions on the surface of the transparent semiconductor layer. Manufacturing method. 제6항에 있어서,The method of claim 6, 상기 포토리지스트층을 마스크로 이용하여 상기 투명 반도체층의 노출된 소스 영역과 드레인 영역을 표면처리하는 단계는, 상기 투명 반도체층 표면의 산소 이온을 제거하여 Zn 이온을 형성하는 단계인 것을 특징으로 하는 투명 박막 트랜지스터의 제조방법.Surface treatment of the exposed source region and the drain region of the transparent semiconductor layer using the photoresist layer as a mask may include forming Zn ions by removing oxygen ions on the surface of the transparent semiconductor layer. Method of manufacturing a transparent thin film transistor.
KR1020060075298A 2006-08-09 2006-08-09 Method of manufacturing transparent thin film transistor KR100787455B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060075298A KR100787455B1 (en) 2006-08-09 2006-08-09 Method of manufacturing transparent thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060075298A KR100787455B1 (en) 2006-08-09 2006-08-09 Method of manufacturing transparent thin film transistor

Publications (1)

Publication Number Publication Date
KR100787455B1 true KR100787455B1 (en) 2007-12-26

Family

ID=39147559

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060075298A KR100787455B1 (en) 2006-08-09 2006-08-09 Method of manufacturing transparent thin film transistor

Country Status (1)

Country Link
KR (1) KR100787455B1 (en)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100916921B1 (en) 2008-06-26 2009-09-09 삼성모바일디스플레이주식회사 Organic light emitting display device and method of manufacturing the same
KR100918405B1 (en) 2008-06-27 2009-09-24 삼성모바일디스플레이주식회사 Flat panel display apparatus and method for manufacturing the same
KR20100094817A (en) * 2009-02-19 2010-08-27 엘지디스플레이 주식회사 Method of fabricating array substrate
KR20110027470A (en) * 2009-09-10 2011-03-16 엘지디스플레이 주식회사 Method of fabricating oxide thin film transistor
KR20110051563A (en) * 2009-11-10 2011-05-18 엘지디스플레이 주식회사 Thin film transistor array substrate and method for manufacturing the same
KR20110058076A (en) * 2009-11-25 2011-06-01 엘지디스플레이 주식회사 Oxide thin film transistor and method of fabricating the same
KR20120051720A (en) * 2009-07-31 2012-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and manufacturing method thereof
KR101495348B1 (en) * 2008-06-09 2015-02-25 엘지디스플레이 주식회사 Fabricating method of transparent thin film transistor
KR101605723B1 (en) * 2009-12-01 2016-03-24 엘지디스플레이 주식회사 Method of fabricating oxide thin film transistor
KR101610819B1 (en) 2008-11-07 2016-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the same
KR101622733B1 (en) * 2009-12-21 2016-05-20 엘지디스플레이 주식회사 Method of fabricating oxide thin film transistor
KR101905898B1 (en) * 2010-09-08 2018-10-08 후지필름 가부시키가이샤 Thin film transistor, method of manufacturing the same, and device having the thin film transistor
US10205030B2 (en) 2008-08-08 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10658522B2 (en) 2011-07-08 2020-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006086170A (en) * 2004-09-14 2006-03-30 Fuji Photo Film Co Ltd Picture display device
JP2006165531A (en) * 2004-11-10 2006-06-22 Canon Inc Method of manufacturing field effect transistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006086170A (en) * 2004-09-14 2006-03-30 Fuji Photo Film Co Ltd Picture display device
JP2006165531A (en) * 2004-11-10 2006-06-22 Canon Inc Method of manufacturing field effect transistor

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101495348B1 (en) * 2008-06-09 2015-02-25 엘지디스플레이 주식회사 Fabricating method of transparent thin film transistor
KR100916921B1 (en) 2008-06-26 2009-09-09 삼성모바일디스플레이주식회사 Organic light emitting display device and method of manufacturing the same
KR100918405B1 (en) 2008-06-27 2009-09-24 삼성모바일디스플레이주식회사 Flat panel display apparatus and method for manufacturing the same
US10205030B2 (en) 2008-08-08 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101610819B1 (en) 2008-11-07 2016-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the same
KR20100094817A (en) * 2009-02-19 2010-08-27 엘지디스플레이 주식회사 Method of fabricating array substrate
KR101593443B1 (en) * 2009-02-19 2016-02-12 엘지디스플레이 주식회사 Method of fabricating array substrate
KR101967480B1 (en) * 2009-07-31 2019-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and manufacturing method thereof
KR20120051720A (en) * 2009-07-31 2012-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and manufacturing method thereof
KR101616368B1 (en) * 2009-09-10 2016-04-28 엘지디스플레이 주식회사 Method of fabricating oxide thin film transistor
KR20110027470A (en) * 2009-09-10 2011-03-16 엘지디스플레이 주식회사 Method of fabricating oxide thin film transistor
KR101658140B1 (en) * 2009-11-10 2016-09-20 엘지디스플레이 주식회사 Thin Film Transistor Array Substrate and Method for Manufacturing the Same
KR20110051563A (en) * 2009-11-10 2011-05-18 엘지디스플레이 주식회사 Thin film transistor array substrate and method for manufacturing the same
KR20110058076A (en) * 2009-11-25 2011-06-01 엘지디스플레이 주식회사 Oxide thin film transistor and method of fabricating the same
KR101658533B1 (en) * 2009-11-25 2016-09-22 엘지디스플레이 주식회사 Oxide thin film transistor and method of fabricating the same
KR101605723B1 (en) * 2009-12-01 2016-03-24 엘지디스플레이 주식회사 Method of fabricating oxide thin film transistor
KR101622733B1 (en) * 2009-12-21 2016-05-20 엘지디스플레이 주식회사 Method of fabricating oxide thin film transistor
KR101905898B1 (en) * 2010-09-08 2018-10-08 후지필름 가부시키가이샤 Thin film transistor, method of manufacturing the same, and device having the thin film transistor
US10658522B2 (en) 2011-07-08 2020-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US11011652B2 (en) 2011-07-08 2021-05-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US11588058B2 (en) 2011-07-08 2023-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
KR100787455B1 (en) Method of manufacturing transparent thin film transistor
US9570621B2 (en) Display substrate, method of manufacturing the same
KR101015338B1 (en) Method of manufacturing thin film transistor
US8188472B2 (en) Thin film transistor, method of manufacturing the same, and flat panel display having the same
US8324033B2 (en) TFT array substrate and manufacturing method thereof
US9391097B2 (en) Thin film transistor, array substrate and method of manufacturing the same and display device
US8956926B2 (en) Method for manufacturing self-aligned thin film transistor
US10615266B2 (en) Thin-film transistor, manufacturing method thereof, and array substrate
US7910920B2 (en) Thin film transistor and method of forming the same
KR100729043B1 (en) Transparent Thin Film Transistor and Fabrication Method for the same
US8890145B2 (en) Thin film transistors and methods for manufacturing the same
KR101600879B1 (en) Thin film transistor, manufacturing method thereof and display substrate using the thin film transistor
WO2016165186A1 (en) Manufacturing method for dual-gate oxide semiconductor tft substrate, and structure of dual-gate oxide semiconductor tft substrate
US20130234124A1 (en) Thin-film transistor substrate, method of manufacturing the same, and display device including the same
WO2014166176A1 (en) Thin-film transistor and manufacturing method thereof, array base plate and display apparatus
US9842915B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
KR20130106428A (en) Manufacturing method of tft array substrate
US20090302325A1 (en) Thin film transistor substrate, method of manufacturing the same, and display apparatus having the same
EP3499582B1 (en) Thin film transistor, method for manufacturing the same and display device comprising the same
CN103988307A (en) Self-aligned metal oxide tft with reduced number of masks
CN106960850B (en) Display device including thin film transistor array panel and method of manufacturing the same
US7575951B2 (en) Flat panel display and method for fabricating the same
KR102148957B1 (en) Display substrate and method of manufacturing a display substrate
KR20150010065A (en) Method of forming an oxide semiconductor device, and method of manufacturing a display device having an oxide semiconductor device
JP2012164873A (en) Thin-film transistor circuit board and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 13