KR100915151B1 - Reference Voltage Generating Circuits with Noise Immunity - Google Patents

Reference Voltage Generating Circuits with Noise Immunity

Info

Publication number
KR100915151B1
KR100915151B1 KR1020070120548A KR20070120548A KR100915151B1 KR 100915151 B1 KR100915151 B1 KR 100915151B1 KR 1020070120548 A KR1020070120548 A KR 1020070120548A KR 20070120548 A KR20070120548 A KR 20070120548A KR 100915151 B1 KR100915151 B1 KR 100915151B1
Authority
KR
South Korea
Prior art keywords
current
transistor
coupled
voltage
power supply
Prior art date
Application number
KR1020070120548A
Other languages
Korean (ko)
Other versions
KR20090053641A (en
Inventor
이동석
노정진
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020070120548A priority Critical patent/KR100915151B1/en
Publication of KR20090053641A publication Critical patent/KR20090053641A/en
Application granted granted Critical
Publication of KR100915151B1 publication Critical patent/KR100915151B1/en

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205Substrate bias-voltage generators
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

기준 전압 발생 회로는 기준 전압 발생부와 증폭부를 포함한다. 기준 전압 발생부는 제1 전류원을 가지는 제1 전류 경로와 제2 전류원-여기서, 상기 제1 전류원의 일단 및 제2 전류원의 일단은 공통 결합되어 제1 전원 전압에 상응하는 내부 전원 전압에 결합됨-을 가지는 제2 전류 경로를 포함한다. 증폭부는 상기 제1 전원 전압을 제공받아 상기 제1 전원 전압에 상응하는 내부 전원 전압을 각각 상기 제1 전류원 및 상기 제2 전류원을 통하여 음의 피드백받는 차동 증폭기 구조를 가지는 증폭부를 포함한다. 증폭부는 상기 제1 전류원의 타단의 전압을 반전 입력 단자로 입력받고, 상기 제2 전류원의 타단을 비반전 입력 단자로 입력받고, 상기 반전 입력 단자와 비반전 입력 단자에서의 가상 접지 특성에 따라 상기 제1 전류원의 양단 전압과 상기 제2 전류원의 양단 전압이 실질적으로 동일하도록 하여 상기 제1 전류 경로로 제공되는 제1 전류와 상기 제2 전류 경로로 제공되는 제2 전류가 실질적으로 동일하도록 한다. 차동 증폭기의 출력인 내부 전원 전압을 차동 증폭기로 음의 피드백시키고 차동 증폭기의 가상 접지 특성을 이용하여 노이즈에 강하고 저전력 설계가 가능한 기준 전압 발생 회로를 제공할 수 있다.  The reference voltage generator circuit includes a reference voltage generator and an amplifier. The reference voltage generator includes a first current path and a second current source having a first current source, wherein one end of the first current source and one end of the second current source are commonly coupled to an internal power supply voltage corresponding to the first power supply voltage. It includes a second current path having a. The amplifier includes an amplifier having a differential amplifier structure receiving the first power supply voltage and negatively feeding back an internal power supply voltage corresponding to the first power supply voltage through the first current source and the second current source, respectively. The amplifier receives the voltage at the other end of the first current source to the inverting input terminal, receives the other end of the second current source to the non-inverting input terminal, and according to the virtual ground characteristics at the inverting input terminal and the non-inverting input terminal. The voltage between both ends of the first current source and the voltage between both ends of the second current source are substantially the same so that the first current provided through the first current path and the second current provided through the second current path are substantially the same. The internal supply voltage, which is the output of the differential amplifier, is negatively fed back to the differential amplifier and the virtual ground characteristics of the differential amplifier can be used to provide a reference voltage generator circuit that is robust against noise and enables low power design.

Description

노이즈에 강한 기준 전압 발생 회로{Reference Voltage Generating Circuits with Noise Immunity}Reference Voltage Generating Circuits with Noise Immunity

본 발명은 기준 전압 발생 회로에 관한 것으로서, 보다 상세하게는 노이즈에 강한 기준 전압 발생 회로에 관한 것이다. The present invention relates to a reference voltage generator circuit, and more particularly, to a reference voltage generator circuit resistant to noise.

밴드 갭 레퍼런스(band gap reference)회로는 시스템 내에서 온도 및 외부 전압등과 무관하게 항상 일정한 기준 전압을 발생하는 회로이다. A band gap reference circuit is a circuit that always generates a constant reference voltage regardless of temperature and external voltage in the system.

높은 정밀도의 기준 전압(reference voltage)은 데이터 컨버터(data converter), 데이터 획득 시스템(data acuisition system), 전압 레귤레이터(voltage regulator), 대부분의 계측 장비등과 같은 다양한 회로 및 시스템에서 널리 사용되고 있다. High precision reference voltages are widely used in a variety of circuits and systems, such as data converters, data acquisition systems, voltage regulators, and most measurement equipment.

상기와 같은 응용 회로 및 시스템에서 온도 또는 공급 전압이 변하는 경우에도 일정한 값을 가지고 공정 파라미터의 변화에도 영향을 받지 않도록 기준 전압을 설계하는 것이 요구된다. In such application circuits and systems, it is required to design reference voltages so that they have a constant value and are not affected by changes in process parameters even when the temperature or supply voltage changes.

도 1은 종래의 기준 전압 발생 회로를 나타낸 회로도이다. 도 1을 참조하면, 종래의 기준 전압 발생 회로는 기준 전압 발생부(10) 및 증폭부(20)로 구성된다. 트랜지스터 M9, M10, M12, M13, M15, M16, M17, M18은 셀프 바이어스(Self bias) 회로이다. 트랜지스터 M2, M4, M5, M6, M7, M8은 증폭기로서 동작하며, 트랜지스터 M1 및 M2는 바이어스 전류를 공급한다. 1 is a circuit diagram showing a conventional reference voltage generating circuit. Referring to FIG. 1, a conventional reference voltage generator circuit includes a reference voltage generator 10 and an amplifier 20. The transistors M9, M10, M12, M13, M15, M16, M17, and M18 are self bias circuits. Transistors M2, M4, M5, M6, M7, M8 operate as amplifiers, and transistors M1 and M2 supply bias current.

도 1의 기준 전압 발생 회로의 동작을 설명하면 다음과 같다. Referring to the operation of the reference voltage generating circuit of Figure 1 as follows.

트랜지스터 M9는 게이트와 드레인이 같은 전압이므로 하기의 수학식 1의 포화 영역 동작 조건을 만족하므로 포화 영역에서 동작한다. Since the transistor M9 has the same voltage as the gate and the drain, the transistor M9 satisfies the saturation region operating condition of Equation 1 and operates in the saturation region.

여기서, Vsd는 MOS 트랜지스터의 쏘스와 드레인 간 전압, Vsg는 MOS 트랜지스터의 쏘스~게이트 간 전압, |Vthp|는 MOS 트랜지스터를 Turn-on시키는 문턱 전압이다. 따라서, 트랜지스터 M9의 드레인 전류 Id는 하기의 수학식 2로 구할 수 있다. Here, Vsd is the source-drain voltage of the MOS transistor, Vsg is the source-gate voltage of the MOS transistor, and | Vthp | is the threshold voltage for turning on the MOS transistor. Therefore, the drain current Id of the transistor M9 can be obtained by the following equation.

여기서,는 전하 운반자의 이동도,는 MOS 트랜지스터의 게이트 옥사이드(gate oxide)의 단위 면적당 커패시턴스, W는 MOS 트랜지스터의 채널 폭(channel width), L은 MOS 트랜지스터의 채널 길이(channel length), 는 채널 길이 변조(Channel length modulation) 계수로서 Vsd 변화에 대한 채널 길이의 상대적인 변화를 나타낸다.here, Is the mobility of the charge carriers, Is the capacitance per unit area of the gate oxide of the MOS transistor, W is the channel width of the MOS transistor, L is the channel length of the MOS transistor, Denotes a relative change in channel length with respect to the Vsd change as a channel length modulation coefficient.

트랜지스터 M9와 M10의 , , , |Vthp|, Vsd는 같다고 가정할 경우, 트랜지스터 M9와 M10는 전류 거울(current mirror) 구조로서 트랜지스터 M9와 M10의 게이트가 공통 연결되어 Vsg가 동일하므로 드레인 전류 Id가 동일하다. 마찬가지로 트랜지스터 M17와 M18도 전류 거울 구조로서 드레인 전류가 서로 동일하다. 이와같이, 드레인 전류가 왼쪽 전류 경로의 트랜지스터 M9에서 오른쪽 전류 경로의 트랜지스터 M10으로 복사되고 오른쪽 전류 경로의 트랜지스터 M18에서 왼쪽 전류 경로의 트랜지스터 M17으로 복사되고 이와같이 반복하면서 결국 왼쪽 전류 경로와 오늘쪽 전류 경로의 전류는 Id로 서로 동일하게 된다. 양쪽 전류 경로의 전류가 같으므로 트랜지스터 M17, M18의 Vgs 전압은 동일하고 따라서 트랜지스터 M17의 쏘스 전압 Vs17(노드 N11의 전압)과 M18의 쏘스 전압 Vs18(노드 N21)는 동일하다. 따라서 저항 R1 양단에는 하기의 수학식 3의 Veb가 걸린다.Of transistors M9 and M10 , , , Vthp |, and Vsd are the same, the transistors M9 and M10 are current mirror structures, and the drain currents Id are the same because the gates of the transistors M9 and M10 are commonly connected to each other, and Vsg is the same. Similarly, transistors M17 and M18 are current mirror structures, and drain currents are the same. As such, the drain current is copied from transistor M9 in the left current path to transistor M10 in the right current path and from transistor M18 in the right current path to transistor M17 in the left current path and repeats as a result of the left current path and today's current path. The currents are equal to each other with Id. Since the currents in both current paths are the same, the Vgs voltages of the transistors M17 and M18 are the same, so the source voltage Vs17 (the voltage of the node N11) of the transistor M17 and the source voltage Vs18 (the node N21) of the M18 are the same. Therefore, the resistance (R1) at both ends of the equation (3) Veb takes

Veb = Veb2 - Veb1 Veb = Veb2-Veb1

여기서, Veb는 바이폴라 트랜지스터의 에미터와 베이스간 전압이다. 바이폴라 트랜지스터의 콜렉터 전류 Ic는 하기의 수학식 4로 구해진다. Where Veb is the voltage between the emitter and base of the bipolar transistor. The collector current Ic of the bipolar transistor is obtained by the following equation (4).

여기서, Vt는 열 전압(Thermal voltage)로서 상온에서 약 25mV이다. Is는 포화 전류로 병렬 연결된 바이폴라 트랜지스터의 개수에 비례한다. 상기 수학식 4로부터 Veb는 하기의 수학식 5로 구해질 수 있다. Here, Vt is a thermal voltage of about 25 mV at room temperature. Is is proportional to the number of bipolar transistors connected in parallel with saturation current. Veb from Equation 4 may be obtained by Equation 5 below.

따라서, △Veb는 하기의 수학식 6로 표현될 수 있다.Therefore, ΔVeb may be expressed by Equation 6 below.

Veb = Veb2 - Veb1 = - = Veb = Veb2-Veb1 = - =

따라서, 저항 R1에는 의 전류(Id)가 흐른다. 상기 전류 Id가 셀프 바이어스 회로(M9, M10, M12, M13, M15, M16, M17, M18)에 흐르고, 전류 거울 구조에 의해 트랜지스터 M9를 통해 트랜지스터 M11로 복사된다.Therefore, the resistor R1 Current (Id) flows. The current Id flows into the self bias circuits M9, M10, M12, M13, M15, M16, M17, M18 and is radiated through the transistor M9 to the transistor M11 by the current mirror structure.

기준 전압 Vref는 하기의 수학식 7로 구할 수 있다. The reference voltage Vref can be obtained by Equation 7 below.

도 1에서 트랜지스터 M2, M4, M5, M6, M7, M8은 차동 증폭기로서, 트랜지스터 M8의 게이트가 반전(-) 입력단, 트랜지스터 M7의 게이트가 비반전(+) 입력단이다. 상기 차동 증폭기는 기준 전압 발생 회로의 내부 전원 Vreg가 흔들리는 것을 방지해준다. In Fig. 1, transistors M2, M4, M5, M6, M7, and M8 are differential amplifiers, with the gate of transistor M8 being the inverting (-) input terminal and the gate of transistor M7 being the non-inverting (+) input terminal. The differential amplifier prevents the internal power supply Vreg of the reference voltage generator circuit from shaking.

구체적으로, 노이즈에 의해 제1 전원 전압(VDD)가 감소하면 내부 전원 전압 Vreg이 감소하고, 트랜지스터 M9의 드레인 전압, 트랜지스터 M12의 드레인 전압이 감소한다. 차동 증폭기의 반전 입력단의 입력 전압(VN)이 감소했으므로 차동 증폭기의 출력인 내부 전원 전압 Vreg은 증가하며, 그 결과 처음에 노이즈에 의해 내부 전원 전압 Vreg가 감소했던 것을 억제하는 음의 피드백으로 동작한다. 따라서, 도 1의 종래의 기준 전압 발생 회로의 차동 증폭기는 외부의 노이즈의 영향을 억제하도록 동작한다. Specifically, when the first power supply voltage VDD decreases due to noise, the internal power supply voltage Vreg decreases, and the drain voltage of the transistor M9 and the drain voltage of the transistor M12 decrease. Since the input voltage (VN) of the inverting input stage of the differential amplifier has decreased, the internal supply voltage Vreg, which is the output of the differential amplifier, increases, resulting in negative feedback that initially suppresses the decrease in the internal supply voltage Vreg due to noise. . Thus, the differential amplifier of the conventional reference voltage generating circuit of FIG. 1 operates to suppress the influence of external noise.

차동 증폭기의 트랜지스터 M6에 흐르는 전류 Id는 전류 거울 구조를 통해 트랜지스터 M3에 복사된다. 상기 트랜지스터 M3에 복사된 전류는 트랜지스터 M1에 흐르고 다시 전류 거울 구조를 통해 트랜지스터 M2로 복사되며, 트랜지스터 M2가 기준 전압 발생회로에 적절한 전류를 공급할 수 있다. The current Id flowing in the transistor M6 of the differential amplifier is radiated to the transistor M3 through the current mirror structure. The current radiated to the transistor M3 flows to the transistor M1 and is radiated back to the transistor M2 through the current mirror structure, and the transistor M2 can supply an appropriate current to the reference voltage generation circuit.

트랜지스터 M12, M13, M14, M8은 전류 거울 구조로써 동일한 전류 Id가 흐른다. The transistors M12, M13, M14, and M8 have a current mirror structure in which the same current Id flows.

트랜지스터 M8의 게이트와 트랜지스터 M7의 게이트는 차동 증폭기 입력의 가상 접지 특성으로 동일한 전압을 갖는다. 즉, 트랜지스터 M8과 트랜지스터 M7은 전류 거울 구조를 이룬다. 따라서 트랜지스터 M12, M13, M14, M8, M7에는 동일한 전류 Id가 흐른다. 상기와 같은 전류 거울 구조를 이용해서 트랜지스터 M2에 흐르는 전류가 트랜지스터 M12에 흐르는 전류의 7배가 되게 하면 기준 전압 발생 회로에 적절한 전류를 공급할 수 있다. The gate of transistor M8 and the gate of transistor M7 have the same voltage as the virtual ground characteristic of the differential amplifier input. In other words, the transistors M8 and M7 form a current mirror structure. Therefore, the same current Id flows through the transistors M12, M13, M14, M8, and M7. By using the current mirror structure as described above, if the current flowing through the transistor M2 is made to be 7 times the current flowing through the transistor M12, an appropriate current can be supplied to the reference voltage generating circuit.

이하, 도 1의 종래의 기준 전압 발생 회로의 문제점에 대해 설명한다. Hereinafter, the problem of the conventional reference voltage generator circuit of FIG. 1 will be described.

도 1에서 MOS 트랜지스터를 턴온(Turn-on)시키려면 VgsVth 이어야하므로 셀프 바이어스 회로를 구성하는 트랜지스터 M9, M10, M12, M13, M15, M16, M17, M18를 모두 포화(saturation) 영역에서 동작시키기 위한 제1 전원 전압 VDD의 최소값은 하기의 수학식 8과 같다.Vgs to Turn-On a MOS Transistor in FIG. The minimum value of the first power supply voltage VDD for operating the transistors M9, M10, M12, M13, M15, M16, M17, and M18 constituting the self-biasing circuit in the saturation region is equal to Vth. same.

VDD(min) = Veb2 + Vgs18 + Vgs16 + Vsg12 + Vsg9 + Vov2VDD (min) = Veb2 + Vgs18 + Vgs16 + Vsg12 + Vsg9 + Vov2

여기서 Veb는 바이폴라 트랜지스터의 에미터와 베이스간 전압이고, Vgs는 NMOS 트랜지스터의 게이트와 쏘스 간 전압이고, Vsg는 PMOS 트랜지스터의 쏘스와 게이트간 전압이다. Vov2는 트랜지스터 M2의 오버드라이브(Overdrive) 전압으로서 수학식 1의 에서 최소의 Vsd값에 해당되며 하기의 수학식 9와 같다.Where Veb is the emitter-to-base voltage of the bipolar transistor, Vgs is the gate-to-source voltage of the NMOS transistor, and Vsg is the source-to-gate voltage of the PMOS transistor. Vov2 is the overdrive voltage of transistor M2, Corresponds to the minimum Vsd value in Equation 9 below.

Vov = Vsg - |Vthp|Vov = Vsg-| Vthp |

전류 거울 구조를 이용해서 전류를 복사할 때, 전류 거울을 이루는 두개의 트랜지스터의 , , , |Vthp|, Vsd는 같다고 가정할 경우, Vsg 뿐만 아니라 Vsd가 같아야 전류가 더 정확히 복사된다. 도 1의 종래의 기준 전압 발생 회로는 전류 거울을 이루는 두개의 트랜지스터 M9, M10의 Vsd를 동일하게 해주기 위해서 전류 거울을 캐스코드(Cascode)로 구성하였다. 또한, 트랜지스터 M12, M13를 써서 트랜지스터 M9, M10의 Vsd를 동일하게 해주었고, 마찬가지로 트랜지스터 M15, M16를 써서 트랜지스터 M17, M18의 Vsd를 동일하게 해주었다.When current is radiated using the current mirror structure, the two transistors that make up the current mirror , , Assuming that | Vthp | and Vsd are equal, not only Vsg but also Vsd must be equal so that current is more accurately copied. In the conventional reference voltage generating circuit of FIG. 1, the current mirror is made of cascode to equalize Vsd of two transistors M9 and M10 constituting the current mirror. In addition, the transistors M12 and M13 were used to make the Vsds of the transistors M9 and M10 the same. Similarly, the transistors M15 and M16 were used to make the Vsds of the transistors M17 and M18 the same.

따라서, 도 1의 종래의 기준 전압 발생 회로는 트랜지스터를 직렬로 쌓는 캐스코드(Cascode) 구조로 셀프 바이어스 회로를 구성하였기 때문에 제1 전원 전압의 최소값 VDD(min)이 매우 높아지므로 저전력 설계에 적합하지 않다. Therefore, the conventional reference voltage generator of FIG. 1 is a self-biased circuit having a cascode structure in which transistors are stacked in series, so the minimum value VDD (min) of the first power supply voltage becomes very high, which is not suitable for low power design. not.

한편, 도 1에서 기준 전압 Vref를 생성하기 위해, R1 양단에 수학식 6과 같은 전압을 걸어주면 저항 R1 양단에는 의 전류가 흐른다. 도 1의 종래의 기준 전압 발생 회로에서는 상기 R1 양단에 흐르는 전류를 전류 거울로 복사해서 저항 R4 및 바이폴라 트랜지스터 Q3에 흐르게 해서 기준 전압 Vref를 생성하므로 바이폴라 트랜지스터 Q1,Q2 및 Q3가 필요하다.Meanwhile, in order to generate the reference voltage Vref in FIG. 1, when a voltage equal to Equation 6 is applied across R1, the resistance R1 is applied across the resistor R1. Current flows. In the conventional reference voltage generating circuit of FIG. 1, the bipolar transistors Q1, Q2 and Q3 are necessary because the current flowing across R1 is copied to a current mirror to flow to the resistor R4 and the bipolar transistor Q3 to generate the reference voltage Vref.

따라서, 본 발명의 제1 목적은 외부 노이즈에 강하고 저전력 설계에 적합한 기준 전압 발생 회로를 제공하는 것이다. Accordingly, it is a first object of the present invention to provide a reference voltage generator circuit that is resistant to external noise and suitable for a low power design.

상기한 본 발명의 제1 목적을 달성하기 위한 본 발명의 일측면에 따른 기준 전압 발생 회로는 제1 전류원을 가지는 제1 전류 경로와 제2 전류원-여기서, 상기 제1 전류원의 일단 및 제2 전류원의 일단은 공통 결합되어 제1 전원 전압에 상응하는 내부 전원 전압에 결합됨-을 가지는 제2 전류 경로를 포함하는 기준 전압 발생부와, 상기 제1 전원 전압을 제공받아 상기 제1 전원 전압에 상응하는 내부 전원 전압을 각각 상기 제1 전류원 및 상기 제2 전류원을 통하여 음의 피드백받는 차동 증폭기 구조를 가지는 증폭부를 포함하되, 상기 증폭부는 상기 제1 전류원의 타단의 전압을 반전 입력 단자로 입력받고, 상기 제2 전류원의 타단을 비반전 입력 단자로 입력받고, 상기 반전 입력 단자와 비반전 입력 단자에서의 가상 접지 특성에 따라 상기 제1 전류원의 양단 전압과 상기 제2 전류원의 양단 전압이 실질적으로 동일하도록 하여 상기 제1 전류 경로로 제공되는 제1 전류와 상기 제2 전류 경로로 제공되는 제2 전류가 실질적으로 동일하도록 한다. 상기 기준 전압 발생 회로는 상기 비반전 입력 단자의 전압을 기준 전압으로 제공할 수 있다. 상기 제1 전류 경로는 온도에 따라 감소하는 제1 전류 전극 및 제어 전극간 전압을 가지는 트랜지스터를 더 포함할 수 있다. 상기 제1 전류 경로는 상기 제1 전류원과 상기 트랜지스터사이에 온도에 따라 증가하는 전압을 소정의 저항비로 증폭하기 위한 회로 소자를 더 포함할 수 있다. 상기 제1 전류 경로는 일단이 상기 제1 전류원의 타단에 결합된 제1 저항 소자와, 일단이 상기 제1 저항 소자의 타단에 결합된 제2 저항 소자와, 상기 제2 저항 소자의 타단과 결합된 제1 전류 전극, 제2 전원 전압과 결합된 제어 전극, 상기 제2 전원 전압과 결합된 제2 전류 전극을 가지는 제1 트랜지스터를 포함할 수 있다. 상기 제2 전류 경로는 일단이 상기 제2 전류원의 타단에 결합된 제3 저항 소자와, 상기 제3 저항 소자의 타단과 결합된 제1 전류 전극, 상기 제2 전원 전압과 결합된 제어 전극, 상기 제2 전원 전압과 결합된 제2 전류 전극을 가지는 제2 트랜지스터를 포함할 수 있다. 상기 제2 저항 소자와 상기 제3 저항 소자는 동일한 저항값을 가질 수 있다. 상기 제1 트랜지스터의 제1 전류 전극 및 제어 전극간 전압은 온도에 따라 감소할 수 있다. 상기 증폭부는 상기 제1 전원 전압에 결합된 제1 전류 전극을 가지는 제3 트랜지스터와, 상기 제1 전원 전압에 결합된 제1 전류 전극, 상기 제1 트랜지스터의 제어 전극에 연결된 제어 전극, 및 상기 제어 전극에 연결된 제2 전류전극을 가지는 제4 트랜지스터와, 상기 제3 트랜지스터의 제2 전류 전극에 결합된 제1 전류전극, 상기 반전 입력 단자와 결합된 제어 전극을 가지는 제5 트랜지스터와, 상기 제5 트랜지스터의 제1 전류 전극에 결합된 제1 전류전극, 상기 비반전 입력 단자와 결합된 제어 전극을 가지는 제6 트랜지스터와, 상기 제5 트랜지스터의 제2 전류 전극에 결합된 제1 전류 전극, 상기 제1 전류 전극과 결합된 제어 전극, 상기 제2 전원 전압과 결합된 제2 전류 전극을 가지는 제7 트랜지스터와, 상기 제6 트랜지스터의 제2 전류 전극에 결합된 제1 전류 전극, 상기 제7 트랜지스터의 제어 전극에 연결된 제어 전극, 상기 제2 전원 전압과 결합된 제2 전류 전극을 가지는 제8 트랜지스터와, 상기 제4 트랜지스터의 제2 전류 전극에 결합된 제1 전류 전극, 상기 제8 트랜지스터의 제1 전류전극과 결합되고 상기 제1 전류 전극과는 보상 저항 및 보상 커패시터를 통하여 연결된 제어 전극, 상기 제2 전원 전압과 결합된 제2 전류 전극을 가지는 제9 트랜지스터와, 상기 제3 트랜지스터의 제2 전류 전극과 결합된 제1 전류 전극, 상기 제7 트랜지스터의 제어 전극과 결합된 제어전극, 및 상기 제2 전원 전압과 결합된 제2 전류 전극을 가지는 제10 트랜지스터를 포함할 수 있다. 상기 제9 트랜지스터를 통하여 흐르는 전류는 상기 가상 접지 특성을 유지하도록 상기 제1 전류 경로로 제공되는 제1 전류의 k(k는 양의 실수)배의 전류값을 가질 수 있다. 상기 증폭부의 상기 가상 접지 특성을 유지할 수 있도록 상기 제7 트랜지스터, 상기 제8 트랜지스터 및 상기 제9 트랜지스터를 사용하여 2단 증폭 동작을 수행할 수 있다. The reference voltage generating circuit according to an aspect of the present invention for achieving the first object of the present invention is a first current path and a second current source having a first current source, wherein one end and the second current source of the first current source A reference voltage generator including a second current path having one end commonly coupled to an internal power supply voltage corresponding to the first power supply voltage, and receiving the first power supply voltage to correspond to the first power supply voltage. An amplifier having a differential amplifier structure in which an internal power supply voltage is negatively fed back through the first current source and the second current source, respectively, wherein the amplifier receives the voltage at the other end of the first current source through an inverting input terminal, The other end of the second current source is input to a non-inverting input terminal, and both ends of the first current source according to a virtual ground characteristic at the inverting input terminal and the non-inverting input terminal. By the pressure and the both-end voltage of the second current source is substantially equal to the second current provided to the first current and the second current path provided by the first current path is substantially equal. The reference voltage generator may provide a voltage of the non-inverting input terminal as a reference voltage. The first current path may further include a transistor having a voltage between the first current electrode and the control electrode which decreases with temperature. The first current path may further include a circuit element for amplifying a voltage, which increases with temperature, between the first current source and the transistor at a predetermined resistance ratio. The first current path includes a first resistance element having one end coupled to the other end of the first current source, a second resistance element having one end coupled to the other end of the first resistance element, and coupled with the other end of the second resistance element. The first transistor may include a first current electrode, a control electrode coupled to a second power supply voltage, and a second current electrode coupled to the second power supply voltage. The second current path may include a third resistance element having one end coupled to the other end of the second current source, a first current electrode coupled with the other end of the third resistance element, a control electrode coupled with the second power supply voltage, and It may include a second transistor having a second current electrode coupled to the second power supply voltage. The second resistor element and the third resistor element may have the same resistance value. The voltage between the first current electrode and the control electrode of the first transistor may decrease with temperature. The amplifier includes a third transistor having a first current electrode coupled to the first power supply voltage, a first current electrode coupled to the first power supply voltage, a control electrode connected to the control electrode of the first transistor, and the control. A fourth transistor having a second current electrode connected to the electrode, a first current electrode coupled to the second current electrode of the third transistor, a fifth transistor having a control electrode coupled to the inverting input terminal, and the fifth A first current electrode coupled to a first current electrode of the transistor, a sixth transistor having a control electrode coupled to the non-inverting input terminal, a first current electrode coupled to a second current electrode of the fifth transistor, and the A seventh transistor having a control electrode coupled with a first current electrode, a second current electrode coupled with the second power supply voltage, and a first electric field coupled to the second current electrode of the sixth transistor; An eighth transistor having an electrode, a control electrode connected to a control electrode of the seventh transistor, a second current electrode coupled to the second power supply voltage, a first current electrode coupled to a second current electrode of the fourth transistor, A ninth transistor coupled to a first current electrode of the eighth transistor and having a control electrode coupled to the first current electrode through a compensation resistor and a compensation capacitor, and a second current electrode coupled to the second power supply voltage; A tenth transistor having a first current electrode coupled to a second current electrode of a third transistor, a control electrode coupled to a control electrode of the seventh transistor, and a second current electrode coupled to the second power supply voltage. Can be. The current flowing through the ninth transistor may have a current value of k (k is a positive real number) times the first current provided to the first current path to maintain the virtual ground characteristic. In order to maintain the virtual ground characteristic of the amplifier, a two-stage amplification operation may be performed using the seventh transistor, the eighth transistor, and the ninth transistor.

또한, 본 발명의 제1 목적을 달성하기 위한 본 발명의 다른 측면에 따른 기준 전압 발생 회로는 i) 일단이 내부 전원 전압에 결합된 제1 전류원, 상기 제1 전류원의 타단에 결합된 제1 저항 소자, 일단이 상기 제1 저항 소자의 타단에 결합된 제2 저항 소자, 상기 제2 저항 소자의 타단과 결합된 제1 전류 전극, 제2 전원 전압과 결합된 제어 전극, 상기 제2 전원 전압과 결합된 제2 전류 전극을 가지는 제1 트랜지스터를 가지는 제1 전류 경로와, ii)일단이 상기 내부 전원 전압에 결합된 제2 전류원, 일단이 상기 제2 전류원의 타단에 결합된 제3 저항 소자, 상기 제3 저항 소자의 타단과 결합된 제1 전류 전극, 상기 제2 전원 전압과 결합된 제어 전극, 상기 제2 전원 전압과 결합된 제2 전류 전극을 가지는 제2 트랜지스터를 가지는 제2 전류 경로를 포함하는 기준 전압 발생부와, 상기 제1 전원 전압을 제공받아 상기 제1 전원 전압에 상응하는 내부 전원 전압을 각각 상기 제1 전류원 및 상기 제2 전류원을 통하여 음의 피드백받는 차동 증폭기 구조를 가지는 증폭부를 포함하되, 상기 증폭부는 상기 제1 전류원의 타단의 전압을 반전 입력 단자로 입력받고, 상기 제2 전류원의 타단을 비반전 입력 단자로 입력받고, 상기 반전 입력 단자와 비반전 입력 단자에서의 가상 접지 특성에 따라 상기 제1 전류원의 양단 전압과 상기 제2 전류원의 양단 전압이 실질적으로 동일하도록 하여 상기 제1 전류 경로로 제공되는 제1 전류와 상기 제2 전류 경로로 제공되는 제2 전류가 실질적으로 동일하도록 한다. In addition, the reference voltage generating circuit according to another aspect of the present invention for achieving the first object of the present invention includes: i) a first current source having one end coupled to an internal power supply voltage, a first resistor coupled to the other end of the first current source; A second resistance element having one end coupled to the other end of the first resistance element, a first current electrode coupled with the other end of the second resistance element, a control electrode coupled with a second power supply voltage, and the second power supply voltage; A first current path having a first transistor having a coupled second current electrode, ii) a second current source having one end coupled to the internal power supply voltage, a third resistance element having one end coupled to the other end of the second current source, A second current path having a first transistor coupled to the other end of the third resistance element, a control electrode coupled to the second power supply voltage, and a second transistor having a second current electrode coupled to the second power supply voltage; Including reference voltage And a booster having a differential amplifier structure receiving the first power supply voltage and negatively feedbacking an internal power supply voltage corresponding to the first power supply voltage through the first current source and the second current source, respectively. The amplifier receives the voltage at the other end of the first current source to the inverting input terminal, receives the other end of the second current source to the non-inverting input terminal, and according to the virtual ground characteristics at the inverting input terminal and the non-inverting input terminal. The voltage between both ends of the first current source and the voltage between both ends of the second current source are substantially the same so that the first current provided through the first current path and the second current provided through the second current path are substantially the same.

이상에서 설명한 바와 같이 본 발명의 기준 전압 발생 회로에 따르면 종래 트랜지스터를 직렬로 쌓는 캐스코드(Cascode) 구조로 셀프 바이어스 회로를 구성한 기준 전압 발생 회로가 저전력 설계에 적합하지 않은 단점을 보완하기 위하여 캐스코드(Cascode) 구조의 전류 거울을 사용하지 않고, 차동 증폭기의 출력인 내부 전원 전압을 차동 증폭기로 음의 피드백(negative feedback)시키고 차동 증폭기의 가상 접지 특성을 이용하여 저전력 설계가 가능하다. As described above, according to the reference voltage generating circuit of the present invention, in order to compensate for the disadvantage that the reference voltage generating circuit, which constitutes a self bias circuit with a cascode structure in which a conventional transistor is stacked in series, is not suitable for low power design. Instead of using a current mirror with a cascode structure, the internal supply voltage, which is the output of the differential amplifier, is negatively fed back into the differential amplifier, and the low-power design is possible using the virtual ground characteristics of the differential amplifier.

또한, 본 발명의 기준 전압 발생 회로는 차동 증폭기의 출력인 내부 전원 전압을 차동 증폭기로 음의 피드백(negative feedback)시킴으로써 전원 전압 라인을 타고 상기 내부 전원 전압을 통해 들어오는 노이즈의 영향을 줄일 수 있다. In addition, the reference voltage generator circuit of the present invention can reduce the influence of noise coming through the internal power supply voltage on the power supply voltage line by negative feedback of the internal power supply voltage, which is the output of the differential amplifier, to the differential amplifier.

도 1은 종래의 기준 전압 발생 회로를 나타낸 회로도이다. 1 is a circuit diagram showing a conventional reference voltage generating circuit.

도 2는 본 발명의 일실시예에 따른 기준 전압 발생 회로이다. 2 is a reference voltage generator circuit according to an embodiment of the present invention.

도 3은 본 발명의 일실시예에 따른 기준 전압 발생회로를 이용하여 온도 변화에 따른 기준 전압의 변화를 시뮬레이션 한 결과 그래프이다. 3 is a graph showing a simulation result of a change in the reference voltage according to the temperature change by using the reference voltage generating circuit according to an embodiment of the present invention.

도 4는 본 발명의 일실시예에 따른 기준 전압 발생회로를 이용하여 주파수 변화에 따른 전원 전압 변동 제거비(PSRR)를 시뮬레이션 한 결과 그래프이다. 4 is a graph illustrating a simulation result of a power supply voltage variation removal ratio (PSRR) according to a frequency change using a reference voltage generator circuit according to an exemplary embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for main parts of the drawings>

100: 기준 전압 발생부 110: 제1 전류 경로100: reference voltage generator 110: first current path

120: 제2 전류 경로 200: 증폭부120: second current path 200: amplifier

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. As the invention allows for various changes and numerous embodiments, particular embodiments will be illustrated in the drawings and described in detail in the written description. However, this is not intended to limit the present invention to specific embodiments, it should be understood to include all modifications, equivalents, and substitutes included in the spirit and scope of the present invention. In describing the drawings, similar reference numerals are used for similar elements.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다. Terms such as first and second may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the first component may be referred to as the second component, and similarly, the second component may also be referred to as the first component. The term and / or includes a combination of a plurality of related items or any item of a plurality of related items.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. When a component is referred to as being "connected" or "connected" to another component, it may be directly connected to or connected to that other component, but it may be understood that other components may be present in between. Should be. On the other hand, when a component is said to be "directly connected" or "directly connected" to another component, it should be understood that there is no other component in between.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "comprise" or "have" are intended to indicate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, and one or more other features. It is to be understood that the present invention does not exclude the possibility of the presence or the addition of numbers, steps, operations, components, components, or a combination thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art. Terms such as those defined in the commonly used dictionaries should be construed as having meanings consistent with the meanings in the context of the related art and shall not be construed in ideal or excessively formal meanings unless expressly defined in this application. Do not.

이하, 본 발명의 바람직한 실시예를 첨부한 도면들을 참조하여 상세히 설명하기로 한다. 본 발명을 설명함에 있어 전체적인 이해를 용이하게 하기 위하여 도면 번호에 상관없이 동일한 수단에 대해서는 동일한 참조 번호를 사용하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description of the present invention, the same reference numerals will be used for the same means regardless of the reference numerals in order to facilitate the overall understanding.

기준 전압 발생 회로는 온도, 공정, 전원전압 등의 변화에 영향을 받지 않는 일정한 전압을 집적회로(IC) 내부에 공급해준다. 특히, 노이즈가 전원 전압 라인을 타고 들어오기 때문에 기준 전압 발생 회로의 전원 전압만 노이즈에 강하게 따로 설계할 필요가 있다. The reference voltage generator circuit provides a constant voltage inside the integrated circuit (IC) that is not affected by changes in temperature, process, and power supply voltage. In particular, since noise enters the power supply voltage line, only the power supply voltage of the reference voltage generator circuit needs to be strongly isolated from the noise.

도 2는 본 발명의 일실시예에 따른 기준 전압 발생 회로이다. 2 is a reference voltage generator circuit according to an embodiment of the present invention.

도 2를 참조하면, 본 발명의 일실시예에 따른 기준 전압 발생 회로는 기준 전압 발생부(100) 및 증폭부(200)로 구성된다. Referring to FIG. 2, a reference voltage generator circuit according to an embodiment of the present invention includes a reference voltage generator 100 and an amplifier 200.

기준 전압 발생부(100)는 제1 전류 경로(110) 및 제2 전류 경로(120)로 이루어진다. 제1 전류 경로(110)는 제1 전류원으로 동작하는 트랜지스터 T9, 트랜지스터 T9의 드레인에 연결된 저항 R2, 저항 R2에 직렬로 연결된 저항 R1, 저항 R1의 일단에 연결된 바이폴라 트랜지스터 Q1를 포함할 수 있다. 제2 전류 경로(120)는 제2 전류원으로 동작하는 트랜지스터 T10, 트랜지스터 T10의 드레인에 연결된 저항 R3, 저항 R3의 일단에 연결된 바이폴라 트랜지스터 Q2를 포함할 수 있다. The reference voltage generator 100 includes a first current path 110 and a second current path 120. The first current path 110 may include a transistor T9 operating as a first current source, a resistor R2 connected to the drain of the transistor T9, a resistor R1 connected in series with the resistor R2, and a bipolar transistor Q1 connected to one end of the resistor R1. The second current path 120 may include a transistor T10 operating as a second current source, a resistor R3 connected to the drain of the transistor T10, and a bipolar transistor Q2 connected to one end of the resistor R3.

증폭부(200)는 차동 증폭기 구조를 가진다. 즉, 트랜지스터 T8의 게이트인 VN 노드는 차동 증폭기의 반전 입력 단자((-) 입력단)에 해당되고, 트랜지스터 T7의 게이트인 VP 노드는 비반전 입력 단자((+) 입력단)에 해당된다. The amplifier 200 has a differential amplifier structure. That is, the VN node, which is the gate of the transistor T8, corresponds to the inverting input terminal ((-) input terminal) of the differential amplifier, and the VP node, which is the gate of the transistor T7, corresponds to the non-inverting input terminal ((+) input terminal).

증폭부(200)는 2단 증폭 작용을 하는 트랜지스터 T5, T6 및 T4를 더 포함한다. 트랜지스터 T5 및 T6는 1단 증폭 기능을 수행하고, 트랜지스터 M5의 드레인 단자는 1단 증폭된 전압을 제공한다. 트랜지스터 T4는 2단 증폭 기능을 수행한다. 본 발명의 일실시예에서는 증폭기(200)의 가상 접지 특성을 유지할 수 있도록 트랜지스터 T5, T6, T4를 사용하여 2단 증폭을 시키는 구조를 사용한다. 그러나, 증폭기(200)의 가상 접지 특성을 유지하기 위한 소정값 이상의 증폭율을 제공할 수 있다면 도 2의 트랜지스터 T5, T6, T4를 사용한 2단 증폭 구조외의 다른 구조도 가능함은 물론이다. The amplifier 200 further includes transistors T5, T6, and T4 that perform two-stage amplification. Transistors T5 and T6 perform a single stage amplification function, and the drain terminal of transistor M5 provides a single stage amplified voltage. Transistor T4 performs a two stage amplification function. In an embodiment of the present invention, a structure in which two-stage amplification is used using transistors T5, T6, and T4 to maintain the virtual ground characteristics of the amplifier 200 is used. However, if amplification ratio of a predetermined value or more for maintaining the virtual ground characteristic of the amplifier 200 can be provided, a structure other than the two-stage amplifying structure using the transistors T5, T6, and T4 of FIG.

증폭부(200)는 바이어스 전류를 공급하기 위한 트랜지스터 T1, T3 및 T2를 더 포함한다. 트랜지스터 T2는 포화 영역에서 동작하여 상기 제1 전류 경로(110) 및 제2 전류 경로(120)를 통하여 동일한 전류 I를 공급하고, 가상 접지 특성을 유지할 수 있도록 트랜지스터 M4의 드레인에 소정 크기의 전류 I'를 공급한다. 트랜지스터 M4의 드레인에 공급되는 전류 I'는 상기 가상 접지 특성을 유지할 수 있도록 상기 제1 전류 경로(110) (또는 제2 전류 경로(120))로 제공되는 전류 I의 k(k는 양의 실수) 배의 전류값을 가질 수 있다. 예를 들어, k는 2가 될 수 있다.The amplifier 200 further includes transistors T1, T3, and T2 for supplying a bias current. Transistor T2 operates in the saturation region to supply the same current I through the first current path 110 and the second current path 120, and maintains a virtual ground characteristic. 'Supply. The current I 'supplied to the drain of the transistor M4 is k (k is a positive real number) of the current I provided to the first current path 110 (or the second current path 120) to maintain the virtual ground characteristic. ) Can have a current value of twice. For example, k can be two.

본 발명의 일실시예에 따른 기준 전압 발생 회로는 상기 종래 도 1의 기준 전압 발생 회로의 단점을 보완하기 위하여 캐스코드(Cascode) 구조의 전류 거울을 사용하지 않고, 차동 증폭기의 출력인 내부 전원 전압 Vreg를 차동 증폭기로 음의 피드백(negative feedback)시키고 차동 증폭기 입력단의 가상 접지 특성을 이용하여 기준 전압 발생부(100)의 두개의 전류원(T9, T10)의 Vsd를 동일하게 함으로써 제1 전원 전압 VDD의 최소값을 낮춤으로써 저전력 설계가 가능하다. The reference voltage generating circuit according to an embodiment of the present invention does not use a cascode structure current mirror to compensate for the disadvantages of the conventional reference voltage generating circuit of FIG. 1, and uses an internal power supply voltage that is an output of a differential amplifier. Negative feedback of Vreg to the differential amplifier and the first power supply voltage VDD by equalizing the Vsd of the two current sources T9 and T10 of the reference voltage generator 100 using the virtual ground characteristics of the differential amplifier input stage. Low power design is possible by lowering the minimum value of.

차동 증폭기의 출력인 내부 전원 전압 Vreg를 차동 증폭기로 음의 피드백 루프를 만들면 차동 증폭기의 두 입력 전압인 (-) 입력 전압 VN 및 (+) 입력 전압 VP가 동일해지는 가상 접지 현상이 생긴다. 도 2에서 트랜지스터 T9의 드레인 전압(노드 N1 전압)을 차동 증폭기의 반전 입력 단자에 연결하고, 트랜지스터 T10의 드레인 전압(노드 N2 전압)을 차동 증폭기의 비반전 입력 단자에 연결하면 트랜지스터 T9 및 T10의 드레인 전압이 같아져서 트랜지스터 T9 및 T10의 Vsd가 동일해진다. Creating a negative feedback loop with the internal supply voltage Vreg, the output of the differential amplifier, as a differential amplifier results in a virtual grounding phenomenon in which the two input voltages of the differential amplifier, the negative input voltage VN and the positive input voltage VP, are equal. In FIG. 2, when the drain voltage (node N1 voltage) of the transistor T9 is connected to the inverting input terminal of the differential amplifier, and the drain voltage (node N2 voltage) of the transistor T10 is connected to the non-inverting input terminal of the differential amplifier, the transistors T9 and T10 are connected. The drain voltages are the same so that the Vsd of the transistors T9 and T10 are the same.

도 2에서 MOS 트랜지스터를 턴온(Turn-on)시키려면 VgsVth 이어야 하므로 트랜지스터 T9 및 T10을 모두 포화(saturation) 영역에서 동작시키기 위한 제1 전원 전압 VDD의 최소값은 하기의 수학식 10과 같다.To turn on the MOS transistor in FIG. 2, Vgs Since it should be Vth, the minimum value of the first power supply voltage VDD for operating both the transistors T9 and T10 in the saturation region is expressed by Equation 10 below.

VDD(min) = Veb1+ V(R1) + V(R2) + Vsg9 + Vov2VDD (min) = Veb1 + V (R1) + V (R2) + Vsg9 + Vov2

여기서, Veb1은 바이폴라 트랜지스터 Q1의 에미터와 베이스간 전압이고, V(R1)은 저항 R1 양단의 전압 강하, V(R2)는 저항 R2 양단의 전압 강하, Vgs9는 NMOS 트랜지스터 T9의 게이트와 쏘스 간 전압이고, Vov2는 트랜지스터 T2의 오버드라이브(Overdrive) 전압으로서 수학식 9에서와 같이 Vsg2 - |Vthp|와 같다.Where Veb1 is the voltage between the emitter and base of bipolar transistor Q1, V (R1) is the voltage drop across resistor R1, V (R2) is the voltage drop across resistor R2, and Vgs9 is the gate and source of NMOS transistor T9. Is the voltage, and Vov2 is the overdrive voltage of the transistor T2, such as Vsg2-| Vthp |

상기와 같이 구한 제1 전원 전압 VDD의 최소값은 종래 도 1의 캐스코드 구조를 가지는 기준 전압 발생 회로에서 구한 제1 전원 전압 VDD의 최소값보다 작은 값을 가지므로 저전력 설계가 가능하다. Since the minimum value of the first power supply voltage VDD obtained as described above has a value smaller than the minimum value of the first power supply voltage VDD obtained by the reference voltage generator having the cascode structure of FIG. 1, a low power design is possible.

본 발명의 일실시예에 따른 기준 전압 발생 회로는 온도가 변해도 일정한 기준 전압을 만들기 위해서 온도에 따라 증가하는 전압과 온도에 따라 감소하는 전압을 더해서 서로 상쇄한다. The reference voltage generating circuit according to an embodiment of the present invention cancels each other by adding a voltage that increases with temperature and a voltage that decreases with temperature to make a constant reference voltage even when the temperature changes.

도 1에서 온도에 따라 증가하는 전압은 두개의 바이폴라 트랜지스터 Q1, Q2의 Veb 차이(△Veb)에 해당되고, 온도에 따라 감소하는 전압은 바이폴라 트랜지스터 Q1의 Veb1에 해당된다. △Veb는 하기 수학식 11로 구할 수 있다. In FIG. 1, a voltage increasing with temperature corresponds to a Veb difference ΔVeb between two bipolar transistors Q1 and Q2, and a voltage decreasing with temperature corresponds to Veb1 of a bipolar transistor Q1. ΔVeb can be obtained from the following equation (11).

△Veb = Veb2 - Veb1ΔVeb = Veb2-Veb1

여기서, Veb2는 바이폴라 트랜지스터 Q2의 에미터와 베이스간 전압이고, Veb1은 바이폴라 트랜지스터 Q1의 에미터와 베이스간 전압이다.Here, Veb2 is the voltage between the emitter and the base of the bipolar transistor Q2, and Veb1 is the voltage between the emitter and the base of the bipolar transistor Q1.

본 발명의 일실시예에 따른 기준 전압 발생 회로에서는 바이폴라 트랜지스터 Q1을 사용하였으나, 온도에 따라 감소하는 전압 특성을 가지는 회로소자라면 다른 회로 소자로도 구현할 수 있다. 예를 들어, 바이폴라 트랜지스터 Q1 대신 위크 인버젼(weak inversion) 영역에서 동작하는 PMOS 트랜지스터를 사용할 수 있다. Although the bipolar transistor Q1 is used in the reference voltage generating circuit according to an embodiment of the present invention, any circuit device having a voltage characteristic that decreases with temperature may be implemented as another circuit device. For example, instead of the bipolar transistor Q1, a PMOS transistor operating in a weak inversion region may be used.

본 발명의 일실시예에 따른 기준 전압 발생 회로는 △Veb의 증가율이 상대적으로 작기 때문에 저항비로 증폭해서 기준 전압 Vref를 생성한다. The reference voltage generating circuit according to an embodiment of the present invention generates a reference voltage Vref by amplifying with a resistance ratio because the increase rate of? Veb is relatively small.

R2 = R3라고 가정하면 노드 N1의 전압과 노드 N2의 전압이 같고 저항 R2에 흐르는 전류 I와 저항 R3에 흐르는 전류 I가 서로 동일하므로 노드 N3의 전압과 노드 N4의 전압이 동일하다. 여기서, 기준 전압 Vref는 노드 N2 전압과 동일하고, 노드 N2의 전압은 가상 접지 특성에 따라 노드 N1의 전압과 동일하므로 기준 전압 Vref는 노드 N1의 전압과 동일하다. Assuming that R2 = R3, the voltage at node N1 is equal to the voltage at node N2, and the current I flowing through resistor R2 and the current I flowing through resistor R3 are the same, so that the voltage at node N3 and the voltage at node N4 are the same. Here, the reference voltage Vref is equal to the node N2 voltage, and the voltage of the node N2 is the same as the voltage of the node N1 according to the virtual ground characteristics, so the reference voltage Vref is equal to the voltage of the node N1.

따라서, △Veb는 수학식 6에 의해 이고, △Veb가 R1 양단에 걸리므로 R1에 흐르는 전류 는 하기의 수학식 12로 구해진다.Therefore, ΔVeb is expressed by equation (6). ΔVeb is across R1, so the current flowing through R1 Is obtained by the following equation (12).

는 트랜지스터 T9, T10의 전류 거울을 통해서 T9에서 T10에 복사된다. Is copied from T9 to T10 through the current mirrors of transistors T9 and T10.

본 발명의 일실시예에 따른 기준 전압 발생 회로에서는 도 1과 같은 캐스코드 구조의 전류 미러를 사용하지 않고 도 2처럼 R1 위에 바로 저항 R2를 연결해서 로 증폭하여 기준 전압 Vref(=노드 N1의 전압)를 생성하므로 바이폴라 트랜지스터 Q1 및 Q2만으로 구현이 가능하다.In the reference voltage generator circuit according to the exemplary embodiment of the present invention, a resistor R2 is directly connected to R1 as shown in FIG. 2 without using a current mirror having a cascode structure as shown in FIG. By amplifying to generate the reference voltage Vref (= node N1), bipolar transistors Q1 and Q2 can be implemented.

여기서, 도 2의 본 발명의 일실시예에 따른 기준 전압 발생 회로에서는 두개의 예를 들어 저항 R1, R2를 사용하여 상기 온도에 따라 증가하는 전압 △Veb을 소정의 저항비로 증폭하여 기준 전압 Vref를 생성하였으나, 두개의 저항 R1, R2를 사용하는 대신 소정의 비율로 증폭하여 기준 전압 Vref를 생성할 수 있는 다른 회로 소자로도 구현이 가능하다. Here, in the reference voltage generation circuit according to the exemplary embodiment of FIG. 2, the reference voltage Vref may be amplified by a predetermined resistance ratio by amplifying a voltage ΔVeb increasing with the temperature using two resistors R1 and R2, for example. However, instead of using two resistors R1 and R2, it is possible to implement other circuit elements that can generate a reference voltage Vref by amplifying at a predetermined ratio.

본 발명의 일실시예에 따른 기준 전압 발생 회로에서 기준전압 Vref는 다음의 수학식 13으로 구할 수 있다. In the reference voltage generating circuit according to an embodiment of the present invention, the reference voltage Vref may be obtained by the following equation (13).

도 3은 본 발명의 일실시예에 따른 기준 전압 발생회로를 이용하여 온도 변화에 따른 기준 전압의 변화를 시뮬레이션 한 결과 그래프이고, 도 4는 본 발명의 일실시예에 따른 기준 전압 발생회로를 이용하여 주파수 변화에 따른 전원 전압 변동 제거비(PSRR)를 시뮬레이션 한 결과 그래프이다. 3 is a graph showing a simulation result of a change in a reference voltage according to a temperature change using a reference voltage generating circuit according to an embodiment of the present invention, and FIG. 4 is a reference voltage generating circuit according to an embodiment of the present invention. This is a graph of simulation of power supply voltage variation removal ratio (PSRR) according to frequency change.

상기 시뮬레이션은 CMOS 0.18um공정 파라미터를 사용해서 컴퓨터 시뮬레이션(HSPICE)를 통하여 검증하였다. 도 2에서 저항 R1, R2, R3는 P+ GPOLY(without CoSix)를 사용하였고, 1 변화시마다의 저항 변화를 나타내는 1차 온도 계수 TC1 = -266 X/, 2차 온도계수 TC2 = 1.1 X/ 이었다. 여기서, 온도에 따른 저항값 R(t)는 하기의 수학식 14로 구해진다.The simulation was verified by computer simulation (HSPICE) using CMOS 0.18um process parameters. In FIG. 2, resistors R1, R2, and R3 used P + GPOLY (without CoSix), 1 Primary temperature coefficient, TC1 = -266 X, representing the change in resistance with each change Of , Secondary temperature coefficient TC2 = 1.1 X Of It was. Here, the resistance value R (t) according to the temperature is obtained by the following equation (14).

여기서, 저항 R은 도 2의 저항 R1, R2 또는 R3의 시트 저항(sheet resistance)값을 나타낸다. Here, the resistor R represents a sheet resistance value of the resistors R1, R2 or R3 of FIG. 2.

또한, 각 회로 소자의 값은 R1 = 22.4kΩ, R2 = R3 = 190.4KΩ, Rc = 24KΩ, Cc = 2.7 pF, m(Q1) = 8, m(Q2) = 1 이었다. 여기서, m은 병렬 연결된 바이폴라 트랜지스터의 개수를 나타낸다. 트랜지스터 T9의 드레인에 흐르는 전류 I는 2.5uA이고, 트랜지스터 T10로 복사되고, 트랜지스터 T8의 드레인에 흐르는 전류 I는 2.5uA, 트랜지스터 T7의 드레인에 흐르는 전류 I는 2.5uA, 트랜지스터 T4로 흐르는 전류는 5uA(증폭부(200)의 트랜지스터 T7, T8, T4에 흐르는 총 전류는 10uA)를 사용하였다. In addition, the value of each circuit element was R1 = 22.4kV, R2 = R3 = 190.4KV, Rc = 24KV, Cc = 2.7pF, m (Q1) = 8, m (Q2) = 1. Here, m represents the number of bipolar transistors connected in parallel. The current I flowing through the drain of transistor T9 is 2.5uA, radiated to transistor T10, the current I flowing through the drain of transistor T8 is 2.5uA, the current I flowing through the drain of transistor T7 is 2.5uA, and the current flowing through transistor T4 is 5uA. (The total current flowing through the transistors T7, T8, and T4 of the amplifier 200 is 10 uA.).

도 3에 도시된 바와 같이, 기준 전압 Vref는 약 1.157V(조건: VDD = 2.3Volt, 온도 T=25℃)이었고, 온도가 -20 내지 120사이에서 변할 때, 1.156909 Volt 내지 1.158275 Volt의 1.366mV의 변화가 있었으며, 온도 변화에 따라 기준 전압의 변화가 거의 없음을 알 수 있었다.As shown in FIG. 3, the reference voltage Vref was about 1.157 V (condition: VDD = 2.3 Volt, temperature T = 25 ° C.), and the temperature was −20. To 120 When it was changed between them, there was a change of 1.366 mV from 1.156909 Volt to 1.158275 Volt, and it was found that there was almost no change in the reference voltage according to the temperature change.

도 4에 도시된 바와 같이, VDD = 3.3Volt, 온도 T=25, 주파수(Freqency)= 100 Hz인 조건에서 전원 전압 변동제거비(PSRR)는 65dB로서 종래 도 2의 기준 전압 발생회로와 전원 전압 변동제거비(PSRR)에 차이가 거의 없음을 알 수 있다. As shown in Figure 4, VDD = 3.3 Volt, temperature T = 25 , The power supply voltage fluctuation removal ratio PSRR is 65dB under the condition that the frequency (Freqency) is 100 Hz, indicating that there is almost no difference between the reference voltage generating circuit and the power supply voltage fluctuation removal ratio PSRR of FIG. 2.

상기한 본 발명의 바람직한 실시예는 예시의 목적을 위해 개시된 것이고, 본 발명에 대해 통상의 지식을 가진 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가가 가능할 것이며, 이러한 수정, 변경 및 부가는 하기의 특허청구범위에 속하는 것으로 보아야 할 것이다. Preferred embodiments of the present invention described above are disclosed for purposes of illustration, and those skilled in the art will be able to make various modifications, changes, and additions within the spirit and scope of the present invention. Additions should be considered to be within the scope of the following claims.

Claims (16)

제1 전류원을 가지는 제1 전류 경로와 제2 전류원-여기서, 상기 제1 전류원의 일단 및 제2 전류원의 일단은 공통 결합되어 제1 전원 전압에 상응하는 내부 전원 전압에 결합됨-을 가지는 제2 전류 경로를 포함하는 기준 전압 발생부; 및A second current source having a first current source and a second current source, wherein one end of the first current source and one end of the second current source are commonly coupled and coupled to an internal power supply voltage corresponding to the first power supply voltage; A reference voltage generator including a current path; And 상기 제1 전원 전압을 제공받아 상기 제1 전원 전압에 상응하는 내부 전원 전압을 각각 상기 제1 전류원 및 상기 제2 전류원을 통하여 음의 피드백받는 차동 증폭기 구조를 가지는 증폭부를 포함하되, 상기 증폭부는 And an amplifier having a differential amplifier structure receiving the first power voltage and negatively feeding back an internal power supply voltage corresponding to the first power voltage through the first current source and the second current source, respectively. 상기 제1 전류원의 타단의 전압을 반전 입력 단자로 입력받고, 상기 제2 전류원의 타단을 비반전 입력 단자로 입력받고, 상기 반전 입력 단자와 비반전 입력 단자에서의 가상 접지 특성에 따라 상기 제1 전류원의 양단 전압과 상기 제2 전류원의 양단 전압이 실질적으로 동일하도록 하여 상기 제1 전류 경로로 제공되는 제1 전류와 상기 제2 전류 경로로 제공되는 제2 전류가 실질적으로 동일하도록 하는 것을 특징으로 하는 기준 전압 발생 회로. The voltage at the other end of the first current source is input to the inverting input terminal, and the other end of the second current source is input to the non-inverting input terminal, and the first ground according to the virtual ground characteristics of the inverting input terminal and the non-inverting input terminal. The voltage between both ends of the current source and the voltage between both ends of the second current source are substantially the same so that the first current provided through the first current path and the second current provided through the second current path are substantially the same. Reference voltage generator circuit. 제1항에 있어서, 상기 기준 전압 발생 회로는 상기 비반전 입력 단자의 전압을 기준 전압으로 제공하는 것을 특징으로 하는 기준 전압 발생 회로. The reference voltage generator circuit of claim 1, wherein the reference voltage generator circuit provides a voltage of the non-inverting input terminal as a reference voltage. 제1항에 있어서, 상기 제1 전류 경로는 온도에 따라 감소하는 제1 전류 전극 및 제어 전극간 전압을 가지는 트랜지스터를 더 포함하는 것을 특징으로 하는 기준 전압 발생 회로. The reference voltage generating circuit of claim 1, wherein the first current path further comprises a transistor having a voltage between the first current electrode and the control electrode which decreases with temperature. 제3항에 있어서, 상기 제1 전류 경로는 상기 제1 전류원과 상기 트랜지스터사이에 온도에 따라 증가하는 전압을 소정의 저항비로 증폭하기 위한 회로 소자를 더 포함하는 것을 특징으로 하는 기준 전압 발생 회로. 4. The reference voltage generating circuit according to claim 3, wherein the first current path further comprises a circuit element for amplifying a voltage which increases with temperature between the first current source and the transistor with a predetermined resistance ratio. 제1항에 있어서, 상기 제1 전류 경로는 The method of claim 1, wherein the first current path is 일단이 상기 제1 전류원의 타단에 결합된 제1 저항 소자;A first resistor element having one end coupled to the other end of the first current source; 일단이 상기 제1 저항 소자의 타단에 결합된 제2 저항 소자; 및A second resistance element having one end coupled to the other end of the first resistance element; And 상기 제2 저항 소자의 타단과 결합된 제1 전류 전극, 제2 전원 전압과 결합된 제어 전극, 상기 제2 전원 전압과 결합된 제2 전류 전극을 가지는 제1 트랜지스터를 포함하는 것을 특징으로 하는 기준 전압 발생 회로. And a first transistor having a first current electrode coupled to the other end of the second resistance element, a control electrode coupled to a second power supply voltage, and a second current electrode coupled to the second power supply voltage. Voltage generating circuit. 제5항에 있어서, 상기 제2 전류 경로는The method of claim 5, wherein the second current path is 일단이 상기 제2 전류원의 타단에 결합된 제3 저항 소자; A third resistance element having one end coupled to the other end of the second current source; 상기 제3 저항 소자의 타단과 결합된 제1 전류 전극, 상기 제2 전원 전압과 결합된 제어 전극, 상기 제2 전원 전압과 결합된 제2 전류 전극을 가지는 제2 트랜지스터를 포함하는 것을 특징으로 하는 기준 전압 발생 회로. And a second transistor having a first current electrode coupled to the other end of the third resistance element, a control electrode coupled to the second power supply voltage, and a second current electrode coupled to the second power supply voltage. Reference voltage generator circuit. 제6항에 있어서, 상기 제2 저항 소자와 상기 제3 저항 소자는 동일한 저항값을 가지는 것을 특징으로 하는 기준 전압 발생 회로. The reference voltage generator circuit of claim 6, wherein the second resistor element and the third resistor element have the same resistance value. 제6항에 있어서, 상기 제1 트랜지스터의 제1 전류 전극 및 제어 전극간 전압은 온도에 따라 감소하는 것을 특징으로하는 기준 전압 발생 회로. The reference voltage generator of claim 6, wherein the voltage between the first current electrode and the control electrode of the first transistor decreases with temperature. 제6항에 있어서, 상기 증폭부는 The method of claim 6, wherein the amplification unit 상기 제1 전원 전압에 결합된 제1 전류 전극을 가지는 제3 트랜지스터; A third transistor having a first current electrode coupled to the first power supply voltage; 상기 제1 전원 전압에 결합된 제1 전류 전극, 상기 제1 트랜지스터의 제어 전극에 연결된 제어 전극, 및 상기 제어 전극에 연결된 제2 전류전극을 가지는 제4 트랜지스터; A fourth transistor having a first current electrode coupled to the first power voltage, a control electrode connected to a control electrode of the first transistor, and a second current electrode connected to the control electrode; 상기 제3 트랜지스터의 제2 전류 전극에 결합된 제1 전류전극, 상기 반전 입력 단자와 결합된 제어 전극을 가지는 제5 트랜지스터; A fifth transistor having a first current electrode coupled to a second current electrode of the third transistor and a control electrode coupled to the inverting input terminal; 상기 제5 트랜지스터의 제1 전류 전극에 결합된 제1 전류전극, 상기 비반전 입력 단자와 결합된 제어 전극을 가지는 제6 트랜지스터; A sixth transistor having a first current electrode coupled to the first current electrode of the fifth transistor and a control electrode coupled to the non-inverting input terminal; 상기 제5 트랜지스터의 제2 전류 전극에 결합된 제1 전류 전극, 상기 제1 전류 전극과 결합된 제어 전극, 상기 제2 전원 전압과 결합된 제2 전류 전극을 가지는 제7 트랜지스터; A seventh transistor having a first current electrode coupled to a second current electrode of the fifth transistor, a control electrode coupled to the first current electrode, and a second current electrode coupled to the second power supply voltage; 상기 제6 트랜지스터의 제2 전류 전극에 결합된 제1 전류 전극, 상기 제7 트랜지스터의 제어 전극에 연결된 제어 전극, 상기 제2 전원 전압과 결합된 제2 전류 전극을 가지는 제8 트랜지스터; An eighth transistor having a first current electrode coupled to a second current electrode of the sixth transistor, a control electrode coupled to a control electrode of the seventh transistor, and a second current electrode coupled to the second power supply voltage; 상기 제4 트랜지스터의 제2 전류 전극에 결합된 제1 전류 전극, 상기 제8 트랜지스터의 제1 전류전극과 결합되고 상기 제1 전류 전극과는 보상 저항 및 보상 커패시터를 통하여 연결된 제어 전극, 상기 제2 전원 전압과 결합된 제2 전류 전극을 가지는 제9 트랜지스터; 및A first current electrode coupled to a second current electrode of the fourth transistor, a control electrode coupled to a first current electrode of the eighth transistor and connected to the first current electrode through a compensation resistor and a compensation capacitor, the second current electrode A ninth transistor having a second current electrode coupled with a power supply voltage; And 상기 제3 트랜지스터의 제2 전류 전극과 결합된 제1 전류 전극, 상기 제7 트랜지스터의 제어 전극과 결합된 제어전극, 및 상기 제2 전원 전압과 결합된 제2 전류 전극을 가지는 제10 트랜지스터를 포함하는 것을 특징으로 하는 기준 전압 발생 회로. A tenth transistor having a first current electrode coupled with a second current electrode of the third transistor, a control electrode coupled with a control electrode of the seventh transistor, and a second current electrode coupled with the second power voltage. A reference voltage generator circuit, characterized in that. 제9항에 있어서, 상기 제9 트랜지스터를 통하여 흐르는 전류는 상기 가상 접지 특성을 유지하도록 상기 제1 전류 경로로 제공되는 제1 전류의 k(k는 양의 실수)배의 전류값을 가지는 것을 특징으로 하는 기준 전압 발생 회로. 10. The method of claim 9, wherein the current flowing through the ninth transistor has a current value of k (k is a positive real number) times the first current provided to the first current path to maintain the virtual ground characteristic. A reference voltage generator circuit. 제9항에 있어서, 상기 증폭부의 상기 가상 접지 특성을 유지할 수 있도록 상기 제7 트랜지스터, 상기 제8 트랜지스터 및 상기 제9 트랜지스터를 사용하여 2단 증폭 동작을 수행하는 것을 특징으로 하는 기준 전압 발생 회로. 10. The reference voltage generator of claim 9, wherein the seventh transistor, the eighth transistor, and the ninth transistor are used to perform a two-stage amplification operation so as to maintain the virtual ground characteristics of the amplifier. i) 일단이 내부 전원 전압에 결합된 제1 전류원, 상기 제1 전류원의 타단에 결합된 제1 저항 소자, 일단이 상기 제1 저항 소자의 타단에 결합된 제2 저항 소자, 상기 제2 저항 소자의 타단과 결합된 제1 전류 전극, 제2 전원 전압과 결합된 제어 전극, 상기 제2 전원 전압과 결합된 제2 전류 전극을 가지는 제1 트랜지스터를 가지는 제1 전류 경로와, ii)일단이 상기 내부 전원 전압에 결합된 제2 전류원, 일단이 상기 제2 전류원의 타단에 결합된 제3 저항 소자, 상기 제3 저항 소자의 타단과 결합된 제1 전류 전극, 상기 제2 전원 전압과 결합된 제어 전극, 상기 제2 전원 전압과 결합된 제2 전류 전극을 가지는 제2 트랜지스터를 가지는 제2 전류 경로를 포함하는 기준 전압 발생부; 및 i) a first current source coupled at one end to an internal power supply voltage, a first resistor coupled to the other end of the first current source, a second resistor coupled to the other end of the first resistor, and the second resistor A first current path having a first transistor having a first current electrode coupled to the other end of the second electrode, a control electrode coupled to a second power supply voltage, and a first transistor having a second current electrode coupled to the second power supply voltage; A second current source coupled to an internal power supply voltage, a third resistance element having one end coupled to the other end of the second current source, a first current electrode coupled with the other end of the third resistance element, and a control coupled with the second power supply voltage A reference voltage generator including a second current path having an electrode and a second transistor having a second current electrode coupled with the second power voltage; And 상기 제1 전원 전압을 제공받아 상기 제1 전원 전압에 상응하는 내부 전원 전압을 각각 상기 제1 전류원 및 상기 제2 전류원을 통하여 음의 피드백받는 차동 증폭기 구조를 가지는 증폭부를 포함하되, 상기 증폭부는 And an amplifier having a differential amplifier structure receiving the first power voltage and negatively feeding back an internal power supply voltage corresponding to the first power voltage through the first current source and the second current source, respectively. 상기 제1 전류원의 타단의 전압을 반전 입력 단자로 입력받고, 상기 제2 전류원의 타단을 비반전 입력 단자로 입력받고, 상기 반전 입력 단자와 비반전 입력 단자에서의 가상 접지 특성에 따라 상기 제1 전류원의 양단 전압과 상기 제2 전류원의 양단 전압이 실질적으로 동일하도록 하여 상기 제1 전류 경로로 제공되는 제1 전류와 상기 제2 전류 경로로 제공되는 제2 전류가 실질적으로 동일하도록 하는 것을 특징으로 하는 기준 전압 발생 회로. The voltage at the other end of the first current source is input to the inverting input terminal, and the other end of the second current source is input to the non-inverting input terminal, and the first ground according to the virtual ground characteristics of the inverting input terminal and the non-inverting input terminal. The voltage between both ends of the current source and the voltage between both ends of the second current source are substantially the same so that the first current provided through the first current path and the second current provided through the second current path are substantially the same. Reference voltage generator circuit. 제12항에 있어서, 상기 제2 저항 소자와 상기 제3 저항 소자는 동일한 저항값을 가지는 것을 특징으로 하는 기준 전압 발생 회로. The reference voltage generator circuit of claim 12, wherein the second resistor element and the third resistor element have the same resistance value. 제13항에 있어서, 상기 증폭부는 The method of claim 13, wherein the amplification unit 상기 제1 전원 전압에 결합된 제1 전류 전극을 가지는 제3 트랜지스터; A third transistor having a first current electrode coupled to the first power supply voltage; 상기 제1 전원 전압에 결합된 제1 전류 전극, 상기 제1 트랜지스터의 제어 전극에 연결된 제어 전극, 및 상기 제어 전극에 연결된 제2 전류전극을 가지는 제4 트랜지스터; A fourth transistor having a first current electrode coupled to the first power voltage, a control electrode connected to a control electrode of the first transistor, and a second current electrode connected to the control electrode; 상기 제3 트랜지스터의 제2 전류 전극에 결합된 제1 전류전극, 상기 반전 입력 단자와 결합된 제어 전극을 가지는 제5 트랜지스터; A fifth transistor having a first current electrode coupled to a second current electrode of the third transistor and a control electrode coupled to the inverting input terminal; 상기 제5 트랜지스터의 제1 전류 전극에 결합된 제1 전류전극, 상기 비반전 입력 단자와 결합된 제어 전극을 가지는 제6 트랜지스터; A sixth transistor having a first current electrode coupled to the first current electrode of the fifth transistor and a control electrode coupled to the non-inverting input terminal; 상기 제5 트랜지스터의 제2 전류 전극에 결합된 제1 전류 전극, 상기 제1 전류 전극과 결합된 제어 전극, 상기 제2 전원 전압과 결합된 제2 전류 전극을 가지는 제7 트랜지스터; A seventh transistor having a first current electrode coupled to a second current electrode of the fifth transistor, a control electrode coupled to the first current electrode, and a second current electrode coupled to the second power supply voltage; 상기 제6 트랜지스터의 제2 전류 전극에 결합된 제1 전류 전극, 상기 제7 트랜지스터의 제어 전극에 연결된 제어 전극, 상기 제2 전원 전압과 결합된 제2 전류 전극을 가지는 제8 트랜지스터; An eighth transistor having a first current electrode coupled to a second current electrode of the sixth transistor, a control electrode coupled to a control electrode of the seventh transistor, and a second current electrode coupled to the second power supply voltage; 상기 제4 트랜지스터의 제2 전류 전극에 결합된 제1 전류 전극, 상기 제8 트랜지스터의 제1 전류전극과 결합되고 상기 제1 전류 전극과는 보상 저항 및 보상 커패시터를 통하여 연결된 제어 전극, 상기 제2 전원 전압과 결합된 제2 전류 전극을 가지는 제9 트랜지스터; 및A first current electrode coupled to a second current electrode of the fourth transistor, a control electrode coupled to a first current electrode of the eighth transistor and connected to the first current electrode through a compensation resistor and a compensation capacitor, the second current electrode A ninth transistor having a second current electrode coupled with a power supply voltage; And 상기 제3 트랜지스터의 제2 전류 전극과 결합된 제1 전류 전극, 상기 제7 트랜지스터의 제어 전극과 결합된 제어전극, 및 상기 제2 전원 전압과 결합된 제2 전류 전극을 가지는 제10 트랜지스터를 포함하는 것을 특징으로 하는 기준 전압 발생 회로. A tenth transistor having a first current electrode coupled with a second current electrode of the third transistor, a control electrode coupled with a control electrode of the seventh transistor, and a second current electrode coupled with the second power voltage. A reference voltage generator circuit, characterized in that. 제14항에 있어서, 상기 제9 트랜지스터를 통하여 흐르는 전류는 상기 가상 접지 특성을 유지하도록 상기 제1 전류 경로로 제공되는 제1 전류의 k(k는 양의 실수)배의 전류값을 가지는 것을 특징으로 하는 기준 전압 발생 회로. 15. The method of claim 14, wherein the current flowing through the ninth transistor has a current value of k (k is a positive real number) times the first current provided to the first current path to maintain the virtual ground characteristic. A reference voltage generator circuit. 제14항에 있어서, 상기 증폭부의 상기 가상 접지 특성을 유지할 수 있도록 상기 제7 트랜지스터, 상기 제8 트랜지스터 및 상기 제9 트랜지스터를 사용하여 2단 증폭 동작을 수행하는 것을 특징으로 하는 기준 전압 발생 회로. 15. The reference voltage generator of claim 14, wherein the seventh transistor, the eighth transistor, and the ninth transistor are used to perform a two-stage amplification operation so as to maintain the virtual ground characteristics of the amplifier.
KR1020070120548A 2007-11-23 2007-11-23 Reference Voltage Generating Circuits with Noise Immunity KR100915151B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070120548A KR100915151B1 (en) 2007-11-23 2007-11-23 Reference Voltage Generating Circuits with Noise Immunity

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070120548A KR100915151B1 (en) 2007-11-23 2007-11-23 Reference Voltage Generating Circuits with Noise Immunity

Publications (2)

Publication Number Publication Date
KR20090053641A KR20090053641A (en) 2009-05-27
KR100915151B1 true KR100915151B1 (en) 2009-09-03

Family

ID=40861122

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070120548A KR100915151B1 (en) 2007-11-23 2007-11-23 Reference Voltage Generating Circuits with Noise Immunity

Country Status (1)

Country Link
KR (1) KR100915151B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101404583B1 (en) * 2013-01-22 2014-06-27 (주) 쿨파워테크놀러지 Bandgap reference voltage generating circuit proving to noise
KR102085724B1 (en) * 2017-12-11 2020-03-06 단국대학교 산학협력단 Band-Gap Reference Circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05233080A (en) * 1992-02-18 1993-09-10 Nec Corp Constant voltage generating circuit
KR100259337B1 (en) * 1997-05-13 2000-06-15 김영환 Simulated floating inductor
KR100393226B1 (en) * 2001-07-04 2003-07-31 삼성전자주식회사 Internal reference voltage generator capable of controlling value of internal reference voltage according to temperature variation and internal power supply voltage generator including the same
JP2007004581A (en) * 2005-06-24 2007-01-11 Seiko Epson Corp Regulator circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05233080A (en) * 1992-02-18 1993-09-10 Nec Corp Constant voltage generating circuit
KR100259337B1 (en) * 1997-05-13 2000-06-15 김영환 Simulated floating inductor
KR100393226B1 (en) * 2001-07-04 2003-07-31 삼성전자주식회사 Internal reference voltage generator capable of controlling value of internal reference voltage according to temperature variation and internal power supply voltage generator including the same
JP2007004581A (en) * 2005-06-24 2007-01-11 Seiko Epson Corp Regulator circuit

Also Published As

Publication number Publication date
KR20090053641A (en) 2009-05-27

Similar Documents

Publication Publication Date Title
US7656145B2 (en) Low power bandgap voltage reference circuit having multiple reference voltages with high power supply rejection ratio
JP4817825B2 (en) Reference voltage generator
JP4722502B2 (en) Band gap circuit
US7880534B2 (en) Reference circuit for providing precision voltage and precision current
KR100721736B1 (en) Constant-current circuit and system power source using this constant-current circuit
EP3584667B1 (en) Low temperature drift reference voltage circuit
JP5916172B2 (en) Low voltage low power band gap circuit
TWI685732B (en) Voltage regulator apparatus
US20160026204A1 (en) High-Voltage to Low-Voltage Low Dropout Regulator with Self Contained Voltage Reference
TWI459173B (en) Reference voltage generation circuit and reference voltage generation method
US20160091916A1 (en) Bandgap Circuits and Related Method
US20140091780A1 (en) Reference voltage generator
US9459647B2 (en) Bandgap reference circuit and bandgap reference current source with two operational amplifiers for generating zero temperature correlated current
JP2008108009A (en) Reference voltage generation circuit
WO2019104467A1 (en) Voltage regulator and power supply
KR20100080958A (en) Reference bias generating apparatus
KR20090048295A (en) Bandgap reference generator in semiconductor device
TW201308038A (en) Bandgap circuit
US10503197B2 (en) Current generation circuit
US20130106389A1 (en) Low power high psrr pvt compensated bandgap and current reference with internal resistor with detection/monitoring circuits
US10637344B2 (en) Voltage regulator
US7075281B1 (en) Precision PTAT current source using only one external resistor
CN113253788B (en) Reference voltage circuit
KR100915151B1 (en) Reference Voltage Generating Circuits with Noise Immunity
TWI484316B (en) Voltage generator and bandgap reference circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120710

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150924

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee