KR100912019B1 - Apparatus for switching duplicate path in fiber optic telecommunication system - Google Patents

Apparatus for switching duplicate path in fiber optic telecommunication system Download PDF

Info

Publication number
KR100912019B1
KR100912019B1 KR1020070086291A KR20070086291A KR100912019B1 KR 100912019 B1 KR100912019 B1 KR 100912019B1 KR 1020070086291 A KR1020070086291 A KR 1020070086291A KR 20070086291 A KR20070086291 A KR 20070086291A KR 100912019 B1 KR100912019 B1 KR 100912019B1
Authority
KR
South Korea
Prior art keywords
signal
detection module
buffer
detection
serial
Prior art date
Application number
KR1020070086291A
Other languages
Korean (ko)
Other versions
KR20090021637A (en
Inventor
한서호
Original Assignee
주식회사 다산네트웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 다산네트웍스 filed Critical 주식회사 다산네트웍스
Priority to KR1020070086291A priority Critical patent/KR100912019B1/en
Publication of KR20090021637A publication Critical patent/KR20090021637A/en
Application granted granted Critical
Publication of KR100912019B1 publication Critical patent/KR100912019B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/03—Arrangements for fault recovery
    • H04B10/032—Arrangements for fault recovery using working and protection systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/07—Arrangements for monitoring or testing transmission systems; Arrangements for fault measurement of transmission systems
    • H04B10/075—Arrangements for monitoring or testing transmission systems; Arrangements for fault measurement of transmission systems using an in-service signal
    • H04B10/079—Arrangements for monitoring or testing transmission systems; Arrangements for fault measurement of transmission systems using an in-service signal using measurements of the data signal
    • H04B10/0799—Monitoring line transmitter or line receiver equipment
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/25—Arrangements specific to fibre transmission

Abstract

본 발명은 광통신 시스템의 이중화 절체 장치에 관한 것으로, 광통신 네트워크를 이중화 구조로 연결하기 위해, 두 개의 인터페이스를 구비한 상용화된 직/병렬 변환 칩을 사용하는 대신에 하나의 인터페이스를 가진 직/병렬 변환 칩, 버퍼, 인버터 등을 이용하여 이중화된 구조의 광통신 네트워크에 연결함으로써, 통신이 안정적으로 이루어지면서 제작비용을 감소시키는 효과를 가져 온다.The present invention relates to a redundant switching device of an optical communication system, and to connect an optical communication network in a redundant structure, a serial / parallel conversion with one interface instead of using a commercially available serial / parallel conversion chip having two interfaces. By using chips, buffers, inverters, etc. to connect to a redundant optical communication network, the communication is stable and the manufacturing cost is reduced.

광통신, 이중화, 절체, 직/병렬 변환 칩, 버퍼, 인버터(inverter) Optical communication, redundancy, transfer, serial / parallel conversion chip, buffer, inverter

Description

광통신 시스템의 이중화 절체 장치{APPARATUS FOR SWITCHING DUPLICATE PATH IN FIBER OPTIC TELECOMMUNICATION SYSTEM}Redundant switching device of optical communication system {APPARATUS FOR SWITCHING DUPLICATE PATH IN FIBER OPTIC TELECOMMUNICATION SYSTEM}

본 발명은 광통신 시스템의 이중화 절체 장치에 관한 것이다. The present invention relates to a redundant switching device of an optical communication system.

광통신 기술은 정보화 사회의 기반이 되는 중요한 네트워크 기술로서 통신망에서 요구하는 많은 특징을 갖추고 있다. 예를 들면, 광통신 기술은 초고속성, 통계 다중화의 효율성, 하드웨어 교환에 의한 저 지연, 통신 정보량에 따라서 음성, 문자, 정지영상, 동영상 등 특성이 다른 통신을 동시에 취급하는 멀티미디어 특성을 갖추고 있다. 이러한 광통신 기술을 이용한 통신 시스템(이하, 광통신 시스템이라 함)은 광케이블과 같은 매체를 통해 상대방 광통신 시스템과 데이터를 송수신한다. 이때, 광케이블을 통한 데이터 전송경로의 안정성을 보장하기 위해서 광케이블을 이중화하여 광통신 시스템에 연결한다. 이러한 이중화된 구조의 광케이블을 통해 데이터를 송수신하는 광통신 시스템이 도 1에 도시되어 있다. Optical communication technology is an important network technology that is the basis of the information society, and has many features required for communication networks. For example, optical communication technology has a multimedia feature that simultaneously handles communication with different characteristics such as voice, text, still image, and video depending on the amount of communication information, depending on the high speed, efficiency of statistical multiplexing, low delay due to hardware exchange, and communication information amount. A communication system using the optical communication technology (hereinafter, referred to as an optical communication system) transmits and receives data with the other optical communication system through a medium such as an optical cable. At this time, in order to ensure the stability of the data transmission path through the optical cable, the optical cable is duplicated and connected to the optical communication system. An optical communication system for transmitting and receiving data through an optical cable having such a redundant structure is shown in FIG. 1.

도 1에 도시된 바와 같이, SFP(Small Form-Factor Pluggable) 모듈(10, 11)은 각각 듀얼 직/병렬 변환 칩(Dual Serialization/Deserialization Chip)(12)과 직렬데이터(SerDes A, SerDes B)를 송수신하며, 광케이블(14, 15)과 연결되어 상기 듀얼 직/병렬 변환 칩(12)에서 수신된 직렬데이터를 광신호(Data A, Data B)로 변환하여 전송한다. 듀얼 직/병렬 변환 칩(12)은 TBI(Ten Bit Interface)를 통해 네트워크 프로세서(Network Processor)(13)로부터 수신된 병렬데이터를 직렬데이터로 변환하고, SFP 모듈(10, 11)에서 수신된 직렬데이터를 병렬데이터로 변환한다.As shown in FIG. 1, the Small Form-Factor Pluggable (SFP) modules 10 and 11 each include a dual serialization / deserialization chip 12 and serial data SerDes A and SerDes B. And transmit and receive, and is connected to the optical cable (14, 15) converts the serial data received from the dual serial / parallel conversion chip 12 into optical signals (Data A, Data B) and transmits. The dual serial / parallel conversion chip 12 converts the parallel data received from the network processor 13 to serial data through the Ten Bit Interface (TBI), and the serial received from the SFP modules 10 and 11. Convert data to parallel data.

이러한 듀얼 직/병렬 변환 칩(12)은 하드웨어적으로 SFP 모듈(10, 11)과 연결을 위해 두 개의 직/병렬인터페이스를 구비한다. 즉, 듀얼 직/병렬 변환 칩(12)은 이 두 개의 직/병렬인터페이스를 통해 SFP 모듈(10, 11) 간에 직렬데이터를 송수신하게 된다. 이때, 듀얼 직/병렬 변환 칩(12)은 SFP 모듈(10) 간 직/병렬 인터페이스를 액티브(active)로 동작하여 네트워크 프로세서(13)와 광케이블(14)에 연결된 광통신 시스템 간에 데이터의 송수신이 이루어지도록 한다. The dual serial / parallel conversion chip 12 has two serial / parallel interfaces for connecting to the SFP modules 10 and 11 in hardware. That is, the dual serial / parallel conversion chip 12 transmits and receives serial data between the SFP modules 10 and 11 through the two serial / parallel interfaces. At this time, the dual serial / parallel conversion chip 12 operates the serial / parallel interface between the SFP modules 10 as active to transmit and receive data between the network processor 13 and the optical communication system connected to the optical cable 14. To lose.

한편, 듀얼 직/병렬 변환 칩(12)은 SFP 모듈(10) 간 직/병렬 인터페이스를 통한 데이터 전송에 이상이 발생한 경우, TBI를 통해 네트워크 프로세서(13)의 제어에 따라 SFP 모듈(10) 간 직/병렬 인터페이스를 스탠바이(Standby) 상태로 하고, SFP 모듈(11) 간 직/병렬 인터페이스를 액티브(Active) 동작 상태로 전환한다. 이후, 듀얼 직/병렬 변환 칩(12)은 네트워크 프로세서(13)와 광케이블(15)에 연결된 광통신 시스템간에 데이터의 송수신이 이루어지도록 한다. 여기서, 광케이블(14)에 연결된 광통신 시스템과 광케이블(15)에 연결된 광통신 시스템은 동일한 시스템이다.Meanwhile, when an error occurs in data transmission through the serial / parallel interface between the SFP modules 10, the dual serial / parallel conversion chip 12 may exchange between the SFP modules 10 under the control of the network processor 13 through the TBI. The serial / parallel interface is placed in a standby state, and the serial / parallel interface between the SFP modules 11 is switched to an active operation state. Thereafter, the dual serial / parallel conversion chip 12 transmits and receives data between the network processor 13 and the optical communication system connected to the optical cable 15. Here, the optical communication system connected to the optical cable 14 and the optical communication system connected to the optical cable 15 are the same system.

살펴본 바와 같이, 듀얼 직/병렬 변환 칩(12)에 구비된 두 개의 직/병렬 인터페이스를 통해 데이터의 송수신이 안정적으로 이루어짐을 알 수 있다.As described above, it can be seen that data transmission and reception are stable through two serial / parallel interfaces provided in the dual serial / parallel conversion chip 12.

그러나, 이러한 듀얼 직/병렬 변환 칩(12)은 이중화를 위해 두 개의 직/병렬 인터페이스를 지원하는 상용 칩으로서, 가격이 비싸다는 단점을 가진다. 이는 도 1과 같은 광통신 시스템을 구성하는데 있어서 제작비용을 많이 소요케 하는 문제점을 발생시킨다. 이를 해결하기 위해서, 이중화된 구조의 광케이블을 통해 안정적으로 통신이 이루어짐은 물론 제작비용이 감소된 광통신 시스템을 필요로 한다. However, this dual serial / parallel conversion chip 12 is a commercial chip that supports two serial / parallel interfaces for redundancy, and has a disadvantage in that the price is high. This causes a problem in that it takes a lot of manufacturing cost in configuring the optical communication system as shown in FIG. In order to solve this problem, it is necessary to provide an optical communication system in which a stable communication is performed through a redundant optical cable and a reduction in manufacturing cost.

따라서, 본 발명의 목적은 상기한 종래 기술의 문제점을 해결하기 위해 안출된 것으로, 이중화된 구조의 광케이블을 통해 안정적으로 통신이 이루어지도록 하고, 제작비용이 감소된 광통신 시스템의 이중화 절체 장치를 제공함에 있다. Accordingly, an object of the present invention is to solve the above problems of the prior art, to provide a stable communication through a dual-structured optical cable, to provide a redundant switching device of the optical communication system reduced manufacturing cost have.

전술한 목적을 달성하기 위하여 본 발명은 하나의 직/병렬인터페이스를 구비한 직/병렬 변환 칩, 버퍼 및 인버터 등의 구성을 통해 이중화된 구조의 광통신 네트워크에 연결하여 통신이 안정적으로 이루어지도록 하고, 제작비용을 감소시킨 광통신 시스템의 이중화 절체 장치를 제안한다.In order to achieve the above object, the present invention is connected to the optical communication network of a dual structure through a configuration of a serial / parallel conversion chip, a buffer and an inverter having a single serial / parallel interface to ensure a stable communication, We propose a redundant switching device for an optical communication system with a reduced manufacturing cost.

보다 구체적으로 본 발명의 일 양상에 따르면 전술한 목적은, 광통신 시스템의 이중화 절체 장치에 있어서, 제1광케이블에서 신호를 수신함에 따라 제1검출신호를 발생하는 제1신호검출모듈; 상기 제1신호검출모듈과 하나의 인터페이스를 통해 연결되며, 상기 제1검출신호의 종류에 따라 인에이블(enable) 또는 디스에이블(disable) 되어 상기 제1신호검출모듈에 연결된 인터페이스를 통해 제1신호검출모듈로 소정 데이터의 전송을 제어하는 제1단일 직/병렬 변환 칩; 상기 제1검출신호에 대해 논리 부정 연산을 수행하여 인버팅 신호로 출력하는 인버터; 상기 인버팅 신호의 종류에 따라 디스에이블 또는 인에이블 되고, 상기 인버팅 신호에 따라 인에이블된 상태에서 제2광케이블에서 신호를 수신함에 따라 제2검출신호를 발생하는 제2신호검출모듈; 및 상기 제2신호검출모듈과 하나의 인터페이스를 통해 연결되며, 상기 제2신호검출모듈의 종류에 따라 인에이블 또는 디스에이블 되어 상기 데이터를 상기 제2신호검출모듈에 연결된 인터페이스를 통해 상기 데이터의 전송을 제어하는 제2단일 직/병렬 변환 칩을 포함하는 것이 바람직하다.More specifically, according to an aspect of the present invention, the above object is a redundant switching device of an optical communication system, comprising: a first signal detection module for generating a first detection signal in response to receiving a signal from a first optical cable; The first signal is connected to the first signal detection module through one interface, and is enabled or disabled according to the type of the first detection signal, and thus, the first signal is connected through the interface connected to the first signal detection module. A first single serial / parallel conversion chip for controlling transmission of predetermined data to a detection module; An inverter for performing a logic negation operation on the first detection signal and outputting the inverted signal; A second signal detection module disabled or enabled according to the type of the inverting signal and generating a second detection signal upon receiving a signal from the second optical cable in an enabled state according to the inverting signal; And a second interface connected to the second signal detection module and enabled or disabled according to a type of the second signal detection module to transmit the data through an interface connected to the second signal detection module. It is preferable to include a second single serial / parallel conversion chip to control the.

이때, 상기 본 발명의 일 양상에 따른 광통신 시스템의 이중화 절체 장치는, 상기 제1단일 직/병렬 변환 칩에 연결되며, 상기 제1검출신호의 종류에 따라 인에이블 또는 디스에이블 되어 상기 데이터를 버퍼링 동작을 수행하는 제1버퍼; 와 상기 제2단일 직/병렬 변환 칩에 연결되며, 상기 인버팅 신호의 종류에 따라 디스에이블 또는 인에이블 되어 상기 데이터 버퍼링 동작을 수행하는 제2버퍼를 더 포함하는 것이 바람직하다.In this case, the redundant switching device of the optical communication system according to an aspect of the present invention is connected to the first single serial / parallel conversion chip, and is enabled or disabled according to the type of the first detection signal to buffer the data. A first buffer performing an operation; And a second buffer connected to the second single serial / parallel conversion chip and disabled or enabled according to the type of the inverting signal to perform the data buffering operation.

한편, 본 발명의 다른 양상에 따르면 전술한 목적은, 광통신 시스템의 이중화 절체 장치에 있어서, 소정의 네트워크 프로세서에 연결된 제1버퍼, 제1광케이블에 연결되어 신호의 수신 감지 여부에 따라 제1검출신호를 발생하는 제1신호검출모듈 및 상기 제1신호검출모듈에 하나의 인터페이스로 연결되며 상기 제1검출신호의 종류에 따라 상기 제1버퍼와 제1신호검출모듈 간에 데이터의 송수신을 제어하는 제1직/병렬 변환 칩을 구비한 제1인터페이스; 상기 제1검출신호에 대해 논리 부정 연산을 수행하여 인버팅 신호로 출력하는 인버터; 및 상기 네트워크 프로세서에 연결된 제2버퍼, 제2광케이블에 연결되어 신호의 수신 감지 여부에 따라 제2검출신호를 발생하는 제2신호검출모듈 및 상기 제2신호검출모듈에 하나의 인터페이스를 통해 연결되며 상기 제2검출신호의 종류에 따라 상기 제2버퍼와 제2신호검출모듈 간에 데이터의 송수신을 제어하는 제2직/병렬 변환 칩을 구비한 제2인터페이스를 포함하되; 상기 제2버퍼 및 제2신호검출모듈은 각각 상기 인버팅 신호의 종류에 따라 디스에이블 또는 인에이블 되는 것이 바람직하다.On the other hand, according to another aspect of the present invention, in the redundant switching device of the optical communication system, a first detection signal connected to a predetermined network processor, the first optical signal is connected to the first optical cable according to whether the detection of the signal received or not A first interface connected to the first signal detection module and the first signal detection module generating a first interface and controlling transmission and reception of data between the first buffer and the first signal detection module according to the type of the first detection signal; A first interface having a serial / parallel conversion chip; An inverter for performing a logic negation operation on the first detection signal and outputting the inverted signal; And a second buffer connected to the network processor, a second signal detection module connected to a second optical cable to generate a second detection signal according to whether a signal is received or not, and a second signal detection module through one interface. A second interface having a second serial / parallel conversion chip for controlling transmission and reception of data between the second buffer and the second signal detection module according to the type of the second detection signal; Preferably, the second buffer and the second signal detection module are disabled or enabled according to the type of the inverting signal.

이때, 상기 제1신호검출모듈은 상기 제1광케이블에 신호가 수신됨에 따라 제1검출 로우신호를 발생하고, 상기 제1직/병렬 변환 칩 및 제1버퍼는 상기 제1검출 로우신호에 의해 인에이블 되어 상기 제1광케이블과 네트워크 프로세서 간에 데이터가 송수신 되도록 하고, 상기 인버터는 상기 제1검출 로우 신호에 대해 논리 부정 연산을 수행하여 인버팅 하이(high) 신호로 출력하고, 상기 제2버퍼 및 제2신호검출모듈은 상기 인버팅 하이 신호에 의해 디스에이블 될 수 있다.In this case, the first signal detection module generates a first detection low signal as a signal is received on the first optical cable, and the first serial / parallel conversion chip and the first buffer are connected by the first detection low signal. Is enabled to transmit and receive data between the first optical cable and the network processor, and the inverter performs a logical negation operation on the first detection low signal to output an inverting high signal, and outputs the second buffer and the second buffer. The two signal detection module may be disabled by the inverting high signal.

또한, 상기 제1신호검출모듈은 상기 제1광케이블에 신호가 수신되지 않으면 제1검출 하이신호를 발생하고, 상기 제1직/병렬 변환 칩 및 제1버퍼는 상기 제1검출 하이신호에 따라 디스에이블 되고, 상기 인버터는 상기 제1검출 하이 신호를 논리 부정 연산을 수행하여 인버팅 로우 신호를 발생하고, 상기 제2버퍼 및 제2신호검출모듈은 상기 인버팅 로우 신호에 의해 인에이블 되어 상기 제2버퍼에 연결된 제2광케이블과 상기 네트워크 프로세서 간에 데이터가 송수신 되도록 할 수 있다.In addition, the first signal detection module generates a first detection high signal when no signal is received by the first optical cable, and the first serial / parallel conversion chip and the first buffer are disposed according to the first detection high signal. And the inverter generates an inverting low signal by performing a logic negation operation on the first detection high signal, and the second buffer and the second signal detection module are enabled by the inverting low signal to generate the inverting low signal. Data may be transmitted and received between the second optical cable connected to the second buffer and the network processor.

전술한 바와 같이, 본 발명은 하나의 직/병렬인터페이스를 구비한 직/병렬 변환 칩, 버퍼 및 인버터 등의 구성을 통해 이중화된 구조의 광통신 네트워크에 연결하여 통신이 안정적으로 이루어지도록 하고, 제작비용을 감소시킨 광통신 시스템의 이중화 절체 장치를 제안한다.As described above, the present invention is connected to the optical communication network of a redundant structure through a configuration of a serial / parallel conversion chip, a buffer and an inverter having a single serial / parallel interface to ensure a stable communication, manufacturing cost We propose a redundant switching device for an optical communication system.

즉, 본원발명은 하나의 직/병렬인터페이스를 구비한 직/병렬 변환 칩, 버퍼 및 인버터 등의 구성을 통해 이중화된 구조의 광통신 네트워크에 연결하여 통신이 안정적으로 이루어지도록 하고, 두 개의 직/병렬 인터페이스를 가진 직/병렬 변환 칩 대신에 하나의 직/병렬 인터페이스를 구비한 직/병렬 변환 칩, 버퍼 및 인버터 등을 이용하여 이중화 절체 장치를 구성함으로써 광통신 시스템의 이중화 절체 장치의 제작비용이 감소되는 결과를 가져온다. That is, the present invention connects to an optical communication network of a dual structure through a configuration of a serial / parallel conversion chip, a buffer, and an inverter having one serial / parallel interface so that the communication can be stably performed. Instead of the serial / parallel conversion chip having an interface, a redundant switching device using a serial / parallel conversion chip, a buffer, and an inverter having one serial / parallel interface is used to reduce the manufacturing cost of the redundant switching device of the optical communication system. Get the result.

이하에서는 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 또한, 후술 되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention; In the following description of the present invention, if it is determined that detailed descriptions of related well-known functions or configurations may obscure the gist of the present invention, the detailed description will be omitted. In addition, terms to be described below are terms defined in consideration of functions in the present invention, which may vary according to intention or custom of a user or an operator. Therefore, the definition should be made based on the contents throughout the specification.

도 2는 본 발명에 따른 본 발명에 따른 광통신 시스템의 이중화 절체 장치에 대한 구성을 나타낸 도면이다.2 is a diagram illustrating a configuration of a redundant switching device of an optical communication system according to the present invention.

도 2에 도시된 바와 같이, 본 발명에 따른 광통신 시스템의 이중화 절체 장치는, 제1,2인버터(26, 27), 제1인터페이스(28) 및 제2인터페이스(29)를 포함한다. 제1인터페이스(28)는 제1SFP 모듈(20), 제1단일 직/병렬 변환 칩(Single Serialization/Deserialization Chip)(22) 및 제1버퍼(24)를 포함한다. 한편, 제2인터페이스(29)는 제2SFP 모듈(21), 제2단일 직/병렬 변환 칩(23) 및 제2버퍼(25)를 포함한다.As shown in FIG. 2, the redundant switching device of the optical communication system according to the present invention includes first and second inverters 26 and 27, a first interface 28, and a second interface 29. The first interface 28 includes a first SFP module 20, a first single serialization / deserialization chip 22, and a first buffer 24. The second interface 29 includes a second SFP module 21, a second single serial / parallel conversion chip 23, and a second buffer 25.

이때, 제1,2인터버(26, 27)를 두 개로 구성하여 제1SFP 모듈(20)에서 출력되는 검출신호를 논리부정 연산을 수행할 수도 있지만, 제1,2인버터(26, 27) 중 어느 하나를 이용하여 제1SFP 모듈(20)에서 출력되는 검출신호에 논리 부정 연산을 수행하고, 그 논리 부정 연산 결과에 따른 인버팅 신호를 인버터가 배치되지 않은 구성에 입력할 수 있다. 즉, 제1인터버(26)가 제2SFP 모듈(21) 전단에 배치되지 않은 경우, 제2인버터(27)에서 출력되는 인버팅 신호를 제2SFP 모듈(21)의 송신단자(Tx disable)2에 입력할 수 있다. 이와 반대로, 제2인버터(27)가 제2버퍼(25)의 인에이블(EN) 단자에 연결되지 않은 경우, 제1인버터(26)에서 출력되는 인버팅 신호를 제2버퍼(25)의 인에이블 단자에 입력할 수 있다.In this case, the first and second inverters 26 and 27 may be configured as two to perform a logic negation operation on the detection signal output from the first SFP module 20, but among the first and second inverters 26 and 27, By using any one, a logic negation operation may be performed on the detection signal output from the first SFP module 20, and an inverting signal based on the result of the logic negation operation may be input to a configuration in which the inverter is not arranged. That is, when the first inverter 26 is not disposed in front of the second SFP module 21, the inverted signal output from the second inverter 27 is transmitted to the transmission terminal (Tx disable) 2 of the second SFP module 21. You can type in On the contrary, when the second inverter 27 is not connected to the enable EN terminal of the second buffer 25, the inverting signal output from the first inverter 26 is input to the second buffer 25. It can be input to the enable terminal.

이러한 구성을 갖는 광통신 시스템의 이중화 절체 장치는 3가지 종류의 상황에서 절체 동작을 수행한다.The redundant switching device of the optical communication system having such a configuration performs the switching operation in three kinds of situations.

첫 번째의 경우, 제1인터페이스(28)의 제1SFP 모듈(20) 및 제2인터페이스(29)의 제2SFP 모듈이 모두 광통신 시스템에 장착된 경우에 이루어지는 절체 동작이다. 두 번째의 경우, 제1인터페이스(28)의 제1SFP 모듈(20)이 광통신 시스템에서 탈장되거나, 제1SFP모듈(20)에 연결된 광케이블(31)에 장애가 발생한 경우, 예를 들어 광케이블(31)이 끊어지는 경우에 이루어지는 절체 동작이다. 세 번째의 경우, 제1인터페이스(28)의 동작 및 제2인터페이스(29)의 동작이 정상적으로 이루어지는 도중에 제2인터페이스(29)의 제2SFP 모듈(21)이 탈장 되거나, 제2SFP 모듈(21)에 연결된 광케이블(32)에 장애가 발생한 경우에 이루어지는 절체 동작이다.In the first case, the switching operation is performed when both the first SFP module 20 of the first interface 28 and the second SFP module of the second interface 29 are mounted in the optical communication system. In the second case, when the first SFP module 20 of the first interface 28 is detached from the optical communication system or the optical cable 31 connected to the first SFP module 20 has failed, for example, the optical cable 31 is It is a switching operation that occurs in the case of a break. In the third case, during operation of the first interface 28 and the operation of the second interface 29, the second SFP module 21 of the second interface 29 is hermetic or the second SFP module 21 The transfer operation is performed when a failure occurs in the connected optical cable 32.

위의 순서대로 본 발명에 따른 광통신 시스템의 이중화 절체 장치의 동작에 대해서 살펴보기로 한다.The operation of the redundant switching device of the optical communication system according to the present invention in the above order will be described.

본 발명은 SFP 모듈에서 제공되는 SD(Signal Detect)신호를 제어신호로 사용함으로써 간단한 이중화 회로를 구현한다.The present invention implements a simple redundancy circuit by using a signal (SD) signal provided by the SFP module as a control signal.

먼저, 첫 번째 상황에서 제1인터페이스(28)의 제1SFP 모듈(20)은 광케이블(31)로부터 수신 신호가 감지됨에 따라 SD1 단자를 통해 논리 로우 검출신호를 출력한다. 제1단일 직/병렬 변환 칩(22)과 제1버퍼(24)는 제1SFP 모듈(20)에서 출력된 논리 로우 검출신호에 의해 인에이블(enable) 된다. 이에 따라, 네트워크 프로세서(30)와 광케이블(31)에 연결된 광통신 시스템 간에 데이터의 송수신이 이루어진다. 즉, 제1인터페이스(28)는 액티브로 동작하는 것이다.First, in a first situation, the first SFP module 20 of the first interface 28 outputs a logic low detection signal through the SD1 terminal as a received signal is detected from the optical cable 31. The first single serial / parallel conversion chip 22 and the first buffer 24 are enabled by the logic low detection signal output from the first SFP module 20. Accordingly, data is transmitted and received between the network processor 30 and the optical communication system connected to the optical cable 31. That is, the first interface 28 is active.

반면, 제1, 2인버터(26, 27)는 제1SFP 모듈(20)에서 출력된 논리 로우 검출신호를 인버팅 하여 논리 하이 검출신호로 출력한다. 제2인터페이스(29)의 제2SFP 모듈(21) 및 제2버퍼(25)는 각각 제1인버터(26) 및 제2인버터(27)에서 출력된 논리 하이 검출신호에 의해 디스에이블(disable) 된다. 이에 따라, 제2인터페이스(29)를 통해 네트워크 프로세서(30)와 광케이블(32)에 연결된 광통신 시스템 간에 데이터의 송수신이 이루어지지 않는다. 즉, 제2인터페이스(29)는 스탠바이 상태를 유지한다. 이때, 광케이블(31)에 연결된 광통신 시스템 및 광케이블(32)에 연결된 광통신 시스템은 동일한 광통신 시스템임에 유의하여야 한다.On the other hand, the first and second inverters 26 and 27 invert the logic low detection signal output from the first SFP module 20 to output the logic high detection signal. The second SFP module 21 and the second buffer 25 of the second interface 29 are disabled by logic high detection signals output from the first inverter 26 and the second inverter 27, respectively. . Accordingly, data is not transmitted or received between the network processor 30 and the optical communication system connected to the optical cable 32 through the second interface 29. That is, the second interface 29 maintains the standby state. At this time, it should be noted that the optical communication system connected to the optical cable 31 and the optical communication system connected to the optical cable 32 are the same optical communication system.

두 번째의 경우, 제1인터페이스(28)는 액티브로 동작하고, 제2인터페이스(29)는 스탠바이 상태를 유지한 상태에서, 제1인터페이스(28)의 제1SFP 모듈(20)이 광케이블(31)에서 수신 신호를 감지하지 못한 경우에 이루어지는 절체 동작이다. 제1SFP 모듈(20)은 광케이블(31)에서 수신 신호를 감지하지 못하면, SD1 출력단자를 통해 논리 하이 검출신호를 출력한다. 제1단일 직/병렬 변환 칩(22)과 제1버퍼(24)는 제1SFP 모듈(20)에서 출력된 논리 하이 검출신호에 따라 디스에이블 된다. 이와 동시에 제1SFP 모듈(20)의 송신단자(Tx disable)1를 디스에이블 시킨다. 이렇게 함으로써 제1인터페이스(28)를 통해 네트워크 프로세서(30)와 광케이블(31)에 연결된 통신시스템 간에 데이터 송수신이 이루어지지 않게 된다. 즉, 제1인터페이스(28)는 액티브 상태에서 스탠바이 상태로 전환되어 정상적으로 복구되기 전까지 스탠바이 상태를 유지하게 된다.In the second case, the first interface 28 is active and the second interface 29 is in a standby state, so that the first SFP module 20 of the first interface 28 is connected to the optical cable 31. The switchover operation is performed when the receiver does not detect the received signal. If the first SFP module 20 does not detect the reception signal from the optical cable 31, the first SFP module 20 outputs a logic high detection signal through the SD1 output terminal. The first single serial / parallel conversion chip 22 and the first buffer 24 are disabled according to the logic high detection signal output from the first SFP module 20. At the same time, the transmission terminal (Tx disable) 1 of the first SFP module 20 is disabled. By doing so, data transmission and reception are not performed between the network processor 30 and the communication system connected to the optical cable 31 through the first interface 28. That is, the first interface 28 is changed from the active state to the standby state to maintain the standby state until the normal recovery.

한편, 제1,2인버터(26, 27)는 제1SFP 모듈(20)에서 출력된 논리 하이 검출신호를 인버팅 하여 논리 로우 검출신호로 출력한다. 이에, 제2인터페이스(29)의 제2SFP 모듈(21) 및 제2버퍼(25)는 각각 제1인버터(26) 및 제2인버터(27)에서 출력된 논리 로우 검출신호에 의해 인에이블 된다. 이에 따라, 제2인터페이스(29)를 통해 네트워크 프로세서(30)와 광케이블(32)에 연결된 광통신 시스템 간에 데이터의 송수신이 이루어진다. 즉, 제2인터페이스(29)는 스탠바이 상태에서 액티브 상태로 전환되어 동작하게 된다. Meanwhile, the first and second inverters 26 and 27 invert the logic high detection signal output from the first SFP module 20 and output the logic high detection signal. Accordingly, the second SFP module 21 and the second buffer 25 of the second interface 29 are enabled by logic low detection signals output from the first inverter 26 and the second inverter 27, respectively. Accordingly, data is transmitted and received between the network processor 30 and the optical communication system connected to the optical cable 32 through the second interface 29. That is, the second interface 29 is switched from the standby state to the active state to operate.

세 번째의 경우, 제1인터페이스(28)는 광케이블(31)로부터 수신 신호를 감지함에 따라 액티브로 동작하고, 제2인터페이스(29)는 스탠바이 상태를 유지하고 있는 상태에서 제2인터페이스(29)에 이상이 발생하거나, 제2인터페이스(29)에 신호가 정상적으로 감지되지 않은 경우에 해당된다. 이 경우는 제2인터페이스(29)의 장애 여부 및 광케이블(32)의 이상 여부에 상관없이 제1인터페이스(28)를 통해 네트워크 프로세서(30)와 광케이블(31)에 연결된 광통신 시스템 간에 통신에 정상적으로 이루어지게 된다.In the third case, the first interface 28 is active by sensing the received signal from the optical cable 31, and the second interface 29 is connected to the second interface 29 in a standby state. This is the case when an abnormality occurs or when a signal is not normally detected in the second interface 29. In this case, communication is normally performed between the network processor 30 and the optical communication system connected to the optical cable 31 through the first interface 28 regardless of whether the second interface 29 is damaged or the optical cable 32 is abnormal. You lose.

살펴본 바와 같이, 본 발명에 따른 광통신 시스템의 이중화 절체 장치는, 하나의 직/병렬인터페이스를 구비한 직/병렬 변환 칩, 버퍼 및 인버터 등의 구성을 통해 이중화된 구조의 광통신 네트워크에 연결하여 통신이 안정적으로 이루어지도록 하고, 두 개의 직/병렬 인터페이스를 가진 직/병렬 변환 칩 대신에 하나의 직/병렬 인터페이스를 구비한 직/병렬 변환 칩, 버퍼 및 인버터 등을 이용하여 이중화 절체 장치를 구성함으로써 광통신 시스템의 이중화 절체 장치의 제작비용이 감소되는 결과를 가져온다. As described above, the redundant switching device of the optical communication system according to the present invention is connected to the optical communication network of the redundant structure through the configuration of a serial / parallel conversion chip, a buffer and an inverter having one serial / parallel interface. Optical communication by configuring a redundant switching device using a serial / parallel conversion chip, a buffer, and an inverter having one serial / parallel interface instead of a serial / parallel conversion chip having two serial / parallel interfaces. This results in a reduction in the manufacturing cost of the redundant switching device of the system.

이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.So far I looked at the center of the preferred embodiment for the present invention. Those skilled in the art will understand that the present invention may be implemented in a modified form without departing from the essential characteristics of the present invention. Therefore, the disclosed embodiments should be considered in descriptive sense only and not for purposes of limitation. The scope of the present invention is shown in the claims rather than the foregoing description, and all differences within the scope will be construed as being included in the present invention.

도 1은 일반적인 광통신 시스템의 이중화 절체 장치에 대한 구성을 나타낸 도면.1 is a diagram illustrating a configuration of a redundant switching device of a general optical communication system.

도 2는 본 발명에 따른 광통신 시스템의 이중화 절체 장치에 대한 구성을 나타낸 도면.2 is a diagram illustrating a configuration of a redundant switching device of an optical communication system according to the present invention;

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

20, 21 : 제1SFP 모듈, 제2SFP 모듈20, 21: 1st SFP module, 2nd SFP module

22, 23 : 제1단일 직/병렬 변환 칩, 제2단일 직/병렬 변환 칩22, 23: first single serial / parallel conversion chip, second single serial / parallel conversion chip

24, 25 : 제1버퍼, 제2버퍼24, 25: first buffer, second buffer

26, 27 : 제1인버터, 제2인버터26, 27: 1st inverter, 2nd inverter

Claims (5)

광통신 시스템의 이중화 절체 장치에 있어서,In the redundant switching device of the optical communication system, 제1광케이블에서 신호를 수신함에 따라 제1검출신호를 발생하는 제1신호검출모듈;A first signal detection module generating a first detection signal in response to receiving a signal from the first optical cable; 상기 제1신호검출모듈과 하나의 인터페이스를 통해 연결되며, 상기 제1검출신호의 종류에 따라 인에이블(enable) 또는 디스에이블(disable) 되어 상기 제1신호검출모듈에 연결된 인터페이스를 통해 상기 제1신호검출모듈로 소정 데이터의 전송을 제어하는 제1단일 직/병렬 변환 칩;The first signal detection module is connected to the first signal detection module through an interface connected to the first signal detection module by being enabled or disabled according to the type of the first detection signal. A first single serial / parallel conversion chip for controlling transmission of predetermined data to a signal detection module; 상기 제1검출신호에 대해 논리 부정 연산을 수행하여 인버팅 신호로 출력하는 인버터; An inverter for performing a logic negation operation on the first detection signal and outputting the inverted signal; 상기 인버팅 신호의 종류에 따라 디스에이블 또는 인에이블 되고, 상기 인버팅 신호에 따라 인에이블된 상태에서 제2광케이블에서 신호를 수신함에 따라 제2검출신호를 발생하는 제2신호검출모듈; 및A second signal detection module disabled or enabled according to the type of the inverting signal and generating a second detection signal upon receiving a signal from the second optical cable in an enabled state according to the inverting signal; And 상기 제2신호검출모듈과 하나의 인터페이스를 통해 연결되며, 상기 제2신호검출모듈의 종류에 따라 인에이블 또는 디스에이블 되어 상기 데이터를 상기 제2신호검출모듈에 연결된 인터페이스를 통해 상기 데이터의 전송을 제어하는 제2단일 직/병렬 변환 칩을 포함하는 광통신 시스템의 이중화 절체 장치.It is connected to the second signal detection module through one interface, and is enabled or disabled according to the type of the second signal detection module to transfer the data through an interface connected to the second signal detection module. Redundancy switching device of the optical communication system including a second single serial / parallel conversion chip for controlling. 제1항에 있어서,The method of claim 1, 상기 제1단일 직/병렬 변환 칩에 연결되며, 상기 제1검출신호의 종류에 따라 인에이블 또는 디스에이블 되어 상기 데이터를 버퍼링 동작을 수행하는 제1버퍼; 와A first buffer connected to the first single serial / parallel conversion chip and enabled or disabled according to a type of the first detection signal to perform a buffering operation of the data; Wow 상기 제2단일 직/병렬 변환 칩에 연결되며, 상기 인버팅 신호의 종류에 따라 디스에이블 또는 인에이블 되어 상기 데이터 버퍼링 동작을 수행하는 제2버퍼를 더 포함하는 광통신 시스템의 이중화 절체 장치.And a second buffer connected to the second single serial / parallel conversion chip, the second buffer being disabled or enabled according to the type of the inverting signal to perform the data buffering operation. 광통신 시스템의 이중화 절체 장치에 있어서,In the redundant switching device of the optical communication system, 소정의 네트워크 프로세서에 연결된 제1버퍼, 제1광케이블에 연결되어 신호의 수신 감지 여부에 따라 제1검출신호를 발생하는 제1신호검출모듈 및 상기 제1신호검출모듈에 하나의 인터페이스로 연결되며 상기 제1검출신호의 종류에 따라 상기 제1버퍼와 제1신호검출모듈 간에 데이터의 송수신을 제어하는 제1직/병렬 변환 칩을 구비한 제1인터페이스; A first buffer connected to a predetermined network processor, a first signal detection module connected to a first optical cable and generating a first detection signal according to whether a signal is received or not, and connected to the first signal detection module through one interface; A first interface having a first serial / parallel conversion chip for controlling the transmission and reception of data between the first buffer and the first signal detection module according to a type of a first detection signal; 상기 제1검출신호에 대해 논리 부정 연산을 수행하여 인버팅 신호로 출력하는 인버터; 및An inverter for performing a logic negation operation on the first detection signal and outputting the inverted signal; And 상기 네트워크 프로세서에 연결된 제2버퍼, 제2광케이블에 연결되어 신호의 수신 감지 여부에 따라 제2검출신호를 발생하는 제2신호검출모듈 및 상기 제2신호검출모듈에 하나의 인터페이스를 통해 연결되며 상기 제2검출신호의 종류에 따라 상기 제2버퍼와 제2신호검출모듈 간에 데이터의 송수신을 제어하는 제2직/병렬 변환 칩을 구비한 제2인터페이스를 포함하되; 상기 제2버퍼 및 제2신호검출모듈은 각각 상기 인버팅 신호의 종류에 따라 디스에이블 또는 인에이블 되는 광통신 시스템의 이중화 절체 장치.A second buffer connected to the network processor, a second signal detection module connected to a second optical cable and generating a second detection signal according to whether a signal is detected or not, and connected to the second signal detection module through one interface; A second interface having a second serial / parallel conversion chip for controlling transmission and reception of data between the second buffer and the second signal detection module according to a type of a second detection signal; And the second buffer and the second signal detection module are disabled or enabled according to the type of the inverting signal, respectively. 제3항에 있어서,The method of claim 3, 상기 제1신호검출모듈은 상기 제1광케이블에 신호가 수신됨에 따라 제1검출 로우신호를 발생하고, 상기 제1직/병렬 변환 칩 및 제1버퍼는 상기 제1검출 로우신호에 의해 인에이블 되어 상기 제1광케이블과 네트워크 프로세서 간에 데이터가 송수신 되도록 하고, 상기 인버터는 상기 제1검출 로우 신호에 대해 논리 부정 연산을 수행하여 인버팅 하이(high) 신호로 출력하고, 상기 제2버퍼 및 제2신호검출모듈은 상기 인버팅 하이 신호에 의해 디스에이블 되는 광통신 시스템의 이중화 절체 장치.The first signal detection module generates a first detection low signal as a signal is received on the first optical cable, and the first serial / parallel conversion chip and the first buffer are enabled by the first detection low signal. Data is transmitted and received between the first optical cable and the network processor, and the inverter performs a logic negation operation on the first detection low signal to output an inverting high signal, and the second buffer and the second signal. The detection module is redundant switching device of the optical communication system is disabled by the inverting high signal. 제3항에 있어서,The method of claim 3, 상기 제1신호검출모듈은 상기 제1광케이블에 신호가 수신되지 않으면 제1검출 하이신호를 발생하고, 상기 제1직/병렬 변환 칩 및 제1버퍼는 상기 제1검출 하이신호에 따라 디스에이블 되고, 상기 인버터는 상기 제1검출 하이 신호를 논리 부 정 연산을 수행하여 인버팅 로우 신호를 발생하고, 상기 제2버퍼 및 제2신호검출모듈은 상기 인버팅 로우 신호에 의해 인에이블 되어 상기 제2버퍼에 연결된 제2광케이블과 상기 네트워크 프로세서 간에 데이터가 송수신 되도록 하는 광통신 시스템의 이중화 절체 장치.The first signal detection module generates a first detection high signal when no signal is received by the first optical cable, and the first serial / parallel conversion chip and the first buffer are disabled according to the first detection high signal. And the inverter generates an inverting low signal by performing a logic negation operation on the first detection high signal, and the second buffer and the second signal detection module are enabled by the inverting low signal to enable the second signal. Redundancy switching device of the optical communication system for transmitting and receiving data between the second optical cable connected to the buffer and the network processor.
KR1020070086291A 2007-08-27 2007-08-27 Apparatus for switching duplicate path in fiber optic telecommunication system KR100912019B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070086291A KR100912019B1 (en) 2007-08-27 2007-08-27 Apparatus for switching duplicate path in fiber optic telecommunication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070086291A KR100912019B1 (en) 2007-08-27 2007-08-27 Apparatus for switching duplicate path in fiber optic telecommunication system

Publications (2)

Publication Number Publication Date
KR20090021637A KR20090021637A (en) 2009-03-04
KR100912019B1 true KR100912019B1 (en) 2009-08-12

Family

ID=40691649

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070086291A KR100912019B1 (en) 2007-08-27 2007-08-27 Apparatus for switching duplicate path in fiber optic telecommunication system

Country Status (1)

Country Link
KR (1) KR100912019B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010057816A (en) * 1999-12-23 2001-07-05 서평원 apparatus of serial interface between ATM cell processors
KR20030047520A (en) * 2001-12-11 2003-06-18 엘지전자 주식회사 Duplexing Structure between Boards in the ATM Switching System and Operating Method thereof
KR20040024767A (en) * 2002-09-16 2004-03-22 엘지전자 주식회사 Apparatus for interfacing data
KR20050060688A (en) * 2003-12-17 2005-06-22 엘지전자 주식회사 Dual bus controlling device of the node-b in the umts using a high speed serial line

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010057816A (en) * 1999-12-23 2001-07-05 서평원 apparatus of serial interface between ATM cell processors
KR20030047520A (en) * 2001-12-11 2003-06-18 엘지전자 주식회사 Duplexing Structure between Boards in the ATM Switching System and Operating Method thereof
KR20040024767A (en) * 2002-09-16 2004-03-22 엘지전자 주식회사 Apparatus for interfacing data
KR20050060688A (en) * 2003-12-17 2005-06-22 엘지전자 주식회사 Dual bus controlling device of the node-b in the umts using a high speed serial line

Also Published As

Publication number Publication date
KR20090021637A (en) 2009-03-04

Similar Documents

Publication Publication Date Title
US9619426B2 (en) Out-of-band signaling support over standard optical SFP
CN110445533B (en) Dual-redundancy optical fiber Ethernet transmission system
CN111357299A (en) Node with combined optoelectronic switches
WO2010100793A1 (en) Optical transmission apparatus
US9294290B2 (en) Optical cable assemblies with low-speed data pass-through architecture and sleep mode operation
US8391717B2 (en) Flow-control methods and systems for multibus systems
US9025950B2 (en) Communication system and optical transmission device
WO2021249270A1 (en) Photoelectric transceiving device and control method thereof
CN102265640B (en) Optical line transmission protection system and method
KR100912019B1 (en) Apparatus for switching duplicate path in fiber optic telecommunication system
US11563494B2 (en) Optical network apparatus and optical module
US20030002435A1 (en) Fault tolerant shared transciever apparatus and system
US20110229142A9 (en) Data processing network having an optical network interface
US20100103954A1 (en) Multiple Infiniband Ports Within A Higher Data Rate Port Using Multiplexing
JP4768474B2 (en) Redundant terminal equipment
KR100334417B1 (en) Backplane system with a point-to-point bus architecture
CN216122427U (en) Optical transmission apparatus
KR100296039B1 (en) Method for selecting duplicated link in atm swiching system
KR100406490B1 (en) Apparatus for Conversing Interface of Board about Bus Structure In Router System
US7953109B1 (en) System for controlling optical transceivers
CN101547056A (en) Optical signal division transmission system, optical transmitter, optical receiver
KR20020078165A (en) A transmitting device of optimized information for communication system
KR20000041921A (en) Lan interface apparatus of an internet matching apparatus
JPH07135499A (en) Package accommodation system
US20060233553A1 (en) Optical transceiver module having adjustable signal polarity

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121010

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131002

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140722

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160729

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170802

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181218

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190715

Year of fee payment: 11