KR100910567B1 - Thin film transistor array panel - Google Patents

Thin film transistor array panel Download PDF

Info

Publication number
KR100910567B1
KR100910567B1 KR1020030000973A KR20030000973A KR100910567B1 KR 100910567 B1 KR100910567 B1 KR 100910567B1 KR 1020030000973 A KR1020030000973 A KR 1020030000973A KR 20030000973 A KR20030000973 A KR 20030000973A KR 100910567 B1 KR100910567 B1 KR 100910567B1
Authority
KR
South Korea
Prior art keywords
layer
thin film
film transistor
data line
gate
Prior art date
Application number
KR1020030000973A
Other languages
Korean (ko)
Other versions
KR20040063520A (en
Inventor
홍문표
오상우
이용욱
김보성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030000973A priority Critical patent/KR100910567B1/en
Publication of KR20040063520A publication Critical patent/KR20040063520A/en
Application granted granted Critical
Publication of KR100910567B1 publication Critical patent/KR100910567B1/en

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A43—FOOTWEAR
    • A43C—FASTENINGS OR ATTACHMENTS OF FOOTWEAR; LACES IN GENERAL
    • A43C15/00—Non-skid devices or attachments
    • A43C15/06—Ice-gripping devices or attachments, e.g. ice-spurs, ice-cleats, ice-creepers, crampons; Climbing devices or attachments, e.g. mountain climbing irons
    • A43C15/068—Climbing devices or attachments, e.g. glacier crampons, mountain climbing irons
    • A—HUMAN NECESSITIES
    • A43—FOOTWEAR
    • A43C—FASTENINGS OR ATTACHMENTS OF FOOTWEAR; LACES IN GENERAL
    • A43C15/00—Non-skid devices or attachments
    • A43C15/04—Non-skid devices or attachments attached to the heel

Landscapes

  • Liquid Crystal (AREA)

Abstract

본 발명에 따른 박막 트랜지스터 표시판은 절연 기판, 절연 기판 위에 형성되어 있는 게이트 배선, 게이트 배선 위에 형성되어 있는 게이트 절연층, 게이트 절연층의 소정 영역에 형성되어 있는 반도체층, 반도체층 위에 형성되어 있는 저항성 접촉층, 저항성 접촉층 위에 형성되어 있는 데이터 배선, 데이터 배선의 소정 영역을 노출하는 접촉구를 포함하며 서로 다른 두께를 가지는 제1 및 제2 부분을 가지는 보호층, 보호층 위에 형성되며 접촉구를 통해 데이터 배선과 연결되는 화소 전극을 포함하고, 제1 부분은 이웃하는 두 화소 전극 사이의 영역이고, 제2 부분은 제1 부분을 제외한 나머지 부분이다. The thin film transistor array panel according to the present invention includes an insulating substrate, a gate wiring formed on the insulating substrate, a gate insulating layer formed on the gate wiring, a semiconductor layer formed on a predetermined region of the gate insulating layer, and a resistivity formed on the semiconductor layer. A protective layer having a first and second portions having different thicknesses, including a contact layer, a data line formed on the ohmic contact layer, and a contact hole exposing a predetermined area of the data line; And a pixel electrode connected to the data line through the first electrode, wherein the first portion is a region between two neighboring pixel electrodes, and the second portion is a portion other than the first portion.

디스클리네이션, 박막트랜지스터, 빛샘Discretization, Thin Film Transistor, Light Spring

Description

박막 트랜지스터 표시판{Thin film transistor array panel}Thin film transistor array panel

도 1a 내지 도 1f는 가압할 경우와 가압하지 않을 경우의 빛샘 현상을 찍은 사진이다. 1A to 1F are photographs of light leakage phenomenon when pressurized and not pressurized.

도 2a 및 도 2b는 가압시 화소 영역에서의 디스클리네이션 라인의 이동을 찍은 사진이다.2A and 2B are photographs showing the movement of the disclination line in the pixel area during pressing.

도 3a는 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.3A is a layout view of a thin film transistor array panel according to a first exemplary embodiment of the present invention.

도 3b는 도 3a의 IIIb-IIIb'선에 대한 단면도이다. FIG. 3B is a cross-sectional view taken along line IIIb-IIIb 'of FIG. 3A.

도 4는 본 발명의 제2 실시예에 따른 박막 트랜지스터 표시판의 단면도이다. 4 is a cross-sectional view of a thin film transistor array panel according to a second exemplary embodiment of the present invention.

※도면의 주요 부분에 대한 부호의 설명※※ Explanation of code for main part of drawing ※

95 : 보조 게이트 패드 97 : 보조 데이터 패드95: auxiliary gate pad 97: auxiliary data pad

110 : 절연 기판 121, 123, 125 : 게이트 배선110: insulated substrate 121, 123, 125: gate wiring

140 : 게이트 절연층 151, 154 : 반도체층140: gate insulating layer 151, 154: semiconductor layer

161, 163, 165 : 저항성 접촉층 161, 163, 165: ohmic contact layer

171, 173, 175, 179 : 데이터 배선171, 173, 175, 179: data wiring

177 : 유지 축전기용 도전체 패턴 180 : 보호층177: conductor pattern for the storage capacitor 180: protective layer

181~184 : 접촉구 190 : 화소 전극181 to 184: contact hole 190: pixel electrode

본 발명은 액정 표시 장치용 박막 트랜지스터 표시판에 관한 것이다.The present invention relates to a thin film transistor array panel for a liquid crystal display device.

액정 표시 장치는 상부 표시판과 하부 표시판 사이에 액정 물질을 주입해 놓고 액정에 전계를 인가하여 액정의 배향을 변경시킴으로써 이를 통과하는 빛의 편광 상태에 변화를 유도하고 편광 상태에 따라 편광판을 통과하는 빛의 양이 달라짐으로서 화상을 표시하는 장치이다. The liquid crystal display injects a liquid crystal material between the upper panel and the lower panel and applies an electric field to the liquid crystal to change the orientation of the liquid crystal to induce a change in the polarization state of light passing therethrough and to pass light through the polarizer according to the polarization state. The device displays an image by varying the amount of.

액정 표시 장치의 개구율을 높이기 위해서 기존의 질화 규소 절연막이 아닌 유전 상수가 작은 유기 물질을 사용한다. 그러나 최근 유기 물질을 사용한 고개구율 표시판에 있어서 눌림 빛샘 현상이 심각하게 발생하고 하는 문제점이 있다. In order to increase the aperture ratio of the liquid crystal display, an organic material having a small dielectric constant is used instead of a conventional silicon nitride insulating film. However, there is a problem in that pressing light leakage phenomenon occurs seriously in a high-aperture display panel using an organic material.

도 1a 내지 도 1f는 표시판에 압력을 가할 경우와 가하지 않을 경우의 빛샘 현상을 찍은 사진이다. 도 1a 내지 도 1c는 압력을 가할 경우이고, 도 1d 내지 도 1f는 압력을 가한 후 압력을 제거할 경우이다. 도시한 바와 같이, 압력을 가할 경우에는 가압지점의 우측(A), 압력을 제거한 경우에는 가압 지점의 좌측(C)에서 빛샘 현상이 나타난다. 가압시 가압 지점과 상관없이 발생(B)하기도 한다. 1A to 1F illustrate photographs of light leakage when pressure is applied to the display panel and when pressure is not applied to the display panel. 1A to 1C show a case of applying pressure, and FIGS. 1D to 1F show a case of removing the pressure after applying the pressure. As shown, the light leakage phenomenon appears on the right side (A) of the pressing point when the pressure is applied, and the left side (C) of the pressing point when the pressure is removed. When pressing, it may occur (B) regardless of the pressing point.

도 2a 및 도 2b는 가압시 화소 영역에서 빛샘 현상을 일으키는 디스클리네이션 라인(disclination line)의 이동을 설명하기 위한 사진이다. 디스클리네이션 라인은 액정의 배향이 다른 부분과 다르게 배향된 부분이다. 가압 초기에는 액정 도메인간의 디스클리네이션 라인이 좌측에서 우측으로 이동한다(A). 이러한 현상은 좌측 상단 모서리부위에서 더 두드러지게 나타난다(B). 그런 후 점차 시간이 경과할수록 다시 좌측으로 회복되어간다. 이때 좌측 상단의 회복이 가장 느린(C)것을 확인할 수 있다. 2A and 2B are photographs for explaining movement of a disclination line that causes light leakage in a pixel area when pressed. The declining line is a portion in which the liquid crystal is aligned differently from other portions. Initially, the pressing line between the liquid crystal domains moves from left to right (A). This phenomenon is more prominent in the upper left corner (B). Then gradually, over time, it will return to the left. At this time, the recovery in the upper left is the slowest (C).

일반적으로 유기 물질로 보호층을 형성한 표시판에 있어서는 개구율 향상을 위해 블랙 매트릭스의 폭이 좁고, 화소 전극간의 간격을 좁게 형성한다. 따라서 유기 물질로 보호층을 형성하지 않은 표시판에 비해 데이터 라인과 화소 전극 간에 생성되는 수평 전계가 화소 전극간에 형성된다. 따라서 블랙 매트릭스와 대응하는 부분에 위치하는 액정 들은 표시판에 대해서 수평한 방향으로 배향되기 쉽다. In general, in a display panel in which a protective layer is formed of an organic material, the width of the black matrix is narrow and the interval between pixel electrodes is narrow to improve the aperture ratio. Therefore, a horizontal electric field generated between the data line and the pixel electrode is formed between the pixel electrodes as compared with the display panel on which the protective layer is not formed of the organic material. Therefore, the liquid crystals positioned in the portion corresponding to the black matrix are easily oriented in the horizontal direction with respect to the display panel.

이러한 경우 액정이 수직으로 배열된 블랙 상태에서 표시판이 가압되어 셀갭이 약간만 변하여도 블랙 매트릭스와 대응하는 부분의 액정이 더욱 수평하게 배향되기가 쉬어진다. 즉, 디스클리네이션 라인의 확산이 용이하여 빛샘 현상이 증가하게 된다. In this case, even when the display panel is pressed in a black state in which the liquid crystals are arranged vertically, even if the cell gap is slightly changed, the liquid crystals of the portion corresponding to the black matrix are more easily aligned. That is, the light leakage phenomenon is increased due to the easy diffusion of the disclination line.

상기한 문제점을 해결하기 위해 본 발명은 보호층의 소정 영역의 두께를 달리하여 빛샘을 최소화할 수 있는 박막 트랜지스터 표시판을 제공한다. In order to solve the above problems, the present invention provides a thin film transistor array panel capable of minimizing light leakage by varying the thickness of a predetermined region of the protective layer.

이러한 목적을 달성하기 위해 본 발명에 따른 박막 트랜지스터 표시판은 절연 기판, 절연 기판 위에 형성되어 있는 게이트 배선, 게이트 배선 위에 형성되어 있는 게이트 절연층, 게이트 절연층의 소정 영역에 형성되어 있는 반도체층, 반도체층 위에 형성되어 있는 저항성 접촉층, 저항성 접촉층 위에 형성되어 있는 데이 터 배선, 데이터 배선의 소정 영역을 노출하는 접촉구를 포함하며 서로 다른 두께를 가지는 제1 및 제2 부분을 가지는 보호층, 보호층 위에 형성되며 접촉구를 통해 데이터 배선과 연결되는 화소 전극을 포함하고, 제1 부분은 이웃하는 두 화소 전극 사이의 영역이고, 제2 부분은 제1 부분을 제외한 나머지 부분이다. In order to achieve the above object, the thin film transistor array panel according to the present invention includes an insulating substrate, a gate wiring formed on the insulating substrate, a gate insulating layer formed on the gate wiring, a semiconductor layer formed in a predetermined region of the gate insulating layer, and a semiconductor. A protective layer having first and second portions having different thicknesses, including a ohmic contact layer formed on the layer, a data wiring formed on the ohmic contact layer, and a contact hole exposing a predetermined area of the data wiring, the protective layer having a first thickness and a second portion having different thicknesses; And a pixel electrode formed on the layer and connected to the data line through the contact hole, wherein the first portion is a region between two neighboring pixel electrodes, and the second portion is a portion other than the first portion.

이때 제1 부분의 보호층은 일부분이 제거되어 골을 형성하거나, 제1 부분의 보호층은 화소 전극보다 높게 돌출되어 언덕을 형성하는 것이 바람직하다. In this case, it is preferable that a portion of the protective layer of the first portion is removed to form a valley, or the protective layer of the first portion protrudes higher than the pixel electrode to form a hill.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.DETAILED DESCRIPTION Embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a part of a layer, film, area, plate, etc. is over another part, this includes not only the part directly above the other part but also another part in the middle. On the contrary, when a part is just above another part, it means that there is no other part in the middle.

[제1 및 제2 실시예][First and Second Embodiment]

이제 본 발명의 실시예에 따른 박막 트랜지스터 표시판을 도면을 참고로 하여 상세하게 설명한다. 도 3a는 본 발명에 따른 박막 트랜지스터 표시판의 배치도이고, 도 3b는 도 3a의 IIIb-IIIb'선에 대한 단면도이다. Now, a thin film transistor array panel according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings. 3A is a layout view of a thin film transistor array panel according to the present invention, and FIG. 3B is a cross-sectional view taken along line IIIb-IIIb 'of FIG. 3A.                     

도 3a 및 도 3b에 도시한 바와 같이, 절연 기판(110) 위에 게이트 배선(121, 123, 125)이 형성되어 있다. 게이트 배선(121, 123, 125)은 일방향으로 길게 형성되어 있는 게이트선(121), 게이트선(121)에 연결되어 있는 게이트 전극(123)을 포함한다. 이때 게이트선(121)의 한쪽 끝부분(125)은 외부 회로와 연결하기 위하여 폭이 확장되어 있다. 그리고 화소 영역의 유지 용량을 증가시키기 위해서 게이트선(121)의 일부분을 넓게 형성하여 유지 축전기용 도전체 패턴(177)과 중첩하여 유지 축전기를 이룬다. 이때 유지 용량이 충분하지 않을 경우 게이트선(121)으로부터 분리되어 있는 유지 전극 배선(도시하지 않음)을 추가할 수 있다. As shown in FIGS. 3A and 3B, gate wirings 121, 123, and 125 are formed on the insulating substrate 110. The gate wires 121, 123, and 125 include a gate line 121 formed long in one direction and a gate electrode 123 connected to the gate line 121. At this time, one end 125 of the gate line 121 is extended in width in order to connect to an external circuit. In order to increase the storage capacitance of the pixel region, a portion of the gate line 121 is widely formed to overlap the conductive capacitor conductor 177 for the storage capacitor, thereby forming a storage capacitor. In this case, when the storage capacitance is not sufficient, a storage electrode wiring (not shown) separated from the gate line 121 may be added.

기판(110) 위에 질화 규소 등으로 이루어진 게이트 절연층(140)이 형성되어 있다. 그리고 게이트 절연층(140)의 소정 영역에는 반도체층(151, 154) 및 저항성 접촉층(161, 163, 165)이 형성되어 있다. 저항성 접촉층(161, 163, 165)은 반도체층(151, 154)의 소정 영역을 제외하고 동일한 패턴으로 형성되어 있다. 즉, 저항성 접촉층(163, 165)은 채널을 형성하는 반도체층(154) 위에서 소스부 저항성 접촉층(163), 드레인부 저항성 접촉층(165)으로 분리되어 있다. A gate insulating layer 140 made of silicon nitride or the like is formed on the substrate 110. The semiconductor layers 151 and 154 and the ohmic contacts 161, 163 and 165 are formed in predetermined regions of the gate insulating layer 140. The ohmic contacts 161, 163, and 165 are formed in the same pattern except for a predetermined region of the semiconductor layers 151 and 154. That is, the ohmic contacts 163 and 165 are separated into a source ohmic contact layer 163 and a drain ohmic contact layer 165 on the semiconductor layer 154 forming the channel.

기판(110) 위에는 저항성 접촉층(161, 163, 165) 위에는 데이터 배선(171, 173, 175, 179) 및 유지 축전기용 도전체 패턴(177)이 형성되어 있다. 데이터 배선(171, 173, 175, 179)은 게이트선(121)과 교차하여 화소를 정의하는 데이터선(171), 데이터선(171)에 연결되어 있으며 소스부 저항성 접촉층(163)과 중첩하여 형성되어 있는 소스 전극(173), 소스 전극(173)과 분리되어 있으며 드레인부 저항성 접촉층(165)과 중첩하여 형성되어 있는 드레인 전극(175)을 포함한다. 이때 데이터선(171)의 한쪽 끝부분(179)도 외부 회로와의 연결을 위하여 폭이 확장되어 있다. 그리고 데이터 배선(171, 173, 175, 179)과 동일한 층에 게이트선(121)과 중첩하며 화소 전극과 연결되어 유지 축전기를 형성하는 유지 축전기용 도전체 패턴(177)이 형성되어 있다. The data lines 171, 173, 175, and 179 and the conductive pattern 177 for the storage capacitor are formed on the ohmic contact layers 161, 163, and 165 on the substrate 110. The data wires 171, 173, 175, and 179 are connected to the data line 171 and the data line 171 that define pixels by crossing the gate line 121, and overlap the source ohmic contact layer 163. A source electrode 173 and a drain electrode 175 separated from the source electrode 173 and overlapping the drain resistive contact layer 165 are formed. At this time, one end portion 179 of the data line 171 is also widened for connection with an external circuit. The conductive pattern 177 for a storage capacitor is formed on the same layer as the data lines 171, 173, 175, and 179 and overlaps the gate line 121 and is connected to the pixel electrode to form the storage capacitor.

데이터 배선(171, 173, 175, 179) 및 유지 축전기용 도전체 패턴(177) 위에는 보호층(180)이 형성되어 있다. 보호층(180)은 드레인 전극(175)을 노출하는 제1 접촉구(181), 게이트선의 폭이 확장된 끝부분(125)을 노출하는 제2 접촉구(182), 데이터선의 폭이 확장된 끝부분(179)을 노출하는 제3 접촉구(183), 유지 축전기용 도전체 패턴(177)을 노출하는 제4 접촉구(184)를 포함한다. A protective layer 180 is formed on the data wires 171, 173, 175, and 179 and the conductive pattern 177 for the storage capacitor. The protective layer 180 may include a first contact hole 181 exposing the drain electrode 175, a second contact hole 182 exposing the end portion 125 in which the width of the gate line is extended, and a width of the data line. The third contact hole 183 exposing the end portion 179 and the fourth contact hole 184 exposing the conductive pattern 177 for the storage capacitor are included.

여기서 보호층(180)은 서로 다른 두께를 가지는 제1 부분(A)과 제2 부분(B)으로 나뉘어 있다. 제1 부분(A)은 화소 전극(190)과 화소 전극(190) 사이에 위치하는 부분이고, 제2 부분(B)은 제1 부분(A)을 제외한 나머지 부분을 말한다. 제1 부분(A)의 두께는 도시한 바와 같이, 제2 부분(B)에 비해 얇게 형성하여 골(C)을 형성한다. The protective layer 180 is divided into a first portion A and a second portion B having different thicknesses. The first portion A is a portion positioned between the pixel electrode 190 and the pixel electrode 190, and the second portion B refers to the remaining portion except for the first portion A. FIG. As shown in the drawing, the thickness of the first portion A is thinner than that of the second portion B to form the valley C.

이처럼 제1 실시예에 따른 박막 트랜지스터 표시판을 이용하여 액정 표시 장치를 형성할 경우, 데이터 배선(171, 173, 175, 179)과 공통 전극 사이에 형성되는 전계(Vd)가 증가하게 된다. 따라서 화소 전극(190)의 경계부에 위치하는 액정은 블랙 상태에서 수직 방향으로 강하게 배열하게 되므로 디스클리네이션 라인이 쉽게 이동하는 것을 막아준다. 또한 제1 부분(A)을 따라 배열된 액정의 물리적 배열도 디스클리네이션 라인의 이동을 막아줄 수 있다. As such, when the liquid crystal display is formed using the thin film transistor array panel according to the first exemplary embodiment, the electric field Vd formed between the data lines 171, 173, 175, and 179 and the common electrode increases. Therefore, the liquid crystal positioned at the boundary of the pixel electrode 190 is strongly arranged in the vertical direction in the black state, thereby preventing the disclination line from easily moving. In addition, the physical arrangement of the liquid crystals arranged along the first portion A may also prevent movement of the disclination line.                     

보호층(180) 위에는 투명한 도전 물질인 ITO 또는 IZO 등으로 이루어진 화소 전극(190)과 접촉 보조 부재(95, 96)가 형성되어 있다. 화소 전극 제1 및 제4 접촉구(181, 184)를 통해 각각 드레인 전극(175) 및 유지 축전기용 도전체 패턴(177)과 연결되어 있고, 접촉 보조 부재(95, 97)는 각각 제2 접촉구(182)와 제3 접촉구(183)을 통해 게이트선의 폭이 확장된 끝부분(125)과 데이터선의 폭이 확장된 끝부분(179)과 연결되어 있다. The pixel electrode 190 made of ITO or IZO, which is a transparent conductive material, and the contact assistants 95 and 96 are formed on the passivation layer 180. The pixel electrode first and fourth contact holes 181 and 184 are connected to the drain electrode 175 and the conductive capacitor pattern 177 for the storage capacitor, respectively, and the contact auxiliary members 95 and 97 respectively contact the second contact. The gate 182 and the third contact hole 183 are connected to an end portion 125 in which the width of the gate line is extended and an end portion 179 in which the width of the data line is extended.

이상 설명한 제1 실시예와는 달리 도 4에 도시한 바와 같이, 제1 부분(A)의 두께를 화소 전극보다 돌출시켜 언덕(B)을 형성할 수 있다(제2 실시예). 도 4는 본 발명에 따른 제2 실시예에 따른 박막 트랜지스터 표시판의 단면도이다. Unlike the first embodiment described above, as shown in FIG. 4, the hill B may be formed by protruding the thickness of the first portion A from the pixel electrode (second embodiment). 4 is a cross-sectional view of a thin film transistor array panel according to a second exemplary embodiment of the present invention.

이와 같이 언덕(B)을 형성할 경우 화소 전극 간에 액정이 수평으로 배향하지 못하게 되며 동시에 언덕이 주변의 액정들의 배열이 변형되는 것을 막아 줄 수 있게 되어 디스클리네이션 라인의 이동을 막아 줄 수 있다. As such, when the hill B is formed, the liquid crystal is not horizontally aligned between the pixel electrodes, and at the same time, the hill can prevent the arrangement of the surrounding liquid crystals from being deformed, thereby preventing the movement of the disclination line.

이상 본 발명에 대한 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

이상 설명한 바와 같이, 화소 전극과 화소 전극 사이에 위치하는 보호층에 골을 형성하면 형성하면 공통 전극과 데이터 배선간의 전계를 크게 할 수 있다. 따라서 액정은 블랙 상태에서 수직 방향으로 강하게 배열되으로 디스클리네이션 라인 이 쉽게 이동하는 것을 막아준다. 또, 화소 전극과 화소 전극 사이에 언덕을 형성하면 언덕이 물리적 장벽을 형성하여 디스클리네이션 라인이 이동하는 것을 방지한다. As described above, when valleys are formed in the protective layer positioned between the pixel electrode and the pixel electrode, the electric field between the common electrode and the data wiring can be increased. Therefore, the liquid crystal is strongly arranged in the vertical direction in the black state, thereby preventing the disclination line from easily moving. In addition, the formation of a hill between the pixel electrode and the pixel electrode prevents the hill from forming a physical barrier to move the disclination line.

Claims (3)

절연 기판,Insulation board, 상기 절연 기판 위에 형성되어 있는 게이트 배선,A gate wiring formed on the insulating substrate, 상기 게이트 배선 위에 형성되어 있는 게이트 절연층,A gate insulating layer formed on the gate wiring; 상기 게이트 절연층의 소정 영역에 형성되어 있는 반도체층,A semiconductor layer formed in a predetermined region of the gate insulating layer, 상기 반도체층 위에 형성되어 있는 저항성 접촉층,An ohmic contact layer formed on the semiconductor layer, 상기 저항성 접촉층 위에 형성되어 있는 데이터 배선,A data line formed on the ohmic contact layer; 상기 데이터 배선 위에 형성되어 있으며 제1 부분, 상기 제1 부분보다 돌출된 제2 부분을 가지는 보호층,A protective layer formed on the data line and having a first portion and a second portion protruding from the first portion; 상기 보호층 위에 형성되며 상기 데이터 배선과 전기적으로 연결되는 화소 전극A pixel electrode formed on the passivation layer and electrically connected to the data line 을 포함하고, Including, 상기 제2 부분은 이웃하는 두 화소 전극의 경계선 사이에 위치하고, 상기 제1 부분은 상기 화소 전극과 대응하는 박막 트랜지스터 표시판.The second portion is positioned between the boundary lines of two neighboring pixel electrodes, and the first portion corresponds to the pixel electrode. Thin film transistor display panel. 삭제delete 삭제delete
KR1020030000973A 2003-01-08 2003-01-08 Thin film transistor array panel KR100910567B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030000973A KR100910567B1 (en) 2003-01-08 2003-01-08 Thin film transistor array panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030000973A KR100910567B1 (en) 2003-01-08 2003-01-08 Thin film transistor array panel

Publications (2)

Publication Number Publication Date
KR20040063520A KR20040063520A (en) 2004-07-14
KR100910567B1 true KR100910567B1 (en) 2009-08-03

Family

ID=37354420

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030000973A KR100910567B1 (en) 2003-01-08 2003-01-08 Thin film transistor array panel

Country Status (1)

Country Link
KR (1) KR100910567B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000005600A (en) * 1998-06-23 2000-01-25 다니구찌 이찌로오, 기타오카 다카시 Liquid crystal displaying apparatus and method for manufacturing array substrate used therefor
JP2002156646A (en) * 2000-09-08 2002-05-31 Semiconductor Energy Lab Co Ltd Liquid crystal display device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000005600A (en) * 1998-06-23 2000-01-25 다니구찌 이찌로오, 기타오카 다카시 Liquid crystal displaying apparatus and method for manufacturing array substrate used therefor
JP2002156646A (en) * 2000-09-08 2002-05-31 Semiconductor Energy Lab Co Ltd Liquid crystal display device

Also Published As

Publication number Publication date
KR20040063520A (en) 2004-07-14

Similar Documents

Publication Publication Date Title
US9620531B2 (en) TFT array substrate, display panel and display device
TWI361945B (en) Electro-optical device and electronic apparatus
KR100920344B1 (en) thin film transistor array panel for liquid crystal display
KR101433615B1 (en) Display substrate, method for manufacturing the same and display panel having the display substrate
KR100209277B1 (en) Tft array substrate and its manufactuaring method
KR20160145121A (en) Array substrate and manufacturing method and driving method therefor, and display device
KR101601059B1 (en) In-plane switching mode liquid crystal display device
KR101254828B1 (en) Liquid crystal display device
KR102071008B1 (en) Thin film transistor array panel and manufacturing method thereof
KR20100022762A (en) Liquid crystal display
US10983634B2 (en) Touch array substrate and touch display panel
US8610858B2 (en) Thin film transistor array panel and method of manufacturing the same
KR102706121B1 (en) Array substrate for liquid crystal display device and liquid crystal display device having the same
KR101535810B1 (en) Liquid crystal display
KR20030093519A (en) a thin film transistor substrate for a liquid crystal display
KR101046923B1 (en) Thin film transistor array panel and liquid crystal display including the same
KR100473588B1 (en) array panel for liquid crystal display devices
KR20080051536A (en) Liquid crystal display
KR100910567B1 (en) Thin film transistor array panel
KR100299682B1 (en) Flat drive liquid crystal display device
KR100493380B1 (en) Method for manufacturing liquid crystal display device
KR970071099A (en) LCD
KR20070088044A (en) Array substrate of lcd device and method of manufacturing the same
KR100895310B1 (en) Thin film transistor array panel
KR100940574B1 (en) Thin film transistor array panel and liquid crystal display including the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee