KR100908225B1 - 저항막 방식 터치패널 - Google Patents

저항막 방식 터치패널 Download PDF

Info

Publication number
KR100908225B1
KR100908225B1 KR1020080114383A KR20080114383A KR100908225B1 KR 100908225 B1 KR100908225 B1 KR 100908225B1 KR 1020080114383 A KR1020080114383 A KR 1020080114383A KR 20080114383 A KR20080114383 A KR 20080114383A KR 100908225 B1 KR100908225 B1 KR 100908225B1
Authority
KR
South Korea
Prior art keywords
layer
coating layer
metal
transparent conductive
conductive oxide
Prior art date
Application number
KR1020080114383A
Other languages
English (en)
Inventor
박준영
정주현
김세현
배상모
Original Assignee
신와전공 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신와전공 주식회사 filed Critical 신와전공 주식회사
Priority to KR1020080114383A priority Critical patent/KR100908225B1/ko
Application granted granted Critical
Publication of KR100908225B1 publication Critical patent/KR100908225B1/ko
Priority to PCT/KR2009/006704 priority patent/WO2010058928A2/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/045—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using resistive elements, e.g. a single continuous surface or two parallel surfaces put in contact
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1643—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being associated to a digitizer, e.g. laptops that can be used as penpads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04113—Peripheral electrode pattern in resistive digitisers, i.e. electrodes at the periphery of the resistive sheet are shaped in patterns enhancing linearity of induced field

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Position Input By Displaying (AREA)

Abstract

본 발명은 저항막 방식 터치패널에 관한 것으로, 저항막 방식 터치패널에 있어서, 하부 절연체층, 상기 하부 절연체층의 상면에 터치부 패턴으로 형성된 하부 투명 전도 산화막 층, 및 상기 하부 투명 전도 산화막 층으로부터 상기 하부 절연체층의 가장자리까지 전기적 신호의 인출을 위한 연결 패턴으로 형성된 하부 금속 증착 코팅층으로 이루어진 하부 패드; 상기 하부 패드의 상면 가장자리에 결합하는 분리 필름층; 및, 상부 절연체층, 상기 상부 절연체층의 하면에 터치부 패턴으로 형성된 상부 투명 전도 산화막 층, 및 상기 상부 투명 전도 산화막 층으로부터 상기 상부 절연체층의 가장자리까지 전기적 신호의 인출을 위한 연결 패턴으로 형성된 상부 금속 증착코팅층으로 이루어져, 상기 분리 필름층의 상면에 결합하는 상부 패드를 포함하는 것을 특징으로 하는 저항막 방식 터치패널에 관한 것이다.
이를 통하여 종래에 ITO층으로부터 외부로의 인출을 위한 연결 패턴으로 실버페이스트를 적용한 공정보다 저가의 재료와 간단한 공정으로 제작이 가능하여, 제조를 용이하게 하고, 제조비용을 절감할 수 있을 뿐만 아니라 FPCB연결시의 실버 균열 현상을 제거할 수 있으며, 보다 미세하고 균일한 도선형성이 가능하여 콤팩트한 디바이스 제작이 가능하고, 상부 패드와 하부 패드 사이의 단차를 최소화하여 가장자리 ITO의 손상을 줄이는 효과가 있다.
터치패널, 증착금속

Description

저항막 방식 터치패널 {RESISTIVE MEMBRANE TYPE TOUCH PANEL}
본 발명은 저항막 방식 터치패널에 관한 것으로, 종래에 ITO층으로부터 외부로의 인출을 위한 연결 패턴으로 실버페이스트를 적용한 공정보다 저가의 재료와 간단한 공정으로 제작이 가능하여, 제조를 용이하게 하고, 제조비용을 절감할 수 있을 뿐만 아니라 FPCB연결시의 실버 균열 현상을 제거할 수 있으며, 보다 미세하고 균일한 도선형성이 가능하여 콤팩트한 디바이스 제작이 가능하고, 상부 패드와 하부 패드 사이의 단차를 최소화하여 가장자리 ITO의 손상을 줄일 수 있는 저항막 방식 터치패널에 관한 것이다.
일반적인 터치패널의 제작에 사용되는 패드의 경우에, ITO등의 TCO(TRANSPARENT CONDUCTIVE OXIDE: 투명 전도성 산화물)가 코팅되어진 유리나 절연수지를 이용하여 제작되어지는데, 이와 같은 ITO층과 외부와의 전기적 접속을 위하여 일반적으로는 실버페이스트를 사용하게 된다.
그러나 이와 같은 실버페이스트를 이용한 도선형성의 경우에는 실버페이스트를 얇게 도포하는데 한계가 있으므로 도선의 두께가 두꺼워지게 되고, 도선의 두께가 불균일하여 뉴톤 링 발생의 우려가 있고, 실버 페이스트의 경우에는 고가의 재 료비로 인하여 제조비용이 상승하는 문제점도 있다.
특히 저항막 방식의 터치패널의 경우에는 실버 도선이 상부 패드와 하부 패드에 모두 형성되고 이들이 마주보며 포개어지는 구조를 가짐에 따라, 실버페이스트 적용에 따라 도선의 두께가 두꺼워지는 경우에, ITO층 사이의 간격이 증대되고, 특히 가장자리에서는 상부 패드의 휨 량이 증대되며, 가장자리 부근을 터치하는 경우에는 ITO층이 서로 마주보는 부분의 간격이 크기 때문에 터치입력이 이루어지기 위해서는 큰 힘을 주어야 하고, 휨 량도 더 증대되므로 가장자리부근의 ITO가 손상되는 문제점이 있다.
이외에도 필름 위에 인쇄된 실버패턴에 FPCB를 열 압착 방식으로 부착하게 되는데, 이 경우에 실버 배선의 두께가 커서(15 내지 25 ㎛) 실버 층에 균열이 발생하는 경우에는 단락이 이루어져 OPEN 불량이 발생하는 문제점이 있다.
또한 실버페이스트를 도포하는 경우, 상기 기술한 바와 같은 배선의 두께뿐만 아니라, 배선의 폭도 문제가 된다. 즉, 배선 도포공정의 한계로 실버페이스트 인쇄 시에 두께 편차가 크게 발생하는 문제점이 있으며, 평면방향으로 도선의 폭이 넓어지는데, 이에 따라서 터치 패널의 내구성을 떨어뜨리고, 디바이스의 집적도를 떨어뜨리는 문제점이 있고, 실버페이스트 공정의 경우에는 실버페이스트를 도포한 이후에 이를 고온에서 큐어링(curing)하는 공정이 필요하고, 이러한 고온 큐어링 공정에서 패널의 변형을 방지하기 위하여 어닐링 공정 또한 필요하게 되므로 공정이 복잡하고, 비용이 증가하는 문제점이 있다.
또한 전극형성에 있어서, 실버페이스트를 사용하게 되므로 전극의 패턴을 미 세하게 꾸미는데 한계가 있어서, 높은 해상도의 터치패널을 제조하기 어려운 문제점이 있다.
따라서 이러한 문제점을 해결할 수 있는 새로운 구조의 저항막 방식 터치패널 개발이 절실한 실정이다.
상기와 같은 문제점을 해결하고자, 본 발명은 종래에 ITO층으로부터 외부로의 인출을 위한 연결 패턴으로 실버페이스트를 적용한 공정보다 저가의 재료와 간단한 공정으로 제작이 가능하여, 제조를 용이하게 하고, 제조비용을 절감할 수 있을 뿐만 아니라 FPCB연결시의 실버 균열 현상을 제거할 수 있으며, 보다 미세하고 균일한 도선형성이 가능하여 콤팩트한 디바이스 제작이 가능하고, 상부 패드와 하부 패드 사이의 단차를 최소화하여 가장자리 ITO의 손상을 줄일 수 있는 저항막 방식 터치패널을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명은
저항막 방식 터치패널에 있어서, 하부 절연체층, 상기 하부 절연체층의 상면에 터치부 패턴으로 형성된 하부 투명 전도 산화막 층, 및 상기 하부 투명 전도 산화막 층으로부터 상기 하부 절연체층의 가장자리까지 전기적 신호의 인출을 위한 연결 패턴으로 형성된 하부 금속 증착코팅층으로 이루어진 하부 패드;
상기 하부 패드의 상면 가장자리에 결합하는 분리 필름층; 및,
상부 절연체층, 상기 상부 절연체층의 하면에 터치부 패턴으로 형성된 상부 투명 전도 산화막 층, 및 상기 상부 투명 전도 산화막 층으로부터 상기 상부 절연체층의 가장자리까지 전기적 신호의 인출을 위한 연결 패턴으로 형성된 상부 금속 증착코팅층으로 이루어져, 상기 분리 필름층의 상면에 결합하는 상부 패드를 포함 하는 것을 특징으로 하는 저항막 방식 터치패널을 제공한다.
본 발명의 저항막 방식 터치패널에 따르면, 종래에 ITO층으로부터 외부로의 인출을 위한 연결 패턴으로 실버페이스트를 적용한 공정보다 저가의 재료와 간단한 공정으로 제작이 가능하여, 제조를 용이하게 하고, 제조비용을 절감할 수 있다. 즉, 종래의 실버페이스트를 적용한 공정에 비하여 고온 큐어링 공정 및 어닐링 공정을 생략할 수 있으므로 이보다 간단한 공정으로 제작이 가능하여, 제조를 용이하게 하고, 제조비용을 절감할 수 있을 뿐만 아니라 공정의 단순화에 따른 불량률의 감소효과를 얻을 수 있으며, 실버에 비하여 저가인 금속을 CVD나 스퍼터링 등을 통하여 증착하여 재료비를 절감할 수 있다. 또한 증착공정에 의하여 형성된 금속층의 두께는 전체 면적에 대하여 고르게 형성되므로, 종래 실버공정에서의 두께 불 균일에 의하여 발생하는 뉴톤 링 발생을 현저히 줄일 수 있다.
뿐만 아니라 FPCB연결시의 실버 균열 현상에 따른 OPEN불량을 원천적으로 제거할 수 있으며, 금속층을 포토리소그래피 방법을 통하여 패턴닝(patterning)함으로 보다 미세한 도선형성이 가능하여 콤팩트한 디바이스 제작이 가능하며, 협피치로 배선을 배치하는 것이 가능하므로 패널의 가장자리 여백을 최소화하여 표시면적을 증대할 수 있으며, 상부 패드와 하부 패드 사이의 단차를 최소화하여 가장자리 ITO의 손상을 줄여 내구성을 향상시키며, 금속 증착코팅층의 상부에 금속보호용 금속증착코팅층을 부가하는 경우에는 금속 증착코팅층의 부식을 방지하여 장기간 보관이 가능하고, 디바이스 제작 후에도 부식을 줄여 부식에 따른 내구수명 감소를 막을 수 있는 효과가 있다.
이하 본 발명에 대하여 도면을 참고하여 상세히 설명한다.
본 발명은 저항막 방식 터치패널에 관한 것으로 저항막 방식 터치패널에 있어서, 하부 절연체층, 상기 하부 절연체층의 상면에 터치부 패턴으로 형성된 하부 투명 전도 산화막 층, 및 상기 하부 투명 전도 산화막 층으로부터 상기 하부 절연체층의 가장자리까지 전기적 신호의 인출을 위한 연결 패턴으로 형성된 하부 금속 증착코팅층으로 이루어진 하부 패드; 상기 하부 패드의 상면 가장자리에 결합하는 분리 필름층; 및, 상부 절연체층, 상기 상부 절연체층의 하면에 터치부 패턴으로 형성된 상부 투명 전도 산화막 층, 및 상기 상부 투명 전도 산화막 층으로부터 상기 상부 절연체층의 가장자리까지 전기적 신호의 인출을 위한 연결 패턴으로 형성된 상부 금속 증착코팅층으로 이루어져, 상기 분리 필름층의 상면에 결합하는 상부 패드를 포함하여 구성된다.
이에 대한 구체적인 실시예는 도 1 내지 도 5에 도시한 바와 같다. 즉, 종래의 터치패널은 유전체 필름(유기 절연체), 예를 들면 PET 필름 또는 유리(무기 절연체) 등의 절연체층에 대하여, 그 상면에 투명 전도 산화막 층(TCO층), 예를 들면 ITO, IZO 또는 ATO가 입혀져서 제작자에게 자재가 공급되면, 이를 ITO 필름 어닐링, ITO층에 대한 패턴 형성을 위한 PR도포, 노광, 현상, 식각, 스트립 등을 포함하는 포토리소그래피 공정, 상기 ITO패턴이 형성된 상면에 실버페이스트 패턴을 형성하기 위해 기준을 잡기 위한 가이드가공, 가공된 가이드를 기준으로 실버페이스 트 프린팅 및 상기 실버페이스트 큐어링을 위한 고온 큐어링 공정 등의 과정을 통하여 제작되며, 따라서 그 구조도 절연체층, 이의 상면에 형성된 ITO패턴층, 및 이를 외부와 연결하는 실버배선의 구조를 가진다.
이와 같은 제조방법 및 구조를 가지는 경우에는 상기 기술한 바와 같은 문제점이 발생하므로 이를 개선하기 위하여 본 발명은 상기 실버페이스트 배선 대신에 DEPOSITION 또는 PLATING을 통하여 형성되는 금속 증착코팅층으로 상기 배선을 구성하는 것을 그 특징으로 한다.
따라서 하부 패드 및 상부 패드 각각은 절연체층, 상기 절연체층의 상면 또는 하면에 터치부를 형성하기 위한 패턴으로 모양을 가지도록 형성된 투명 전도 산화막 층, 및 상기 투명 전도 산화막 층으로부터 상기 하부 절연체층의 가장자리까지 전기적 신호의 인출을 위한 연결 패턴(상기 연결패턴은 투명 전도 산화막 층과 리드선을 연결하기 위하여 상기 투명 전도 산화막과 직접 접하는 전극부분과 이러한 전극부분으로부터 외부와의 전기적 연결을 위한 리드선 부분으로 통상 이루어진다.)으로 형성된 금속 증착코팅층으로 이루어지는 구성을 가진다.
이와 같은 구성을 가지도록 하기 위해서는 도 1 내지 도 4에 도시한 바와 같은 구체적인 방법을 통하여 이를 제작할 수 있다. 즉, 각각의 패드는 절연체층의 상면에 ITO 등을 포함하는 투명 전도 산화막 층과, 이의 상면에 다시 증착(DEPOSITION) 공정에 의하여 형성되는 금속 증착코팅층이(또한 선택적으로 이의 상면에 상기 금속 증착코팅층의 공기 중 노출에 따른 산화를 방지하는 금속보호용 금속증착코팅층을 추가로 구성할 수 있음.) 이미 형성되어진 패드를 원재료로 하 여, 상면의 2층(투명 전도 산화막 층/금속 증착코팅층) 또는 3층(투명 전도 산화막 층/금속 증착코팅층/금속보호용 금속증착코팅층)에 대한 각각 또는 별도의 포토리소그래피 공정을 통한 패턴 형성 과정을 통하여 제작공정이 완료되므로 실버페이스틀 사용하는 경우에 비하여 연결패턴의 두께가 얇고, 배선의 폭이 가늘고 균일하게 형성되어진다.
도면을 참고하여 이를 설명하면, 도 1은 절연체층 상면에 투명 전도 산화막 층/금속 증착코팅층의 2층을 가지는 원재료로 먼저 금속 증착코팅층을 식각하여 패턴을 형성하고, 이후에 투명 전도 산화막 층을 포토 리소그래피 공정 등을 통하여 패턴 형성하고, 이렇게 형성되어진 상부 패드와 하부패드를 분리필름층을 두고 결합하는 과정을 도시한 것으로, 여기서 분리필름층은 도 1 내지 도 4에 도시한 방식으로 그 위치를 다르게 결합할 수 있다.
도 2와 도 3은 투명 전도 산화막 층/금속 증착코팅층/금속보호용 금속증착코팅층의 3층을 가지는 원재료로 터치패널을 제작하는 것을 도시한 것으로 상기 금속보호용 금속증착코팅층은 도 2에서와 같이 최종 제품에서는 식각하여 제거할 수도 있고, 도 3에서와 같이 최종적으로도 잔존하여 있게 할 수도 있으며, 도 2는 먼저 금속 증착코팅층을 식각하여 패턴을 형성하고, 이후에 투명 전도 산화막 층을 포토 리소그래피 공정 등을 통하여 패턴 형성하고, 이렇게 형성되어진 상부 패드와 하부패드를 분리필름층을 두고 결합하는 과정을 도시한 것이고, 도 3은 먼저 투명 전도 산화막 층/금속 증착코팅층/금속보호용 금속증착코팅층의 3층을 식각하여 패턴을 형성하고, 이후에 금속 증착코팅층/금속보호용 금속증착코팅층을 포토 리소그래피 공정 등을 통하여 패턴 형성하고, 이렇게 형성되어진 상부 패드와 하부패드를 분리필름층을 두고 결합하는 과정을 도시한 것이다.
도 4의 경우는 최초 원재료 제작과정에서 투명 전도 산화막 층의 패턴을 일정정도 형성하여 제작하고, 여기에 CVD나 SPUTTERING 등의 증착방법을 통하여 금속 증착코팅층과 금속보호용 금속증착코팅층을 각각 형성하여 원재료를 준비하고, 이후에 금속보호용 금속증착코팅층을 제거하고, 다음으로 I) 투명 전도 산화막 층의 식각이 필요 없는 경우에는 금속 증착코팅층을 포토 리소그래피 공정 등을 통하여 패턴 형성하고, II) 투명 전도 산화막 층의 패턴 조정을 위한 식각이 필요한 경우에는 투명 전도 산화막 층/금속 증착코팅층의 2층을 식각하여 패턴을 형성하고, 이후에 금속 증착코팅층을 포토 리소그래피 공정 등을 통하여 패턴 형성하고, 이렇게 형성되어진 상부 패드와 하부패드를 분리필름층을 두고 결합하는 과정을 도시한 것이다.
이외에도 상기 기술한 방법을 다르게 조합하거나 변형한 방법을 통하여 본 발명의 구성을 가지는 터치패널을 제작할 수 있음은 물론이다.
(여기서 도 1 내지 도 4의 마지막 도면의 단면은 상부 패드와 하부 패드가 서로 겹쳐지는 과정에서 각각의 층들이 겹쳐지는 관계를 나타내기 위하여 도시한 것으로 실제적인 터치패널의 단면구조와는 상이한 부분을 가질 수 있다.)
이를 통하여 TCO상면에 형성되는 연결패턴의 두께는 증착공정에 의하여 형성되는 두께를 가지게 되므로 실버페이스트 인쇄의 경우에 비하여 현저히 낮은 두께를 가지게 된다.
또한 상기 제작과정에 따라 상기 투명 전도 산화막 층은 상기 터치부 패턴과 함께 상기 전기적 신호의 인출을 위한 연결 패턴으로도 형성되고, 상기 금속 증착코팅층은 상기 전기적 신호의 인출을 위한 연결 패턴의 전부 또는 일부에 대하여 형성되어, 상기 전기적 신호의 인출을 위한 연결 패턴은 전부 또는 일부에 대하여 상기 투명 전도 산화막 층과 상기 금속 증착코팅층의 2중층 구조를 가질 수 있다.
즉, 도 1 내지 도 3에 도시한 바와 같이, 리드선 및 금속전극 부분에 해당하는 부분인 상기 연결 패턴은 전부에 대하여 상기 투명 전도 산화막 층과 상기 금속 증착코팅층의 2중층 구조를 가질 수 있으며, 상기 금속 증착코팅층의 식각 시에 상기 연결 패턴 상의 상기 투명 전도 산화막 층 위에 있는 상기 금속 증착코팅층의 일부를 식각해서 제거하는 경우에는 리드선 및 금속전극 부분에 해당하는 부분인 상기 연결 패턴은 일부에 대해서만 상기 투명 전도 산화막 층과 상기 금속 증착코팅층의 2중층 구조를 가질 수 있으며, 도 4에 도시한 바와 같이, 리드선 부분은 처음부터 투명 전도 산화막 층이 없는 경우에도 상기 연결 패턴은 일부에 대해서만 상기 투명 전도 산화막 층과 상기 금속 증착코팅층의 2중층 구조를 가질 수 있다. 바람직하게는 상기 기술한 경우 중 첫 번째(전부 2층 구조) 또는 두 번째(TCO만으로 이루어진 1층을 일부 가지는 2층 구조)의 경우가 리드선의 단락 방지 측면에서 좋고, 두 번째 경우는 금속 증착코팅층의 산화문제발생을 줄이는 측면에서 좋다.
또한 상기 기술한 바와 같이, 상기 금속 증착코팅층의 공기 중 노출에 따른 산화를 방지하기 위하여, 상기 하부 금속 증착코팅층의 상면 일부 또는 전부에 금속보호용 금속증착코팅층을 더 포함하거나, 상기 상부 금속 증착코팅층의 하면 일 부 또는 전부에 금속보호용 금속증착코팅층을 더 포함하는 형태로 이를 구성할 수 있으며, 이에 대한 구체적인 예는 도 3의 마지막에 도시한 바와 같으며, 상기 금속보호용 금속증착코팅층은 식각 패턴에 따라 전부 또는 일부가 잔류할 수 있다.
바람직하게는 상기 절연체층(100)은 유기 절연체 또는 무기 절연체로서 투명한 재질이고, 상기 유기 절연체는 더욱 바람직하게는 폴리이미드 또는 폴리에틸렌 테레프탈레이트(PET) 또는 폴리카보네이트(PC)를 포함하거나 폴리이미드 또는 폴리에틸렌 테레프탈레이트(PET) 또는 폴리카보네이트(PC)로 이루어지는 투명 유기 절연체이고, 상기 무기 절연체는 더욱 바람직하게는 유리로 이루어지는 것이 그 특성상 좋다. 또한 상기 투명 전도 산화막 층(200)은 ITO 또는 IZO를 포함하거나 ITO 또는 IZO로 이루어지는 투명 전도성 물질인 것이 우수한 특성 및 제조의 용이성 측면에서 좋다.
또한 상기 금속 증착코팅층(300)은 그 재질로 공지의 다양한 금속이 이에 해당할 수 있으며, 바람직하게는 제조의 용이성 및 전기전도도를 고려하여 구리 또는 알루미늄인 것이 좋다. 또한 이와 같은 금속 증착코팅층의 형성을 위해서는 공지의 다양한 방법이 이에 적용될 수 있으며, 바람직하게는 얇은 두께로 코팅되기 위하여 종래의 기상증착을 포함한 증착(deposition) 또는 스퍼터링(sputtering)을 통하여 증착되는 것이 바람직하다.
또한 상기 금속보호용 금속증착코팅층(350)은 그 재질로 공지의 다양한 내식 재료가 이에 적용될 수 있으며, 패턴 형성이 가능하도록 상기 금속 코팅층과 같이 또는 따로 식각이 가능하여야 하므로 금속이어야 하고, 바람직하게는 상기 금속 증 착코팅층을 보호하는 기능을 수행해야 하므로 그 자체가 내식성이 높은 금속 또는 상기 금속 코팅층에 비하여 산화도가 높아 희생전극으로서의 역할을 수행할 수 있는 금속(즉, 상기 금속 코팅층에 사용되는 금속보다 표준환원전위가 낮은 금속)을 사용하는 것이 좋다. 이에 대한 구체적인 예로, 상기 금속 증착코팅층이 구리인 경우에는 은(그 자체가 내식성이 좋은 경우) 또는 알루미늄 또는 아연 또는 주석(희생전극으로 적용되는 경우)이고, 상기 금속 증착코팅층이 알루미늄인 경우에는 은 또는 아연 또는 주석인 것이 좋다. 또한 이와 같은 금속보호용 금속증착코팅층의 형성을 위해서는 공지의 다양한 방법이 이에 적용될 수 있으며, 바람직하게는 얇은 두께로 코팅되기 위하여 종래의 기상증착을 포함한 증착(deposition) 또는 스퍼터링(sputtering)을 통하여 증착되는 것이 바람직하다.
또한 상기 절연체층, 투명 전도 산화막 층 및 금속 증착코팅층은 패널의 내구성, 각 층의 식각시 제조 용이성, 단차의 최소화를 위하여 상기 절연체층은 유기 절연체의 경우는 10 내지 1000 ㎛로 이루어지고, 무기 절연체의 경우는 100 내지 3000 ㎛로 이루어지고, 상기 투명 전도 산화막 층은 0.005 내지 0.1 ㎛로 이루어지고, 상기 금속 증착코팅층은 0.01 내지 10 ㎛로 이루어지고, 상기 금속보호용 금속증착코팅층은 0.005 내지 10 ㎛로 이루어지는 것이 바람직하며, 상기와 같이 금속 증착코팅층(300)과 투명 전도 산화막 층(200), 특히 ITO의 두께가 상기 범위로 형성되는 경우에 식각 공정에서 제작이 용이할 수 있으므로 상기 범위의 두께를 가지는 것이 공정을 줄이고 제작을 용이하게 하고, 상기 절연체층(100)의 두께는 상기 범위 내인 경우에 내구성을 확보할 수 있다. 더욱 바람직하게는 상기 금속 증착코 팅층(300)의 두께는 0.5 내지 0.6 ㎛이고, 상기 금속보호 금속증착코팅층(350)의 두께는 0.1 내지 0.4 ㎛이고, 상기 투명 전도 산화막 층(200)이 ITO인 경우에 ITO층의 두께는 0.01 내지 0.02 ㎛인 것이 우수한 식각성 및 패턴형성 특성을 갖는 측면에서 좋고, 상기 절연체층(100)의 두께는 절연체층이 유기 절연체인 경우에 50 내지 175 ㎛인 것이 디바이스와의 조립 용이성 측면 및 콤팩트 사이즈 디바이스 제작에 좋다.
이와 같은 구조의 패드는 저항막 방식의 터치패널을 구성하기 위하여 구체적인 예를 도시한 바와 같이, 상기 패턴이 형성된 하부 패드의 상면에 상기 패턴(이 패턴은 상기 하부 패드에 형성된 패턴과 다를 수 있다.)이 형성된 상부 패드를 뒤집어 서로 상하로 이격하여 결합되는 구조를 가진다.
상기 마주 보는 패턴이 형성된 2개의 패드의 이격은 도시한 바와 같이 분리 필름층을 가장자리에 구비하여 구성할 수도 있고, 스페이서(spacer)를 이격공간에 일정한 가격으로 배치하여 구성할 수도 있음은 물론이다.
이와 같은 적층구조의 그 구체적인 실시예는 도 5에 도시한 바와 같으며, 도 5에서 전극은 그 길이가 긴 방향으로 일체형일 수도 있고, 여러 개로 분리된 다수의 전극으로 구성할 수 있음은 물론이다. 여기서, 상기 투명전도 산화막(TCO)층은 유전체층(절연체층, 터치패드)(500)의 투광부보다 약간 더 큰 구조를 가지는 것이 바람직하고, 금속 증착코팅층의 일부를 이루는 금속 전극은 도시한 바와 같이 투명 전도 산화막(ITO)층의 상부에 배치되어질 수 있다.
도시한 바와 같이 상기 유전체층(500)은 상기 연결 패턴 등을 가리기 위한 그 가장자리에 스크리닝부(차단층, 550)를 가지고, 이와 같은 유전체층은 접착제층(OCA, 400)에 의하여 결합되어질 수 있다.
이를 통하여 상기 차단층은 전극, 전극에 연결되는 인출선(인출선의 경우도 당연히 금속 코팅층의 부분적인 식각을 통하여 형성될 수 있음은 물론이다.) 등이 외부에 노출되지 않도록 가려주는 역할을 한다. 상기 차단층은 도시한 바와 같이 절연체층의 하부에 처리할 수도 있고, 이의 상부에 처리할 수도 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의하여 한정되는 것은 아니고, 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 해당 기술분야의 당업자가 다양하게 수정 및 변경시킨 것 또한 본 발명의 범위 내에 포함됨은 물론이다.
도 1은 본 발명의 저항막 방식 터치패널의 제조방법의 일 실시예 및 이에 의해 제조된 터치패널에 대한 일 실시예를 개략적으로 도시한 도면이다.
도 2는 본 발명의 저항막 방식 터치패널의 제조방법의 다른 실시예 및 이에 의해 제조된 터치패널에 대한 다른 실시예를 개략적으로 도시한 도면이다.
도 3은 본 발명의 저항막 방식 터치패널의 제조방법의 또 다른 실시예 및 이에 의해 제조된 터치패널에 대한 또 다른 실시예를 개략적으로 도시한 도면이다.
도 4는 본 발명의 저항막 방식 터치패널의 제조방법의 또 다른 실시예 및 이에 의해 제조된 터치패널에 대한 또 다른 실시예를 개략적으로 도시한 도면이다.
도 5는 본 발명에 따른 저항막 방식 터치패널의 또 다른 실시예로서 윈도우 패널을 가지는 경우를 개략적으로 도시한 분해 사시도 도면이다.
* 도면의 주요부분에 대한 부호의 설명 *
100: 절연체층 필름 200: 투명 전도 산화막 층
300: 금속 증착코팅층 350: 금속보호용 금속증착코팅층
400: 접착제층 500: 유전체층(터치패드)
550: 차단층 600: 분리 필름층

Claims (5)

  1. 저항막 방식 터치패널에 있어서,
    하부 절연체층, 상기 하부 절연체층의 상면에 터치부 패턴으로 형성된 하부 투명 전도 산화막 층, 및 상기 하부 투명 전도 산화막 층으로부터 상기 하부 절연체층의 가장자리까지 전기적 신호의 인출을 위한 연결 패턴으로 형성된 하부 금속 증착코팅층으로 이루어진 하부 패드;
    상기 하부 패드의 상면 가장자리에 결합하는 분리 필름층; 및,
    상부 절연체층, 상기 상부 절연체층의 하면에 터치부 패턴으로 형성된 상부투명 전도 산화막 층, 및 상기 상부 투명 전도 산화막 층으로부터 상기 상부 절연체층의 가장자리까지 전기적 신호의 인출을 위한 연결 패턴으로 형성된 상부 금속 증착코팅층으로 이루어져, 상기 분리 필름층의 상면에 결합하는 상부 패드를 포함하고,
    상기 투명 전도 산화막 층은 상기 터치부 패턴과 함께 상기 전기적 신호의 인출을 위한 연결 패턴으로도 형성되고, 상기 금속 증착코팅층은 상기 전기적 신호의 인출을 위한 연결 패턴의 전부에 대하여 형성되어, 상기 전기적 신호의 인출을 위한 연결 패턴은 전부에 대하여 상기 투명 전도 산화막 층과 상기 금속 증착코팅층의 2중층 구조를 가지는 것을 특징으로 하는 저항막 방식 터치패널.
  2. 제1항에 있어서,
    상기 하부 금속 증착코팅층의 상면 일부 또는 전부에 금속보호용 금속증착코팅층을 더 포함하거나, 상기 상부 금속 증착코팅층의 하면 일부 또는 전부에 금속보호용 금속증착코팅층을 더 포함하는 것을 특징으로 하는 저항막 방식 터치패널.
  3. 제2항에 있어서,
    상기 상부 또는 하부 절연체층은 폴리이미드 또는 폴리에틸렌 테레프탈레이 트(PET) 또는 폴리카보네이트(PC) 또는 유리로 이루어지는 투명 절연체이거나,
    상기 상부 또는 하부 투명 전도 산화막 층은 ITO 또는 IZO로 이루어지거나,
    상기 상부 또는 하부 금속 증착코팅층은 구리 또는 알루미늄이거나,
    상기 금속보호용 금속증착코팅층은 상기 금속 증착코팅층이 구리인 경우에는 은 또는 알루미늄 또는 아연 또는 주석이고, 상기 금속 증착코팅층이 알루미늄인 경우에는 은 또는 아연 또는 주석인 것을 특징으로 하는 저항막 방식 터치패널.
  4. 제2항에 있어서,
    상기 상부 금속 증착코팅층 또는 하부 금속 증착코팅층은 0.01 내지 10 ㎛의 두께로 형성되고, 상기 금속보호용 금속증착코팅층은 0.005 내지 10 ㎛의 두께로 형성되는 것을 특징으로 하는 저항막 방식 터치패널.
  5. 삭제
KR1020080114383A 2008-11-18 2008-11-18 저항막 방식 터치패널 KR100908225B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080114383A KR100908225B1 (ko) 2008-11-18 2008-11-18 저항막 방식 터치패널
PCT/KR2009/006704 WO2010058928A2 (ko) 2008-11-18 2009-11-16 저항막 방식 터치패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080114383A KR100908225B1 (ko) 2008-11-18 2008-11-18 저항막 방식 터치패널

Publications (1)

Publication Number Publication Date
KR100908225B1 true KR100908225B1 (ko) 2009-07-20

Family

ID=41337717

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080114383A KR100908225B1 (ko) 2008-11-18 2008-11-18 저항막 방식 터치패널

Country Status (2)

Country Link
KR (1) KR100908225B1 (ko)
WO (1) WO2010058928A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011118911A2 (ko) * 2010-03-25 2011-09-29 주식회사 티메이 터치패널용 패드 및 이를 이용한 터치패널
KR20150142118A (ko) 2014-06-10 2015-12-22 (주)리지스 시인성 향상과 인쇄층을 겸비한 터치패널

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101744821B1 (ko) * 2015-12-22 2017-06-08 현대자동차 주식회사 초박형 스위치 및 이의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010084788A (ko) * 2000-02-29 2001-09-06 구자홍 디스플레이 패널의 전극 및 그 제조방법
KR20060007799A (ko) * 2004-07-22 2006-01-26 트렌돈 터치 테크놀로지 코오포레이숀 금속도금 기술을 이용하여 터치 패널상에 회로 레이아웃을제조하는 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100855028B1 (ko) * 2007-06-29 2008-08-28 한플렉스 주식회사 정전용량 방식 터치패널 제조용 패드, 이를 이용한터치패널 제조방법 및 이에 의해 제조되는 터치패널

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010084788A (ko) * 2000-02-29 2001-09-06 구자홍 디스플레이 패널의 전극 및 그 제조방법
KR20060007799A (ko) * 2004-07-22 2006-01-26 트렌돈 터치 테크놀로지 코오포레이숀 금속도금 기술을 이용하여 터치 패널상에 회로 레이아웃을제조하는 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011118911A2 (ko) * 2010-03-25 2011-09-29 주식회사 티메이 터치패널용 패드 및 이를 이용한 터치패널
WO2011118911A3 (ko) * 2010-03-25 2012-01-26 주식회사 티메이 터치패널용 패드 및 이를 이용한 터치패널
CN102870071A (zh) * 2010-03-25 2013-01-09 株式会社Tmay 触摸面板用片及利用其的触摸面板
US20130069898A1 (en) * 2010-03-25 2013-03-21 Tmay Co., Ltd. Pad for touch panel and touch panel using the same
KR20150142118A (ko) 2014-06-10 2015-12-22 (주)리지스 시인성 향상과 인쇄층을 겸비한 터치패널

Also Published As

Publication number Publication date
WO2010058928A3 (ko) 2010-09-23
WO2010058928A2 (ko) 2010-05-27

Similar Documents

Publication Publication Date Title
KR100908102B1 (ko) 터치패널 제조용 패드, 이를 이용한 터치패널 제조방법 및 이에 의해 제조되는 터치패널
KR101153389B1 (ko) 터치스크린 패널 및 이를 포함하는 터치스크린 어셈블리
US9760164B2 (en) Touch panel and a manufacturing method thereof
KR101161239B1 (ko) 터치패널용 패드 및 이를 이용한 터치패널
US20100053114A1 (en) Touch panel apparatus and method for manufacturing the same
US20140160373A1 (en) Capacitive touch panel and fabrication method thereof
CN103092414B (zh) 一种外挂式触摸屏及其制作方法、显示装置
KR20110008453A (ko) 윈도우 패널 일체형 정전용량방식 터치센서 및 그 제조방법
KR20150043798A (ko) 터치 패널 및 터치 패널의 제조 방법
KR100908101B1 (ko) 터치패널의 제조방법 및 이에 의해 제조되는 터치패널
CN103092411A (zh) 一种触摸屏及其制作方法、显示装置
US20130277197A1 (en) Dual-substrate capacitive touch panel
JP2014071734A (ja) カラーフィルタ一体型タッチパネルセンサ用基板、カラーフィルタ一体型タッチパネルセンサおよびカラーフィルタ一体型タッチパネルモジュール
US20130105294A1 (en) Touch panel with a conductive bridge structure and manufacturing method thereof
KR20150094808A (ko) 터치 패널 및 터치 패널의 제조 방법
CN109614008B (zh) 双面图案化的方法及触控面板的制造方法
US9645688B2 (en) OGS touch screen substrate and method of manufacturing the same, and related apparatus
CN104679328A (zh) 触摸屏及其制作方法、及触摸显示装置
KR100908225B1 (ko) 저항막 방식 터치패널
KR101049891B1 (ko) 터치패널의 제조용 패드 및 이에 인쇄회로기판이 결합한 조립체
KR100855028B1 (ko) 정전용량 방식 터치패널 제조용 패드, 이를 이용한터치패널 제조방법 및 이에 의해 제조되는 터치패널
KR101383673B1 (ko) 터치패널 제조용 패드, 이를 이용한 터치패널 제조방법 및 이에 의해 제조되는 터치패널
KR20090027779A (ko) 터치패널 제조용 패드, 이를 이용한 터치패널 제조방법 및이에 의해 제조되는 터치패널
CN203084688U (zh) 一种触摸屏及显示装置
CN102446018B (zh) 触控面板制造方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120621

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee