KR100907241B1 - A method for controling the operation mode of nano-wire transistor using proton beam - Google Patents

A method for controling the operation mode of nano-wire transistor using proton beam Download PDF

Info

Publication number
KR100907241B1
KR100907241B1 KR1020070070003A KR20070070003A KR100907241B1 KR 100907241 B1 KR100907241 B1 KR 100907241B1 KR 1020070070003 A KR1020070070003 A KR 1020070070003A KR 20070070003 A KR20070070003 A KR 20070070003A KR 100907241 B1 KR100907241 B1 KR 100907241B1
Authority
KR
South Korea
Prior art keywords
proton beam
semiconductor nanowire
transistor
mode
operation mode
Prior art date
Application number
KR1020070070003A
Other languages
Korean (ko)
Other versions
KR20090006556A (en
Inventor
홍웅기
이탁희
김계령
Original Assignee
한국원자력연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국원자력연구원 filed Critical 한국원자력연구원
Priority to KR1020070070003A priority Critical patent/KR100907241B1/en
Publication of KR20090006556A publication Critical patent/KR20090006556A/en
Application granted granted Critical
Publication of KR100907241B1 publication Critical patent/KR100907241B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669Nanowires or nanotubes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02603Nanowires

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 양성자 빔을 이용하여 나노와이어 트랜지스터의 작동모드를 제어하는 방법에 관한 것으로, 더욱 상세하게는 반도체 나노와이어를 이용하여 제작된 전계효과 트랜지스터에 고 에너지 양성자 빔을 조사하여, 조사하는 양성자 빔의 도즈량에 따라 나노와이어 트랜지스터의 작동모드를 공핍형 모드 또는 증식형 모드로 선택적으로 형성할 수 있도록 구성된 반도체 나노와이어 전계효과 트랜지스터의 작동모드 제어 방법에 관한 것이다. The present invention relates to a method of controlling an operation mode of a nanowire transistor using a proton beam, and more particularly, a proton beam for irradiating and irradiating a high energy proton beam to a field effect transistor fabricated using a semiconductor nanowire. The present invention relates to a method for controlling an operation mode of a semiconductor nanowire field effect transistor configured to selectively form an operation mode of a nanowire transistor in a depletion mode or a propagation mode according to a dose amount of.

본 발명은, 실리콘 산화막이 형성되어 있는 실리콘 기판 위에 반도체 나노와이어를 도포한 후 소스와 드레인 전극을 형성하여 구성되는 반도체 나노와이어 트랜지스터의 작동모드를 제어하는 방법에 있어서, 도포된 반도체 나노와이어에 양성자 빔을 조사하여, 조사하는 양성자 빔의 도즈량에 따라 반도체 나노와이어 트랜지스터의 작동모드를 공핍형 모드 또는 증식형 모드로 선택적으로 형성하는 것을 특징으로 하는 양성자 빔을 이용한 반도체 나노와이어 트랜지스터 작동모드 제어 방법을 제공한다.The present invention is a method for controlling the operation mode of a semiconductor nanowire transistor formed by applying a semiconductor nanowire on a silicon substrate on which a silicon oxide film is formed, and then forming source and drain electrodes, wherein the protons are applied to the coated semiconductor nanowire. Method of controlling the operation mode of the semiconductor nanowire transistor using the proton beam, characterized in that to selectively form the operating mode of the semiconductor nanowire transistor in the depletion mode or the propagation mode according to the dose of the proton beam to irradiate the beam To provide.

나노와이어, 트랜지스터, 작동모드, 증식형, 공핍형, 양성자 빔, 빔 조사 Nanowires, Transistors, Modes of Operation, Propagation, Depletion, Proton Beams, Beam Irradiation

Description

양성자 빔을 이용한 나노와이어 트랜지스터의 작동모드 제어 방법{A method for controling the operation mode of nano-wire transistor using proton beam}A method for controling the operation mode of nano-wire transistor using proton beam

본 발명은 양성자 빔을 이용하여 나노와이어 트랜지스터의 작동모드를 제어하는 방법에 관한 것으로, 더욱 상세하게는 반도체 나노와이어를 이용하여 제작된 전계효과 트랜지스터에 고 에너지 양성자 빔을 조사하여, 조사하는 양성자 빔의 도즈량에 따라 나노와이어 트랜지스터의 작동모드를 공핍형 모드 또는 증식형 모드로 선택적으로 형성할 수 있도록 구성된 반도체 나노와이어 전계효과 트랜지스터의 작동모드 제어 방법에 관한 것이다. The present invention relates to a method of controlling an operation mode of a nanowire transistor using a proton beam, and more particularly, a proton beam for irradiating and irradiating a high energy proton beam to a field effect transistor fabricated using a semiconductor nanowire. The present invention relates to a method for controlling an operation mode of a semiconductor nanowire field effect transistor configured to selectively form an operation mode of a nanowire transistor in a depletion mode or a propagation mode according to a dose amount of.

현재까지 반도체 제조기술은, 일정한 파장의 빛을 이용하여 설계한 웨이퍼 상에 패턴을 형성하는 리소그래피 기술과 식각과정을 중심으로 소자를 제작하는 탑-다운(top-down) 방식이 주를 이루었으나, 반도체 소자의 크기 감소 및 집적도 증가 등으로 인하여 나노 소재와 이를 이용한 나노 소자, 그리고 바텀-업(bottom-up)방식의 기술에 대한 관심과 연구가 활발히 이루어지고 있다. 바텀-업 방식은 물질을 이루는 원자단위에서부터 원하는 구조물까지 점진적으로 만들어가는 방식으로서, 이러한 바텀-업 방식의 일환으로 나노스케일의 구조물에 대한 특성을 평가하고 연구하며, 접근하기 가장 용이한 구조물은 나노와이어라 볼 수 있다.Until now, the semiconductor manufacturing technology mainly includes lithography, which forms patterns on wafers designed using light of a constant wavelength, and top-down methods, which manufacture devices based on etching processes. Due to the reduction in the size and integration of semiconductor devices, interest and research on nanomaterials, nano devices using them, and bottom-up technologies have been actively studied. The bottom-up method is a method of gradually making a structure from atomic units forming materials to a desired structure. As part of the bottom-up method, the characteristics of nanoscale structures are evaluated and studied. It can be seen as a wire.

나노와이어는 크게 촉매를 이용한 방법과 촉매를 이용하지 않는 두 가지 방법으로 성장시킬 수 있다. 일반적으로 촉매를 이용한 성장방법으로는 기판 위에 촉매입자를 얇게 입히고, 그 기판을 전기로에 넣고 화학 반응가스를 주입하여 성장시키는 화학기상증착(CVD) 방법이 있다. 반면에 촉매가 없이 성장시키는 방법에는 주로 유기금속화학증착법(MOCVD)이 사용되고 있다. 상기 방법들로 성장된 나노와이어를 소자 제작에 이용하는 방법으로는 일반적으로 성장된 나노와이어를 기판으로부터 분리시킨 후 소자를 제작하는 방법이 사용되고 있다.Nanowires can be grown in two ways, one using a catalyst and the other using no catalyst. In general, a growth method using a catalyst includes a chemical vapor deposition (CVD) method in which catalyst particles are thinly coated on a substrate, the substrate is placed in an electric furnace, and a chemical reaction gas is injected to grow. On the other hand, organic metal chemical vapor deposition (MOCVD) is mainly used to grow without a catalyst. As a method of using the nanowires grown by the above methods for fabricating a device, a method of manufacturing a device after separating the grown nanowires from a substrate is generally used.

이렇게 만들어진 나노와이어 트랜지스터는 기존 실리콘 기반의 모스펫(MOSFET)에서의 경우와 그 채널 형성 구조가 다르다. n형 모스펫의 경우를 예로 들자면, p형의 실리콘 기판위에 n형의 소스와 드레인 전극을 형성한 후 게이트에 일정한 조건의 전압을 인가하게 되면 모스펫의 공핍층 영역에서의 n채널이 형성된다. 즉, 모스펫에서와 같이 n채널을 형성하기 위해 일정한 전압을 가해주어야 하는 방식의 트랜지스터를 증식형 트랜지스터라고 한다. 이와 반대로, 게이트에 어떠한 전압을 인가하지 않아도 이미 채널이 존재하는 경우를 공핍형 트랜지스터라 부른다. The nanowire transistors made in this way have a different channel forming structure than those in a conventional silicon-based MOSFET. For example, in the case of an n-type MOSFET, when n-type source and drain electrodes are formed on a p-type silicon substrate, and a voltage of a certain condition is applied to a gate, n-channels are formed in the depletion layer region of the MOSFET. In other words, a transistor having a constant voltage applied to form an n-channel like a MOSFET is called a growth transistor. On the contrary, the case where a channel already exists without applying any voltage to the gate is called a depletion transistor.

모스펫에서 이러한 공핍형의 트랜지스터를 만들기 위해서는 이온주입 등의 방법을 사용하여 증식형 트랜지스터를 공핍형 트랜지스터로 만들 수 있다. 이와 반대로 나노와이어 트랜지스터는, 나노와이어를 채널자체로 사용하는 트랜지스터로서, 나노와이어가 이미 채널로서의 역할을 수행하기 때문에 자동적으로 공핍형의 트랜지스터가 형성되게 된다. In order to make such a depletion transistor in a MOSFET, a growth transistor can be made a depletion transistor using a method such as ion implantation. On the contrary, a nanowire transistor is a transistor using nanowires as a channel itself, and since a nanowire already plays a role as a channel, a transistor of a depletion type is automatically formed.

따라서 기존의 모스펫에서는 공핍형의 트랜지스터를 제작하기가 상대적으로 어려운 반면, 나노와이어 트랜지스터에서는 증식형 트랜지스터를 제작하는 것이 상대적으로 어렵다고 볼 수 있다. Therefore, while it is relatively difficult to fabricate a depletion transistor in a conventional MOSFET, it is relatively difficult to manufacture a growth transistor in a nanowire transistor.

최근 높은 이용도를 보이고 있는 산화아연 박막 트랜지스터(Thin film transistors)의 경우, n형 공핍형의 트랜지스터는 바이오 센서(bio-sensor)나 케미칼 센서(chemical sensor) 등의 센서적인 측면에서 유리하며, n형 증식형의 트랜지스터는 논리회로(logical circuits)에 있어서 다양한 응용을 가능하게 할 수 있다. 그 이유는 논리회로 구현에 있어서 증식형 모드의 트랜지스터를 사용하는 것이, 전력소모를 줄일수 있는 동시에 회로 디자인이 보다 간단해져 고집적 회로의 구성이 용이하기 때문이다.In the case of thin film transistors, which have recently been highly used, n-type depletion transistors are advantageous in terms of sensors such as bio-sensors or chemical sensors. Type multiply transistors can enable various applications in logical circuits. The reason is that the use of the multiply transistors in the logic circuit implementation can reduce the power consumption and simplify the circuit design, making it easier to construct the highly integrated circuit.

그럼에도 불구하고, 이와 같은 박막 트랜지스터에 있어서 n형 증식형 트랜지스터에 대한 보고는 많이 되어 있지만, 나노와이어 트랜지스터에 있어서는 n형 공핍형 나노와이어 트랜지스터가 그 주류를 이루어왔다. 또한, 일부 보고된 n형 증식모드의 나노와이어 트랜지스터는 아직까지 확실한 재현성을 확보하지 못하였다. Nevertheless, many reports have been reported on n-type growth transistors in such thin-film transistors, but n-type depletion nanowire transistors have become mainstream in nanowire transistors. In addition, some reported n-type propagation mode nanowire transistors have not yet secured reproducibility.

최근 차(cha)연구팀 [Cha et al., Applied Physics Letters 89, 263102.(2006)] 및 첸(Chen)연구팀 [Chen et al., Applied Physics Letters 89, 093114.(2006)] 등은 산화아연 나노벨트에서 n형 증식모드 특성의 트랜지스터를 보고하였고, 마(Ma)연구팀 [Ma et al., Applied Physics Letters 90, 093109.(2007)]은 증식형 모드를 가지는 n형 CdS 나노와이어 메스펫을 보고하였으나, 이들 나노와 이어 트랜지스터는 모두 재현성을 가지지 못했으며, 소자 성능 및 작동모드를 정확하게 제어할 수 없다는 단점이 있었다.Recently, Cha et al. [Cha et al., Applied Physics Letters 89, 263102. (2006)] and Chen et al. [Chen et al., Applied Physics Letters 89, 093114. (2006)]. In the nanobelt, n-type proliferation-mode transistors were reported, and Ma et al. [Ma et al., Applied Physics Letters 90, 093109. (2007)] described n-type CdS nanowire mespets with proliferative mode. Although reported, none of these nanowire transistors have reproducibility, and have the disadvantage of not being able to accurately control device performance and mode of operation.

본 발명은 상기한 종래 기술에 따른 문제점을 해결하기 위한 것이다. 즉, 본 발명의 목적은 반도체 나노와이어를 이용하여 제작된 전계효과 트랜지스터에 고 에너지 양성자 빔을 조사하여, 조사하는 양성자 빔의 도즈량에 따라 나노와이어 트랜지스터의 작동모드를 공핍형 모드 또는 증식형 모드로 선택적으로 형성할 수 있도록 구성된 반도체 나노와이어 전계효과 트랜지스터의 작동모드 제어 방법을 제공한다.The present invention is to solve the above problems according to the prior art. In other words, an object of the present invention is to irradiate a high-energy proton beam to a field effect transistor fabricated using semiconductor nanowires, and deplete or propagate the operating mode of the nanowire transistor according to the dose of the proton beam to be irradiated. The present invention provides a method of controlling an operation mode of a semiconductor nanowire field effect transistor configured to be selectively formed.

상기의 목적을 달성하기 위한 기술적 사상으로서의 본 발명은, 실리콘 산화막이 형성되어 있는 실리콘 기판 위에 반도체 나노와이어를 도포한 후 소스와 드레인 전극을 형성하여 구성되는 반도체 나노와이어 트랜지스터의 작동모드를 제어하는 방법에 있어서, 도포된 반도체 나노와이어에 양성자 빔을 조사하여, 조사하는 양성자 빔의 도즈량에 따라 반도체 나노와이어 트랜지스터의 작동모드를 공핍형 모드 또는 증식형 모드로 선택적으로 형성하는 것을 특징으로 하는 양성자 빔을 이용한 반도체 나노와이어 트랜지스터 작동모드 제어 방법을 제공한다.The present invention as a technical concept for achieving the above object, a method for controlling the operation mode of a semiconductor nanowire transistor formed by applying a semiconductor nanowire on a silicon substrate on which a silicon oxide film is formed, and then forming a source and a drain electrode Proton beam is irradiated on the coated semiconductor nanowire, and selectively forms the operation mode of the semiconductor nanowire transistor in the depletion mode or the propagation mode according to the dose of the proton beam to be irradiated. It provides a method for controlling a semiconductor nanowire transistor operation mode using.

본 발명에 따른 양성자 빔을 이용한 나노와이어 트랜지스터의 작동모드 제어 방법은, 반도체 나노와이어를 이용하여 제작된 전계효과 트랜지스터에 고 에너지 양성자 빔을 조사하여, 조사하는 양성자 빔의 도즈량에 따라 나노와이어 트랜지스 터의 작동모드를 공핍형 모드 또는 증식형 모드로 선택적으로 형성할 수 있도록 구성되어, 양성자 빔을 조사하는 단순한 공정만으로 나노와이어 트랜지스터의 동작모드를 용이하게 선택하여 구성할 수 있도록 함으로써, 나노와이어 트랜지스터를 센서적인 측면은 물론 논리회로의 응용성 측면에까지 다양하게 구현 가능할 수 있게 한다.In the method of controlling an operation mode of a nanowire transistor using a proton beam according to the present invention, a high-energy proton beam is irradiated to a field effect transistor fabricated using a semiconductor nanowire, and the nanowire transistor is applied according to the dose of the proton beam to be irradiated. It is configured to selectively form the operation mode of the jitter in the depletion mode or the propagation mode, so that the operation mode of the nanowire transistor can be easily selected and configured by a simple process of irradiating a proton beam, thereby This makes it possible to implement the transistor in various aspects not only in terms of sensor but also in application of logic circuits.

이하, 본 발명의 바람직한 실시예를 첨부 도면에 의거하여 상세하게 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일실시예에 따라 양성자 빔을 이용하여 반도체 나노와이어 트랜지스터의 작동모드를 제어하는 과정을 순차적으로 보여주고 있는 순서도이고, 도 2는 도 1에 도시된 과정으로 제작된 바텀-게이트(bottom-gate) 구조를 가진 반도체 나노와이어 트랜지스터의 구조를 보여주는 단면도이다.1 is a flowchart illustrating a process of controlling an operation mode of a semiconductor nanowire transistor using a proton beam according to an embodiment of the present invention, and FIG. 2 is a bottom-manufactured process shown in FIG. A cross-sectional view showing a structure of a semiconductor nanowire transistor having a gate-gate structure.

반도체 나노와이어 트랜지스터를 제작하기 위해서는 먼저, 실리콘 기판, 알루미나기판 등의 반도체 나노와이어 합성을 위한 기판상에서 반도체 나노와이어를 합성시켜 성장시킨다(S112).In order to manufacture a semiconductor nanowire transistor, first, a semiconductor nanowire is synthesized and grown on a substrate for synthesizing a semiconductor nanowire such as a silicon substrate and an alumina substrate (S112).

나노와이어를 합성시키는데 있어서는, 화학기상증착법(Chemical Vapor Deposition, CVD), 유기금속화학기상증착법(Metalorganic Chemical Vapor Deposition), 레이저증착법(Pulsed Laser Deposition, PLD), 분자선결정성장시스템(Molecular Beam Epitaxy, MBE) 등, 촉매를 이용한 방법 또는 촉매를 이용하지 않은 방법 등이 모두 사용 가능하다. 도 3은 본 발명의 일실시예에 따라 금촉매 코 팅된 알루미나 기판위에서 수직으로 성장된 산화아연(ZnO) 나노와이어의 주사전자현미경(Scanning Electron Microscope) 사진이다.In synthesizing nanowires, Chemical Vapor Deposition (CVD), Metalorganic Chemical Vapor Deposition (Pulsed Laser Deposition, PLD), Molecular Beam Epitaxy (MBE) ), A method using a catalyst or a method without using a catalyst can be used. 3 is a scanning electron micrograph of a zinc oxide (ZnO) nanowire grown vertically on a gold catalyst coated alumina substrate according to an embodiment of the present invention.

이어서 나노와이어가 합성되어 성장된 반도체 나노와이어 기판을 용액에 담군 후 초음파진동(Sonication)을 통하여 합성된 나노와이어를 기판에서 분리시킨다(S114). 이후, 분리된 반도체 나노와이어를 실리콘 산화막(220)이 형성된 실리콘 기판(210) 위에 용액과 함께 도포한다(S116). 상기 도포방법으로는 반도체 나노와이어를 용액과 함께 드롭(drop)한 후 용액을 증발시키는 용액드롭(solution drop)방법 또는 스핀코팅(spin coating)방법 등을 사용할 수 있으며, 상기 용액으로는 증류수, 에탄올, 아세톤, 메탄올 등을 사용할 수 있다.Subsequently, the semiconductor nanowire substrate grown by synthesizing nanowires is immersed in a solution, and the synthesized nanowires are separated from the substrate through ultrasonic vibration (S114). Thereafter, the separated semiconductor nanowires are coated together with the solution on the silicon substrate 210 on which the silicon oxide film 220 is formed (S116). The coating method may include a solution drop method or a spin coating method in which the semiconductor nanowires are dropped together with a solution and the solution is evaporated. Distilled water and ethanol may be used as the solution. , Acetone, methanol and the like can be used.

이어서, 리소그래피 공정을 통해 소스와 드레인 전극(230)을 형성한다(S118). 이때 소스와 드레인 전극(230)은 100nm~200nm의 두께로 형성하는 것이 바람직하며, 반도체 나노와이어(240)와의 접촉저항을 최소화하기 위해 반도체 나노와이어(240)와 오믹컨텍(Ohmic Contact)을 이루는 금속층으로 형성한다.Next, the source and drain electrodes 230 are formed through the lithography process (S118). In this case, the source and drain electrodes 230 may be formed to have a thickness of 100 nm to 200 nm, and in order to minimize contact resistance with the semiconductor nanowires 240, the metal layer forming ohmic contact with the semiconductor nanowires 240. To form.

바람직하게는, 상기 소스와 드레인 전극(230)은 50nm~100nm 두께의 타이타늄(Ti), 탄탈륨(Ta), 알루미늄(Al), 나이오븀(Nb) 등의 일함수(work function)가 작은 금속들로 형성된 오믹접촉층(234)과, 그 위에 50nm~100nm 두께로 금(Au), 백금(Pt), 혹은 팔라듐(Pd) 등의 금속으로 형성된 산화 방지막(232)으로 구성한다. 도 4는 본 발명의 일실시예로서 소스와 드레인 전극이 형성된 반도체 나노와이어 트랜지스터의 주사전자현미경 사진이다.Preferably, the source and drain electrodes 230 are metals having a small work function such as titanium (Ti), tantalum (Ta), aluminum (Al), and niobium (Nb) having a thickness of 50 nm to 100 nm. The ohmic contact layer 234 is formed of an oxide film, and an oxide film 232 formed of a metal such as gold (Au), platinum (Pt), or palladium (Pd) at a thickness of 50 nm to 100 nm. 4 is a scanning electron micrograph of a semiconductor nanowire transistor having a source and a drain electrode formed thereon as an embodiment of the present invention.

이어서 이와 같이 제작된 반도체 나노와이어 트랜지스터에 고 에너지 양성자 빔을 조사한다(S120). 양성자 빔은, 공핍형 모드일 경우, 109~1010protons/cm2의 도즈량으로, 10초~1분의 시간동안, 10~40MeV의 에너지를 갖는 양성자 빔을 조사하고, 증식형 모드일 경우, 1011~1012protons/cm2의 도즈량으로, 5분~60분의 시간동안, 10~40MeV의 에너지를 갖는 양성자 빔을 조사한다.Subsequently, a high energy proton beam is irradiated to the semiconductor nanowire transistor manufactured as described above (S120). In the depletion mode, the proton beam irradiates a proton beam having an energy of 10-40 MeV for 10 seconds to 1 minute at a dose of 10 9 to 10 10 protons / cm 2 , and is in a propagation mode. In this case, with a dose of 10 11 to 10 12 protons / cm 2 , a proton beam having an energy of 10 to 40 MeV is irradiated for a time of 5 to 60 minutes.

본 실시예에서는 반도체 나노와이어 트랜지스터의 제작을 완료한 후, 제작된 나노와이어 트랜지스터에 양성자 빔을 조사하여 동작모드를 제어하는 방법에 대해 설명하였으나, 양성자 빔의 조사는 반드시 트랜지스터의 제작완료 후 수행될 필요는 없으며, 실리콘 기판 위에 나노와이어를 도포한 이후에는 언제든지 실시할 수 있다. 다시 말해서, 실리콘 기판위에 나노와이어를 도포한 이후에는, 후속되는 전극 형성 단계 또는 트랜지스터 제작완료 후 아무때나 양성자 빔의 조사를 통하여 조사된 나노와이어 트랜지스터의 동작 모드를 선택적으로 결정할 수 있다. In the present embodiment, after fabricating the semiconductor nanowire transistor, the method of controlling the operation mode by irradiating the manufactured nanowire transistor with a proton beam is described. However, the irradiation of the proton beam must be performed after the transistor is manufactured. It is not necessary and can be carried out at any time after the nanowires are applied onto the silicon substrate. In other words, after the nanowires are applied onto the silicon substrate, the operation mode of the irradiated nanowire transistors may be selectively determined through irradiation of a proton beam at any time after the subsequent electrode forming step or the completion of transistor fabrication.

또한, 상기 도 1 및 도 2에서는 바텀-게이트 구조를 갖는 반도체 나노와이어 트랜지스터의 구조와 그 제작 과정을 보여주고 있으나, 본 발명은 바텀-게이트 구조를 가진 트랜지스터에 한정되지 않고, 탑-로컬 게이트(top-local gate)구조를 가진 트랜지스터나, 나노와이어 트랜지스터에 금속게이트(metal gate)전극이 직접 접촉된 구조를 가진 트랜지스터에서도 응용이 가능함은 물론이다.1 and 2 illustrate a structure of a semiconductor nanowire transistor having a bottom-gate structure and a fabrication process thereof, the present invention is not limited to a transistor having a bottom-gate structure. It can be applied to a transistor having a top-local gate structure or a transistor having a structure in which a metal gate electrode is directly contacted with a nanowire transistor.

도 5는 본 발명의 다른 실시예에 따른 탑-로컬 게이트 구조를 가진 반도체 나노와이어 트랜지스터의 단면도이다.5 is a cross-sectional view of a semiconductor nanowire transistor having a top-local gate structure according to another embodiment of the present invention.

도 5에 도시된 탑-로컬 게이트 구조의 나노와이어 트랜지스터는 실리콘 산화막(220)이 형성된 실리콘 기판(210) 위에 반도체 나노와이어(240)가 도포된 후 소스와 드레인 전극(230)이 형성된다. 또한, 도포된 반도체 나노와이어(240) 상부에 게이트 절연막(310)이 형성되며, 게이트 절연막(310) 위에 탑게이트 전극(320)이 형성된다. 게이트 절연막(310)은 실리콘 산화막, 알루미늄 산화막(Al2O3), 하프늄산화막(Hf2O), 지르코늄산화막(ZrO2)와 고분자 절연막 중의 하나를 사용할 수 있으며, 스퍼터링 증착기(Sputtering Deposition), 원자층증착기(Atomic Layer Deposition), 저압화학기상증착법(LPCVD) 등의 방법을 사용하여, 10nm~100nm의 두께로 형성된다In the top-local gate structure of the nanowire transistor illustrated in FIG. 5, after the semiconductor nanowire 240 is coated on the silicon substrate 210 on which the silicon oxide layer 220 is formed, the source and drain electrodes 230 are formed. In addition, a gate insulating layer 310 is formed on the coated semiconductor nanowire 240, and a top gate electrode 320 is formed on the gate insulating layer 310. The gate insulating layer 310 may use one of a silicon oxide film, an aluminum oxide film (Al 2 O 3 ), a hafnium oxide film (Hf 2 O), a zirconium oxide film (ZrO 2 ), and a polymer insulating film. It is formed to a thickness of 10 nm to 100 nm using methods such as Atomic Layer Deposition and Low Pressure Chemical Vapor Deposition (LPCVD).

또한, 탑게이트 전극(320)은 백금(Pt), 팔라듐(Pd), 금(Au) 등의 일함수(work function)가 크고, 쇼트키컨택(Schottky contacts) 특성을 가진 금속이 바람직하다.In addition, the top gate electrode 320 has a large work function such as platinum (Pt), palladium (Pd), gold (Au), and the like, and a metal having Schottky contacts characteristics is preferable.

도 6은 본 발명의 또 다른 실시예로서, 나노와이어 트랜지스터에 금속게이트 전극이 직접 접촉된 구조를 가진 반도체 나노와이어 트랜지스터의 단면도이다.6 is a cross-sectional view of a semiconductor nanowire transistor having a structure in which a metal gate electrode is directly contacted with a nanowire transistor as another embodiment of the present invention.

도 6에 도시된 바와 같이, 나노와이어 트랜지스터에 금속게이트 전극이 직접 접촉된 구조를 가진 반도체 나노와이어 트랜지스터는, 실리콘 산화막(220)이 형성된 실리콘 기판(210) 위에 반도체 나노와이어(240)가 도포된 후 소스와 드레인 전극(230)이 형성되며, 상기 도포된 반도체 나노와이어(240) 상부에 탑게이트 전극(320)이 반도체 나노와이어(240)와 직접 접촉하여 형성된다.As shown in FIG. 6, a semiconductor nanowire transistor having a structure in which a metal gate electrode is directly contacted with a nanowire transistor includes a semiconductor nanowire 240 coated on a silicon substrate 210 on which a silicon oxide film 220 is formed. After the source and drain electrodes 230 are formed, the top gate electrode 320 is formed in direct contact with the semiconductor nanowires 240 on the coated semiconductor nanowires 240.

상기 도 5 및 도 6에서 도시된 구조와 같은 반도체 나노와이어 트랜지스터에 있어서도, 도포된 반도체 나노와이어에 양성자 빔을 조사하여 그 작동모드를 공핍형 모드 또는 증식형 모드로 선택적으로 조절할 수 있음은 상술한 바와 같다.In the semiconductor nanowire transistors as shown in FIGS. 5 and 6, the proton beam is irradiated onto the coated semiconductor nanowires, and thus the operation mode thereof can be selectively adjusted to the depletion mode or the propagation mode. As shown.

도 7은 본 발명에 따라 반도체 나노와이어 트랜지스터에 양성자 빔을 조사함에 따른 트랜지스터 소자의 전기적 특성 변화를 비교하여 보여주는 그래프로서, 게이트 전압에 따른 소스-드레인 전류의 변화를 살펴보기 위해, 나노와이어 트랜지스터에 각각 1010protons/cm2, 1011protons/cm2, 1012protons/cm2의 도즈량으로 양성자 빔을 조사한 경우, 게이트 전압에 따른 소스-드레인 전류를 보여주고 있다. FIG. 7 is a graph illustrating a comparison of electrical characteristics of a transistor device according to irradiation of a proton beam to a semiconductor nanowire transistor according to the present invention. FIG. 7 is a graph illustrating a change of a source-drain current according to a gate voltage. When the proton beam is irradiated with doses of 10 10 protons / cm 2 , 10 11 protons / cm 2 , and 10 12 protons / cm 2 , respectively, the source-drain currents are shown according to the gate voltage.

도 7에 도시된 바와 같이, 양성자 빔이 조사되지 않은 소스-드레인 전류를 나타내는 흰구슬과 양성자 빔이 조사된 소스-드레인 전류를 나타내는 검은구슬을 비교해보면, 1010protons/cm2 낮은 도즈량을 조사한 경우에는 그래프가 문턱전압의 음의 방향으로 이동하여 공핍형 모드를 나타내고, 1012protons/cm2의 높은 도즈량을 조사한 경우 문턱전압의 양의 방향으로 이동하여 증식형 모드가 나타남을 알 수 있다. 이와 같이, 나노와이어 트랜지스터에 조사되는 양성자 빔의 도즈량을 조절함으로써, 나노와이어 트랜지스터의 작동모드를 공핍형 모드 또는 증식형 모드로 선택적으로 형성할 수 있음을 알 수 있다.As shown in FIG. 7, a white bead representing a source-drain current not irradiated with a proton beam and a black bead representing a source-drain current irradiated with a proton beam is compared to 10 10 protons / cm 2 . The graph shows the depletion mode in the negative direction of the threshold voltage when the dose is low, and the positive mode in the threshold voltage when the dose is 10 12 protons / cm 2 . It can be seen that. As such, it can be seen that by controlling the dose of the proton beam irradiated to the nanowire transistor, the operation mode of the nanowire transistor can be selectively formed in the depletion mode or the propagation mode.

도 8은 본 발명의 일실시예에 따라 총 54개의 n형 나노와이어 트랜지스터에 양성자 빔을 조사하고, 조사된 양성자 빔의 조사량에 따른 문턱전압 이동(threshold voltage shift, △Vth)을 보여주는 그래프이다.FIG. 8 is a graph showing a total of 54 n-type nanowire transistors with proton beams and threshold voltage shifts (ΔVth) according to irradiation amounts of the proton beams.

도 8에서 나타나는 결과에서와 같이, 낮은 도즈량을 가지고 짧은 시간동안 조사한 경우에는 문턱전압이 음의 방향으로 이동하여 공핍형 모드를 나타내었으나, 도즈량이 증가하고 조사시간이 길어짐에 따라 문턱전압이 양의 방향으로 이동하여 증식형 모드가 나타남을 알 수 있다. 다시 말해서, 나노와이어 트랜지스터에 양성자 빔을 조사할 경우 조사하는 양성자 빔의 도즈량과 조사시간에 따라 조사되는 나노와이어 트랜지스터의 작동모드를 공핍형 모드 또는 증식형 모드로 선택적으로 형성할 수 있음을 알 수 있다.As shown in the result shown in FIG. 8, when irradiated for a short time with a low dose, the threshold voltage moved in the negative direction to indicate a depletion mode, but as the dose increased and the irradiation time increased, the threshold voltage increased. It can be seen that the proliferative mode appears by moving in the direction of. In other words, it is understood that when the proton beam is irradiated to the nanowire transistor, the operating mode of the irradiated nanowire transistor can be selectively formed in the depletion mode or the propagation mode according to the dose and irradiation time of the irradiated proton beam. Can be.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것은 아니며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백하다 할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.

본 발명에 따른 양성자 빔을 이용하여 제작된 나노와이어 트랜지스터는 조사하는 양성자 빔의 도즈량에 따라 나노와이어 트랜지스터의 작동모드를 공핍형 모드 또는 증식형 모드로 선택적으로 형성할 수 있으며, 이와 같이 트랜지스터의 작동모드를 선택적으로 용이하게 제어함으로써 반도체 나노와이어 트랜지스터의 응용범위를 센서적 응용은 물론 논리회로에의 응용에 있어서까지 폭넓게 확대할 수 있다.The nanowire transistor fabricated using the proton beam according to the present invention may selectively form an operating mode of the nanowire transistor in a depletion mode or a propagation mode according to the dose of the proton beam to be irradiated. By selectively and easily controlling the operation mode, the application range of the semiconductor nanowire transistor can be broadly extended not only to the sensory application but also to the logic circuit.

도 1은 본 발명의 일실시예에 따른 양성자 빔을 이용하여 반도체 나노와이어 트랜지스터의 작동모드를 제어하는 과정을 순차적으로 보여주고 있는 순서도이다.1 is a flowchart sequentially illustrating a process of controlling an operation mode of a semiconductor nanowire transistor using a proton beam according to an embodiment of the present invention.

도 2는 도 1에 도시된 과정으로 제작된 바텀-게이트 구조를 가진 반도체 나노와이어 트랜지스터의 구조를 보여주는 단면도이다.FIG. 2 is a cross-sectional view illustrating a structure of a semiconductor nanowire transistor having a bottom-gate structure manufactured by the process illustrated in FIG. 1.

도 3은 본 발명의 일실시예에 따라 수직으로 성장된 나노와이어의 주사전자현미경 사진이다.3 is a scanning electron micrograph of a nanowire grown vertically according to an embodiment of the present invention.

도 4는 본 발명의 일실시예로서 소스와 드레인 전극이 형성된 반도체 나노와이어 트랜지스터의 주사전자현미경 사진이다.4 is a scanning electron micrograph of a semiconductor nanowire transistor having a source and a drain electrode formed thereon as an embodiment of the present invention.

도 5는 본 발명의 다른 실시예에 따른 탑-로컬 게이트 구조를 가진 반도체 나노와이어 트랜지스터의 단면도이다.5 is a cross-sectional view of a semiconductor nanowire transistor having a top-local gate structure according to another embodiment of the present invention.

도 6은 본 발명의 또 다른 실시예에 따른 금속게이트 전극이 직접 접촉된 구조를 가진 반도체 나노와이어 트랜지스터의 단면도이다.6 is a cross-sectional view of a semiconductor nanowire transistor having a structure in which metal gate electrodes are in direct contact with each other according to another exemplary embodiment of the present invention.

도 7은 본 발명에 따라 반도체 나노와이어 트랜지스터에 양성자 빔을 조사함에 따른 트랜지스터 소자의 전기적 특성 변화를 비교하여 보여주는 그래프이다.7 is a graph illustrating a comparison of electrical characteristics of transistor devices according to irradiation of a proton beam to a semiconductor nanowire transistor according to the present invention.

도 8은 본 발명의 일실시예에 따라 나노와이어 트랜지스터에 조사된 양성자 빔의 조사량에 따른 문턱전압 이동을 보여주는 그래프이다.8 is a graph showing a threshold voltage shift according to an irradiation amount of a proton beam irradiated to a nanowire transistor according to an embodiment of the present invention.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

210 : 실리콘 기판 220 : 실리콘 산화막210: silicon substrate 220: silicon oxide film

230 : 소스/드레인 전극 232 : 산화 방지막230: source / drain electrodes 232: anti-oxidation film

234 : 오믹접촉층 240 : 반도체 나노와이어234: ohmic contact layer 240: semiconductor nanowire

310 : 게이트 절연막 320 : 탑게이트 전극310: gate insulating film 320: top gate electrode

Claims (4)

실리콘 산화막이 형성되어 있는 실리콘 기판 위에 반도체 나노와이어를 도포한 후 소스와 드레인 전극을 형성하여 구성되는 반도체 나노와이어 트랜지스터의 작동모드를 제어하는 방법에 있어서,In the method of controlling the operation mode of a semiconductor nanowire transistor formed by applying a semiconductor nanowire on a silicon substrate on which a silicon oxide film is formed, and then forming source and drain electrodes, 도포된 반도체 나노와이어에 양성자 빔을 조사하여, 조사하는 양성자 빔의 도즈량에 따라 반도체 나노와이어 트랜지스터의 작동모드를 공핍형 모드 또는 증식형 모드로 선택적으로 형성하는 것을 특징으로 하는 양성자 빔을 이용한 반도체 나노와이어 트랜지스터 작동모드 제어 방법.The proton beam is irradiated onto the coated semiconductor nanowire, and the operation mode of the semiconductor nanowire transistor is selectively formed in a depletion mode or a propagation mode according to the dose of the proton beam to be irradiated. How to control nanowire transistor mode of operation. 제 1항에 있어서,The method of claim 1, 상기 양성자 빔의 조사는 실리콘 기판 위에 반도체 나노와이어를 도포한 후 이루어지는 반도체 나노와이어 트랜지스터의 제조공정 중에 실시하는 것을 특징으로 하는 양성자 빔을 이용한 반도체 나노와이어 트랜지스터 작동모드 제어 방법.The method of controlling a semiconductor nanowire transistor operating mode using a proton beam, wherein the proton beam is irradiated during the manufacturing process of the semiconductor nanowire transistor formed by applying the semiconductor nanowire onto a silicon substrate. 제 1항에 있어서,The method of claim 1, 상기 양성자 빔의 조사는 반도체 나노와이어 트랜지스터의 제조가 완료된 후에 실시하는 것을 특징으로 하는 양성자 빔을 이용한 반도체 나노와이어 트랜지스 터 작동모드 제어 방법.And irradiating the proton beam after the fabrication of the semiconductor nanowire transistor is completed. 제 1항에 있어서,The method of claim 1, 상기 양성자 빔의 조사는,Irradiation of the proton beam, 공핍형 모드일 경우,In depletion mode, 109~1010protons/cm2의 도즈량으로, 10초~1분의 시간동안, 10~40MeV의 에너지를 갖는 양성자 빔을 조사하고,With a dose of 10 9 to 10 10 protons / cm 2 , a proton beam having an energy of 10 to 40 MeV for 10 seconds to 1 minute is irradiated, 증식형 모드일 경우,In multiply mode, 1011~1012protons/cm2의 도즈량으로, 5분~60분의 시간동안, 10~40MeV의 에너지를 갖는 양성자 빔을 조사하는 것을 특징으로 하는 양성자 빔을 이용한 반도체 나노와이어 트랜지스터 작동모드 제어 방법.Operating mode control of semiconductor nanowire transistors using a proton beam characterized by irradiating a proton beam with an energy of 10-40 MeV for a period of 5 to 60 minutes at a dose of 10 11 to 10 12 protons / cm 2 Way.
KR1020070070003A 2007-07-12 2007-07-12 A method for controling the operation mode of nano-wire transistor using proton beam KR100907241B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070070003A KR100907241B1 (en) 2007-07-12 2007-07-12 A method for controling the operation mode of nano-wire transistor using proton beam

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070070003A KR100907241B1 (en) 2007-07-12 2007-07-12 A method for controling the operation mode of nano-wire transistor using proton beam

Publications (2)

Publication Number Publication Date
KR20090006556A KR20090006556A (en) 2009-01-15
KR100907241B1 true KR100907241B1 (en) 2009-07-10

Family

ID=40487752

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070070003A KR100907241B1 (en) 2007-07-12 2007-07-12 A method for controling the operation mode of nano-wire transistor using proton beam

Country Status (1)

Country Link
KR (1) KR100907241B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010026433A (en) * 1999-09-06 2001-04-06 강승언 The Fabrication Technology of Single Electron Tunnel Diodes Using Focused Ion Beam Nanoparticle Process
KR20040071370A (en) * 2003-02-05 2004-08-12 김태환 The Fabrication Method of In-plane Single Electron Transistor Operating at Room Temperature Utilizing the Focused Ion Beam Process
US7067840B2 (en) * 2001-10-30 2006-06-27 Infineon Technologies Ag Method and device for reducing the contact resistance in organic field-effect transistors by embedding nanoparticles to produce field boosting
JP2007173704A (en) 2005-12-26 2007-07-05 Nippon Telegr & Teleph Corp <Ntt> Tunnel junction forming method and tunnel junction forming apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010026433A (en) * 1999-09-06 2001-04-06 강승언 The Fabrication Technology of Single Electron Tunnel Diodes Using Focused Ion Beam Nanoparticle Process
US7067840B2 (en) * 2001-10-30 2006-06-27 Infineon Technologies Ag Method and device for reducing the contact resistance in organic field-effect transistors by embedding nanoparticles to produce field boosting
KR20040071370A (en) * 2003-02-05 2004-08-12 김태환 The Fabrication Method of In-plane Single Electron Transistor Operating at Room Temperature Utilizing the Focused Ion Beam Process
JP2007173704A (en) 2005-12-26 2007-07-05 Nippon Telegr & Teleph Corp <Ntt> Tunnel junction forming method and tunnel junction forming apparatus

Also Published As

Publication number Publication date
KR20090006556A (en) 2009-01-15

Similar Documents

Publication Publication Date Title
US8524562B2 (en) Method for reducing Fermi-Level-Pinning in a non-silicon channel MOS device
US6566704B2 (en) Vertical nano-size transistor using carbon nanotubes and manufacturing method thereof
US10872973B2 (en) Semiconductor structures with two-dimensional materials
TWI587403B (en) Semiconductor device using in ultra-high voltage operation and method for forming the same
KR102605252B1 (en) Schottky barrier thin film transistor and method
JP2014033200A (en) Device having reduced bias temperature instability (bti)
US20180005824A1 (en) A field effect transistor using transition metal dichalcogenide and a method for forming the same
KR101076767B1 (en) Nano-logic circuits and the method of manufacturing the same
CN112840448A (en) Tunable doping of carbon nanotubes by engineered atomic layer deposition
US20160315196A1 (en) Buried source schottky barrier thin film transistor and method of manufacture
Lee et al. Recessed-channel WSe2 field-effect transistor via self-terminated doping and layer-by-layer etching
KR101904383B1 (en) Method for doping 2d semiconductor using atomic layer deposition and method for fabricating cmos device comprising the same
CN111063731A (en) CNT-IGZO thin film heterojunction bipolar transistor and preparation method and application thereof
US8895425B2 (en) Method of forming channel layer of electric device and method of manufacturing electric device using the same
Kurt et al. Investigation of a hybrid approach for normally-off GaN HEMTs using fluorine treatment and recess etch techniques
KR100907241B1 (en) A method for controling the operation mode of nano-wire transistor using proton beam
WO2010061554A1 (en) Transistor and method for manufacturing same
KR101026160B1 (en) Hybrid nano-logic circutis and the method of manufacturing the same
KR101229804B1 (en) Nanowire field-effect transistor memory device using high pressure hydrogen annealing and the method of manufacturing the same
US7842587B2 (en) III-V MOSFET fabrication and device
KR101450263B1 (en) Schottky diode and method for preparing the same
KR101346612B1 (en) Thin film transistor and producing method of the same
TW201205810A (en) Method of manufacturing thin film transistors and transistor circuits
KR101950097B1 (en) Threshold voltage adjustable transistor
KR20080091899A (en) Method of fabricating n-channel depletion mode and enhancement mode semiconductor nanowire field effect transistor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee