KR100907223B1 - Vertical Light Emitting Diode And Fabrication Method Thereof - Google Patents

Vertical Light Emitting Diode And Fabrication Method Thereof Download PDF

Info

Publication number
KR100907223B1
KR100907223B1 KR1020070066714A KR20070066714A KR100907223B1 KR 100907223 B1 KR100907223 B1 KR 100907223B1 KR 1020070066714 A KR1020070066714 A KR 1020070066714A KR 20070066714 A KR20070066714 A KR 20070066714A KR 100907223 B1 KR100907223 B1 KR 100907223B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting diode
layer
semiconductor layer
substrate
Prior art date
Application number
KR1020070066714A
Other languages
Korean (ko)
Other versions
KR20070079957A (en
Inventor
유영문
백종협
탁 정
진정근
이상헌
김상묵
이승재
김윤석
이진홍
김강호
오화섭
염홍서
Original Assignee
한국광기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국광기술원 filed Critical 한국광기술원
Priority to KR1020070066714A priority Critical patent/KR100907223B1/en
Publication of KR20070079957A publication Critical patent/KR20070079957A/en
Application granted granted Critical
Publication of KR100907223B1 publication Critical patent/KR100907223B1/en

Links

Images

Landscapes

  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 수직형 발광 다이오드 및 그의 제조방법에 관한 것으로서, 반도체층이 적층된 발광다이오드 상부에 본딩 금속층을 매개로 접합되고, 내부에 금속으로 충진되어 발광다이오드를 외부와 전기적으로 소통시키는 비아홀을 구비한 세라믹 기판을 포함한다. 이러한 발광 다이오드를 제조하는 방법으로서, 기판 위에 개별소자로 형성된 발광다이오드 상부에 금속으로 충진된 비아홀을 구비한 세라믹 기판을 접합하는 단계와, 상기 기판을 제거하고 세라믹 기판이 접합된 발광다이오드 개별소자를 분리하는 단계를 포함한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a vertical type light emitting diode and a method of manufacturing the same, wherein a semiconductor layer is laminated on a light emitting diode through a bonding metal layer, and filled with metal therein to have a via hole for electrically communicating the light emitting diode with the outside. One ceramic substrate is included. A method of manufacturing such a light emitting diode, comprising the steps of: bonding a ceramic substrate having a via hole filled with a metal on top of a light emitting diode formed of individual elements on a substrate; Separating.

본 발명에 따르면, 발광 다이오드 상부에 도전성 기판 대신 비아홀을 구비한 세라믹 기판을 장착함으로써 가격대비 열전도율이 매우 우수하고, 질화갈륨 반도체층과 세라믹 기판 사이의 열팽창 계수를 최소화함으로써 소자의 신뢰성이 향상된 발광 다이오드를 얻을 수 있는 효과가 있다.According to the present invention, by mounting a ceramic substrate having a via hole instead of a conductive substrate on top of the light emitting diode, the thermal conductivity is very excellent and the reliability of the device is improved by minimizing the thermal expansion coefficient between the gallium nitride semiconductor layer and the ceramic substrate. There is an effect to get.

발광다이오드, 반도체층, 비아홀, 세라믹, 질화갈륨, 열팽창 계수 Light Emitting Diode, Semiconductor Layer, Via Hole, Ceramic, Gallium Nitride, Thermal Expansion Coefficient

Description

수직형 발광 다이오드 및 그의 제조방법{Vertical Light Emitting Diode And Fabrication Method Thereof}Vertical Light Emitting Diode And Fabrication Method Thereof}

본 발명은 수직형 발광 다이오드 및 그 제조방법에 관한 것으로서, 보다 상세하게는 반도체층이 적층된 발광다이오드 상부에 본딩 금속층을 매개로 접합되고, 내부에 금속으로 충진되어 발광다이오드를 외부와 전기적으로 소통시키는 비아홀을 구비한 세라믹 기판을 포함하는 발광다이오드와, 기판 위에 비아홀을 구비한 세라믹 기판을 접합하는 단계와, 상기 기판을 제거하고 발광다이오드 개별소자를 분리하는 단계를 포함하는 발광 다이오드의 제조방법에 관한 것이다.The present invention relates to a vertical type light emitting diode and a method of manufacturing the same, and more particularly, a bonding metal layer is bonded to an upper portion of a light emitting diode on which semiconductor layers are stacked, and filled with metal to communicate the light emitting diode with the outside. A method of manufacturing a light emitting diode, comprising: bonding a light emitting diode including a ceramic substrate having a via hole to a ceramic substrate; and bonding a ceramic substrate having a via hole on the substrate; and removing the substrate and separating the individual light emitting diode elements. It is about.

화합물 반도체의 특성을 이용하여 전기적 신호를 빛으로 변환시키는 화합물 반도체 발광소자 즉, LED(Light Emitting Diode) 또는 레이저 다이오드(Laser Diode, LD)와 같은 발광소자들은 조명, 광통신, 다중통신 등의 응용분야에서 많이 연구되고 실용화되어가고 있는 추세이다.Compound semiconductor light emitting devices that convert electrical signals to light using characteristics of compound semiconductors, that is, light emitting devices such as LEDs (Light Emitting Diodes) or laser diodes (LDs), are used in applications such as lighting, optical communication, and multiple communication. It is a trend that is being studied and put into practical use in.

일반적으로 발광소자들은 기판 위에 수직 구조로 성장되거나 증착된다. 특히 절연체 사파이어 기판을 사용하고 그 위에 반도체 발광층으로서 각각 다른 영역의 반도체층과 활성영역인 활성층이 증착된 구조의 발광소자는 소자 상부에 모든 전극을 형성하여 플립칩이나 와이어본딩 방식으로 결합하거나 도 1의 방법과 같이 본딩금속층으로 전도성 웨이퍼 기판과 결합한 수직형 발광다이오드를 구성한다.In general, light emitting devices are grown or deposited in a vertical structure on a substrate. In particular, a light emitting device having an insulator sapphire substrate and having a semiconductor light emitting layer on which a semiconductor layer in another region and an active layer as an active region are deposited thereon is formed with all electrodes on the top of the device and is coupled by flip chip or wire bonding, or FIG. 1. As in the method of the present invention, a vertical light emitting diode combined with a conductive wafer substrate is formed of a bonding metal layer.

종래의 수직형 발광다이오드의 제조방법을 단계별로 개략적으로 나타낸 단면도는 도 1a 내지 도 1f에 도시하였다.A cross-sectional view schematically illustrating a conventional method of manufacturing a vertical vertical light emitting diode is shown in FIGS. 1A to 1F.

도 1a 내지 도 1f를 참조하면, 먼저 도 1a에서 사파이어 기판(100)상에 버퍼층(101), 질화갈륨(GaN)계 반도체로 된 n형 반도체층(102), 활성층(103), 및 질화갈륨(GaN)계 반도체로 된 p형 반도체층(104)을 순차적으로 형성한다. Referring to FIGS. 1A to 1F, first, an n-type semiconductor layer 102, an active layer 103, and a gallium nitride of a buffer layer 101, a gallium nitride (GaN) -based semiconductor are formed on a sapphire substrate 100 in FIG. 1A. The p-type semiconductor layer 104 made of (GaN) -based semiconductor is formed sequentially.

이후 발광 구조물이 개별 소자영역을 갖도록 에칭을 통하여 트렌치부(105)를 형성한다(도 1b).Then, the trench portion 105 is formed by etching so that the light emitting structure has individual device regions (FIG. 1B).

다음으로 도 1c에 도시된 것처럼 p형 반도체층(104) 상에 p형 전극 및 반사막(106)을 형성한다. Next, as shown in FIG. 1C, the p-type electrode and the reflective film 106 are formed on the p-type semiconductor layer 104.

실리콘(Si), 갈륨비소(GaAs), 실리콘카바이드(SiC) 등과 같은 도전성 기판을(107) p형 전극 및 반사막(106) 상에 접합 또는 증착한다. A conductive substrate such as silicon (Si), gallium arsenide (GaAs), silicon carbide (SiC), or the like is bonded or deposited on the p-type electrode and the reflective film 106.

이후에 레이저를 이용하여 사파이어 기판(100)을 제거한 뒤 제거된 사파이어 기판면의 n형 반도체층(102) 표면이 드러나도록 에칭을 실시한다. Thereafter, the sapphire substrate 100 is removed using a laser, and then etching is performed to expose the n-type semiconductor layer 102 surface of the removed sapphire substrate surface.

다음으로 도 1f에 도시된 것과 같이 n형 반도체층(102) 상에 n형 전극(108)을 형성하고 개별된 칩으로 분리하면 다수의 수직구조 발광 다이오드가 동시에 얻어지게 된다. Next, as shown in FIG. 1F, when the n-type electrode 108 is formed on the n-type semiconductor layer 102 and separated into individual chips, a plurality of vertical light emitting diodes are simultaneously obtained.

일반적으로 종래의 수직형 발광 다이오드 제조 방법에 의하면, 사파이어 기 판을 제거하기 전 p형 전극 상에 일반적으로 도전성 기판을 접착체를 이용하여 접착하거나 또는 도전성 물질을 직접 증착하는 방법을 사용한다. In general, according to the conventional vertical light emitting diode manufacturing method, a conductive substrate is generally adhered to the p-type electrode by using an adhesive or a conductive material is directly deposited on the p-type electrode before removing the sapphire substrate.

그러나 실리콘(Si), 갈륨비소(GaAs) 등의 도전성 기판을 사용한 경우 기판의 열전도가 우수하지 않기 때문에 열 방출 효율이 좋지 않고, 고 전류 인가시 소자의 특성이 열화될 가능성이 매우 크다. However, when a conductive substrate such as silicon (Si) or gallium arsenide (GaAs) is used, heat dissipation efficiency is not good because the substrate is not excellent in thermal conductivity, and there is a high possibility of deterioration of device characteristics when a high current is applied.

또한 기판 접합 시 발광 구조물과의 열팽창 계수의 차이로 인하여 크랙 등이 발생하여 소자가 손상될 수도 있다. 한편, 도전성 물질을 직접 증착하는 경우 이후에 개별 칩으로 분리하기 위하여 도전성 기판을 절단해야만 하는데 구리(Cu)와 같은 도전성 기판은 매우 절단하기 어려워 도전성 기판의 성질에 따라 칩 분리를 위한 절단 공정의 추가됨으로 인해 제조 비용이 상승되고 전체 공정 시간이 지연되는 어려움이 있다.In addition, when the substrate is bonded, cracks may occur due to a difference in thermal expansion coefficient with the light emitting structure, thereby damaging the device. On the other hand, when the conductive material is directly deposited, the conductive substrate must be cut in order to separate it into individual chips. However, a conductive substrate such as copper (Cu) is very difficult to cut, and thus a cutting process for chip separation is added according to the properties of the conductive substrate. As a result, manufacturing costs are increased and overall process time is delayed.

본 발명의 목적은 상기와 같은 종래 수직형 발광 다이오드 및 그 제조방법이 가지는 문제를 해결하기 위하여 낮은 열전도성을 갖는 사파이어 기판을 제거하고 비아홀이 형성된 세라믹 기판을 장착함으로써 가격대비 열전도율에 있어서 가장 우수한 특성을 가지며, 질화갈륨 반도체층과 세라믹 기판 사이의 열팽창 계수를 최소화하여 소자의 신뢰성이 향상된 발광 다이오드를 제공하는 데 있다.An object of the present invention is to remove the sapphire substrate having a low thermal conductivity and to mount a ceramic substrate with a via hole in order to solve the problems of the conventional vertical light emitting diode and the manufacturing method as described above, the best characteristics in the ratio of thermal conductivity The present invention provides a light emitting diode having an improved reliability of a device by minimizing a thermal expansion coefficient between a gallium nitride semiconductor layer and a ceramic substrate.

본 발명의 다른 목적은 종래의 수직형 발광 다이오드의 제조방법에 비해 복잡한 공정을 더 추가하지 않고서도 발광다이오드의 열전도 특성과 신뢰성이 향상된 발광다이오드를 경제적으로 제조할 수 있는 방법을 제공하는 데 있다.Another object of the present invention is to provide a method for economically manufacturing a light emitting diode having improved thermal conductivity and reliability of the light emitting diode without further adding a complicated process as compared to a conventional vertical light emitting diode manufacturing method.

상기 목적을 달성하기 위한 본 발명의 수직형 발광다이오드는 반도체층이 적층된 발광다이오드 상부에 본딩 금속층을 매개로 접합되고, 내부에 금속으로 충진되어 발광다이오드를 외부와 전기적으로 소통시키는 비아홀을 구비한 세라믹 기판을 포함한다.The vertical light emitting diode of the present invention for achieving the above object is bonded to the upper portion of the light emitting diode in which the semiconductor layer is laminated via a bonding metal layer, and filled with a metal inside and has a via hole for electrically communicating the light emitting diode with the outside. It includes a ceramic substrate.

상기 발광다이오드의 측면은 보호박막층으로 둘러싸고 개별 발광다이오드 소자 간의 측면 공간에는 고분자유기화합물층으로 충진한다. 상기 보호박막층은 실리콘 옥사이드(SiO2) 또는 실리콘 나이트라이드(Si3N4)로 이루어질 수 있으며, 상기 고분자유기화합물은 에폭시수지 등이 바람직하다.The side surface of the light emitting diode is surrounded by a protective thin film layer and filled with a polymer organic compound layer in the side space between the individual light emitting diode devices. The protective thin film layer may be formed of silicon oxide (SiO 2 ) or silicon nitride (Si 3 N 4 ), and the polymer organic compound is preferably an epoxy resin.

상기 발광다이오드는 반도체층은 질화물 반도체화합물로 이루어진 서로 다른 타입의 반도체층, 활성층, 및 전극을 포함할 수 있다.The light emitting diode may include a semiconductor layer, an active layer, and an electrode of different types of nitride semiconductor compounds.

또한, 상기 발광다이오드는 트렌치형으로 식각된 반도체층의 측면에 실리콘 옥사이드(SiO2) 또는 실리콘 나이트라이드(Si3N4)로 이루어진 보호박막층 및 고분자유기화합물층이 추가로 포함된 개별소자인 것을 특징으로 한다.In addition, the light emitting diode is an individual device further comprising a protective thin film layer and a polymer organic compound layer made of silicon oxide (SiO 2 ) or silicon nitride (Si 3 N 4 ) on the side of the trench-etched semiconductor layer. It is done.

상기 세라믹 기판의 접합은 발광다이오드 상부에 본딩 금속층을 매개로 할 수 있는데, 상기 본딩 금속층은 시드(seed)금속층과 도전성 접착층을 포함할 수 있다.Bonding of the ceramic substrate may be performed through a bonding metal layer on the light emitting diode, and the bonding metal layer may include a seed metal layer and a conductive adhesive layer.

본 발명에서, 상기 시드 금속층은 은(Ag), 니켈(Ni), 알루미늄(Al), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 루테늄(Ru), 금(Au), 로듐(Rh), 이리듐(Ir), 탄탈륨(Ta), 구리(Cu)로 구성된 그룹 중에서 선택되는 어느 하나 이상의 금속일 수 있다.In the present invention, the seed metal layer is silver (Ag), nickel (Ni), aluminum (Al), titanium (Ti), palladium (Pd), platinum (Pt), ruthenium (Ru), gold (Au), rhodium ( Rh), iridium (Ir), tantalum (Ta), copper (Cu) may be any one or more metal selected from the group consisting of.

또한, 상기 도전성 접착층은 팔라듐인듐화합물(Pd/In), 팔라듐주석화합물(Pd/Sn), 금주석화합물(Au-Sn), 주석(Sn), 인듐(In), 금(Au), 금은화합물(Au/Ag), 납주석화합물(Pb-Sn)로 구성된 그룹 중에서 선택될 수 있다.In addition, the conductive adhesive layer is a palladium indium compound (Pd / In), palladium tin compound (Pd / Sn), tin tin compound (Au-Sn), tin (Sn), indium (In), gold (Au), gold and silver It may be selected from the group consisting of a compound (Au / Ag), lead tin compound (Pb-Sn).

본 발명에서, 상기 비아홀에 충진되는 금속은 구리(Cu), 동탄(CuW), 알루미늄(Al), 금(Au)으로 구성된 그룹 중에서 선택될 수 있다.In the present invention, the metal filled in the via hole may be selected from the group consisting of copper (Cu), copper (CuW), aluminum (Al), and gold (Au).

또한 상기 세라믹 기판은 절연체 물질로 구성될 수 있으며, 바람직하게는 열 전도도가 100 W/mK 이상이다.In addition, the ceramic substrate may be made of an insulator material, and preferably has a thermal conductivity of 100 W / mK or more.

따라서, 상기 세라믹 기판은 질화붕소(BN), 알루미나(Alumina), 질화알루미늄(AlN), 베릴륨 옥사이드(BeO) 중에서 선택되는 어느 하나 이상의 물질일 수 있다.Accordingly, the ceramic substrate may be any one or more materials selected from boron nitride (BN), alumina, aluminum nitride (AlN), and beryllium oxide (BeO).

본 발명에서, 상기 세라믹 기판의 비아홀 상부에는 전도성의 컨택 금속이 결합될 수 있는데, 비아홀의 충진 금속의 상부에 결합된다.In the present invention, a conductive contact metal may be coupled to an upper portion of the via hole of the ceramic substrate, and is coupled to an upper portion of the filling metal of the via hole.

상기 발광다이오드의 적어도 한 면은 텍스쳐링 구조를 포함할 수 있는데, 비아홀이 구비된 세라믹 기판이 결합되는 면과 반대편의 면을 텍스쳐링 함으로써 요철구조를 가지도록 할 수 있다.At least one surface of the light emitting diode may include a texturing structure. The at least one surface of the light emitting diode may have a concave-convex structure by texturing a surface opposite to a surface to which a ceramic substrate having a via hole is coupled.

상기 목적을 달성하기 위한 본 발명의 수직형 발광다이오드 제조방법은 기판 위에 개별소자로 형성된 발광다이오드 상부에 금속으로 충진된 비아홀을 구비한 세라믹 기판을 접합하는 단계와, 상기 기판을 제거하는 단계를 포함한다.The vertical light emitting diode manufacturing method of the present invention for achieving the above object comprises the step of bonding a ceramic substrate having a via hole filled with a metal on top of the light emitting diode formed of a separate element on the substrate, and removing the substrate do.

그 후, 세라믹 기판이 접합된 발광다이오드 개별소자를 절단하여 분리해 낼 수 있다.Thereafter, the light emitting diode individual elements to which the ceramic substrate is bonded can be cut out and separated.

상기 개별소자로 형성된 발광다이오드는 기판 위의 발광다이오드를 트렌치형으로 식각한 후 분할하여 형성할 수 있다.The light emitting diode formed of the individual device may be formed by dividing the light emitting diode on the substrate in a trench.

본 발명에서 상기 세라믹 기판을 접합하는 단계 이전에, 상기 발광다이오드의 개별소자 측면에 실리콘 옥사이드(SiO2) 또는 실리콘 나이트라이드(Si3N4)로 이 루어진 보호박막층, 및 고분자유기화합물층을 순차로 형성하여 발광다이오드를 둘러싸는 단계를 추가로 더 포함할 수 있다.Prior to the bonding of the ceramic substrate in the present invention, a protective thin film layer made of silicon oxide (SiO 2 ) or silicon nitride (Si 3 N 4 ) on the side of each of the light emitting diodes, and a polymer organic compound layer in sequence Forming to surround the light emitting diode may be further included.

본 발명에서 상기 세라믹 기판이 접합된 발광다이오드 개별소자의 상부에 전극 및 반사막을 형성하는 단계를 더 추가할 수 있다.In the present invention, the method may further include forming an electrode and a reflective film on the LEDs to which the ceramic substrate is bonded.

상기 반사막은 인듐주석산화물(ITO), 인듐아연산화물(IZO), 인듐 산화물, 주석산화물, 실리콘 옥사이드(SiO2), 실리콘 나이트라이드(Si3N4), 알류미늄 산화물, 티타늄 산화물, 은(Ag), 니켈(Ni), 알루미늄(Al), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 루테늄(Ru), 금(Au), 로듐(Rh), 이리듐(Ir)으로 구성된 그룹 중에서 선택될 수 있다.The reflective film may be formed of indium tin oxide (ITO), indium zinc oxide (IZO), indium oxide, tin oxide, silicon oxide (SiO 2), silicon nitride (Si 3 N 4), aluminum oxide, titanium oxide, silver (Ag), nickel (Ni ), Aluminum (Al), titanium (Ti), palladium (Pd), platinum (Pt), ruthenium (Ru), gold (Au), rhodium (Rh), iridium (Ir).

상기 발광 다이오드 구조물 상에 P형 전극 및 반사막을 형성한 이후 상기 발광 다이오드 구조물의 측면에 보호박막층을 형성하면 발광소자의 측면으로의 전류손실을 감소시킬 수 있다. 또한 상기 발광 구조물의 트렌치 영역에 에폭시 수지와 같은 고분자유기화합물층을 충진하면 상기 성장용 기판을 제거하는 단계에서의 상기 발광 소자의 깨짐(크랙킹)을 방지할 수 있게 된다. After forming the P-type electrode and the reflective film on the light emitting diode structure, forming a protective thin film layer on the side of the light emitting diode structure can reduce the current loss to the side of the light emitting device. In addition, filling a polymer organic compound layer such as an epoxy resin in the trench region of the light emitting structure may prevent cracking of the light emitting device in the step of removing the growth substrate.

본 발명에서, 상기 기판을 제거한 이후에, 발광다이오드의 적어도 한 면에 텍스쳐링 구조를 형성하는 단계를 추가로 더 포함할 수 있으며, 이를 위하여 나노 임프린팅법, 리소그래피법, 또는 레이저 홀로그라프법으로 패터닝한 후의 건식 식각법, 또는 패터닝하지 않는 습식화학에칭법을 사용할 수 있다.In the present invention, after removing the substrate, the method may further include forming a texturing structure on at least one surface of the light emitting diode, and for this purpose, patterning is performed by nanoimprinting, lithography, or laser holography. Dry etching, or wet chemical etching without patterning, can be used.

이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한 다. 하기의 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하며 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings. In adding reference numerals to the components of the following drawings, it is known that the same components, even if displayed on the other drawings to have the same reference numerals as possible and determined to unnecessarily obscure the subject matter of the present invention Detailed description of functions and configurations will be omitted.

도 2a 내지 2i는 본 발명의 일 실시예에 따른 수직형 발광 다이오드의 제조방법을 단계적으로 나타낸 단면도이다.2A through 2I are cross-sectional views illustrating a method of manufacturing a vertical light emitting diode according to an exemplary embodiment of the present invention.

도면 2a를 참조하면, 발광소자의 성장용 기판(200)상에 버퍼층(201), n형 반도체층(202), 활성층(203) 및 p형 반도체층(204)을 순차적으로 적층한다. 발광소자 성장용 기판은 사파이어 기판이 주로 사용된다. Referring to FIG. 2A, a buffer layer 201, an n-type semiconductor layer 202, an active layer 203, and a p-type semiconductor layer 204 are sequentially stacked on a substrate 200 for growing a light emitting device. The sapphire substrate is mainly used as the substrate for light emitting device growth.

발광소자는 질화물 반도체 발광소자인 것이 바람직하므로 상기 반도체층은 질화갈륨과 같은 질화물 화합물 반도체층일 수 있다. Since the light emitting device is preferably a nitride semiconductor light emitting device, the semiconductor layer may be a nitride compound semiconductor layer such as gallium nitride.

이때 p형 반도체층(204) 상에 n형 반도체층을 한번 더 성장시킬 수도 있다. In this case, the n-type semiconductor layer may be grown once more on the p-type semiconductor layer 204.

상기 n형 및 p형 반도체층으로 구성된 발광소자는 복수 개의 층으로 성장될 수 있다.The light emitting device including the n-type and p-type semiconductor layers may be grown in a plurality of layers.

도 2b를 참조하면, 상기 발광소자를 적층하고 난 후, 적층된 발광 구조물을 다수개의 소자로 분리하기 위하여 트랜치(205)를 형성한다. 트렌치는 발광 구조물의 측면에 경사를 주어 식각하여 형성할 수 있으며, 그 형태는 측단면도로 살펴볼 때 사다리꼴의 형상을 가지게 될 수 있다. Referring to FIG. 2B, after stacking the light emitting devices, a trench 205 is formed to separate the stacked light emitting structures into a plurality of devices. The trench may be formed by giving an inclination to the side surface of the light emitting structure, and the shape may have a trapezoidal shape when viewed in a side cross-sectional view.

경사 구조인 측면을 가지는 개별적인 발광 소자로 분리되는 것이 바람직할 것이지만, 사각형의 단면구조를 가질 수도 있다.It would be desirable to be separated into individual light emitting elements having sides that are inclined structures, but may also have a rectangular cross-sectional structure.

이후 도 2c를 참조하면, 상기 개별적으로 분리된 발광 다이오드의 p형 반도체층(204) 상에 p형 전극 및 반사막(206)을 형성한다. 상기 p형 전극 및 반사막은 반사성 오믹 컨택층으로 기능한다.2C, a p-type electrode and a reflective film 206 are formed on the p-type semiconductor layer 204 of the individually separated LEDs. The p-type electrode and the reflective film function as a reflective ohmic contact layer.

상기 반사성 오믹컨택층(206)은 은(Ag), 알루미늄(Al)과 같은 전도성 금속을 포함할 수 있으며, 다양한 구조를 선택할 수 있다. The reflective ohmic contact layer 206 may include a conductive metal such as silver (Ag) or aluminum (Al), and various structures may be selected.

바람직하게는 ITO, In2O3, SnO2, SiO2, Si3N4, Al2O3, TiO2, Ag, Ni, Al, Cu, Ti, Pd, Pt, Ru, Au, Rh, Ir의 조합으로 이루어진 구성된 그룹으로부터 선택된 물질로 이루어지고 적어도 하나 이상의 층을 포함하는 것이 바람직하다. Preferably ITO, In 2 O 3 , SnO 2 , SiO 2 , Si 3 N 4 , Al 2 O 3 , TiO 2 , Ag, Ni, Al, Cu, Ti, Pd, Pt, Ru, Au, Rh, Ir It is preferably made of a material selected from the group consisting of a combination of and comprises at least one layer.

본 발명의 일 실시예에 따른 다음 단계로서, 도 2d에서 발광 구조물의 측면에 SiO2, Si3N4 와 같은 절연체 물질을 이용하여 보호박막층(207)을 형성한다. 상기 보호막의 경우 상기 발광 구조물의 측면으로의 전류 흐름을 차단하여 소자의 전기적 특성을 향상시킬 수 있다. As a next step according to an embodiment of the present invention, the protective film layer 207 is formed on the side of the light emitting structure by using an insulator material such as SiO 2 , Si 3 N 4 . In the case of the passivation layer, current flow to the side of the light emitting structure may be blocked to improve electrical characteristics of the device.

이후 도 2e에서, p형 반도체층 측의 본딩 금속을 용이하게 접합하기 위하여 상기 개별 발광소자간의 빈 공간인 트렌치 영역에 에폭시 수지(208)를 충진한다.Then, in FIG. 2E, the epoxy resin 208 is filled in the trench region, which is an empty space between the individual light emitting devices, to easily bond the bonding metal on the p-type semiconductor layer side.

상기 에폭시 수지는 고분자유기화합물을 대표하는 물질로서, 반드시 이에 한정하지는 않으며, 본딩 금속의 접합을 용이하게 하고 개별 소자간의 빈 공간을 충진하여내구성을 부여하는 역할을 하는 것이면 족할 것이다.The epoxy resin is a material representing a polymer organic compound, and is not necessarily limited thereto, and may serve to facilitate bonding of bonding metals and to provide durability by filling empty spaces between individual devices.

상기 트렌치 영역(205)에 에폭시를 충진하는 공정은 공정의 편의를 위하여 제외 할 수도 있다. 하지만 바람직하게는 성장용 기판(200)을 제거하는 단계에서 질화갈륨(GaN)과 같은 화합물 반도체층으로 구성된 발광소자에 깨짐(크랙킹)현상을 야기할 수 있어 에폭시를 충진하는 것이 바람직하다. Filling the trench region 205 with epoxy may be excluded for convenience of the process. However, preferably, the step of removing the growth substrate 200 may cause cracking (cracking) in the light emitting device formed of the compound semiconductor layer such as gallium nitride (GaN), and thus it is preferable to fill the epoxy.

다음 단계로서, 도 2f에서 상기 p형 전극 및 반사막(206) 상에 본딩 금속층(209)을 형성한다. As a next step, a bonding metal layer 209 is formed on the p-type electrode and the reflective film 206 in FIG. 2F.

상기 본딩 금속층(209)은 비아홀이 형성된 세라믹 기판(210)과 상기 발광 구조물을 접합하는 매개 역할을 한다. The bonding metal layer 209 serves as a medium for bonding the ceramic substrate 210 in which the via hole is formed and the light emitting structure.

상기 본딩 금속층(209)은 비아홀이 형성된 세라믹 기판(210)과 결합하기 위한 시드 금속으로서 Ag, Ni, Al, Ti, Pd, Pt, Ru, Au, Rh, Ir, Ta, Cu, Ta로 이루어진 적어도 하나 이상의 층을 포함하는 시드 금속층과, Au-Sn, Sn, In, Au-Au, Pd-Sn 및 Pd-In을 포함하는 그룹으로부터 선택된 물질로 이루어진 도전성 접착층을 포함할 수 있다.The bonding metal layer 209 is a seed metal for bonding with the via hole-formed ceramic substrate 210 and includes at least one of Ag, Ni, Al, Ti, Pd, Pt, Ru, Au, Rh, Ir, Ta, Cu, and Ta. It may include a seed metal layer comprising at least one layer and a conductive adhesive layer made of a material selected from the group consisting of Au-Sn, Sn, In, Au-Au, Pd-Sn and Pd-In.

한편, 상기 비아홀이 형성된 세라믹 기판(210)은 열전도도가 100 W/mK 이상인 절연체 물질로 이루어진 것이 바람직하며, 이와 같은 대표적인 물질로는 AlN, BN 등이 있다. On the other hand, the via hole formed ceramic substrate 210 is preferably made of an insulator material having a thermal conductivity of 100 W / mK or more, and such representative materials include AlN, BN and the like.

바람직하게는 가격 대비 열전도도가 우수하고 질화갈륨(GaN)층과의 열 팽창계수 차이가 적을 뿐만 아니라 대면적에도 사용 가능한 AlN를 사용하는 것이 바람직하다.Preferably, it is preferable to use AlN which is excellent in thermal conductivity for the price and has a small difference in coefficient of thermal expansion with a gallium nitride (GaN) layer, and which can be used in a large area.

도 2g를 참조하면, 본 발명의 발광 소자에서 성장용 기판(200)을 제거한다.Referring to FIG. 2G, the growth substrate 200 is removed from the light emitting device of the present invention.

바람직하게는 도 2g에 도시된 것처럼, 상기 비아홀이 형성된 세라믹 기판과 상기 발광 구조물을 접합한 후, 레이저광을 이용하여 성장 기판층으로 사용한 사파이어 기판(200)을 제거한다. Preferably, as shown in FIG. 2G, after bonding the ceramic substrate on which the via hole is formed and the light emitting structure, the sapphire substrate 200 used as the growth substrate layer is removed using a laser beam.

상기 기판을 제거하고 난 후 n형 반도체층 상에 n형 전극을 결합할 수 있도록 n형 반도체층(202)이 노출되도록 일면을 세정하고 식각한다.After removing the substrate, one surface is cleaned and etched to expose the n-type semiconductor layer 202 so that the n-type electrode can be coupled onto the n-type semiconductor layer.

도 2h에서는 상기 드러난 n형 반도체층(202)의 면에 n형 전극(212)을 결합하는 과정을 도시하고 있다.FIG. 2H illustrates a process of coupling the n-type electrode 212 to the surface of the exposed n-type semiconductor layer 202.

마지막 과정은 도 2i에서 알 수 있듯이, 각 개별 발광소자로 분리하는 과정이다.As shown in FIG. 2I, the final process is a process of separating each individual light emitting device.

개별 발광다이오드로 절단하는 방법은 당업자에 의해 알 수 있는 통상적인 방법을 사용할 수 있으며, 바람직하게는 다이싱 공정이나 스크라이빙 공정을 통하여 상기 비아홀이 형성된 세라믹 기판을 분리하여 개별 소자로 분리된 복수의 수직 구조 발광 다이오드를 얻는다. As a method of cutting into individual light emitting diodes, a conventional method known by a person skilled in the art may be used. Preferably, the plurality of ceramic substrates having the via holes separated by a dicing process or a scribing process are separated into individual elements. The vertical structure of the light emitting diode is obtained.

상기 절단과정에서 발광소자의 깨짐이 없이 내구성이 있도록 절단하려면 각 개별 발광소자 사이에 에폭시 수지와 같은 물질이 충진되어야 한다.In order to cut durablely without breaking the light emitting device in the cutting process, a material such as an epoxy resin should be filled between each individual light emitting device.

도 3a 내지 3e는 본 발명의 일 실시예에 따른 수직형 발광 다이오드에 구비되는 비아홀이 형성된 세라믹 기판을 제조하는 방법에 대하여 단계적으로 설명하였다. 3A to 3E have been described step by step for a method of manufacturing a ceramic substrate having a via hole provided in a vertical light emitting diode according to an embodiment of the present invention.

도 3a를 참조하면, 먼저 세라믹 기판(310)에 상하를 관통하여 공간을 가지는 비아홀(311)을 형성한다.Referring to FIG. 3A, first, a via hole 311 having a space penetrating up and down is formed in the ceramic substrate 310.

도 3b에서 세라믹 기판(310)의 하부면에, 이하 과정에서 비아홀에 충진될 금속층과 상기 세라믹 기판과의 결합을 용이하게 하기 위한 시드 금속층(312)을 형성한다.In FIG. 3B, a seed metal layer 312 is formed on the bottom surface of the ceramic substrate 310 to facilitate coupling of the metal layer to be filled in the via hole in the following process and the ceramic substrate.

상기 시드 금속층을 구성하는 물질은 은(Ag), 니켈(Ni), 알루미늄(Al), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 루테늄(Ru), 금(Au), 로듐(Rh), 이리듐(Ir), 탄탈륨(Ta), 구리(Cu) 등의 전도성 금속이다.The material constituting the seed metal layer is silver (Ag), nickel (Ni), aluminum (Al), titanium (Ti), palladium (Pd), platinum (Pt), ruthenium (Ru), gold (Au), rhodium ( Rh), iridium (Ir), tantalum (Ta) and copper (Cu).

이후 도 3c에서 알 수 있듯이, 상기 세라믹 기판의 상하를 관통하는 비아홀과 시드 금속층(312)의 하면을 커버하여 충진되는 충진 금속층(313)을 형성한다. 3C, the filling metal layer 313 is formed to cover the bottom surface of the via hole and the seed metal layer 312 penetrating the top and bottom of the ceramic substrate.

상기 비아홀에 충진되는 금속의 경우 구리(Cu), 동탄(CuW), 알루미늄(Al), 금(Au)로부터 선택된 물질로 이루어지는 것이 바람직하다.In the case of the metal filled in the via hole, the metal is preferably made of a material selected from copper (Cu), copper (CuW), aluminum (Al), and gold (Au).

다음으로 도 3d를 참조하면, 비아홀에 충진된 금속이 세라믹 기판의 상부에까지 돌출되어 충진되었을 때 세라믹 기판의 상부면을 편평하고 고르게 하는 평판화 공정을 거친다. 상기 평탄화 공정은 반드시 시기가 정해진 것은 아니며 도 3e에서 알 수 있듯이 후에 컨택 금속층을 형성하기 전이면 어느 때든지 가능하다.Next, referring to FIG. 3D, when the metal filled in the via hole is protruded to the top of the ceramic substrate and filled, the metal plate is subjected to a flattening process to flatten and even the top surface of the ceramic substrate. The planarization process is not necessarily timed, and may be any time after forming the contact metal layer later, as can be seen in FIG. 3E.

세라믹 기판의 하부면의 충진 금속층(313) 상에 본딩 금속층(314)이 형성된다.A bonding metal layer 314 is formed on the filling metal layer 313 of the lower surface of the ceramic substrate.

상기 본딩 금속층은 성장용 기판 상에 발광 다이오드를 순차로 형성하면서 개별 발광소자로 구성하였을 때 그 위에 순차로 적층될 수도 있으나, 상기 본 발명의 일 실시예에서 알 수 있듯이, 비아홀이 구비된 세라믹 기판을 형성하는 과정에서 본딩 금속층을 형성할 수도 있다.The bonding metal layer may be sequentially stacked when the light emitting diodes are sequentially formed on the growth substrate, when the light emitting diodes are formed as individual light emitting devices. As shown in an embodiment of the present invention, a ceramic substrate having a via hole is provided. In the process of forming the bonding metal layer may be formed.

도 3e를 참조하면, 상기 세라믹 기판 상면에 형성된 충진 금속층(313)의 평판화 공정을 진행한 뒤, 상기 세라믹 기판 상면의 충진 금속(313) 상에 컨택 금속층(315)을 형성한다. Referring to FIG. 3E, after the flattening process of the filling metal layer 313 formed on the ceramic substrate is performed, a contact metal layer 315 is formed on the filling metal 313 of the ceramic substrate.

도 4는 본 발명의 또 다른 실시형태에 따른 수직형 발광 다이오드의 제조 방법을 설명하기 위한 단면도이다. 4 is a cross-sectional view illustrating a method of manufacturing a vertical light emitting diode according to still another embodiment of the present invention.

도 4에 도시된 바와 같은 구조의 발광다이오드를 형성하기 위한 이전 공정은 상기 도 2a 내지 2i를 참조하여 이미 설명한 바와 같다. The previous process for forming the light emitting diode having the structure as shown in FIG. 4 has been described above with reference to FIGS. 2A to 2I.

다만 사파이어 기판(200)의 제거에 의해 노출된 n형 반도체층(402) 상면을 세정한 뒤 n형 반도체층 상에 텍스쳐링(420) 구조를 형성한다. However, after the upper surface of the n-type semiconductor layer 402 exposed by removing the sapphire substrate 200 is cleaned, a texturing 420 structure is formed on the n-type semiconductor layer.

상기 텍스쳐링 구조는 규칙적인 패턴을 이용하는 방법 또는 랜덤 패터닝을 이용하는 방법으로 형성될 수 있다.The texturing structure may be formed by using a regular pattern or a method using random patterning.

규칙적인 패턴을 이용하는 방법으로는 나노 임프린팅, 전자빔 리소그라피 및 레이저 홀로그라프를 이용하는 방법이 바람직하다. 상기 규칙적인 패턴을 형성한 뒤 건식식각을 통하여 n형 반도체층 상에 텍스쳐링 구조를 형성할 수 있다.As a method of using a regular pattern, a method using nanoimprinting, electron beam lithography, and laser holography is preferable. After the regular pattern is formed, a texturing structure may be formed on the n-type semiconductor layer through dry etching.

랜덤 패터닝을 이용하는 방법으로는, 은(Ag), 니켈(Ni), 금(Au), 백금(Pt), 팔라듐(Pd) 등의 금속의 열처리를 통하여 나노 사이즈의 클러스터를 형성한 뒤 건식 식각을 통하여 랜덤한 텍스쳐링 구조를 형성할 수 있다.As a method using random patterning, dry etching is performed after forming nano-sized clusters through heat treatment of metals such as silver (Ag), nickel (Ni), gold (Au), platinum (Pt), and palladium (Pd). Through this, a random texturing structure can be formed.

또는 습식화학에칭법으로 랜덤한 텍스쳐링을 형성할 수 있는데, 수산화칼륨(KOH) 수용액을 이용하여 식각한 후 n형 반도체층 상에 랜덤한 텍스쳐링 구조를 형성할 수도 있다.Alternatively, random texturing may be formed by a wet chemical etching method. After etching by using a potassium hydroxide (KOH) aqueous solution, a random texturing structure may be formed on the n-type semiconductor layer.

상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술분야의 숙련된 당업자라면 하기의 특허등록청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.As described above, the present invention has been described with reference to a preferred embodiment of the present invention, but those skilled in the art can vary the present invention without departing from the spirit and scope of the present invention as set forth in the claims below. It will be appreciated that modifications and variations can be made.

상술한 바와 같이, 본 발명에 의하면 낮은 열전도성을 갖는 사파이어 기판을 제거하고 충진 금속으로 채워진 비아홀이 형성된 세라믹 기판을 장착함으로써 가격대비 열전도율에 있어서 가장 우수한 특성을 가지면서도 발광 소자의 반도체층과 세라믹 기판 사이의 열팽창 계수를 최소화할 수 있어 수직형 발광 다이오드 소자의 신뢰성을 향상시키는 효과가 있다. As described above, according to the present invention, by removing the sapphire substrate having low thermal conductivity and mounting the ceramic substrate having the via hole filled with the filling metal, the semiconductor layer and the ceramic substrate of the light emitting device have the best characteristics in the thermal conductivity. Since the coefficient of thermal expansion can be minimized, there is an effect of improving the reliability of the vertical LED device.

또한 세라믹 기판의 경우 대면적으로도 생산 가능하고 트렌치 형성공정을 통하여 간단하게 개별 소자로 분리할 수 있으므로 다양한 발광 소자로의 응용이 가능하고, 향후 열전도 특성과 신뢰성이 향상된 고품질의 발광 다이오드를 생산함에 있어 생산 비용 단가를 낮출 수 있는 장점이 있다.In addition, the ceramic substrate can be produced in a large area and can be easily separated into individual elements through the trench forming process, so that it can be applied to various light emitting devices, and in the future, high quality light emitting diodes having improved thermal conductivity and reliability are provided. There is an advantage to lower the cost of production.

본 발명의 일 실시예에 따른 수직형 발광다이오드는, 발광다이오드의 기판으로 사용하는 사파이어를 제거하고 비아홀이 형성된 세라믹 기판을 장착함으로써 도 전성 기판대신 가격대비 열전도율에 있어서 가장 우수한 특성을 가질 뿐만 아니라 질화 갈륨층과 세라믹 기판사이의 열팽창 계수를 최소화 하여 소자의 신뢰성을 향상시킨 수직구조의 질화물 반도체 발광소자이다. Vertical light emitting diodes according to an embodiment of the present invention, by removing the sapphire used as a substrate of the light emitting diode and mounting a ceramic substrate having a via hole, not only has the best characteristics in the thermal conductivity of the price ratio, but also nitriding, instead of the conductive substrate A nitride semiconductor light emitting device having a vertical structure which improves reliability of a device by minimizing a thermal expansion coefficient between a gallium layer and a ceramic substrate.

본 발명의 수직형 발광소자의 제조방법은 구체적으로 발광구조물 형성 기판에 복수의 발광 구조물을 형성하는 단계, 제 1도전형 질화물 반도체층에 제 1전극 및 반사막을 형성하는 단계, 각 발광다이오드의 트랜치 영역, 측면 및 상부면을 보호하기 위한 보호막 형성 단계, 세라믹 기판과 발광 구조물을 접합하는 단계, 발광다이오드 기판으로 사용하는 사파이어를 제거하는 단계, 사파이어 제거면에 전극을 형성하는 단계, 세라믹 기판을 절단하여 개별된 칩으로 분리하는 단계로 구성될 수 있다. Specifically, a method of manufacturing a vertical light emitting device according to the present invention may include forming a plurality of light emitting structures on a light emitting structure forming substrate, forming a first electrode and a reflective film on a first conductive nitride semiconductor layer, and trenches of respective light emitting diodes. Forming a protective film to protect regions, sides and top surfaces, bonding the ceramic substrate and the light emitting structure, removing sapphire used as a light emitting diode substrate, forming an electrode on the sapphire removing surface, cutting the ceramic substrate It can be configured to separate into separate chips.

도 1a 내지 1f는 종래 기술의 일 실시예에 따른 수직형 발광 다이오드의 제조방법을 단계적으로 나타낸 단면도.1A to 1F are cross-sectional views illustrating a method of manufacturing a vertical light emitting diode according to an exemplary embodiment of the prior art.

도 2a 내지 2i는 본 발명의 일 실시예에 따른 수직형 발광 다이오드의 제조방법을 단계적으로 나타낸 단면도.2A to 2I are cross-sectional views illustrating a method of manufacturing a vertical light emitting diode according to an embodiment of the present invention.

도 3a 내지 3e는 본 발명의 일 실시예에 따른 수직형 발광 다이오드에 구비되는 비아홀이 형성된 세라믹 기판의 제조방법을 단계적으로 나타낸 단면도.3A to 3E are cross-sectional views illustrating a method of manufacturing a ceramic substrate having via holes formed in a vertical light emitting diode according to an exemplary embodiment of the present invention.

도 4는 본 발명의 다른 일 실시예에 따른 수직형 발광 다이오드의 단면도.4 is a cross-sectional view of a vertical light emitting diode according to another embodiment of the present invention.

{도면의 주요부분에 대한 부호의 설명}{Description of symbols for main parts of the drawing}

100,200 : 기판 101,201 : 버퍼층100,200: substrate 101,201: buffer layer

102,202,402 : n형 반도체층 103,203,403 : 활성층102,202,402 n-type semiconductor layer 103,203,403 active layer

104,204,404 : p형 반도체층 105,205 : 트렌치부104,204,404: p-type semiconductor layer 105,205: trench portion

106,206,406 : p형 전극 및 반사막 107 : 도전성 기판106,206,406: p-type electrode and reflecting film 107: conductive substrate

108,212 : n형 전극 207,407 : 보호박막층108,212 n-type electrode 207,407 protective thin film layer

208,408 : 에폭시 수지 209,314,409 : 본딩 금속층208,408 Epoxy resin 209,314,409 Bonding metal layer

210,310,410 : 세라믹 기판 211,311,411 : 비아홀210,310,410: Ceramic substrate 211,311,411: Via hole

312 : 시드 금속층 313 : 충진 금속층312: seed metal layer 313: filled metal layer

420 : 텍스쳐링 구조420: texturing structure

Claims (16)

반도체층이 적층되고 반도체층의 상부와 하부에 각각 전극이 구비된 발광다이오드의 상부에 형성된 본딩 금속층; 및A bonding metal layer formed on an upper portion of the light emitting diode, wherein the semiconductor layers are stacked and electrodes are disposed on upper and lower portions of the semiconductor layer, respectively; And 상기 본딩 금속층 상부에 접합되고, 구리(Cu), 동탄(CuW), 알루미늄(Al), 금(Au)으로 구성된 그룹 중에서 선택되는 어느 하나 이상의 금속으로 충진된 하나 이상의 비아홀과 상기 비아홀 상부에 결합된 전도성의 컨택 금속을 구비하는 세라믹 기판을 포함하는 수직형 발광다이오드.One or more via holes bonded to an upper portion of the bonding metal layer and filled with at least one metal selected from the group consisting of copper (Cu), copper (CuW), aluminum (Al), and gold (Au) and bonded to an upper portion of the via hole. A vertical light emitting diode comprising a ceramic substrate having a conductive contact metal. 제 1항에 있어서, The method of claim 1, 상기 발광다이오드의 반도체층은 질화물 반도체화합물로 이루어진 n형 반도체층, 활성층, p형 반도체층이고, 상기 n형 반도체층에 n형 전극을, 상기 p형 반도체층에 p형 전극을 각각 포함하는 것을 특징으로 하는 수직형 발광다이오드.The semiconductor layer of the light emitting diode is an n-type semiconductor layer, an active layer, and a p-type semiconductor layer made of a nitride semiconductor compound, wherein the n-type semiconductor layer includes an n-type electrode and the p-type semiconductor layer. Vertical light emitting diodes characterized in that. 제 1항에 있어서, The method of claim 1, 상기 발광다이오드는 트렌치형으로 식각된 반도체층의 측면에 실리콘 옥사이드(SiO2) 또는 실리콘 나이트라이드(Si3N4)로 이루어진 보호박막층 및 고분자유기화합물층이 추가로 포함된 개별소자인 것을 특징으로 하는 수직형 발광다이오드.The light emitting diode is an individual device further comprising a protective thin film layer and a polymer organic compound layer made of silicon oxide (SiO 2 ) or silicon nitride (Si 3 N 4 ) on the side of the trench-etched semiconductor layer. Vertical light emitting diodes. 제 1항에 있어서, The method of claim 1, 상기 본딩 금속층은 시드(seed)금속층과 도전성 접착층을 포함하는 것을 특징으로 하는 수직형 발광다이오드.And the bonding metal layer comprises a seed metal layer and a conductive adhesive layer. 제 4항에 있어서, The method of claim 4, wherein 상기 시드 금속층은 은(Ag), 니켈(Ni), 알루미늄(Al), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 루테늄(Ru), 금(Au), 로듐(Rh), 이리듐(Ir), 탄탈륨(Ta), 구리(Cu)로 구성된 그룹 중에서 선택되는 어느 하나 이상의 금속인 것을 특징으로 하는 수직형 발광다이오드.The seed metal layer is silver (Ag), nickel (Ni), aluminum (Al), titanium (Ti), palladium (Pd), platinum (Pt), ruthenium (Ru), gold (Au), rhodium (Rh), iridium (Ir), tantalum (Ta), copper (Cu) of the vertical light emitting diode, characterized in that any one or more metal selected from the group consisting of. 제 4항에 있어서, The method of claim 4, wherein 상기 도전성 접착층은 팔라듐인듐화합물(Pd/In), 팔라듐주석화합물(Pd/Sn), 금주석화합물(Au-Sn), 주석(Sn), 인듐(In), 금(Au), 금은화합물(Au/Ag), 납주석화합물(Pb-Sn)로 구성된 그룹 중에서 선택되는 어느 하나 이상의 물질인 것을 특징으로 하는 수직형 발광다이오드.The conductive adhesive layer may be made of palladium indium compound (Pd / In), palladium tin compound (Pd / Sn), tin compound (Au-Sn), tin (Sn), indium (In), gold (Au), gold and silver compound ( Au / Ag), lead tin compound (Pb-Sn) is a vertical light emitting diode, characterized in that any one or more selected from the group consisting of. 삭제delete 제 1항에 있어서, The method of claim 1, 상기 세라믹 기판은 열전도도가 100 W/mK 이상인 절연체 물질인 것을 특징으 로 하는 수직형 발광다이오드.And wherein the ceramic substrate is an insulator material having a thermal conductivity of 100 W / mK or more. 제 1항에 있어서, The method of claim 1, 상기 세라믹 기판은 질화붕소(BN), 알루미나(Alumina), 질화알루미늄(AlN), 베릴륨 옥사이드(BeO) 중에서 선택되는 어느 하나 이상의 물질인 것을 특징으로 하는 수직형 발광다이오드.The ceramic substrate is a vertical light emitting diode, characterized in that any one or more materials selected from boron nitride (BN), alumina (Alumina), aluminum nitride (AlN), beryllium oxide (BeO). 삭제delete 제 1항에 있어서, The method of claim 1, 상기 발광다이오드의 하부면은 텍스쳐링 구조를 포함하는 것을 특징으로 하는 수직형 발광다이오드.And a bottom surface of the light emitting diode includes a texturing structure. 기판 위에 서로 다른 타입의 반도체층을 복수 개로 적층하는 단계;Stacking a plurality of different types of semiconductor layers on a substrate; 상기 반도체층을 식각하여 복수 개의 개별소자로 분리하고, 상기 개별소자의 상부면에 전극을 형성하여 복수 개의 발광다이오드를 형성하는 단계;Etching the semiconductor layer to separate the plurality of individual devices, and forming an electrode on an upper surface of the individual devices to form a plurality of light emitting diodes; 상기 복수 개의 발광다이오드의 상부에 금속으로 충진된 비아홀을 구비한 세라믹 기판을 접합하는 단계; Bonding a ceramic substrate having via holes filled with metal on top of the plurality of light emitting diodes; 상기 기판을 제거하는 단계;Removing the substrate; 상기 기판을 제거한 개별소자의 하부면에 전극을 형성하는 단계; 및Forming an electrode on a lower surface of the individual device from which the substrate is removed; And 상기 복수 개의 발광다이오드를 개별 칩으로 분리하는 단계를 포함하는 수직형 발광다이오드의 제조방법.The method of manufacturing a vertical light emitting diode comprising the step of separating the plurality of light emitting diodes into individual chips. 제 12항에 있어서,The method of claim 12, 상기 세라믹 기판을 접합하는 단계 이전에, 상기 발광다이오드의 개별소자 측면에 실리콘 옥사이드(SiO2) 또는 실리콘 나이트라이드(Si3N4)로 이루어진 보호박막층, 및 고분자유기화합물층을 순차로 형성하여 발광다이오드를 둘러싸는 단계를 추가로 더 포함하는 것을 특징으로 하는 수직형 발광다이오드의 제조방법.Before bonding the ceramic substrate, the light emitting diode is formed by sequentially forming a protective thin film layer made of silicon oxide (SiO 2 ) or silicon nitride (Si 3 N 4 ), and a polymer organic compound layer on each side of the light emitting diode. Method of manufacturing a vertical light emitting diode further comprising the step of surrounding. 제 12항에 있어서, The method of claim 12, 상기 반도체층의 상부에 형성된 전극 이외에 반사막을 형성하는 단계를 추가로 더 포함하는 것을 특징으로 하는 수직형 발광다이오드의 제조방법. The method of manufacturing a vertical type light emitting diode further comprising the step of forming a reflective film in addition to the electrode formed on the semiconductor layer. 제 14항에 있어서, The method of claim 14, 상기 반사막은 인듐주석산화물(ITO), 인듐아연산화물(IZO), 인듐 산화물, 주석산화물, 실리콘 옥사이드(SiO2), 실리콘 나이트라이드(Si3N4), 알류미늄 산화물, 티타늄 산화물, 은(Ag), 니켈(Ni), 알루미늄(Al), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 루테늄(Ru), 금(Au), 로듐(Rh), 이리듐(Ir)으로 구성된 그룹 중에서 선택되는 어느 하나 이상의 물질로 구성되는 것을 특징으로 하는 수직형 발광다이오드의 제조방법.The reflective film may be formed of indium tin oxide (ITO), indium zinc oxide (IZO), indium oxide, tin oxide, silicon oxide (SiO 2), silicon nitride (Si 3 N 4), aluminum oxide, titanium oxide, silver (Ag), nickel (Ni ), At least one selected from the group consisting of aluminum (Al), titanium (Ti), palladium (Pd), platinum (Pt), ruthenium (Ru), gold (Au), rhodium (Rh), and iridium (Ir) Method of manufacturing a vertical light emitting diode, characterized in that consisting of a material. 제 12항에 있어서,The method of claim 12, 상기 기판을 제거한 후에 개별소자의 하부면에 텍스쳐링 구조를 형성하는 단계를 추가로 더 포함하고, 상기 텍스쳐링 구조는 나노 임프린팅법, 리소그래피법, 또는 레이저 홀로그라피법으로 패터닝한 후 건식 식각법으로 형성하거나, 또는 패터닝하지 않는 습식화학에칭법으로 형성하는 것을 특징으로 하는 수직형 발광다이오드의 제조방법.After removing the substrate further comprises the step of forming a texturing structure on the lower surface of the individual device, the texturing structure is formed by dry etching after patterning by nanoimprinting, lithography, or laser holography method A method of manufacturing a vertical light emitting diode, characterized in that it is formed by a wet chemical etching method that does not or patterning.
KR1020070066714A 2007-07-03 2007-07-03 Vertical Light Emitting Diode And Fabrication Method Thereof KR100907223B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070066714A KR100907223B1 (en) 2007-07-03 2007-07-03 Vertical Light Emitting Diode And Fabrication Method Thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070066714A KR100907223B1 (en) 2007-07-03 2007-07-03 Vertical Light Emitting Diode And Fabrication Method Thereof

Publications (2)

Publication Number Publication Date
KR20070079957A KR20070079957A (en) 2007-08-08
KR100907223B1 true KR100907223B1 (en) 2009-07-10

Family

ID=38600440

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070066714A KR100907223B1 (en) 2007-07-03 2007-07-03 Vertical Light Emitting Diode And Fabrication Method Thereof

Country Status (1)

Country Link
KR (1) KR100907223B1 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100962899B1 (en) 2008-10-27 2010-06-10 엘지이노텍 주식회사 Semiconductor light emitting device and fabrication method thereof
KR100986963B1 (en) 2008-07-08 2010-10-11 서울옵토디바이스주식회사 Light emitting device and method for fabricating the same
KR100987986B1 (en) 2008-07-09 2010-10-18 서울옵토디바이스주식회사 Light emitting device and method for fabricating the same
KR101039879B1 (en) 2010-04-12 2011-06-09 엘지이노텍 주식회사 Light emitting device and fabrication method thereof
KR101289793B1 (en) * 2011-11-16 2013-07-26 한국광기술원 Light emitting diode and method of fabricating the same
KR101297353B1 (en) 2011-12-26 2013-08-19 한국광기술원 Light emitting diode
WO2014126300A1 (en) * 2013-02-15 2014-08-21 서울대학교 산학협력단 Nano-structure assembly and nano-device comprising same
US9318647B2 (en) 2014-01-21 2016-04-19 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor light emitting device

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101333332B1 (en) * 2007-10-23 2013-12-02 삼성전자주식회사 Light emitting diode and method of manufacturing the same
KR100957570B1 (en) * 2008-07-25 2010-05-11 이헌 Method For Fabricating Substrate For High Efficiency Light Emitting Diode
KR101092063B1 (en) 2009-04-28 2011-12-12 엘지이노텍 주식회사 Light emitting device package and method for fabricating the same
KR101020995B1 (en) 2010-02-18 2011-03-09 엘지이노텍 주식회사 Light emitting device, method of fabricating the light emitting device and light emitting device package
KR102189133B1 (en) * 2014-10-17 2020-12-09 엘지이노텍 주식회사 Light emitting device and light emitting device package
KR102474502B1 (en) 2016-08-01 2022-12-08 주식회사 클랩 Sheet lighting and manufacturing method of the same
KR20180023881A (en) 2016-08-26 2018-03-07 김영범 Sheet lighting and manufacturing method of the same
KR102464391B1 (en) 2016-09-22 2022-11-08 주식회사 클랩 Sheet lighting and manufacturing method of the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012917A (en) 1996-06-25 1998-01-16 Hitachi Cable Ltd Light emitting diode and fabrication thereof
KR20050104994A (en) * 2004-04-30 2005-11-03 주식회사 이츠웰 Light emitting diode with vertical electrode and manufacturing method of the same
KR20060125079A (en) * 2005-06-01 2006-12-06 삼성전기주식회사 Vertically structured gan type light emitting diode device and method of manufacturing the same
KR100665361B1 (en) 2005-12-27 2007-01-09 삼성전기주식회사 Nitride light emitting diode package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012917A (en) 1996-06-25 1998-01-16 Hitachi Cable Ltd Light emitting diode and fabrication thereof
KR20050104994A (en) * 2004-04-30 2005-11-03 주식회사 이츠웰 Light emitting diode with vertical electrode and manufacturing method of the same
KR20060125079A (en) * 2005-06-01 2006-12-06 삼성전기주식회사 Vertically structured gan type light emitting diode device and method of manufacturing the same
KR100665361B1 (en) 2005-12-27 2007-01-09 삼성전기주식회사 Nitride light emitting diode package

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100986963B1 (en) 2008-07-08 2010-10-11 서울옵토디바이스주식회사 Light emitting device and method for fabricating the same
KR100987986B1 (en) 2008-07-09 2010-10-18 서울옵토디바이스주식회사 Light emitting device and method for fabricating the same
KR100962899B1 (en) 2008-10-27 2010-06-10 엘지이노텍 주식회사 Semiconductor light emitting device and fabrication method thereof
US8471286B2 (en) 2008-10-27 2013-06-25 Lg Innotek Co., Ltd. Semiconductor light emitting device
KR101039879B1 (en) 2010-04-12 2011-06-09 엘지이노텍 주식회사 Light emitting device and fabrication method thereof
KR101289793B1 (en) * 2011-11-16 2013-07-26 한국광기술원 Light emitting diode and method of fabricating the same
KR101297353B1 (en) 2011-12-26 2013-08-19 한국광기술원 Light emitting diode
WO2014126300A1 (en) * 2013-02-15 2014-08-21 서울대학교 산학협력단 Nano-structure assembly and nano-device comprising same
US9318647B2 (en) 2014-01-21 2016-04-19 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor light emitting device

Also Published As

Publication number Publication date
KR20070079957A (en) 2007-08-08

Similar Documents

Publication Publication Date Title
KR100907223B1 (en) Vertical Light Emitting Diode And Fabrication Method Thereof
US11658273B2 (en) Passivation for a semiconductor light emitting device
US8969897B2 (en) Light emitting device
TWI431798B (en) Light emitting diode with conducting metal substrate
US9099632B2 (en) Light emitting diode emitter substrate with highly reflective metal bonding
EP1727218B1 (en) Method of manufacturing light emitting diodes
US8871539B2 (en) Thin-film LED with P and N contacts electrically isolated from the substrate
JP5813620B2 (en) Semiconductor light emitting device having integrated electronic components
EP2308107B1 (en) Semiconductor light emitting device including a window layer and a light-directing structure
KR100878326B1 (en) Direct bonded chip scale packaged light emitting diode and fabrication method thereof
KR20130120615A (en) Light emitting device and light emitting device package
CN111509103A (en) Light emitting device bonded to a support substrate
US8648375B2 (en) Semiconductor light emitting device and light emitting module
KR100890468B1 (en) Light emitting diode device using conductive interconnection part
KR20090119259A (en) Vertical light emitting diode package and fabrication method thereof
JP6100794B2 (en) Semiconductor light emitting device having a thick metal layer
US20190165216A1 (en) Ultraviolet light emitting device package
KR100786802B1 (en) Vertical type semiconductor light emitting diode and the method for manufacturing the same
KR101289793B1 (en) Light emitting diode and method of fabricating the same
US9653435B2 (en) Light emitting diode (LED) package having short circuit (VLED) die, lens support dam and same side electrodes and method of fabrication
KR101297353B1 (en) Light emitting diode

Legal Events

Date Code Title Description
A201 Request for examination
G15R Request for early opening
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130620

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180710

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190626

Year of fee payment: 11