KR100904466B1 - Termination circuit of On Die Termination Device - Google Patents

Termination circuit of On Die Termination Device Download PDF

Info

Publication number
KR100904466B1
KR100904466B1 KR1020070128285A KR20070128285A KR100904466B1 KR 100904466 B1 KR100904466 B1 KR 100904466B1 KR 1020070128285 A KR1020070128285 A KR 1020070128285A KR 20070128285 A KR20070128285 A KR 20070128285A KR 100904466 B1 KR100904466 B1 KR 100904466B1
Authority
KR
South Korea
Prior art keywords
pull
termination
parallel
circuit
resistor
Prior art date
Application number
KR1020070128285A
Other languages
Korean (ko)
Other versions
KR20090061313A (en
Inventor
김기호
정춘석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070128285A priority Critical patent/KR100904466B1/en
Publication of KR20090061313A publication Critical patent/KR20090061313A/en
Application granted granted Critical
Publication of KR100904466B1 publication Critical patent/KR100904466B1/en

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048Data bus control circuits, e.g. precharging, presetting, equalising
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/017545Coupling arrangements; Impedance matching circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0278Arrangements for impedance matching

Abstract

본 발명은 캘리브래이션 회로와 터미네이션 회로간의 미스매치의 보상이 가능한 온 다이 터미네이션 장치에 관한 것으로, 본 발명에 따른 온 다이 터미네이션 장치의 캘리브래이션 회로는, 풀업 터미네이션 구동시 풀업 캘리브래이션 코드 각각에 응답하여 온/오프되면서 입/출력노드를 풀업구동하는 풀업 병렬저항들을 포함하며, 상기 풀업 병렬저항들 중 하나 이상은 풀업 제어신호에 의해 턴온시에 자신에 흐르는 전류량이 조절되는 것을 특징으로 하는 풀업 터미네이션 저항부; 및 풀다운 터미네이션 구동시 풀다운 캘리브래이션 코드 각각에 응답하여 온/오프되면서 상기 입/출력노드를 풀다운 구동하는 풀다운 병렬저항들을 포함하며, 상기 풀다운 병렬저항들 중 하나 이상은 풀다운 제어신호에 의해 턴온시에 자신에 흐르는 전류량이 조절되는 것을 특징으로 하는 풀다운 터미네이션 저항부를 포함한다.

Figure R1020070128285

온 다이 터미네이션, 캘리브래이션, 출력드라이버

The present invention relates to an on die termination device capable of compensating a mismatch between a calibration circuit and a termination circuit. The calibration circuit of the on die termination device according to the present invention includes a pull-up calibration code for each pull-up termination drive. And pull-up parallel resistors that pull up and drive the input / output node while being turned on and off, wherein at least one of the pull-up parallel resistors controls the amount of current flowing through the pull-up control signal at turn-on. Pull-up termination resistors; And pull-down parallel resistors that pull-down drive the input / output node while the pull-down termination is driven in response to pull-down calibration codes, wherein at least one of the pull-down parallel resistors is turned on by a pull-down control signal. It includes a pull-down termination resistor portion, characterized in that the amount of current flowing through it.

Figure R1020070128285

On Die Termination, Calibration, Output Driver

Description

온 다이 터미네이션 장치의 터미네이션 회로{Termination circuit of On Die Termination Device}Termination Circuit of On Die Termination Device

본 발명은 출력 드라이버 또는 입력버퍼의 터미네이션 저항과 같은, 온 다이 터미네이션 장치의 터미네이션 회로가 올바른 타겟 저항값 및 IV커브를 가질 수 있도록 하기 위한 기술에 관한 것이다.The present invention relates to a technique for ensuring that the termination circuit of an on die termination device, such as the termination resistor of an output driver or input buffer, has the correct target resistance value and IV curve.

CPU, 메모리 및 게이트 어레이 등과 같이 집적회로 칩으로 구현되는 다양한 반도체장치들(Semiconductor Devices)은 퍼스널 컴퓨터, 서버 또는 워크스테이션과 같은 다양한 전기적 제품(electrical products) 내로 합체되어 진다. 대부분의 경우에, 상기 반도체장치는 외부(outside world)에서 전송되는 각종 신호들을 입력 패드를 통해 수신하기 위한 수신회로와 내부의 신호를 출력 패드를 통해 외부로 제공하기 위한 출력회로를 가지고 있다.Various semiconductor devices implemented as integrated circuit chips, such as CPUs, memories and gate arrays, are incorporated into various electrical products such as personal computers, servers or workstations. In most cases, the semiconductor device has a receiving circuit for receiving various signals transmitted from the outside world through an input pad and an output circuit for providing an internal signal to the outside through an output pad.

한편, 전기적 제품의 동작 스피드가 고속화 됨에 따라 상기 반도체 장치들간에 인터페이스되는 신호의 스윙폭은 점차로 줄어들고 있다. 그 이유는 신호전달에 걸리는 지연시간을 최소화하기 위해서이다. 그러나 신호의 스윙 폭이 줄어들수록 외부 노이즈에 대한 영향은 증가되고, 인터페이스단에서 임피던스 미스매칭(impedance mismatching, '부정합' 이라고도 함)에 따른 신호의 반사도 심각해 진다. 상기 임피던스 미스매칭은 외부 노이즈나 전원전압의 변동, 동작온도의 변화, 제조공정의 변화등에 기인하여 발생된다. 임피던스 미스매칭이 발생되면 데이터의 고속전송이 어렵게 되고 반도체장치의 데이터 출력단으로부터 출력되는 출력 데이터가 왜곡될 수 있다. 따라서, 수신 측의 반도체장치가 상기 왜곡된 출력신호를 입력단으로 수신할 경우 셋업/홀드 페일(setup/hold fail) 또는 입력레벨의 판단미스 등의 문제들이 빈번히 야기될 수 있다.Meanwhile, as the operating speed of an electrical product is increased, the swing width of a signal interfaced between the semiconductor devices is gradually reduced. The reason is to minimize the delay time for signal transmission. However, as the swing width of the signal decreases, the influence on external noise increases, and the reflection of the signal due to impedance mismatching (also referred to as mismatch) at the interface stage becomes more severe. The impedance mismatch occurs due to external noise, fluctuations in power supply voltage, change in operating temperature, change in manufacturing process, or the like. When impedance mismatching occurs, high-speed data transfer is difficult and output data output from the data output terminal of the semiconductor device may be distorted. Therefore, when the semiconductor device on the receiving side receives the distorted output signal to the input terminal, problems such as setup / hold fail or input level determination error may occur frequently.

특히, 동작스피드의 고속화가 요구되는 메모리장치는 상술한 문제들의 해결을 위해 온 다이 터미네이션이라 불리우는 임피던스 매칭회로를 집적회로 칩내의 패드 근방에 채용하고 있다. 통상적으로 온 다이 터미네이션 스킴에 있어서, 전송측에서는 출력회로에 의한 소오스 터미네이션(Source Termination)이 행해지고, 수신측에서는 상기 입력 패드에 연결된 수신회로에 대하여 병렬로 연결되어진 터미네이션 회로에 의해 병렬 터미네이션이 행해진다.In particular, a memory device requiring high speed of operation employs an impedance matching circuit called on die termination in the vicinity of a pad in an integrated circuit chip to solve the above problems. In general, in an on die termination scheme, source termination is performed by an output circuit on the transmission side, and parallel termination is performed by a termination circuit connected in parallel to a receiving circuit connected to the input pad on the receiving side.

ZQ캘리브래이션(ZQ calibration)이란 PVT(Process, Voltage, Temperature: 프로세스, 전압 , 온도)조건이 변함에 변화하는 풀업 및 풀다운 캘리브래이션 코드를 생성하는 과정을 말하는데, ZQ캘리브래이션 결과로 생성된 상기 코드들을 이용하여 온 다이 터미네이션 장치의 저항값(메모리장치의 경우에는 DQ패드 쪽의 터미네이션 저항값)을 조정하게 된다.(캘리브래이션을 위한 노드인 ZQ노드를 이용해서 캘리브래이션이 이루어지기 때문에 ZQ캘리브래이션이라 한다.)ZQ calibration refers to the process of generating pull-up and pull-down calibration codes that change as PVT (Process, Voltage, Temperature) conditions change, which is generated as a result of ZQ calibration. The above codes are used to adjust the resistance value of the on-die termination device (the termination resistance value on the DQ pad side in the case of a memory device). (Calibration is performed using the ZQ node, which is a node for calibration.) It is called ZQ calibration because it loses.)

이하, 온 다이 터미네이션 장치에서 행해지는 ZQ캘리브래이션에 대해 알아본다.Hereinafter, the ZQ calibration performed in the on die termination device will be described.

도 1은 종래의 온 다이 터미네이션 장치에서 ZQ캘리브래이션 동작을 수행하는 부분(캘리브래이션 회로)에 대한 구성도이다.1 is a configuration diagram of a portion (calibration circuit) for performing a ZQ calibration operation in a conventional on-die termination device.

도면에 도시된 바와 같이, 종래의 온 다이 터미네이션 장치는 풀업 캘리브래이션 저항부(110), 더미 캘리브래이션 저항부(120), 풀다운 캘리브래이션 저항부30), 기준전압 발생기(102), 비교기(103, 104), 카운터(105, 106)를 포함하여 ZQ 캘리브래이션 동작을 수행한다. 풀업 캘리브래이션 저항부(110)는 풀업 캘리브래이션 코드(PCODE<0:N>)를 입력받아 온/오프되는 다수의 풀업저항을 포함해 구성된다. 그리고 더미 캘리브래이션 저항부(120)는 풀업 캘리브래이션 저항부(110)와 동일하게 구성되며, 풀다운 캘리브래이션 저항부(130)는 풀다운 캘리브래이션 코드(NCODE<0:N>)를 입력받아 온/오프되는 다수의 풀다운저항을 포함해 구성된다.As shown in the figure, the conventional on-die termination device is a pull-up calibration resistor 110, a dummy calibration resistor 120, a pull-down calibration resistor 30, a reference voltage generator 102, Comparators 103 and 104 and counters 105 and 106 are included to perform a ZQ calibration operation. The pull-up calibration resistor unit 110 is configured to include a plurality of pull-up resistors that are turned on / off by receiving the pull-up calibration codes PCODE <0: N>. In addition, the dummy calibration resistor 120 is configured in the same manner as the pull-up calibration resistor 110, and the pull-down calibration resistor 130 receives the pull-down calibration code NCODE <0: N>. It consists of a number of pull-down resistors that receive inputs on and off.

풀업 캘리브래이션 저항부(110)는 ZQ노드에 연결된 외부저항(101)과 캘리브래이션 되면서 1차적인 캘리브래이션 코드(PCODE<0:N>)를 생성하기 위한 것이며, 더미 캘리브래이션 저항부(120)와 풀다운 캘리브래이션 저항부(130)는 풀업 캘리브래이션 저항부(110)를 이용해 생성된 캘리브래이션 코드(PCODE<0:N>)를 이용하여 두번째의 캘리브래이션 코드(NCODE<0:N>)를 생성하기 위한 것이다.The pull-up calibration resistor unit 110 is used to generate a primary calibration code (PCODE <0: N>) while calibrating with an external resistor 101 connected to a ZQ node, and a dummy calibration resistor. The unit 120 and the pull-down calibration resistor unit 130 may use a second calibration code (PCODE <0: N>) generated using the pull-up calibration resistor unit 110. To generate NCODE <0: N>).

그 동작을 보면, 비교기(comparator)(103)는 ZQ핀(ZQ노드의 칩 외부)에 연결된 외부저항(101)(일반적으로 240Ω)과 풀업 캘리브래이션 저항부(110)를 연결하여 생성되는 ZQ노드의 전압과 내부의 기준전압 발생기(102)에서 생성되는 기준전압(VREF, 일반적으로 VDDQ/2로 설정됨)을 비교하여 업/다운(UP/DOWN) 신호를 생성한다.In operation, the comparator 103 is a ZQ generated by connecting an external resistor 101 (typically 240?) Connected to a ZQ pin (outside the chip of the ZQ node) and the pull-up calibration resistor 110. The voltage of the node is compared with the reference voltage generated by the internal reference voltage generator 102 (generally set to VDDQ / 2) to generate an UP / DOWN signal.

카운터(105)는 업/다운 신호(UP/DOWN)를 받아서 이진코드(PCODE<0:N>)를 생성하는데, 생성된 이진코드(PCODE<0:N>)로 풀업 캘리브래이션 저항부(110)의 병렬로 연결된 저항들을 온/오프하여 저항값을 조정한다. 조정된 풀업 캘리브래이션 저항부(110)의 저항값은 다시 ZQ노드의 전압에 영향을 주고 상기한 바와 같은 동작이 반복된다. 즉, 풀업 캘리브래이션 저항회로(110)의 전체 저항값이 외부저항(101)(일반적으로 240Ω)의 저항값과 같아지도록 풀업 캘리브래이션 저항회로(110)가 캘리브래이션(calibration) 된다.(풀업 캘리브래이션)The counter 105 receives the up / down signal UP / DOWN to generate a binary code PCODE <0: N>. The counter 105 generates a pull-up calibration resistor with the generated binary code PCODE <0: N>. Adjust the resistance value by turning on / off the resistors connected in parallel in 110). The resistance value of the adjusted pull-up calibration resistor unit 110 again affects the voltage of the ZQ node and the operation as described above is repeated. That is, the pull-up calibration resistor circuit 110 is calibrated so that the total resistance value of the pull-up calibration resistor circuit 110 is equal to the resistance value of the external resistor 101 (typically 240?). (Pull-Up Calibration)

상술한 풀업 캘리브래이션 과정 중에 생성되는 이진코드(PCODE<0:N>, 풀업 캘리브래이션 코드)는 더미 캘리브래이션 저항부(120)에 입력되어 더미 캘리브래이션 저항부(120)의 전체 저항값을 결정하게 된다(결국 더미 캘리브래이션 저항회로는 풀업 캘리브래이션 저항회로와 동일한 저항값을 갖게된다). 이제 풀다운 캘리브래이션 동작이 시작되는데 풀업 캘리브래이션의 경우와 비슷하게, 비교기(104)와 카운터(106)를 사용하여 a노드의 전압이 기준전압(VREF)과 같아지도록, 즉 풀다운 캘리브래이션 저항부(130)의 전체 저항값이 더미 캘리브래이션 저항부(120)의 전체 저항값과 같아지도록 캘리브래이션 된다.(풀다운 캘리브래이션)The binary code (PCODE <0: N>, pull-up calibration code) generated during the above-described pull-up calibration process is input to the dummy calibration resistor 120 and the entire dummy calibration resistor 120 The resistance value is determined (finally the dummy calibration resistor circuit has the same resistance value as the pull-up calibration resistor circuit). The pull-down calibration operation now begins, similar to the pull-up calibration, using the comparator 104 and the counter 106 so that the voltage at node a equals the reference voltage (VREF), that is, the pull-down calibration resistor. The total resistance value of the unit 130 is calibrated to be equal to the total resistance value of the dummy calibration resistance unit 120 (pull-down calibration).

상술한 ZQ캘리브래이션(풀업 및 풀다운 캘리브래이션)의 결과로 생성된 이진코드들(PCODE<0:N>, NCODE<0:N>)은, 도 1의 캘리브래이션 회로의 풀업 및 풀다운 캘리브래이션 저항부(110, 130)와 동일하게 레이아웃 되어있는 입/출력 패드 측의 풀업 및 풀다운저항(터미네이션 저항)에 입력되어 온 다이 터미네이션 장치의 저항값을 결정하게 된다.(메모리장치의 경우에는 DQ패드 측에 있는 풀업 및 풀다운 터미네이션 저항값을 결정)The binary codes PCODE <0: N> and NCODE <0: N> generated as a result of the above-described ZQ calibration (pull-up and pull-down calibration) are the pull-up and pull-down of the calibration circuit of FIG. The resistance value of the die termination device input to the pull-up and pull-down resistors (termination resistors) on the input / output pad side laid out in the same manner as the calibration resistors 110 and 130 is determined. The pullup and pulldown termination resistors on the DQ pad side.

도 2는 도 1의 캘리브래이션 회로에서 생성한 캘리브래이션 코드(PCODE<0:N>, NCODE<0:N>)를 이용해 반도체 메모리장치의 출력드라이버(온 다이 터미네이션 장치의 터미네이션 회로)의 터미네이션 저항값을 결정하는 것을 나타내는 도면이다.2 is a diagram illustrating an output driver (termination circuit of an on die termination device) of a semiconductor memory device using calibration codes PCODE <0: N> and NCODE <0: N> generated by the calibration circuit of FIG. 1. It is a figure which shows the determination of termination resistance value.

출력드라이버(output driver)는 반도체 메모리장치에서 데이터를 출력하는 곳으로 도면과 같이, 업/다운에 구비된 프리드라이버(pre-driver)(210, 220)와 데이터를 출력하기 위한 풀업 터미네이션 저항부(230)와 풀다운 터미네이션 저항부(240)를 포함하여 구성된다.The output driver outputs data from the semiconductor memory device, and as shown in the figure, pre-drivers 210 and 220 provided for up / down and pull-up termination resistors for outputting data ( 230 and a pull-down termination resistor 240.

그 동작을 간략히 보면, 업/다운에 구비된 프리드라이버(210, 220)는 풀업 터미네이션 저항부(230)와 풀다운 터미네이션 저항부(240)를 각각 제어하는데, '하이'데이터를 출력할 때는 풀업 터미네이션 저항부(230)가 턴온되어 데이터 핀(DQ)을 '하이'상태로 만들고, '로우'데이터를 출력할 때는 풀다운 터미네이션 저항부(240)가 턴온되어 데이터 핀(DQ)을 '로우' 상태로 만든다. 즉, 데이터 핀(DQ)을 풀업 또는 풀다운으로 터미네이션을 시켜서 '하이'또는 '로우'의 데이터를 출력한다.In brief, the pre-drivers 210 and 220 provided in the up / down control the pull-up termination resistor 230 and the pull-down termination resistor 240, respectively. When the resistor unit 230 is turned on to make the data pin DQ high, and the output low data, the pull-down termination resistor 240 is turned on to bring the data pin DQ low. Make. In other words, the data pin DQ is terminated by pull-up or pull-down to output 'high' or 'low' data.

이때 턴온되는 풀업 터미네이션 저항부(230)와 풀다운 터미네이션 저항 부(240) 내의 저항의 갯수는 풀업 캘리브래이션 코드(PCODE<0:N>)와 풀다운 캘리브래이션 코드(NCODE<0:N>)에 의해 결정된다. 즉, 풀업 터미네이션 저항부(230)를 턴온하는지 풀다운 터미네이션 저항부(240)를 턴온하는지의 여부는 출력하는 데이터의 논리상태에 따라 결정되지만, 턴온되는 터미네이션 저항부(230, 240) 내의 저항 하나하나의 온/오프는 캘리브래이션 코드(PCODE<0:N>, NCODE<0:N>)에 의해 결정된다.At this time, the number of resistors in the pull-up termination resistor 230 and the pull-down termination resistor 240 that are turned on is the pull-up calibration code (PCODE <0: N>) and the pull-down calibration code (NCODE <0: N>). Determined by That is, whether the pull-up termination resistor 230 is turned on or the pull-down termination resistor 240 is turned on depends on the logic state of the output data, but each resistor in the turned-on termination resistor 230 or 240 is turned on. The on / off of is determined by the calibration codes PCODE <0: N> and NCODE <0: N>.

참고로, 풀업 터미네이션 저항부(230)와 풀다운 터미네이션 저항부(230)의 저항값 타겟(target) 값은 반드시 캘리브래이션 저항부(도 1의 110, 120, 130)의 저항값(240Ω)과 동일한 것이 아니라 240Ω의 1/2, 1/4인 120Ω, 60Ω 등의 값을 가지게 될 수가 있으며, 적용되는 시스템에 따라 터미네이션 저항값이 달라질 수 있기 때문에 240,120,60Ω 용의 터미네이션 저항부(230, 240)를 모두 구비하고 이를 선택적으로 사용하는 방법을 채택하기도 한다.For reference, the resistance value target values of the pull-up termination resistor 230 and the pull-down termination resistor 230 must be equal to the resistance values 240Ω of the calibration resistors 110, 120, and 130 of FIG. 1. It is not the same, but it can have values such as 120Ω, 60Ω, which is 1/2, 1/4 of 240Ω, and the termination resistance part 230, 120, 60Ω for 240, 120, 60Ω because the termination resistance value may vary depending on the applied system. It is also possible to adopt the method of having all of them) and using them selectively.

도면의 프리드라이버(210, 220)로 입력되는 DQp_CTRL, DQn_CTRL은 프리드라이버(210, 220)로 입력되는 여러 제어신호들을 묶어서 나타낸 것이다.DQp_CTRL and DQn_CTRL input to the predrivers 210 and 220 of the drawing represent a group of control signals input to the predrivers 210 and 220.

온 다이 터미네이션 장치의 터미네이션 회로가 반도체 메모리장치의 출력 드라이버(도 2)인 경우에는, 입/출력 노드(DQ)를 풀업 및 풀다운으로 터미네이션하기 때문에 터미네이션 회로가 풀업 터미네이션 저항부(230)와 풀다운 터미네이션 저항부(240)를 모두 구비하지만, 터미네이션 회로는 풀업 터미네이션 저항부(230)만을 또는 풀다운 터미네이션 저항부(240)만을 구비하기도 한다.In the case where the termination circuit of the on-die termination device is the output driver (Fig. 2) of the semiconductor memory device, the termination circuit is terminated by the pull-up termination resistor 230 and the pull-down termination because the input / output node DQ is terminated by pull-up and pull-down. Although all resistors 240 are provided, the termination circuit may include only pull-up termination resistors 230 or only pull-down termination resistors 240.

예를 들어, GDDR 반도체 메모리장치의 경우에는 외부로부터 데이터를 입력받 을 때 입/출력 노드(DQ)를 풀업으로만 터미네이션한 상태에서 데이터를 입력받는다. 따라서 이와 같이 온 다이 터미네이션 장치의 터미네이션 회로는 입/출력의 인터페이스의 규정에 따라 풀업 터미네이션 저항부(230)만을 또는 풀다운 터미네이션 저항부(240)만을 구비하기도 한다.For example, in the case of a GDDR semiconductor memory device, when data is input from the outside, the data is input while the input / output node DQ is terminated only by the pull-up. Accordingly, the termination circuit of the on-die termination device may include only the pull-up termination resistor 230 or the pull-down termination resistor 240 according to the definition of the input / output interface.

온 다이 터미네이션 장치의 캘리브래이션 동작은 캘리브래이션 회로(도 1)의 캘리브래이션 저항부(110, 130)와 터미네이션 회로(도 2)의 터미네이션 저항부(230, 240)가 동일하게 구성되어, 동일하게 PVT의 영향을 받는다는 가정에서 제안된 것이다. 그러나 실제로 캘리브래이션 회로(도 1)의 ZQ패드 측의 구성과 터미네이션 회로(도 2)가 있는 DQ패드 측의 구성은 완전히 동일할 수 없다. In the calibration operation of the on-die termination device, the calibration resistors 110 and 130 of the calibration circuit (FIG. 1) and the termination resistors 230 and 240 of the termination circuit (FIG. 2) are configured in the same manner. Similarly, it is proposed under the assumption that it is affected by PVT. In practice, however, the configuration of the ZQ pad side of the calibration circuit (FIG. 1) and the configuration of the DQ pad side with the termination circuit (FIG. 2) cannot be exactly the same.

예를 들어 캘리브래이션 회로(도 1)에서는 풀업 캘리브래이션 저항부(110)는 ZQ노드에 풀다운 캘리브래이션 저항부(130)는 A노드에 위치하게 되는 반면에, 터미네이션 회로(도 2)의 풀업 터미네이션 저항부(230)와 풀다운 터미네이션 저항부(240)는 모두 DQ패드에 연결되는 등 그 구성에 있어서 차이를 가져올 수밖에 없으며, 타겟저항값도 서로 다를 수 있기 때문에 캘리브래이션 회로(도 1)와 터미네이션 회로(도 2)간에는 어느 정도의 미스매치가 항상 존재할 수밖에 없다.For example, in the calibration circuit (FIG. 1), the pull-up calibration resistor 110 is located at the ZQ node and the pull-down calibration resistor 130 is located at the A node, while the termination circuit (FIG. 2) is used. The pull-up termination resistor 230 and the pull-down termination resistor 240 of both are connected to the DQ pad, but inevitably bring a difference in the configuration, and because the target resistance value may also be different from the calibration circuit (FIG. 1). ) And a certain mismatch always exists between the termination circuit (FIG. 2).

따라서 캘리브래이션 동작이 이루어진 후에도 터미네이션 회로의 터미네이션 저항값이 본래의 목표에 미달되거나 초과하는 미스매치가 발생하는 문제점이 있다.Therefore, even after the calibration operation is performed, there is a problem that a mismatch occurs in which the termination resistance value of the termination circuit falls short of or exceeds the original target.

본 발명은 온 다이 터미네이션 장치의 캘리브래이션 회로와 터미네이션 회로 사이에 발생하는 미스매치를 줄이는 것과 동시에 터미네이션 회로에서의 터미네이션 스트랭스(strength)를 조절하고자 함에 그 목적이 있다.An object of the present invention is to reduce the mismatch occurring between the calibration circuit and the termination circuit of the on-die termination device and to adjust the termination strength in the termination circuit.

본 발명의 일실시예에 따른 온 다이 터미네이션 장치의 터미네이션 회로는, 풀업 터미네이션 구동시 풀업 캘리브래이션 코드 각각에 응답하여 온/오프되면서 입/출력노드를 풀업구동하는 풀업 병렬저항들을 포함하며, 상기 풀업 병렬저항들 중 하나 이상은 풀업 제어신호에 의해 턴온의 강약이 조절되는 것을 특징으로 하는 풀업 터미네이션 저항부; 및 풀다운 터미네이션 구동시 풀다운 캘리브래이션 코드 각각에 응답하여 온/오프되면서 상기 입/출력노드를 풀다운 구동하는 풀다운 병렬저항들을 포함하며, 상기 풀다운 병렬저항들 중 하나 이상은 풀다운 제어신호에 의해 턴온의 강약이 조절되는 것을 특징으로 하는 풀다운 터미네이션 저항부를 포함한다.The termination circuit of the on-die termination device according to an embodiment of the present invention includes pull-up parallel resistors that pull up and drive an input / output node while being turned on and off in response to each pull-up calibration code during pull-up termination driving. At least one of the pull-up parallel resistors are pull-up termination resistors characterized in that the strength of the turn-on is controlled by the pull-up control signal; And pull-down parallel resistors that pull down the input / output node while being turned on / off in response to each pull-down calibration code during pull-down termination driving, wherein at least one of the pull-down parallel resistors is turned on by a pull-down control signal. And a pull-down termination resistor, characterized in that the strength is controlled.

여기서 턴온의 강약이 조절된다는 말은 턴온되었을때 흐르는 전류량이 조절된다는 것을 의미한다.Here, the control of the strength of the turn-on means that the amount of current flowing when it is turned on is controlled.

따라서 풀업 및 풀다운 제어신호에 의해 병렬저항들 중 일부 저항의 턴온의 강약을 조절할 수 있게 된다. 턴온의 강약이 조절됨으로써 풀업 터미네이션 저항부 및 풀다운 터미네이션 저항부의 전체 저항값에 변화가 생기고, 이는 터미네이션 저항값이 타겟 저항값에 도달할 수 있게 한다.Therefore, the strength of the turn-on of some of the parallel resistors can be adjusted by the pull-up and pull-down control signals. The intensity of the turn-on is adjusted to cause a change in the overall resistance of the pull-up termination resistor and pull-down termination resistor, which allows the termination resistance to reach the target resistance.

또한, 일부저항의 턴온의 강약이 조절됨으로써 터미네이션 스트랭스(strength)에 변화가 생기며, 이는 입/출력노드에 흐르는 전류값을 조절하는 것을 가능하게 한다. 즉, 일부 저항의 턴온의 강약을 조절함으로써 입/출력노드의 I-V 곡선(전류-전압 곡선) 특성을 변화시킬 수 있게 된다.In addition, by adjusting the strength of the turn-on of some resistors, a change occurs in the termination strength, which makes it possible to adjust the current value flowing in the input / output node. That is, it is possible to change the I-V curve (current-voltage curve) characteristics of the input and output nodes by adjusting the strength of the turn-on of some resistors.

본 발명의 다른 실시예(풀업 또는 풀다운 터미네이션 저항부를 모두 구비하는 경우가 아닌 하나만을 구비하는 경우를 나타낸다)에 따른 온 다이 터미네이션 장치의 캘리브래이션 회로는, 캘리브래이션 코드 각각에 응답하여 온/오프되면서 입/출력 노드를 터미네이션하는 병렬저항들을 포함하며, 상기 병렬저항들 중 하나 이상은 제어신호에 의해 턴온의 강약이 조절되는 것을 특징으로 하는 터미네이션 저항부를 포함한다.The calibration circuit of the on-die termination device according to another embodiment of the present invention (showing a case having only one, not all of the pull-up or pull-down termination resistors) is turned on / off in response to each of the calibration codes. And a parallel resistor for terminating the input / output node while being off, wherein at least one of the parallel resistors includes a termination resistor, characterized in that the strength of the turn-on is controlled by a control signal.

따라서 제어신호에 의해 병렬저항들 중 일부 저항의 턴온의 강약을 조절할 수 있다. 일부저항의 턴온의 강약이 조절됨으로써 터미네이션 저항부의 전체 저항값에 변화가 생기고, 이는 터미네이션 저항값이 타겟 저항값에 도달할 수 있게 한다.Therefore, the intensity of the turn-on of some of the parallel resistors can be adjusted by the control signal. The intensity of the turn-on of some resistors is adjusted to cause a change in the overall resistance value of the termination resistor portion, which allows the termination resistance value to reach the target resistance value.

또한, 일부저항의 턴온의 강약이 조절됨으로써 터미네이션 스트랭스에 병화가 생기며, 이는 입/출력노드에 흐르는 전류값을 조절하는 것을 가능하게 한다. 즉, 일부 저항의 턴온의 강약을 조절함으로써 입/출력노드의 I-V 곡선 특성을 변화시킬 수 있게 된다.In addition, the strength of the turn-on of some resistors is controlled to cause translational termination, which makes it possible to adjust the current value flowing through the input / output nodes. That is, it is possible to change the I-V curve characteristics of the input and output nodes by adjusting the strength of the turn-on of some resistors.

본 발명에 따른 온 다이 터미네이션 장치의 터미네이션 회로는, 제어신호의 제어에 따라 일부 터미네이션 저항의 턴온시에 흐르는 전류량을 변화시킬 수 있는 것을 특징으로 한다.The termination circuit of the on-die termination device according to the present invention is characterized by being capable of changing the amount of current flowing at the turn-on of some termination resistors under the control of a control signal.

따라서 터미네이션 저항값에 변경을 가하는 것이 가능해지고, 이는 터미네이션 회로가 목표 저항값에 도달하도록 오차를 보정해 준다는 효과가 있다. 또한, 턴온의 강약 조절을 통해 입/출력 노드에 흐르는 전류량을 조절할 수 있기 때문에, 입/출력 노드의 I-V 곡선의 특성을 변화시킬 수 있다는 장점이 있다.Therefore, it is possible to change the termination resistance value, which has the effect of correcting the error so that the termination circuit reaches the target resistance value. In addition, since the amount of current flowing through the input / output node can be controlled by controlling the strength of the turn-on, the characteristic of the I-V curve of the input / output node can be changed.

이하 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, the most preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention.

도 3은 본 발명의 일실시예에 따른 온 다이 터미네이션 장치의 터미네이션 회로의 구성도이다.3 is a configuration diagram of a termination circuit of an on die termination apparatus according to an embodiment of the present invention.

도면에 도시된 바와 같이, 본 발명의 일실시예에 따른 온 다이 터미네이션 장치의 터미네이션 회로는, 풀업 터미네이션 구동시에 풀업 캘리브래이션 코드(UP<0:5>, 풀업 터미네이션 구동시 PCODE<0:5>=UP<0:5>) 각각에 응답하여 온/오프되면서 입/출력 노드(DQ)를 풀업구동하는 풀업 병렬저항들(330, 340, 350)을 포함하며, 풀업 병렬저항들(330, 340, 350) 중 하나 이상(350)은 풀업 제어신호(TM_UP0, TM_UP1)에 의해 자신의 턴온시에 흐르는 전류량이 조절되는 것을 특징으로 하는 풀업 터미네이션 저항부(320); 및 풀다운 터미네이션 구동시 풀다운 캘리브래이션 코드(DN<0:5>, 풀다운 터미네이션 구동시 NCODE<0:5>=DN<0:5>) 각각에 응답하여 온/오프되면서 입/출력 노드(DQ)를 풀다운 구동하는 풀다운 병렬저항들(380, 390, 400)을 포함하며, 풀다운 병렬저항들(380, 390, 400) 중 하나 이상(400)은 풀다운 제어신호(TM_DN0, TM_DN1)에 의해 자신의 턴온시에 흐르는 전류량이 조절되는 것을 특징으로 하는 풀업 터미네이션 저항부(370)를 포함한다.As shown in the figure, the termination circuit of the on-die termination device according to an embodiment of the present invention, the pull-up calibration code (UP <0: 5>, the pull-up termination driving PCODE <0: 5 when the pull-up termination driving > = UP <0: 5>) and pull-up parallel resistors 330, 340, and 350 that pull up and drive the input / output node DQ in response to each of the pull-up parallel resistors 330, One or more of the 340, 350 (350) is a pull-up termination resistor 320, characterized in that the amount of current flowing at its turn on by the pull-up control signals (TM_UP0, TM_UP1) is controlled; And I / O nodes (DQ) that are turned on and off in response to pulldown calibration codes (DN <0: 5> and pulldown termination NCODE <0: 5> = DN <0: 5>) respectively. And pull down parallel resistors 380, 390, and 400, and one or more of the pull down parallel resistors 380, 390, and 400 are connected by their pull-down control signals TM_DN0 and TM_DN1. And a pull-up termination resistor unit 370, characterized in that the amount of current flowing at turn-on is controlled.

도면에는 터미네이션 회로의 예로서 반도체 메모리장치의 출력 드라이버(Dout Driver 또는 Output Driver)를 도시하고 있다. 이 경우 터미네이션 회로는 제어회로인 프리드라이버부(300)를 포함한다. 프리드라이버부(300)는 '하이'데이터를 출력할 때는 풀업 터미네이션 저항부(320)를 온 시켜 풀업 터미네이션 저항부(320)가 입/출력 노드(DQ)를 풀업 구동하게 해서 입/출력 노드(DQ)를 '하이'상태로 만들고, '로우'데이터를 출력할 때는 풀다운 터미네이션 저항부(370)를 온 시켜 풀다운 터미네이션 저항부(370)가 입/출력 노드(DQ)를 풀다운 구동하게 해서 입/출력 노드(DQ)를 '로우'상태로 만든다.The figure shows an output driver (Dout Driver or Output Driver) of a semiconductor memory device as an example of a termination circuit. In this case, the termination circuit includes a predriver 300 as a control circuit. The pre-driver unit 300 turns on the pull-up termination resistor 320 when the high-output data is output so that the pull-up termination resistor 320 drives the input / output node DQ to pull up the input / output node ( When the DQ) is 'high' and the 'low' data is output, the pull-down termination resistor 370 is turned on so that the pull-down termination resistor 370 pulls down the input / output node DQ to drive input / output. Put the output node DQ 'low'.

프리드라이버부(300)는 '하이'데이터를 출력할 때는 풀다운 터미네이션 저항부(370)로 입력되는 풀다운 캘리브래이션 코드(DN<0:5>)가 모두 비활성화 되게 조절하고, '로우'데이터를 출력할 때는 풀업 터미네이션 저항부(320)로 입력되는 풀업 캘리브래이션 코드(UP<0:5>)를 모두 비활성화 되게 한다. 정리하면, '하이' 데이터 출력시 (PCODE<0:5>=UP<0:5>, DN<0:5>=모두 비활성화)가 되고, 로우 데이터 출력시 (NCODE<0:5>=DN<0:5>, UP<0:5>=모두 비활성화)가 된다.When the pre-driver 300 outputs the 'high' data, the pre-driver 300 adjusts the pull-down calibration code (DN <0: 5>) input to the pull-down termination resistor 370 to be inactivated and adjusts the 'low' data. When outputting, all of the pull-up calibration codes UP <0: 5> input to the pull-up termination resistor 320 are deactivated. In summary, when high data is output (PCODE <0: 5> = UP <0: 5>, DN <0: 5> = all are disabled), when low data output is (NCODE <0: 5> = DN <0: 5>, UP <0: 5> = all disabled).

터미네이션 회로가 반도체 메모리장치의 출력드라이버가 아니라 다른 회로인 경우에는 도면에 도시된 프리드라이버부(300)가 아닌 다른 형태의 제어회로를 포함할 수 있다. 어떠한 제어회로를 포함하던지 풀업 터미네이션 저항부(320)는 입/출력 노드(DQ)를 풀업으로 터미네이션 하기 위해 사용되고, 풀다운 터미네이션 저항부(370)는 입/출력 노드(DQ)를 풀다운으로 터미네이션 하기 위해 사용된다는 사실에는 변함이 없으며, 터미네이션 저항부들(320, 370)은 제어회로의 제어에 따라 입/출력 노드(DQ)를 풀업으로만 또는 풀다운으로만 또는 풀업과 풀다운으로 동시에 터미네이션 하게 된다(이는 터미네이션 회로가 적용되는 시스템의 인터페이스 규정에 따라 달라진다).When the termination circuit is a circuit other than the output driver of the semiconductor memory device, the termination circuit may include a control circuit of another type other than the predriver 300 shown in the drawing. Regardless of which control circuit is included, the pull-up termination resistor 320 is used to terminate the input / output node DQ as a pull-up, and the pull-down termination resistor 370 is used to terminate the input / output node DQ as a pull-down. There is no change in the fact that it is used, and the termination resistors 320 and 370 terminate the input / output node DQ only by pull-up or pull-down only or pull-up and pull-down under the control of the control circuit. Depends on the interface regulations of the system to which the circuit is applied).

풀업 터미네이션 저항부(320)는 종래와 마찬가지로 풀업 터미네이션 구동시에 풀업 캘리브래이션 코드(UP<0:5>, 풀업 터미네이션 구동시 UP<0:5>=PCODE<0:5>)에 응답하여 내부의 풀업 병렬저항들(330, 340, 350)이 온/오프되며 입/출력 노드(DQ)를 풀업 구동한다. 그러나 종래와 다르게 내부의 풀업 병렬저항들(330, 340, 350) 중 일부(350)는 풀업 제어신호(TM_UP0, TM_UP1)에 의해 턴온의 강약이 조절되는 것을 특징으로 한다.The pull-up termination resistor 320 is internally responsive to the pull-up calibration code UP <0: 5> during pull-up termination driving and UP <0: 5> = PCODE <0: 5> during pull-up termination driving. The pull-up parallel resistors 330, 340, and 350 are turned on and off and drive the input / output node DQ. However, unlike the prior art, some of the internal pull-up parallel resistors 330, 340, and 350 are characterized in that the strength of the turn-on is controlled by the pull-up control signals TM_UP0 and TM_UP1.

상세하게, 풀업 터미네이션 저항부(320)는 풀업 캘리브래이션 코드(UP<0:5>) 각각에 응답하여 온/오프되는 풀업 스위칭수단들(331, 341, 351); 및 풀업 스위칭수단들(331, 341, 351)에 의해 각각 온/오프되는 풀업 병렬저항들(330, 340, 350)을 포함하여 구성되며, 풀업 스위칭수단들(331, 341, 351) 중 하나 이상(351)은 풀 업 제어신호(TM_UP0, TM_UP1)에 의해 턴온의 강약이 조절된다.In detail, the pull-up termination resistor 320 includes pull-up switching means 331, 341, and 351 turned on / off in response to each of the pull-up calibration codes UP <0: 5>; And pull-up parallel resistors 330, 340, and 350 that are turned on and off by the pull-up switching means 331, 341, and 351, respectively, and at least one of the pull-up switching means 331, 341, and 351. In step 351, the strength of the turn-on is adjusted by the pull-up control signals TM_UP0 and TM_UP1.

즉, 턴온의 강약이 조절되는 풀업 스위칭수단(351)은 풀업 스위칭수단(351)이 온 될지 오프될지는 자신에 배정된 풀업 캘리브래이션 코드(UP<5>)에 의해 결정되지만, 얼마나 강하게 턴온될지는 풀업 제어신호(TM_UP0, TM_UP1)에 의해 제어받는 것을 특징으로 한다.That is, the pull-up switching means 351 whose intensity of turn-on is adjusted is determined by the pull-up calibration code UP <5> assigned to it whether the pull-up switching means 351 is turned on or off, but how strongly it is turned on. And controlled by pull-up control signals TM_UP0 and TM_UP1.

이러한 턴온의 강약이 조절되는 풀업 스위칭수단(351)은 병렬연결된 복수의 풀업 트랜지스터들(352, 353, 354)을 포함하여 구성된다. 그리고 풀업 트랜지스터들(352, 353, 354)을 온할지 오프할지는 풀업 스위칭수단(351) 자신에 배정된 풀업 캘리브래이션 코드(UP<5>)에 의해 결정되고, 풀업 트랜지스터들(352, 353, 354) 중 몇 개의 트랜지스터를 온할지는(즉, 사용할 트랜지스터의 갯수) 풀업 제어신호(TM_UP0, TM_UP1)에 의해 결정된다.The pull-up switching unit 351 to which the intensity of the turn-on is adjusted includes a plurality of pull-up transistors 352, 353, and 354 connected in parallel. Whether the pull-up transistors 352, 353 and 354 are turned on or off is determined by the pull-up calibration code UP <5> assigned to the pull-up switching means 351 itself. How many transistors 354 to turn on (i.e., the number of transistors to be used) is determined by the pull-up control signals TM_UP0 and TM_UP1.

이는 풀업 트랜지스터들 중 일부(353, 354)가 풀업 제어신호(TM_UP0, TM_UP1)의 제어에 따라 풀업 캘리브래이션 코드(UP<5>)를 무시하고 오프되도록 구성하면 된다. 상세하게 풀업 트랜지스터들 중 일부(353, 354)는 풀업 캘리브래이션 코드(UP<5>)를 직접 입력받게 구성하지 않고, 풀업 제어신호(TM_UP0, TM_UP1)와 풀업 캘리브래이션 코드(UP<5>)를 오아게이트(355, 356)에 의해 논리조합해 입력받도록 구성하면, 풀업 제어신호(TM_UP0, TM_UP1)의 인에이블시 풀업 캘리브래이션 코드(UP<5>)와 무관하게 풀업 트랜지스터들(353, 354)은 항상 오프된다.This may be configured such that some of the pull-up transistors 353 and 354 ignore the pull-up calibration code UP <5> under the control of the pull-up control signals TM_UP0 and TM_UP1. In detail, some of the pull-up transistors 353 and 354 are not configured to directly receive the pull-up calibration code UP <5>, but the pull-up control signals TM_UP0 and TM_UP1 and the pull-up calibration code UP <5. Is configured to be logically input by the oragates 355 and 356, the pull-up transistors (UP <5>) are independent of the pull-up calibration code UP <5> when the pull-up control signals TM_UP0 and TM_UP1 are enabled. 353 and 354 are always off.

풀다운 터미네이션 저항부(370)는 풀다운 터미네이션 구동시에 풀다운 캘리브래이션 코드(DN<0:5>, 풀다운 터미네이션 구동시 DN<0:5>=NCODE<0:5>)에 응답하 여 내부의 풀다운 병렬저항들(380, 390, 400)이 온/오프되며 입/출력 노드(DQ)를 풀다운 구동한다. 그리고 내부의 풀다운 병렬저항들(380, 390, 400) 중 일부(400)는 풀다운 제어신호(TM_DN0, TM_DN1)에 의해 턴온의 강약이 조절되는 것을 특징으로 한다.The pull-down termination resistor unit 370 responds to the pull-down calibration code DN <0: 5> when the pull-down termination is driven and DN <0: 5> = NCODE <0: 5> when the pull-down termination is driven. The parallel resistors 380, 390, and 400 are turned on and off and pull down the input / output node DQ. In addition, some of the internal pull-down parallel resistors 380, 390, and 400 may adjust the strength of the turn-on by the pull-down control signals TM_DN0 and TM_DN1.

즉, 풀업이냐 풀다운이냐의 차이만 있을 뿐 풀다운 터미네이션 저항부(370)는 풀업 터미네이션 저항부(320)와 동일한 방식으로 동작하며 동일한 특징을 가진다.That is, the pull-down termination resistor unit 370 operates in the same manner as the pull-up termination resistor unit 320 and has the same characteristics as the pull-up termination resistor unit 370.

이러한 풀다운 터미네이션 저항부(370)는 풀다운 캘리브래이션 코드(DN<0:5>) 각각에 응답하여 온/오프되는 풀다운 스위칭수단들(381, 391, 401); 및 풀다운 스위칭수단들(381, 391, 401)에 의해 각각 온/오프되는 풀다운 병렬저항들(380, 390, 400)을 포함하여 구성되며, 풀다운 스위칭수단(381, 391, 401) 중 하나 이상(401)은 풀다운 제어신호(TM_DN0, TM_DN1)에 의해 턴온의 강약이 조절되는 것을 특징으로 한다.The pull-down termination resistor unit 370 includes pull-down switching means 381, 391, and 401 turned on / off in response to each of the pull-down calibration codes DN <0: 5>; And pull-down parallel resistors 380, 390, and 400 that are turned on and off by pull-down switching means 381, 391, and 401, respectively. 401 is characterized in that the strength of the turn-on is controlled by the pull-down control signals (TM_DN0, TM_DN1).

그리고 턴온의 강약이 조절되는 풀다운 스위칭수단(401)은 병렬연결된 복수의 풀다운 트랜지스터들(402, 403, 404)을 포함하며, 풀다운 트랜지스터들(402, 403, 404)을 온할지 오프할지는 풀다운 스위칭수단(401) 자신에 배정된 풀다운 캘리브래이션 코드(DN<5>)에 의해 정해지지만, 풀다운 트랜지스터들(402, 403, 404) 중 몇 개의 트랜지스터를 온 할지는 풀다운 제어신호(TM_DN0, TM_DN1)에 의해 결정되는 것을 특징으로 한다.The pull-down switching means 401 whose intensity of turn-on is adjusted includes a plurality of pull-down transistors 402, 403, and 404 connected in parallel, and pull-down switching means to turn on or off the pull-down transistors 402, 403, and 404. 401 is determined by the pull-down calibration code DN <5> assigned to it, but how many of the pull-down transistors 402, 403, and 404 are to be turned on by the pull-down control signals TM_DN0 and TM_DN1. Characterized in that it is determined.

이는 풀다운 트랜지스터들 중 일부(403, 404)가 풀다운 제어신호(TM_0, TM_1)의 제어에 따라 풀다운 캘리브래이션 코드(DN<5>)를 무시하고 오프되도록 구성하면 된다. 상세하게 풀다운 트랜지스터들 중 일부(403, 404)는 풀다운 캘리브래이션 코드(DN<5>)를 직접 입력받게 구성하지 않고, 반전된 풀다운 제어신호(TM_DN0b, TM_DN1b)와 풀다운 캘리브래이션 코드(DN<5>)를 앤드게이트(405, 406)에 의해 논리조합해 입력받도록 구성하면, 풀다운 제어신호(TM_UP0, TM_UP1)의 인에이블시(TM_DN0b, TM_DN1b '로우') 풀다운 캘리브래이션 코드(DN<5>)와 무관하게 풀다운 트랜지스터들(403, 404)은 항상 오프된다.This may be configured so that some of the pull-down transistors 403 and 404 ignore the pull-down calibration code DN <5> under the control of the pull-down control signals TM_0 and TM_1. In detail, some of the pull-down transistors 403 and 404 do not directly input the pull-down calibration code DN <5>, but instead of the inverted pull-down control signals TM_DN0b and TM_DN1b and the pull-down calibration code DN. <5> is configured to be logically inputted by the AND gates 405 and 406 to enable input of the pull-down control signals TM_UP0 and TM_UP1 (TM_DN0b, TM_DN1b 'low') pull-down calibration code (DN <). 5>, pull-down transistors 403 and 404 are always off.

본 발명은 풀업 및 풀다운 터미네이션 저항부(320, 370) 내의 일부 병렬저항(350, 400)의 턴온의 강약을 풀업 및 풀다운 제어신호(TM_UP0, TM_UP1, TM_DN0, TM_DN1)에 의해 조절하게 한다. 풀업 및 풀다운 제어신호(TM_UP0, TM_UP1, TM_DN0, TM_DN1)의 조절에 의해 풀업 및 풀다운 스위칭수단(351, 401)의 턴온의 강약을 조절하게 되면, 풀업 병렬저항(350) 및 풀다운 병렬저항(400)에 흐르는 전류량을 각각 조절하는 것이 가능해진다. 풀업 병렬저항(350) 및 풀다운 병렬저항(400)에 흐르는 전류량이 달라지면 입/출력 노드(DQ)의 전압 레벨에 영향을 주게되고 이는 실제로 터미네이션 저항값이 변경되는 것과 동일한 효과를 가져온다(사용되는 트랜지스터의 갯수도 조절되기 때문에 저항 성분을 가지는 트랜지스터에 의한 저항값 변경도 생긴다). 따라서 캘리브래이션 회로(도 1)와 터미네이션 회로(도 3)간의 미스매치(mismatch)에 의한 터미네이션 저항값의 오차를 극복하게 해준다.The present invention allows the strength of the turn-on of some parallel resistors 350 and 400 in the pull-up and pull-down termination resistors 320 and 370 to be adjusted by the pull-up and pull-down control signals TM_UP0, TM_UP1, TM_DN0 and TM_DN1. When the strength of the turn-on of the pull-up and pull-down switching means 351 and 401 is adjusted by adjusting the pull-up and pull-down control signals TM_UP0, TM_UP1, TM_DN0 and TM_DN1, the pull-up parallel resistor 350 and the pull-down parallel resistor 400 are adjusted. It is possible to adjust the amount of current flowing through each. If the amount of current flowing through the pull-up parallel resistor 350 and the pull-down parallel resistor 400 is different, it affects the voltage level of the input / output node DQ, which has the same effect as the termination resistance value is actually changed (transistor used. Since the number of the transistors is also controlled, a resistance value change is caused by a transistor having a resistance component). Therefore, it is possible to overcome the error of the termination resistance value due to mismatch between the calibration circuit (FIG. 1) and the termination circuit (FIG. 3).

또한, 입/출력 노드(DQ)에 흐르는 전류량을 풀업 및 풀다운 제어신호(TM_UP0, TM_UP1, TM_DN0, TM_DN1)에 의해 직접적으로 제어하는 것이 가능해지기 때문에 입/출력 노드(DQ)의 전류-전압 곡선(I-V curve)가 원하는 값에서 벗어난 경우 이를 조절할 수 있게 된다는 장점이 있다.In addition, since the amount of current flowing through the input / output node DQ can be directly controlled by the pull-up and pull-down control signals TM_UP0, TM_UP1, TM_DN0, TM_DN1, the current-voltage curve of the input / output node DQ ( If the IV curve is out of the desired value, it can be adjusted.

도 3에서는 풀업 터미네이션 저항부(320) 및 풀다운 터미네이션 저항부(370) 내 각각 하나씩의 저항만(350, 400)이 턴온시에 흐르는 전류량이 조절되는 경우를 도시하였지만, 이는 하나의 예시일 뿐이며 더 많은 저항(예, 340, 350, 390, 400)이 턴온시에 흐르는 전류량이 조절되게 구성하더라도 본 발명의 목적은 동일하게 달성될 수 있다. 도 3에 도시된 것과 같이 적은 수의 저항만(350, 400)이 턴온시에 흐르는 전류량이 조절되게 하는 경우에, 그 저항(350, 400)은 여러 저항들(330, 340, 350, 380, 390, 400) 중 되도록이면 저항값이 큰 저항(350, 400)으로 하는 것이 유리하다. 그러면 각 저항부(320, 370) 별로 하나의 저항(350, 400)의 턴온시에 흐르는 전류량을 조절하더라도 큰 범위의 오차를 보정하는 것이 가능하기 때문이다.In FIG. 3, only one resistor 350 and 400 in each of the pull-up termination resistor 320 and the pull-down termination resistor 370 are controlled to adjust the amount of current flowing at turn-on. However, this is only one example. Even if many resistors (eg, 340, 350, 390, 400) are configured to control the amount of current flowing at turn-on, the object of the present invention can be achieved equally. In the case where only a small number of resistors 350 and 400 allow the amount of current flowing at turn-on, as shown in FIG. It is advantageous to set the resistors 350 and 400 having a large resistance value among the 390 and 400. This is because a large range of errors can be corrected even if the amount of current flowing at the turn-on of one resistor 350 or 400 is adjusted for each resistor unit 320 or 370.

풀업 및 풀다운 제어신호(TM_UP0, TM_UP1, TM_DN0, TM_DN1)는 테스트모드 신호로서 모드 레지스터 셋팅(MRS)에 의해 논리레벨이 변경되도록 하거나, 퓨즈(fuse)회로의 컷팅 정보에 따라 논리레벨이 변경되도록 하는 등 여러 가지의 방법으로 제어될 수 있다.The pull-up and pull-down control signals TM_UP0, TM_UP1, TM_DN0 and TM_DN1 are test mode signals that allow the logic level to be changed by the mode register setting (MRS) or to change the logic level according to the cutting information of the fuse circuit. It can be controlled in various ways.

도 4는 본 발명에 따라 입/출력 노드(DQ)에서의 전류-전압 곡선에 변경이 생기는 것을 도시한 도면이다.4 is a diagram illustrating a change in a current-voltage curve at an input / output node DQ according to the present invention.

도면의 상단은 풀업 터미네이션시의, 하단은 풀다운 터미네이션시의 입/출력노드(DQ)에서의 전류-전압 곡선을 나타낸다. 도면에 도시된 바와 같이, 입/출력 노드(DQ)가 본래 가져야하는 타겟(target) 전류-전압 곡선에서 현재의 전류-전압 곡 선이 벗어나 있는 경우 풀업 및 풀다운 제어신호(TM_UP0, TM_UP1, TM_DN0, TM_DN1)의 조절을 통해 타겟(target) 전류-전압 곡선과 동일한 곡선을 그리도록 조절할 수 있다.The upper part of the figure shows the current-voltage curve at the input / output node DQ at the pull-up termination and the lower part at the pull-down termination. As shown in the figure, the pull-up and pull-down control signals TM_UP0, TM_UP1, TM_DN0, when the current current-voltage curve is out of the target current-voltage curve that the input / output node DQ should originally have TM_DN1) may be adjusted to draw the same curve as the target current-voltage curve.

도면의 화살표들은 제어신호(TM_UP0, TM_UP1, TM_DN0, TM_DN1)의 조절을 통해 입/출력 노드(DQ)의 전류-전압 곡선이 변화되는 것을 나타낸다.Arrows in the figure indicate that the current-voltage curve of the input / output node DQ is changed by adjusting the control signals TM_UP0, TM_UP1, TM_DN0, TM_DN1.

도 5는 본 발명의 다른 실시예에 따른 온 다이 터미네이션 장치의 터미네이션 회로의 구성도이다.5 is a configuration diagram of a termination circuit of an on die termination device according to another embodiment of the present invention.

도면에 도시된 바와 같이, 온 다이 터미네이션 장치의 터미네이션 회로는, 캘리브래이션 코드(UP<0:5>, 터미네이션 동작시 PCODE<0:5>=UP<0:5>) 각각에 응답하여 온/오프되면서 입/출력노드(DQ)를 터미네이션 하는 병렬 저항들(520, 530, 540)을 포함하며, 병렬저항들(520, 530, 540) 중 하나 이상(540)은 제어신호(TM0, TM1)에 의해 턴온시에 자신에 흐르는 전류량이 조절되는 것을 특징으로 하는 터미네이션 저항부(510)를 포함한다. 그리고 이를 제어하기 위한 제어회로(500)를 포함할 수 있다. 터미네이션 저항부(510)는 비록 도면에는 풀업의 형태로 도시되었지만 터미네이션 회로가 적용되는 시스템에 따라 풀다운의 형태로 실시될 수도 있다.As shown in the figure, the termination circuit of the on-die termination device is turned on in response to each of the calibration codes UP <0: 5> and PCODE <0: 5> = UP <0: 5> in the termination operation. And parallel resistors 520, 530, and 540 for terminating the input / output node DQ while being turned on and off, wherein one or more of the parallel resistors 520, 530, and 540 are control signals TM0 and TM1. Termination resistance unit 510, characterized in that the amount of current flowing through it is controlled by the turn on. And it may include a control circuit 500 for controlling this. Although termination resistor 510 is shown in the form of a pull-up in the drawing, it may be implemented in the form of a pull-down depending on the system to which the termination circuit is applied.

제어회로(500)는 터미네이션 동작시 터미네이션 저항부(510)를 인에이블하기 위한 회로로, 터미네이션 동작을 할 필요가 없을 때는 터미네이션 저항부(510)로 입력되는 모든 캘리브래이션 코드(UP<0:5>)값을 비활성화해 터미네이션 저항부(510)를 오프한다. GDDR 반도체 메모리장치의 경우 데이터를 입력받을 때 입/출력 노드(DQ)를 풀업으로 터미네이션한 상태로 데이터를 입력받도록 규정되어 있다. 따라서 도 5의 터미네이션 회로가 GDDR 반도체 메모리장치의 입력버퍼 측에 적용되는 경우, 제어회로(500)는 데이터를 입력받을 때 터미네이션 저항부(510)를 활성화하게 된다.The control circuit 500 is a circuit for enabling the termination resistor unit 510 during the termination operation. When the termination circuit does not need to be performed, all the control codes input to the termination resistor unit 510 are UP <0: 5>) value is turned off to turn off the termination resistor unit 510. In the case of a GDDR semiconductor memory device, when data is input, it is prescribed to receive data while the input / output node DQ is terminated by a pull-up. Therefore, when the termination circuit of FIG. 5 is applied to the input buffer side of the GDDR semiconductor memory device, the control circuit 500 activates the termination resistor unit 510 when data is input.

도 5와 도 3의 실시예는 단지 터미네이션 저항부(320, 370, 510)를 풀업과 풀다운 모두를 구비하는지, 아니면 하나만 구비하는지의 차이를 가질 뿐이다. 예를 들어, 터미네이션 회로가 출력드라이버인 경우에는 도 3과 같이 풀업 및 풀다운 터미네이션 저항부(320, 370)를 모두 구비해야 하겠지만, 터미네이션 회로가 입력버퍼 측에 적용되는 경우에는 도 5와 같이 하나의 터미네이션 저항부(510)만을 구비한다.5 and 3 only differ in whether the termination resistors 320, 370, 510 have both pull-up and pull-down or only one. For example, when the termination circuit is an output driver, both the pull-up and pull-down termination resistors 320 and 370 should be provided as shown in FIG. 3, but when the termination circuit is applied to the input buffer side, a single one as shown in FIG. Only the termination resistor unit 510 is provided.

도 5의 터미네이션 저항부(510)는 도면에 도시된 그대로 풀업 터미네이션 저항부인 경우에는 도 3에서 설명한 풀업 터미네이션 저항부(320)와 그 구성 및 동작이 동일하고, 도 5의 터미네이션 저항부(510)가 도면에 도시된 그대로는 아니지만 풀다운 터미네이션 저항부인 경우에는 도 3에서 설명한 풀다운 터미네이션 저항부(370)와 그 구성 및 동작이 동일하므로 여기서는 더 이상의 상세한 설명은 생략하기로 한다.When the termination resistor unit 510 of FIG. 5 is a pull-up termination resistor unit as shown in the drawing, the configuration and operation of the pull-up termination resistor unit 320 described with reference to FIG. 3 are the same, and the termination resistor unit 510 of FIG. In the case of the pull-down termination resistor unit shown in FIG. 3, the configuration and operation of the pull-down termination resistor unit 370 described in FIG. 3 are the same, and thus the detailed description thereof will be omitted.

본 발명의 기술 사상은 상기 바람직한 일실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.Although the technical spirit of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, it will be appreciated by those skilled in the art that various embodiments are possible within the scope of the technical idea of the present invention.

도 1은 종래의 온 다이 터미네이션 장치에서 ZQ캘리브래이션 동작을 수행하는 부분(캘리브래이션 회로)에 대한 구성도.1 is a block diagram of a portion (calibration circuit) for performing a ZQ calibration operation in a conventional on-die termination device.

도 2는 도 1의 캘리브래이션 회로에서 생성한 캘리브래이션 코드(PCODE<0:N>, NCODE<0:N>)를 이용해 반도체 메모리장치의 출력드라이버(온 다이 터미네이션 장치의 터미네이션 회로)의 터미네이션 저항값을 결정하는 것을 나타내는 도면.2 is a diagram illustrating an output driver (termination circuit of an on die termination device) of a semiconductor memory device using calibration codes PCODE <0: N> and NCODE <0: N> generated by the calibration circuit of FIG. 1. Figure showing determining the termination resistance value.

도 3은 본 발명의 일실시예에 따른 온 다이 터미네이션 장치의 터미네이션 회로의 구성도.3 is a block diagram of a termination circuit of the on-die termination device according to an embodiment of the present invention.

도 4는 본 발명에 따라 입/출력 노드(DQ)에서의 전류-전압 곡선에 변경이 생기는 것을 도시한 도면.4 shows that a change occurs in the current-voltage curve at an input / output node DQ in accordance with the present invention.

도 5는 본 발명의 다른 실시예에 따른 온 다이 터미네이션 장치의 터미네이션 회로의 구성도.5 is a configuration diagram of a termination circuit of an on die termination device according to another embodiment of the present invention.

Claims (14)

풀업 터미네이션 구동시 풀업 캘리브래이션 코드 각각에 응답하여 온/오프되면서 입/출력노드를 풀업구동하는 풀업 병렬저항들을 포함하며, 상기 풀업 병렬저항들 중 하나 이상은 풀업 제어신호에 의해 턴온시에 자신에 흐르는 전류량이 조절되는 것을 특징으로 하는 풀업 터미네이션 저항부; 및A pull-up parallel resistor that pulls up an input / output node while being turned on / off in response to each pull-up calibration code when the pull-up termination is driven, wherein at least one of the pull-up parallel resistors is turned on by the pull-up control signal. A pull-up termination resistor, characterized in that the amount of current flowing in the control is controlled; And 풀다운 터미네이션 구동시 풀다운 캘리브래이션 코드 각각에 응답하여 온/오프되면서 상기 입/출력노드를 풀다운 구동하는 풀다운 병렬저항들을 포함하며, 상기 풀다운 병렬저항들 중 하나 이상은 풀다운 제어신호에 의해 턴온시에 자신에 흐르는 전류량이 조절되는 것을 특징으로 하는 풀다운 터미네이션 저항부Pull down parallel resistors that pull down the input / output node while being turned on and off in response to each of the pull down calibration codes during pull down termination driving, one or more of the pull down parallel resistors being turned on by a pull down control signal; Pull-down termination resistor, characterized in that the amount of current flowing through it is controlled 를 포함하는 온 다이 터미네이션 장치의 터미네이션 회로.Termination circuit of the on-die termination device comprising a. 제 1항에 있어서,The method of claim 1, 상기 터미네이션 회로는,The termination circuit is, 반도체 메모리장치의 출력 드라이버이며,An output driver of a semiconductor memory device, '하이' 데이터를 출력할 때는 상기 풀업 터미네이션 저항부가 입/출력노드를 풀업 구동하며,When outputting 'high' data, the pull-up termination resistor pulls up the input / output node. '로우' 데이터를 출력할 때는 상기 풀다운 터미네이션 저항부가 입/출력노드를 풀다운 구동하는 것을 특징으로 하는 온 다이 터미네이션 장치의 터미네이션 회 로.The pull-down termination resistor unit pulls down the input / output node when outputting the 'low' data, the termination circuit of the on-die termination device. 제 2항에 있어서,The method of claim 2, 상기 터미네이션 회로는,The termination circuit is, 상기 풀업 터미네이션 저항부와 상기 풀다운 터미네이션 저항부를 제어하는 프리드라이버부를 더 포함하며,Further comprising a pre-driver section for controlling the pull-up termination resistor and the pull-down termination resistor, 상기 프리드라이버부는,The predriver section, '하이'데이터를 출력할 때는 상기 풀다운 터미네이션 저항부로 입력되는 상기 풀다운 터미네이션 코드를 모두 비활성화하고, '로우'데이터를 출력할 때는 상기 풀업 터미네이션 저항부로 입력되는 상기 풀업 터미네이션 코드를 모두 비활성화하는 것을 특징으로 하는 온 다이 터미네이션 장치의 터미네이션 회로.Deactivating all pull-down termination codes input to the pull-down termination resistor section when outputting 'high' data, and deactivating all pull-up termination codes input to the pull-up termination resistor section when outputting 'low' data. Termination circuit of the on-die termination device. 제 1항에 있어서,The method of claim 1, 상기 풀업 터미네이션 저항부는, 상기 풀업 캘리브래이션 코드 각각에 응답하여 온/오프되는 풀업 스위칭수단들; 및 상기 풀업 스위칭수단들에 의해 각각 온/오프되는 상기 풀업 병렬저항들을 포함하고,The pull-up termination resistor unit may include pull-up switching means turned on / off in response to each of the pull-up calibration codes; And the pull-up parallel resistors each turned on / off by the pull-up switching means, 상기 풀다운 터미네이션 저항부는, 상기 풀다운 캘리브래이션 코드 각각에 응답하여 온/오프되는 풀다운 스위칭수단들; 및 상기 풀다운 스위칭수단들에 의해 각각 온/오프되는 상기 풀다운 병렬저항들을 포함하며,The pull-down termination resistor unit may include pull-down switching means turned on / off in response to each of the pull-down calibration codes; And the pull-down parallel resistors each turned on / off by the pull-down switching means, 상기 풀업 스위칭수단들 중 하나 이상은 상기 풀업 제어신호에 응답하여 턴온시에 자신이 통과시키는 전류량을 조절하고, 상기 풀다운 스위칭수단들 중 하나 이상은 상기 풀다운 제어신호에 응답하여 턴온시에 자신이 통과시키는 전류량을 조절하는 것을 특징으로 하는 온 다이 터미네이션 장치의 터미네이션 회로.One or more of the pull-up switching means adjusts the amount of current that they pass at turn-on in response to the pull-up control signal, and one or more of the pull-down switching means passes at their turn-on in response to the pull-down control signal. Termination circuit of the on-die termination device, characterized in that for controlling the amount of current to be. 제 4항에 있어서,The method of claim 4, wherein 상기 전류량이 조절되는 풀업 스위칭수단은,Pull-up switching means that the current amount is adjusted, 병렬연결된 복수의 풀업 트랜지스터들을 포함하며, 상기 풀업 트랜지스터들을 온 할지 오프할지는 자신에 배정된 상기 풀업 캘리브래이션 코드에 의해 정해지지만, 상기 풀업 트랜지스터들 중 몇 개의 풀업 트랜지스터를 온 할지는 상기 풀업 제어신호에 의해 결정되는 것을 특징으로 하며,It includes a plurality of pull-up transistors connected in parallel, it is determined by the pull-up calibration code assigned to it whether to turn on or off the pull-up transistors, but how many of the pull-up transistors to turn on the pull-up control signal Is determined by 상기 전류량이 조절되는 풀다운 스위칭수단은,Pull-down switching means that the current amount is adjusted, 병렬연결된 복수의 풀다운 트랜지스터들을 포함하며, 상기 풀다운 트랜지스터들을 온 할지 오프할지는 자신에 배정된 상기 풀다운 캘리브래이션 코드에 의해 정해지지만, 상기 풀다운 트랜지스터들 중 몇 개의 풀다운 트랜지스터를 온 할지는 상기 풀다운 제어신호에 의해 결정되는 것을 특징으로 하는 온 다이 터미네이션 장치의 터미네이션 회로.It includes a plurality of pull-down transistors connected in parallel, it is determined by the pull-down calibration code assigned to it whether to turn on or off the pull-down transistors, but how many of the pull-down transistors to turn on the pull-down control signal Termination circuit of the on-die termination device, characterized in that determined by. 제 1항에 있어서,The method of claim 1, 상기 풀업 제어신호 및 상기 풀다운 제어신호는,The pull-up control signal and the pull-down control signal, 모드 레지스터 셋팅 또는 퓨즈회로의 컷팅 정보에 의해 그 논리값이 결정되는 것을 특징으로 하는 온 다이 터미네이션 장치의 터미네이션 회로.The logic of the on-die termination device characterized in that the logic value is determined by the mode register setting or the cutting information of the fuse circuit. 제 1항에 있어서,The method of claim 1, 상기 풀업 병렬저항들 중 턴온시에 전류량이 조절되는 풀업 병렬저항은, 상기 풀업 병렬저항들 중 상대적으로 큰 저항값을 가지는 풀업 병렬저항인 것을 특징으로 하며,The pull-up parallel resistance in which the amount of current is adjusted during the turn-on of the pull-up parallel resistors, characterized in that the pull-up parallel resistor having a relatively large resistance value of the pull-up parallel resistors, 상기 풀다운 병렬저항들 중 턴온시에 전류량이 조절되는 풀다운 병렬저항은, 상기 풀다운 병렬저항들 중 상대적으로 큰 저항값을 가지는 풀다운 병렬저항인 것을 특징으로 하는 온 다이 터미네이션 장치의 터미네이션 회로.The pull-down parallel resistance of the current pull-down parallel resistance of the pull-down parallel resistance is a pull-down parallel resistance having a relatively large resistance value of the pull-down parallel resistance, the termination circuit of the on-die termination device. 캘리브래이션 코드 각각에 응답하여 온/오프되면서 입/출력노드를 터미네이션하는 병렬저항들을 포함하며, 상기 병렬저항들 중 하나 이상은 제어신호에 의해 턴온시에 자신에 흐르는 전류량이 조절되는 것을 특징으로 하는 터미네이션 저항부And parallel resistors for terminating an input / output node while being turned on and off in response to each calibration code, wherein at least one of the parallel resistors is configured to control the amount of current flowing in itself when turned on by a control signal. Termination resistor 를 포함하는 온 다이 터미네이션 장치의 터미네이션 회로.Termination circuit of the on-die termination device comprising a. 제 8항에 있어서,The method of claim 8, 상기 터미네이션 회로는,The termination circuit is, 반도체 메모리장치의 입력버퍼 측에 적용되어 데이터를 입력받을 때 상기 입출력패드를 풀업으로 터미네이션하는 것을 특징으로 하는 온 다이 터미네이션 장치의 터미네이션 회로.And a termination circuit of the on-die termination device, which is applied to an input buffer side of a semiconductor memory device and terminates the input / output pad with a pull-up when receiving data. 제 9항에 있어서,The method of claim 9, 상기 터미네이션 회로는,The termination circuit is, 데이터를 입력받을 때만 상기 터미네이션 저항부가 터미네이션 동작을 하게 제어하기 위한 제어회로를 더 포함하는 것을 특징으로 하는 온 다이 터미네이션 장치의 터미네이션 회로.And a control circuit for controlling the termination resistor unit to terminate the operation only when data is input. 제 8항에 있어서,The method of claim 8, 상기 터미네이션 저항부는,The termination resistor unit, 상기 캘리브래이션 코드 각각에 응답하여 온/오프되는 스위칭수단들; 및Switching means turned on / off in response to each of the calibration codes; And 상기 캘리브래이션 노드에 병렬로 연결되어 상기 스위칭수단들에 의해 온/오프되는 병렬저항들을 포함하며,Parallel resistors connected in parallel to the calibration node and turned on / off by the switching means, 상기 스위칭수단들 중 하나 이상은 상기 제어신호에 응답하여 턴온시에 자신이 통과시키는 전류량을 조절하는 것을 특징으로 하는 온 다이 터미네이션 장치의 터미네이션 회로.At least one of said switching means adjusts the amount of current it passes through at turn-on in response to said control signal. 제 11항에 있어서,The method of claim 11, 상기 전류량이 조절되는 스위칭수단은,The switching means for adjusting the amount of current, 병렬연결된 복수의 트랜지스터들을 포함하며 상기 트랜지스터들을 온 할지 오프할지는 자신에 배정된 캘리브래이션 코드에 의해 결정되지만,It includes a plurality of transistors connected in parallel and whether to turn them on or off is determined by the calibration code assigned to them. 상기 트랜지스터들 중 몇 개의 트랜지스터를 온 할지는 상기 제어신호에 의해 결정되는 것을 특징으로 하는 온 다이 터미네이션 장치의 터미네이션 회로.How many of the transistors to turn on the termination circuit of the on-die termination device characterized in that determined by the control signal. 제 8항에 있어서,The method of claim 8, 상기 제어신호는The control signal is 모드 레지스터 셋팅 또는 퓨즈회로의 컷팅 정보에 의해 그 논리값이 결정되는 것을 특징으로 하는 온 다이 터미네이션 장치의 터미네이션 회로.The logic of the on-die termination device characterized in that the logic value is determined by the mode register setting or the cutting information of the fuse circuit. 제 8항에 있어서,The method of claim 8, 상기 병렬저항들 중 턴온시에 전류량이 조절되는 병렬저항은,Among the parallel resistors, a parallel resistor in which the amount of current is adjusted at turn-on, 상기 병렬저항들 중 상대적으로 큰 저항값을 가지는 병렬저항인 것을 특징으로 하는 온 다이 터미네이션 장치의 터미네이션 회로.And a parallel resistor having a relatively large resistance value among the parallel resistors.
KR1020070128285A 2007-12-11 2007-12-11 Termination circuit of On Die Termination Device KR100904466B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070128285A KR100904466B1 (en) 2007-12-11 2007-12-11 Termination circuit of On Die Termination Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070128285A KR100904466B1 (en) 2007-12-11 2007-12-11 Termination circuit of On Die Termination Device

Publications (2)

Publication Number Publication Date
KR20090061313A KR20090061313A (en) 2009-06-16
KR100904466B1 true KR100904466B1 (en) 2009-06-24

Family

ID=40990807

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070128285A KR100904466B1 (en) 2007-12-11 2007-12-11 Termination circuit of On Die Termination Device

Country Status (1)

Country Link
KR (1) KR100904466B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7267046B2 (en) 2003-05-07 2007-09-11 Samsung Electronics Co., Ltd. Bread maker

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070036578A (en) * 2005-09-29 2007-04-03 주식회사 하이닉스반도체 Semiconductor memory device
KR20070081881A (en) * 2006-02-14 2007-08-20 삼성전자주식회사 Method and apparatus of dynamic on die termination circuit for semiconductor memory device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070036578A (en) * 2005-09-29 2007-04-03 주식회사 하이닉스반도체 Semiconductor memory device
KR20070081881A (en) * 2006-02-14 2007-08-20 삼성전자주식회사 Method and apparatus of dynamic on die termination circuit for semiconductor memory device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7267046B2 (en) 2003-05-07 2007-09-11 Samsung Electronics Co., Ltd. Bread maker

Also Published As

Publication number Publication date
KR20090061313A (en) 2009-06-16

Similar Documents

Publication Publication Date Title
KR100904482B1 (en) Calibration circuit of On Die Termonation device
KR100879783B1 (en) On Die Termination Device and Semiconcuctor Memory Device including thereof
KR101024244B1 (en) Impedance adjusting device
KR100879782B1 (en) On Die Termination Divice and Semiconductor Memory Device including the same
KR101045086B1 (en) Termination circuit and inpedance matching device including the same
KR100780646B1 (en) On die termination device and semiconductor device which the on die termination device
KR100942955B1 (en) Resistance circuit for termination
KR100937951B1 (en) Calibration circuit, on die termination device, and semiconductor memory device
KR101145333B1 (en) Impedance adjusting device
KR100886644B1 (en) Calibration circuit for on die termination device
KR100866928B1 (en) On Die Termination Device that consumes low current
KR101110795B1 (en) Inpedance code generation circuit and semiconductor device including the same
KR100863535B1 (en) On die termination device and semiconcuctor memory device including thereof
KR101006090B1 (en) Semiconductor memory device
KR100820783B1 (en) On die termination device with reduced mismatch
KR100870427B1 (en) On Die Termination Device
KR20130072042A (en) Termination circuit
KR101175245B1 (en) Circuit for impedance adjusting and integrarted circuit chip including the same
KR20090022043A (en) Calibration circuit for on die termination device
US20190319621A1 (en) Termination circuit, semiconductor device and operating method thereof
KR100904466B1 (en) Termination circuit of On Die Termination Device
KR100968419B1 (en) Parallel Resistor Circuit and On Die Termination Device, On Die Termination Comprising The Same
KR100838366B1 (en) Calibration circuit of on die termination device that can compensate offset
KR20120099908A (en) Impedance adjusting circuit
KR20090023833A (en) On die termination device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee