KR100870427B1 - On Die Termination Device - Google Patents

On Die Termination Device Download PDF

Info

Publication number
KR100870427B1
KR100870427B1 KR1020070031989A KR20070031989A KR100870427B1 KR 100870427 B1 KR100870427 B1 KR 100870427B1 KR 1020070031989 A KR1020070031989 A KR 1020070031989A KR 20070031989 A KR20070031989 A KR 20070031989A KR 100870427 B1 KR100870427 B1 KR 100870427B1
Authority
KR
South Korea
Prior art keywords
pull
calibration
resistor
unit
odt
Prior art date
Application number
KR1020070031989A
Other languages
Korean (ko)
Other versions
KR20080018779A (en
Inventor
이근일
최창규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to US11/892,582 priority Critical patent/US7692446B2/en
Publication of KR20080018779A publication Critical patent/KR20080018779A/en
Application granted granted Critical
Publication of KR100870427B1 publication Critical patent/KR100870427B1/en
Priority to US13/371,741 priority patent/USRE44617E1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 온 다이 터미네이션 장치의 해상도를 높이기 위한 것으로, 본 발명에 따른 온 다이 터미네이션 장치는 외부저항과 캘리브래이션 되는, 풀업 캘리브래이션 코드를 생성하기 위한 풀업 캘리브래이션 저항부; 외부저항과 캘리브래이션 되는, 풀다운 캘리브래이션 코드를 생성하기 위한 풀다운 캘리브래이션 저항부; 입/출력 패드 측에서 상기 풀업 캘리브래이션 코드를 입력받아 임피던스 매칭을 시키기 위한 풀업 터미네이션 저항부; 및 입/출력 패드 측에서 상기 풀다운 캘리브래이션 코드를 입력받아 임피던스 매칭을 시키기 위한 풀다운 터미네이션 저항부를 포함하며, 상기 저항부들은 상기 캘리브래이션 코드들과 무관하게 상기 저항부들이 동작할 때 항상 턴온되는 저항을 적어도 하나 이상씩 구비하는 것을 특징으로 한다.The present invention is to increase the resolution of the on-die termination device, the on-die termination device according to the invention is a pull-up calibration resistor for generating a pull-up calibration code, which is calibrated with an external resistor; A pull-down calibration resistor unit for generating a pull-down calibration code that is calibrated with an external resistor; A pull-up termination resistor unit for impedance matching by receiving the pull-up calibration code from an input / output pad side; And a pull-down termination resistor configured to receive the pull-down calibration code from the input / output pad and perform impedance matching, wherein the resistors are always turned on when the resistors operate regardless of the calibration codes. At least one resistor is characterized in that each.

온 다이 터미네이션, 임피던스 매칭, 캘리브래이션 On Die Termination, Impedance Matching, Calibration

Description

온 다이 터미네이션 장치.{On Die Termination Device}On Die Termination Device.

도 1은 종래의 온 다이 터미네이션 장치에서 ZQ캘리브래이션 동작을 수행하는 부분에 대한 구성도.1 is a block diagram of a portion performing a ZQ calibration operation in a conventional on-die termination device.

도 2a 및 도 2b는 각각 목표저항이 60옴, 40옴인 경우, 풀업 캘리브래이션 코드(PCODE<0:N>)에 따른 입/출력 패드측의 풀업 저항부의 저항값 변화를 나타낸 그래프.2A and 2B are graphs showing the resistance value change of the pull-up resistor part on the input / output pad side according to the pull-up calibration code (PCODE <0: N>) when the target resistance is 60 ohms and 40 ohms, respectively.

도 3은 본 발명의 일실시예에 따른 온 다이 터미네이션 장치의 구성도.3 is a block diagram of an on-die termination device according to an embodiment of the present invention.

도 4a, 도 4b는 온 다이 터미네이션 장치가 도 3과 같이 구성되고, 각각 목표저항이 60옴, 40옴인 경우, 풀업 캘리브래이션 코드(PCODE<0:N>)에 따른 풀업 터미네이션 저항부(370+380)의 저항값 변화를 나타낸 그래프.4A and 4B illustrate the pull-up termination resistor unit 370 according to the pull-up calibration code PCODE <0: N> when the on-die termination device is configured as shown in FIG. 3 and the target resistance is 60 ohms or 40 ohms, respectively. A graph showing the change in resistance value of +380).

도 5는 온 다이 터미네이션 장치가 풀업 저항부만을 포함하는 경우, 본 발명의 일실시예에 따른 온 다이 터미네이션 장치를 도시한 도면.5 is a diagram illustrating an on die termination device according to an embodiment of the present invention when the on die termination device includes only a pull-up resistor.

도 6은 본 발명에 따른 온 다이 터미네이션 장치가 매우 큰 터미네이션 저항값을 가질 수 있도록 하기 위하여 구비되어야 하는 추가적인 회로의 구성도를 도시한 도면.6 shows a schematic diagram of an additional circuit which must be provided in order for the on-die termination device according to the invention to have a very large termination resistance value.

도 7은 도 6의 ODT오프신호 발생부(610)의 일실시예 구성도.FIG. 7 is a diagram illustrating an embodiment of the ODT off signal generator 610 of FIG. 6.

도 8은 도 6의 출력부(620)의 일실시예 구성도.8 is a diagram illustrating an embodiment of the output unit 620 of FIG. 6.

도 9는 도 6의 실시예에서 MRS세팅에 의한 커맨드도 입력받기 위한 회로를 더 구비한 실시예를 도시한 도면.9 is a view showing an embodiment further including a circuit for receiving a command by MRS setting in the embodiment of FIG.

도 10은 도 9의 MRS입력부(930)의 일실시예 구성도.FIG. 10 is a diagram illustrating an embodiment of the MRS input unit 930 of FIG. 9.

도 11은 도 9의 제어부(940)의 일실시예 구성도.FIG. 11 is a diagram illustrating an embodiment of the control unit 940 of FIG. 9.

도 12는 도 9에서 도 11까지 설명한 온 다이 터미네이션 장치에서의 신호 타이밍도.12 is a signal timing diagram in the on die termination apparatus described with reference to FIGS. 9 through 11.

*도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

310+320: 풀업 캘리브래이션 저항부 350+360: 풀다운 캘리브래이션 저항부310 + 320: pull-up calibration resistor 350 + 360: pull-down calibration resistor

370+380: 풀업 터미네이션 저항부 390+400: 풀다운 터미네이션 저항부370 + 380: pull-up termination resistor 390 + 400: pull-down termination resistor

320, 360, 380, 400: 해상도를 높이기 위한 턴온저항320, 360, 380, 400: Turn-on resistors for higher resolution

본 발명은 메모리장치와 같은 각종 반도체 집적회로에 사용되는 온 다이 터미네이션(ODT, On Die Termination) 장치에 관한 것으로, 상세하게는 온 다이 터미네이션 장치의 해상도를 높이기 위한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an on die termination (ODT) device used in various semiconductor integrated circuits such as a memory device, and more particularly, to increase the resolution of an on die termination device.

CPU, 메모리 및 게이트 어레이 등과 같이 집적회로 칩으로 구현되는 다양한 반도체장치들(Semiconductor Devices)은 퍼스널 컴퓨터, 서버 또는 워크스테이션과 같은 다양한 전기적 제품(electrical products) 내로 합체되어 진다. 대부분의 경우에, 상기 반도체장치는 외부(outside world)에서 전송되는 각종 신호들을 입력 패드를 통해 수신하기 위한 수신회로와 내부의 신호를 출력 패드를 통해 외부로 제공하기 위한 출력회로를 가지고 있다.Various semiconductor devices implemented as integrated circuit chips, such as CPUs, memories and gate arrays, are incorporated into various electrical products such as personal computers, servers or workstations. In most cases, the semiconductor device has a receiving circuit for receiving various signals transmitted from the outside world through an input pad and an output circuit for providing an internal signal to the outside through an output pad.

한편, 전기적 제품의 동작 스피드가 고속화 됨에 따라 상기 반도체 장치들간에 인터페이스되는 신호의 스윙폭은 점차로 줄어들고 있다. 그 이유는 신호전달에 걸리는 지연시간을 최소화하기 위해서이다. 그러나 신호의 스윙 폭이 줄어들수록 외부 노이즈에 대한 영향은 증가되고, 인터페이스단에서 임피던스 미스매칭(impedance mismatching, '부정합' 이라고도 함)에 따른 신호의 반사도 심각해 진다. 상기 임피던스 미스매칭은 외부 노이즈나 전원전압의 변동, 동작온도의 변화, 제조공정의 변화등에 기인하여 발생된다. 임피던스 미스매칭이 발생되면 데이터의 고속전송이 어렵게 되고 반도체장치의 데이터 출력단으로부터 출력되는 출력 데이터가 왜곡될 수 있다. 따라서, 수신 측의 반도체장치가 상기 왜곡된 출력신호를 입력단으로 수신할 경우 셋업/홀드 페일(setup/hold fail) 또는 입력레벨의 판단미스 등의 문제들이 빈번히 야기될 수 있다.Meanwhile, as the operating speed of an electrical product is increased, the swing width of a signal interfaced between the semiconductor devices is gradually reduced. The reason is to minimize the delay time for signal transmission. However, as the swing width of the signal decreases, the influence on external noise increases, and the reflection of the signal due to impedance mismatching (also referred to as mismatch) at the interface stage becomes more severe. The impedance mismatch occurs due to external noise, fluctuations in power supply voltage, change in operating temperature, change in manufacturing process, or the like. When impedance mismatching occurs, high-speed data transfer is difficult and output data output from the data output terminal of the semiconductor device may be distorted. Therefore, when the semiconductor device on the receiving side receives the distorted output signal to the input terminal, problems such as setup / hold fail or input level determination error may occur frequently.

특히, 동작스피드의 고속화가 요구되는 메모리장치는 상술한 문제들의 해결을 위해 온 다이 터미네이션이라 불리우는 임피던스 매칭회로를 집적회로 칩내의 패드 근방에 채용하고 있다. 통상적으로 온 다이 터미네이션 스킴에 있어서, 전송측에서는 출력회로에 의한 소오스 터미네이션(Source Termination)이 행해지고, 수 신측에서는 상기 입력 패드에 연결된 수신회로에 대하여 병렬로 연결되어진 터미네이션 회로에 의해 병렬 터미네이션이 행해진다.In particular, a memory device requiring high speed of operation employs an impedance matching circuit called on die termination in the vicinity of a pad in an integrated circuit chip to solve the above problems. Typically, in an on die termination scheme, source termination is performed by an output circuit on the transmission side, and parallel termination is performed by a termination circuit connected in parallel to the receiver circuit connected to the input pad on the receiving side.

ZQ캘리브래이션(ZQ calibration)이란 PVT(Process, Voltage, Temperature: 프로세스, 전압 , 온도)조건이 변함에 변화하는 풀업 및 풀다운 코드를 생성하는 과정을 말하는데, ZQ캘리브래이션 결과로 생성된 상기 코드들을 이용하여 온 다이 터미네이션 장치의 저항값(메모리장치의 경우에는 DQ패드 쪽의 터미네이션 저항값)을 조정하게 된다.(캘리브래이션을 위한 노드인 ZQ노드를 이용해서 캘리브래이션이 이루어지기 때문에 ZQ캘리브래이션이라 한다.)ZQ calibration refers to the process of generating pull-up and pull-down codes that change as the PVT (Process, Voltage, Temperature) process changes, and the code generated as a result of ZQ calibration The resistance value of the on-die termination device (the termination resistance value on the DQ pad side in the case of a memory device) is adjusted using the ZQ node (the calibration is performed using the ZQ node, which is a node for calibration). It is called calibration.)

이하, 온 다이 터미네이션 장치에서 행해지는 ZQ캘리브래이션에 대해 알아본다.Hereinafter, the ZQ calibration performed in the on die termination device will be described.

도 1은 종래의 온 다이 터미네이션 장치에서 ZQ캘리브래이션 동작을 수행하는 부분에 대한 구성도이다.1 is a block diagram of a portion for performing a ZQ calibration operation in a conventional on-die termination device.

도면에 도시된 바와 같이, 종래의 온 다이 터미네이션 장치는 제1풀업 저항부(110), 제2풀업 저항부(120), 풀다운구동 저항부(130), 기준전압 발생기(102), 비교기(103, 104), 카운터(105, 106)를 포함하여 ZQ 캘리브래이션 동작을 수행한다.As shown in the drawing, the conventional on-die termination device includes a first pull-up resistor 110, a second pull-up resistor 120, a pull-down drive resistor 130, a reference voltage generator 102, and a comparator 103. 104) and the counters 105 and 106 to perform a ZQ calibration operation.

그 동작을 보면, 비교기(comparator)(103)는 ZQ핀(ZQ노드의 칩 외부)에 연결된 기준저항(101)(일반적으로 240Ω)과 제1풀업 저항부(110)를 연결하여 생성되는 ZQ노드의 전압과 내부의 기준전압 발생기(102)에서 생성되는 기준전압(VREF, 일반적으로 VDDQ/2로 설정됨)을 비교하여 업/다운(UP/DOWN) 신호를 생성한다.In operation, the comparator 103 is a ZQ node generated by connecting a first resistor (110) and a reference resistor 101 (typically 240?) Connected to a ZQ pin (outside the chip of the ZQ node). The up-down signal is generated by comparing the reference voltage and the reference voltage VREF (generally set to VDDQ / 2) generated by the internal reference voltage generator 102.

풀업카운터(105)는 상기 업/다운 신호를 받아서 이진코드(PCODE<0:N>)를 생성하는데, 생성된 이진코드(PCODE<0:N>)로 제1풀업 저항부(110)의 병렬로 연결된 저항들을 온/오프하여 저항값을 조정한다. 조정된 제1풀업 저항부(110)의 저항값은 다시 ZQ노드의 전압에 영향을 주고 상기한 바와 같은 동작이 반복된다. 즉, 제1풀업 저항부(110)의 전체 저항값이 기준저항(101)(일반적으로 240Ω)의 저항값과 같아지도록 제1풀업 저항부(110)가 캘리브래이션(calibration) 된다.(풀업 캘리브래이션)The pull-up counter 105 receives the up / down signal and generates a binary code PCODE <0: N>. The pull-up counter 105 may generate a parallel code of the first pullup resistor unit 110 with the generated binary code PCODE <0: N>. Adjust the resistance value by turning on / off the connected resistors. The adjusted resistance value of the first pull-up resistor unit 110 again affects the voltage of the ZQ node, and the operation as described above is repeated. That is, the first pull-up resistor 110 is calibrated so that the total resistance of the first pull-up resistor 110 is equal to the resistance of the reference resistor 101 (typically 240?). Calibration)

상술한 풀업 캘리브래이션 과정 중에 생성되는 이진코드(PCODE<0:N>)는 제2풀업 저항부(120)에 입력되어 제2풀업구동 저항부(120)의 전체 저항값을 결정하게 된다. 이제 풀다운 캘리브래이션 동작이 시작되는데 풀업 캘리브래이션의 경우와 비슷하게, 비교기(104)와 풀다운카운터(106)를 사용하여 a노드의 전압이 기준전압(VREF)과 같아지도록, 즉 풀다운 저항부(130)의 전체 저항값이 제2풀업 저항부(120)의 전체 저항값과 같아지도록 캘리브래이션 된다.(풀다운 캘리브래이션)The binary codes PCODE <0: N> generated during the pull-up calibration process described above are input to the second pull-up resistor 120 to determine the overall resistance of the second pull-up driving resistor 120. The pull-down calibration operation now begins, similar to the pull-up calibration, using the comparator 104 and the pull-down counter 106 so that the voltage at node a equals the reference voltage (VREF), that is, the pull-down resistor ( The total resistance value of 130 is calibrated to be equal to the total resistance value of the second pull-up resistor unit 120 (pull-down calibration).

상술한 ZQ캘리브래이션(풀업 및 풀다운 캘리브래이션)의 결과로 생성된 이진코드들(PCODE<0:N>, NCODE<0:N>)은, 도 1의 캘리브래이션 회로의 풀업 및 풀다운 저항부와 동일하게 레이아웃 되어있는 입/출력 패드 측의 풀업 및 풀다운저항에 입력되어 온 다이 터미네이션 장치의 저항값을 결정하게 된다.(메모리장치의 경우에는 DQ패드 측에 있는 풀업 및 풀다운 저항값을 결정)The binary codes PCODE <0: N> and NCODE <0: N> generated as a result of the above-described ZQ calibration (pull-up and pull-down calibration) are the pull-up and pull-down of the calibration circuit of FIG. The resistance value of the die termination device input to the pull-up and pull-down resistors on the input / output pad side laid out in the same way as the resistor unit is determined. (For memory devices, the pull-up and pull-down resistor values on the DQ pad side are determined. decision)

참고로, 상술한 종래기술에는 풀업 및 풀다운 캘리브래이션을 모두 실시해 풀업 캘리브래이션 코드(PCODE<0:N>)와 풀다운 캘리브래이션 코드(NCODE<0:N>)를 생성해 온 다이 터미네이션 장치의 풀업 저항부와 풀다운 저항부의 저항값을 결정하는 경우에 대해 설명했지만, 온 다이 터미네이션 장치에서 항상 풀업 저항부와 풀다운 저항부 모두를 구비하고 있는 것은 아니다. 예를 들어, 반도체 메모리장치의 경우에는 출력드라이버 측에는 풀업 저항부와 풀다운 저항부를 모두 사용하고 있지만, 입력버퍼 측에는 풀업 저항부만을 사용하고 있다.For reference, in the above-described conventional technique, both the pull-up and pull-down calibration are performed to generate a die termination for generating a pull-up calibration code (PCODE <0: N>) and a pull-down calibration code (NCODE <0: N>). Although the case where the resistance values of the pull-up resistor portion and the pull-down resistor portion of the device are determined is described, the on-die termination device does not always include both the pull-up resistor portion and the pull-down resistor portion. For example, in the case of a semiconductor memory device, both the pull-up resistor portion and the pull-down resistor portion are used on the output driver side, but only the pull-up resistor portion is used on the input buffer side.

따라서 온 다이 터미네이션 장치가 입/출력패드 측에 풀업 저항부만으로 구성된 경우에는, 도 1의 캘리브래이션 회로에서도, 풀업 캘리브래이션 코드(PCODE<0:N>)를 생성하기 위한 부분인 풀업 저항부(110), 카운터(105), 비교기(103)만으로 구성되면 된다. 그리고 그때의 동작은 상술한 풀업 캘리브래이션 과정과 동일하다.Therefore, when the on-die termination device is composed of only a pull-up resistor on the input / output pad side, the pull-up resistor, which is a part for generating the pull-up calibration code PCODE <0: N>, also in the calibration circuit of FIG. 1. It is sufficient to consist only of the unit 110, the counter 105, and the comparator 103. And the operation at that time is the same as the pull-up calibration process described above.

도 2a 및 도 2b는 각각 목표저항이 60옴, 40옴인 경우, 풀업 캘리브래이션 코드(PCODE<0:N>)에 따른 입/출력 패드측의 풀업 저항부의 저항값 변화를 나타낸 그래프이다.2A and 2B are graphs illustrating a change in the resistance value of the pull-up resistor unit on the input / output pad side according to the pull-up calibration codes PCODE <0: N> when the target resistances are 60 ohms and 40 ohms, respectively.

도면의 X축은 이진수 형태의 풀업 캘리브래이션 코드(PCODE<0:N>)를 십진수화해서 나타낸 값이며, Y축은 입/출력 패드 측 풀업 저항부의 저항값을 옴(ohm) 단위로 나타낸 것이다.In the drawing, the X axis represents a binary numbered pull-up calibration code (PCODE <0: N>) in decimal form, and the Y axis represents the resistance value of the input / output pad side pull-up resistor unit in ohms.

도면을 보면, 입/출력 패드 측의 풀업 저항부가 가져야 하는 목표(target)저항은 단지 60옴, 40옴 이지만, 풀업 저항부가 가질 수 있는 저항값의 범위는 상당히 넓다는 것을 확인할 수 있으며, 풀업 캘리브래이션 코드(PCODE<0:N>)가 하나씩 변화할 때마다 풀업 저항부의 저항값도 상당히 많이 변하게 되는 것을 확인할 수 있다.From the figure, it can be seen that the target resistance of the pull-up resistor portion of the input / output pad side is only 60 ohms and 40 ohms, but the range of resistance values that the pull-up resistor portion can have is quite wide. It can be seen that the resistance value of the pull-up resistor part changes considerably as the variation code (PCODE <0: N>) changes one by one.

이와 같이, 풀업 캘리브래이션 코드(PCODE<0:N>)의 변화에 대한 풀업 저항부의 저항값 변화의 폭이 크다면, 목표값에 풀업 저항부의 저항값을 정확히 맞추기가 어려워 진다. 따라서 온 다이 터미네이션 장치가 정확한 임피던스 매칭(impedance matching)을 시키는데 문제가 생기게 되고, 이는 온 다이 터미네이션 장치가 적용되는 반도체장치의 속도를 떨어뜨리게 된다는 문제점이 있다.As described above, if the change in the resistance value of the pull-up resistor unit with respect to the change in the pull-up calibration code PCODE <0: N> is large, it is difficult to accurately match the resistance value of the pull-up resistor unit to the target value. Therefore, there is a problem in that the on die termination device makes accurate impedance matching, which causes a problem that the speed of the semiconductor device to which the on die termination device is applied is reduced.

물론, 풀업 저항부에 병렬로 연결된 저항들의 갯수를 늘리고, 풀업 캘리브래이션 코드(PCODE<0:N>)를 더욱 세분화 한다면 온 다이 터미네이션 장치의 해상도(resolution)를 높이는 것이 가능하기는 하지만, 이러한 것은 높아지는 해상도만큼 전체 회로의 면적을 증가시키게 된다는 문제점이 있다.Of course, it is possible to increase the resolution of the on-die termination device by increasing the number of resistors connected in parallel to the pull-up resistor and further subdividing the pull-up calibration code (PCODE <0: N>). The problem is that the area of the entire circuit is increased by an increasing resolution.

본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 온 다이 터미네이션 장치의 전체 면적을 늘리지 않으면서도 온 다이 터미네이션 장치의 해상도(resolution)를 높이기 위한 것이다.The present invention has been proposed to solve the above problems of the prior art, and is intended to increase the resolution of the on die termination apparatus without increasing the total area of the on die termination apparatus.

상기한 목적을 달성하기 위한, 온 다이 터미네이션 장치가 풀업 및 풀다운 저항부를 모두 포함하는 경우, 본 발명의 일실시예에 따른 온 다이 터미네이션 장치는, 외부저항과 캘리브래이션 되는, 풀업 캘리브래이션 코드를 생성하기 위한 풀 업 캘리브래이션 저항부; 외부저항과 캘리브래이션 되는, 풀다운 캘리브래이션 코드를 생성하기 위한 풀다운 캘리브래이션 저항부; 입/출력 패드 측에서 상기 풀업 캘리브래이션 코드를 입력받아 임피던스 매칭을 시키기 위한 풀업 터미네이션 저항부; 및 입/출력 패드 측에서 상기 풀다운 캘리브래이션 코드를 입력받아 임피던스 매칭을 시키기 위한 풀다운 터미네이션 저항부를 포함하며, 상기 저항부들은 상기 캘리브래이션 코드들과 무관하게 상기 저항부들이 동작할 때 항상 턴온되는 저항을 적어도 하나 이상씩 구비하는 것을 특징으로 한다.In order to achieve the above object, when the on-die termination apparatus includes both pull-up and pull-down resistors, the on-die termination apparatus according to an embodiment of the present invention is calibrated with an external resistor, a pull-up calibration cord. Pull-up calibration resistor for generating a; A pull-down calibration resistor unit for generating a pull-down calibration code that is calibrated with an external resistor; A pull-up termination resistor unit for impedance matching by receiving the pull-up calibration code from an input / output pad side; And a pull-down termination resistor configured to receive the pull-down calibration code from the input / output pad and perform impedance matching, wherein the resistors are always turned on when the resistors operate regardless of the calibration codes. At least one resistor is characterized in that each.

또한, 온 다이 터미네이션 장치가 풀업 또는 풀다운 저항부 중 하나만을 포함하는 경우(버퍼 측에서 풀업 또는 풀다운 중 한쪽으로만 터미네이션), 본 발명의 일실시예에 따른 온 다이 터미네이션 장치는, 외부저항과 캘리브래이션 되는, 캘리브래이션 코드를 생성하기 위한 캘리브래이션 저항부; 및 입/출력 패드 측에서 상기 캘리브래이션 코드를 입력받아 임피던스 매칭을 시키기 위한 터미네이션 저항부를 포함하며, 상기 저항부들은 상기 캘리브래이션 코드와 무관하게 상기 저항부들이 동작할 때 항상 턴온되는 적어도 하나 이상의 저항을 포함하는 것을 특징으로 한다.In addition, when the on-die termination device includes only one of the pull-up or pull-down resistor parts (terminals to either the pull-up or pull-down on the buffer side), the on-die termination device according to an embodiment of the present invention is an external resistor and a calligraphy. A calibration resistor unit for generating a calibration code, which is brazed; And a termination resistor configured to receive the calibration code from the input / output pad and perform impedance matching, wherein the resistors are always turned on when the resistors operate regardless of the calibration code. It is characterized by including the above resistance.

즉, 본 발명의 온 다이 터미네이션 장치는, 제1노드의 전압과 기준전압에 응답하여 캘리브래이션 코드를 생성하는 코드생성부; 상기 캘리브래이션 코드를 입력받아 온/오프 되며, 상기 제1노드에 병렬로 연결된 다수의 캘리브래이션 저항; 및 상기 다수의 캘리브래이션 저항에 병렬로 연결되며, 온 다이 터미네이션 장치가 동작할 때 항상 턴온되는 하나 이상의 저항을 포함하는 캘리브래이션 회로를 구비한 다.That is, the on-die termination device of the present invention includes a code generator for generating a calibration code in response to the voltage and the reference voltage of the first node; A plurality of calibration resistors which are turned on / off by receiving the calibration code and are connected in parallel to the first node; And a calibration circuit connected in parallel to the plurality of calibration resistors, the calibration circuit including one or more resistors that are always turned on when the on die termination device operates.

또한, 본 발명에서는 상기 실시예에 따른 온 다이 터미네이션 장치가 번 인 테스트 등에 대비하기 위한 추가적인 회로를 구비한 온 다이 터미네이션 장치도 제공하는데 이 경우 본 발명의 일실시예에 따른 온 다이 터미네이션 장치는, ZQ노드측의 캘리브래이션 저항부를 통해 캘리브래이션 코드를 생성하고, 상기 캘리브래이션 코드를 입/출력패드 측의 터미네이션 저항부에 입력해 임피던스 매칭을 시키며, 상기 저항부들 내에는 온/오프신호의 제어를 받아 상기 저항부들이 동작할때 항상 턴온되는 하나 이상의 저항을 포함하는 온 다이 터미네이션 장치에 있어서, 상기 ZQ노드에 연결된 외부저항이 클 경우 ODT오프신호를 발생시키는 ODT오프신호 발생부; 및 상기 ODT오프신호에 응답하여 상기 캘리브래이션 저항부와 상기 터미네이션 저항부 내의 모든 저항을 오프시키는 출력부를 포함한다.In addition, the present invention also provides an on-die termination device having an additional circuit for the on-die termination device according to the embodiment for the burn-in test, etc. In this case, the on-die termination device according to an embodiment of the present invention, A calibration code is generated through a calibration resistor on a ZQ node side, the calibration code is input to a termination resistor on an input / output pad side to perform impedance matching, and an on / off signal is included in the resistors. An on-die termination apparatus comprising at least one resistor which is always turned on when the resistors are operated under the control of the control unit, the on-die termination apparatus comprising: an ODT off-signal generator for generating an ODT off signal when the external resistance connected to the ZQ node is large; And an output unit for turning off all of the resistances in the calibration resistor unit and the termination resistor unit in response to the ODT off signal.

또한, 추가적으로 MRS세팅에 의한 커맨드도 입력받기 위한 본 발명의 일실시예에 따른 온 다이 터미네이션 장치는, ZQ노드측의 캘리브래이션 저항부를 통해 캘리브래이션 코드를 생성하고, 상기 캘리브래이션 코드를 입/출력패드 측의 터미네이션 저항부에 입력해 임피던스 매칭을 시키며, 상기 저항부들 내에는 온/오프신호의 제어를 받아 상기 저항부들이 동작할때 항상 턴온되는 하나 이상의 저항을 포함하는 온 다이 터미네이션 장치에 있어서, 상기 ZQ노드에 연결된 외부저항이 클 경우 ODT오프신호를 발생시키는 ODT오프신호 발생부; MRS세팅에 의한 ODT인에이블 신호를 입력받는 MRS입력부; 상기 ODT오프신호 발생부와 상기 MRS입력부의 출력에 응답하여 상기 캘리브래이션 저항부와 상기 터미네이션 저항부의 오프 또는 인에이블 을 위한 신호를 출력하는 제어부; 및 상기 제어부의 출력신호에 응답하여 상기 캘리브래이션 저항부와 상기 터미네이션 저항부를 제어하는 출력부를 포함한다.In addition, the on-die termination apparatus according to an embodiment of the present invention for receiving a command by the MRS setting further generates a calibration code through a calibration resistor on the side of a ZQ node, and generates the calibration code. An on-die termination device including an impedance matching input to the termination resistor on the input / output pad side, and including one or more resistors which are always turned on when the resistors are operated under the control of an on / off signal. An ODT off signal generator for generating an ODT off signal when the external resistance connected to the ZQ node is large; An MRS input unit configured to receive an ODT enable signal by MRS setting; A controller configured to output a signal for turning off or enabling the calibration resistor unit and the termination resistor unit in response to an output of the ODT off signal generator and the MRS input unit; And an output unit configured to control the calibration resistor unit and the termination resistor unit in response to an output signal of the controller.

이하 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, the most preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention.

도 3은 본 발명의 일실시예에 따른 온 다이 터미네이션 장치의 구성도이다.3 is a block diagram of an on die termination apparatus according to an embodiment of the present invention.

도면에 도시된 바와 같이 본 발명의 일실시예에 따른 온 다이 터미네이션 장치는, ZQ노드에 연결된 외부저항(301)과 캘리브래이션 되는, 풀업 캘리브래이션 코드(PCODE<0:N>)를 생성하기 위한 풀업 캘리브래이션 저항부(310+320); ZQ노드에 연결된 외부저항(301)과 캘리브래이션 되는, 풀다운 캘리브래이션 코드(NCODE<0:N>)를 생성하기 위한 풀다운 캘리브래이션 저항부(350+360); 입/출력 패드(DQ) 측에서 풀업 캘리브래이션 코드(PCODE<0:N>)를 입력받아 임피던스 매칭을 시키기 위한 풀업 터미네이션 저항부(370+380); 및 입/출력 패드(DQ) 측에서 상기 풀다운 캘리브래이션 코드(NCODE<0:N>)를 입력받아 임피던스 매칭을 시키기 위한 풀다운 터미네이션 저항부(390+400)를 포함하며, 상기 저항부들(310+320, 350+360, 370+380, 390+400)은 상기 캘리브래이션 코드들(PCODE<0:N>, NCODE<0:N>)과 무관하게 상기 저항부들(310+320, 350+360, 370+380, 390+400)이 동작할 때 항상 턴온되는 저항(320, 360, 380, 400)을 적어도 하나 이상씩 구비하는 것을 특징으로 한다.As shown in the figure, the on-die termination device according to an embodiment of the present invention generates a pull-up calibration code (PCODE <0: N>) that is calibrated with an external resistor 301 connected to a ZQ node. A pull-up calibration resistor (310 + 320) for; A pull-down calibration resistor unit 350 + 360 for generating a pull-down calibration code NCODE <0: N>, which is calibrated with an external resistor 301 connected to the ZQ node; A pull-up termination resistor unit 370 + 380 configured to receive a pull-up calibration code PCODE <0: N> from the input / output pad DQ to perform impedance matching; And a pull-down termination resistor 390 + 400 for impedance matching by receiving the pull-down calibration code NCODE <0: N> from an input / output pad DQ, and the resistors 310 +320, 350 + 360, 370 + 380, 390 + 400 are the resistance parts 310 + 320, 350+ regardless of the calibration codes PCODE <0: N> and NCODE <0: N>. At least one resistor 320, 360, 380, 400 that is always turned on when the 360, 370 + 380, 390 + 400 is operating.

본 발명에 있어서, 온 다이 터미네이션 장치의 저항부들(310+320, 350+360, 370+380, 390+400) 내의 병렬 저항들은 종래와 같이 모두 캘리브래이션 코드들(PCODE<0:N>, NCODE<0:N>)의 제어를 받아 온/오프 되지는 않는다. 즉, 본 발명의 저항부들(310+320, 350+360, 370+380, 390+400)은 각 저항부들이 동작할 때 항상 턴온되는 하나 이상의 저항(320, 360, 380, 400)을 갖는다. 저항부들(310+320, 350+360, 370+380, 390+400)의 전체 저항값은 항상 턴온되는 하나 이상의 저항(320, 360, 380, 400)과 기존의 캘리브래이션 코드들(PCODE<0:N>, NCODE<0:N>)의 제어를 받는 저항들(310, 350, 370, 390)의 값을 병렬로 합한 값과 같아지므로 턴온되는 저항(320, 360, 380, 400)을 하나 이상씩 둠으로써 캘리브래이션 코드(PCODE<0:N>, NCODE<0:N>) 가 한단계씩 변할 때마다 변하게 되는 저항부들(310+320, 350+360, 370+380, 390+400)의 전제 저항값은 기존보다 더 조금 변하는 것이 가능해진다. 즉, 온 다이 터미네이션 장치가 동작할 때 항상 턴온되는 저항(320, 360, 380, 400)을 둠으로써, 온 다이 터미네이션 장치의 해상도(resolution)가 올라가는 것이 가능해진다.In the present invention, the parallel resistors in the resistance parts 310 + 320, 350 + 360, 370 + 380, and 390 + 400 of the on die termination device are all calibrated with the calibration codes PCODE <0: N>, NCODE <0: N>) is not turned on / off under control. That is, the resistors 310 + 320, 350 + 360, 370 + 380, and 390 + 400 of the present invention have one or more resistors 320, 360, 380, and 400 that are always turned on when each resistor is operated. The total resistance of the resistors 310 + 320, 350 + 360, 370 + 380, 390 + 400 is equal to one or more resistors 320, 360, 380, 400 that are always turned on and the existing calibration codes PCODE < 0: N>, NCODE <0: N>) is equal to the sum of the parallel values of the resistors 310, 350, 370, 390 under the control of the turn-on resistors (320, 360, 380, 400) Resistance parts (310 + 320, 350 + 360, 370 + 380, 390 + 400) that change each time the calibration code (PCODE <0: N>, NCODE <0: N>) changes by one step It is possible to change the total resistance value of) slightly more than before. That is, by providing the resistors 320, 360, 380, and 400 which are always turned on when the on die termination device operates, the resolution of the on die termination device can be increased.

또한, 항상 턴온되는 저항(320, 360, 380, 400)이 구비됨으로 인하여 온 다이 터미네이션 장치의 저항부들(310+320, 350+360, 370+380, 390+400)의 초기값을 일정하게 잡아줄 수 있다는 장점도 생기게 된다.In addition, since the resistors 320, 360, 380, and 400 that are always turned on are provided, the initial values of the resistance parts 310 + 320, 350 + 360, 370 + 380, and 390 + 400 of the on-die termination device are constantly set. It also gives you the advantage.

본 발명의 저항 부들(310+320, 350+360, 370+380, 390+400)은 도면에 도시된 바와 같이, 캘리브래이션 코드들(PCODE<0:N>, NCODE<0:N>)을 입력받아 온/오프되는 병렬로 연결된 복수의 저항들(310, 350, 370, 390); 및 저항부들(310+320, 350+360, 370+380, 390+400)이 동작할 때 항상 턴온되는 저항(320, 360, 380, 400) 을 포함하여 구성될 수 있다.The resistance parts 310 + 320, 350 + 360, 370 + 380, and 390 + 400 of the present invention have calibration codes PCODE <0: N> and NCODE <0: N> as shown in the drawing. A plurality of resistors 310, 350, 370, and 390 connected in parallel to receive the inputs; And resistors 320, 360, 380, and 400 that are always turned on when the resistors 310 + 320, 350 + 360, 370 + 380, and 390 + 400 operate.

본 발명에 새롭게 구비된 턴온저항(320, 360, 380, 400)은 on/off 또는 on/off'신호의 제어를 받는다. 상세하게, 온 다이 터미네이션 장치가 풀업 터미네이션 동작을 할 때는 풀업 캘리브래이션 저항부(310+320) 내의 턴온저항(320)과 풀업 터미네이션 저항부(370+380)내의 턴온저항(380)이 온 되도록 on/off신호는 조절되며, 온 다이 터미네이션 장치가 풀다운 터미네이션 동작을 할 때는 풀다운 캘리브래이션 저항부(350+360) 내의 턴온저항(360)과 풀다운 터미네이션 저항부(390+400)내의 턴온저항(400)이 온 되도록 on/off'신호는 조절된다.The turn-on resistors 320, 360, 380, and 400 newly provided in the present invention are controlled by on / off or on / off 'signals. In detail, when the on-die termination device performs the pull-up termination operation, the turn-on resistor 320 in the pull-up calibration resistor 310 + 320 and the turn-on resistor 380 in the pull-up termination resistor 370 + 380 are turned on. The on / off signal is controlled and the turn-on resistance in the pull-down termination resistor section 390 + 400 and the turn-on resistance in the pull-down termination resistor section 390 + 400 when the on-die termination device performs the pull-down termination operation. The on / off 'signal is adjusted to turn on 400).

단순히 병렬로 연결된 저항을 하나 더 두는 것이 아니라, 턴온저항(320, 360, 380, 400)이 on/off 또는 on/off'신호의 제어를 받게 한 이유는 온 다이 터미네이션 장치가 풀업 및 풀다운 터미네이션을 위한 저항부들을 모두 구비하고 있더라도 풀업 터미네이션 동작 또는 풀다운 터미네이션 동작만을 할 수 있도록 하기 위한 것이다. 예를 들어 반도체 메모리장치의 경우에는, 온 다이 터미네이션 장치가 DQ패드 측에서 입력버퍼(input buffer)로 동작할때는 풀업 터미네이션 동작만을 하다가, 출력 드라이버(output driver)로 동작할 때는 풀업 및 풀다운 터미네이션 동작을 모두 수행한다.Instead of simply putting one more resistor in parallel, the reason that the turn-on resistors 320, 360, 380, and 400 are controlled by the on / off or on / off 'signal is that the on-die termination device pulls up and pulls down the terminations. Even if it has all the resistors for the purpose is to enable only the pull-up termination operation or pull-down termination operation. For example, in the case of a semiconductor memory device, when the on-die termination device operates as an input buffer at the DQ pad side, only the pull-up termination operation is performed. When the on-die termination device is operated as an output driver, pull-up and pull-down termination operations are performed. Do it all.

풀다운 캘리브래이션 저항부(350+360)를 이용하여 풀다운 캘리브래이션 코드(NCODE<0:N>)를 생성하는 풀다운 캘리브래이션 동작은, 종래와 마찬가지로 직접적으로 외부저항(301)과 캘리브래이션 되는 것이 아니라 추가로 구비되는 제2풀업 캘리브래이션 저항부(330+340)(제1풀업 캘리브래이션 저항부와 동일하게 구성된다 .)를 통해서 외부저항(301)과 캘리브래이션 될 수 있다.The pull-down calibration operation of generating a pull-down calibration code (NCODE <0: N>) using the pull-down calibration resistor unit 350 + 360, as in the prior art, is performed directly with the external resistor 301 and the calibration bracket. It can be calibrated with the external resistor 301 through the second pull-up calibration resistor 330 + 340 (which is configured identically to the first pull-up calibration resistor), which is not provided. have.

참고로, 종래기술에서 설명한 도 1은 온 다이 터미네이션 장치의 캘리브래이션 회로만을 도시하고 있으나, 도 3에서는 캘리브래이션 회로뿐만이 아니라 터미네이션 저항부(370+380, 390+400)가 위치하게 되는, 즉 직접적으로 임피던스 매칭(impedance matching)을 시키게 되는 부분인 입/출력 패드(도면에는 입/출력 패드가 DQ패드인 경우를 도시) 측도 도시하고 있다.For reference, FIG. 1 described in the related art shows only a calibration circuit of the on-die termination device, but in FIG. 3, not only the calibration circuit but also the termination resistors 370 + 380 and 390 + 400 are positioned. In other words, an input / output pad (shown in the drawing that the input / output pad is a DQ pad) is shown, which is a part to directly perform impedance matching.

도 4a, 도 4b는 온 다이 터미네이션 장치가 도 3과 같이 구성되고, 각각 목표저항이 60옴, 40옴인 경우, 풀업 캘리브래이션 코드(PCODE<0:N>)에 따른 풀업 터미네이션 저항부(370+380)의 저항값 변화를 나타낸 그래프이다.4A and 4B illustrate the pull-up termination resistor unit 370 according to the pull-up calibration code PCODE <0: N> when the on-die termination device is configured as shown in FIG. 3 and the target resistance is 60 ohms or 40 ohms, respectively. +380) is a graph showing a change in resistance value.

도 4a와 4b을 보면, 종래의 도 2a, 2b와는 다르게 한 코드당 변화하는 저항의 폭이 현저하게 작기 때문에 목표(target)하는 60옴(ohm) 또는 40옴에 가깝게 풀업 터미네이션 저항부(370+380)의 저항값을 결정할 수 있다는 것을 알 수 있다. 도면에는 풀업 터미네이션 저항부(370+380)의 저항값의 변화만을 도시하였지만, 풀다운 터미네이션 저항부(390+400) 역시 본 발명에서 적용된 기술이 동일하기 때문에 도면에 도시된 그래프와 동일한 결과를 얻어낼 수 있음은 당연하다.Referring to FIGS. 4A and 4B, unlike the conventional FIGS. 2A and 2B, since the width of the resistance that changes per code is significantly smaller, the pull-up termination resistor portion 370 + 380 close to the target 60 ohm or 40 ohm is targeted. It can be seen that the resistance value of) can be determined. Although only a change in the resistance value of the pull-up termination resistor unit 370 + 380 is shown in the drawing, the pull-down termination resistor unit 390 + 400 may also obtain the same result as the graph shown in the drawing because the technology applied in the present invention is the same. Of course it can.

도 5는 온 다이 터미네이션 장치가 풀업 저항부만을 포함하는 경우, 본 발명의 일실시예에 따른 온 다이 터미네이션 장치를 도시한 도면이다.5 is a diagram illustrating an on-die termination device according to an embodiment of the present invention when the on-die termination device includes only a pull-up resistor.

즉, 도 3에 도시된 실시예가 풀업 및 풀다운 터미네이션 동작 모두를 수행할 수 있는 온 다이 터미네이션 장치에 대한 도면인데 반해, 도 5에는 풀업 터미네이션 만을 수행할 수 있는 온 다이 터미네이션 장치에 관해서 도시하고 있다.That is, while the embodiment shown in FIG. 3 is a diagram of an on die termination apparatus capable of performing both pull-up and pull-down termination operations, FIG. 5 illustrates an on-die termination apparatus capable of performing pull-up termination only.

비록 도 5에는 풀업 터미네이션 만을 수행하고 있는 온 다이 터미네이션 장치에 대해서 도시하고 있지만, 온 다이 터미네이션 장치가 풀다운 터미네이션 만을 수행하는 경우도 있을 수 있으며, 이러한 경우에 대하여도 같이 설명하도록 한다.Although FIG. 5 illustrates an on-die termination device performing only pull-up termination, the on-die termination device may perform only pull-down termination, which will also be described.

온 다이 터미네이션 장치가 풀업 또는 풀다운 저항부 중 하나만을 포함하는 경우(버퍼 측에서 풀업 또는 풀다운 중 한쪽으로만 터미네이션), 본 발명의 일실시예에 따른 온 다이 터미네이션 장치는 도면에 도시된 바와 같이, ZQ노드에 연결된 외부저항(501)과 캘리브래이션 되는, 캘리브래이션 코드(PCODE<0:N>)를 생성하기 위한 캘리브래이션 저항부(510+520); 및 입/출력(DQ) 패드 측에서 캘리브래이션 코드(PCODE<0:N>)를 입력받아 임피던스 매칭을 시키기 위한 터미네이션 저항부(570+580)를 포함하며, 저항부들(510+520, 570+580)은 캘리브래이션 코드(PCODE<0:N>)와 무관하게 저항부들(510+520, 570+580)이 동작할 때 항상 턴온되는 적어도 하나 이상의 저항(520, 580)을 포함하는 것을 특징으로 한다.When the on die termination device includes only one of the pull-up or pull-down resistors (terminal termination of the pull-up or pull-down on the buffer side), the on-die termination device according to an embodiment of the present invention is shown in the drawing, A calibration resistor unit 510 + 520 for generating a calibration code PCODE <0: N>, which is calibrated with an external resistor 501 connected to the ZQ node; And a termination resistor unit 570 + 580 for impedance matching by receiving the calibration code PCODE <0: N> from the input / output (DQ) pad side. The resistor units 510 + 520 and 570 +580) includes at least one resistor 520, 580 that is always turned on when the resistors 510 + 520, 570 + 580 operate regardless of the calibration code PCODE <0: N>. It features.

특히, 온 다이 터미네이션 장치가 풀다운 터미네이션만 하는 경우에는, 캘리브래이션 저항부(510+520)가 도면과 다르게 풀업이 아닌 풀다운 저항부로 구성하면 되고, 터미네이션 저항부(570+580) 또한 도면과 다르게 풀업이 아닌 풀다운 저항부로 구성하면 된다. 또한, 이 경우에 캘리브래이션 저항부(510+520)가 직접적으로 외부저항(501)과 캘리브래이션 되기 위해서는, 외부저항(501)을 도면과 다르게 풀다운저항이 아닌 풀업저항의 형태로 구현하면 된다.In particular, when the on die termination device only pulls down, the calibration resistor 510 + 520 may be configured as a pull-down resistor rather than a pull-up unlike the drawing, and the termination resistor 570 + 580 may also be different from the drawing. This is done by using pulldown resistors instead of pullups. In addition, in this case, in order for the calibration resistor 510 + 520 to be directly calibrated with the external resistor 501, the external resistor 501 may be implemented in the form of a pull-up resistor rather than a pull-down resistor, unlike the drawing. do.

정리하면, 도 5에 도시된 온 다이 터미네이션 장치는, 제1노드(ZQ)의 전압과 기준전압(VREF)에 응답하여 캘리브래이션 코드(PCODE<0:N> 또는 NCODE<0:N>, 도면 에는 PCODE의 경우를 도시)를 생성하는 코드생성부(502+503); 캘리브래이션 코드(PCODE<0:N>)를 입력받아 온/오프 되며, 제1노드(ZQ)에 병렬로 연결된 다수의 캘리브래이션 저항(510); 및 다수의 캘리브래이션 저항(510)에 병렬로 연결되어, 온 다이 터미네이션 장치가 동작할 때 항상 턴온되는 하나 이상의 저항(520)을 포함하는 캘리브래이션 회로를 포함하는 것을 특징으로 한다.In summary, the on-die termination apparatus illustrated in FIG. 5 may include a calibration code PCODE <0: N> or NCODE <0: N> in response to the voltage of the first node ZQ and the reference voltage VREF. A code generator (502 + 503) for generating a PCODE) in the drawing; A plurality of calibration resistors 510 which are turned on / off by receiving a calibration code PCODE <0: N> and connected in parallel to the first node ZQ; And a calibration circuit connected in parallel to the plurality of calibration resistors 510, the calibration circuit including one or more resistors 520 that are always turned on when the on die termination device is operating.

온 다이 터미네이션 장치가 풀업 또는 풀다운 터미네이션 동작만을 수행하는 경우에도 그 기본적인 동작은 도 3에서의 동작과 동일하므로, 더 이상의 상세한 설명은 생략하기로 한다.Even when the on-die termination apparatus performs only a pull-up or pull-down termination operation, the basic operation is the same as that of FIG. 3, and thus, further description thereof will be omitted.

상술한 도 3 내지 도 5에서 설명한 온 다이 터미네이션 장치는 상술한 실시예 만으로 아무 이상 없이 동작하는 것이 가능하다. 하지만 특정 조건에서의 동작을 만족하기 위해서는 추가적인 회로가 더 필요한데, 이하 이에 대해 알아보기로 한다.3 to 5 described above can operate without any abnormality only in the above-described embodiment. However, additional circuitry is needed to meet the operation under specific conditions.

온 다이 터미네이션 장치가 사용되는 메모리장치의 패키지 번인 테스트(Package Burn In tect) 시에는, 테스트 장비의 전류(current) 사용량에 대한 한계에 기인하여 입력 버퍼(input buffer)의 터미네이션 저항이 작을 경우 공통(command)으로 입력되는 커맨드(command) 및 어드레스 핀(address pin)의 전류 소모가 증가하여 정상적인 MRS(모드 레지스터 셋, Mode Registor Set)입력이 불가능하다. 따라서 터미네이션 저항부의 전체 저항값이 10kΩ이상의 큰 값을 갖도록 하기 위하여 ZQ패드에 연결된 외부저항 값을 10kΩ이상으로 적용하여 캘리브래이션 저항부도 큰 저항값을 갖도록 캘리브래이션 되도록 한다. 이는 캘리브래이션 저항부가 큰 저항값을 갖도록 캘리브래이션 되어야 터미네이션 저항부가 큰 저항값을 갖는 것이므로 당연하다.In package burn-in tests of memory devices in which on-die termination devices are used, they are common when the input buffer termination resistance is small due to the limitation on the current usage of the test equipment. As the current consumption of the command and address pin inputted to the command increases, normal MRS (Mode Registor Set) input is impossible. Therefore, in order for the total resistance of the termination resistor to have a large value of 10kΩ or more, the external resistor connected to the ZQ pad is applied to 10kΩ or more so that the calibration resistor also has a large resistance value. This is natural because the termination resistor has a large resistance value since the calibration resistor has to be calibrated to have a large resistance value.

그러나 상기한 바와 같이 캘리브래이션 저항부들 및 터미네이션 저항부들이 동작할 때마다 항상 턴온되는 턴온저항을 갖고 있는 경우에는, 턴온저항의 존재로 인해 저항부들의 전체저항을 10kΩ과 같이 큰 값으로 설정하는 것이 불가능해 진다.However, as described above, when the calibration resistors and the termination resistors have a turn-on resistance that is always turned on every time they operate, the total resistance of the resistors is set to a large value such as 10 kΩ due to the presence of the turn-on resistance. It becomes impossible.

따라서, 패키지 번인 테스트를 할 때와 같이, 온 다이 터미네이션 장치의 터미네이션 저항값을 크게 설정해 주기 위한 추가적인 회로가 필요하게 된다.Therefore, as in the package burn-in test, an additional circuit is required to set a large termination resistance value of the on die termination device.

도 6은 본 발명에 따른 온 다이 터미네이션 장치가 매우 큰 터미네이션 저항값을 가질 수 있도록 하기 위하여 구비되어야 하는 추가적인 회로의 구성도를 도시한 도면이다.6 is a diagram showing the configuration of an additional circuit that must be provided in order for the on-die termination device according to the present invention to have a very large termination resistance value.

매우 큰 터미네이션 저항을 가질 수 있는 본 발명의 일실시예에 따른 온 다이 터미네이션 장치는, ZQ노드측의 캘리브래이션 저항부를 통해 캘리브래이션 코드를 생성하고, 캘리브래이션 코드를 입/출력패드 측의 터미네이션 저항부에 입력해 임피던스 매칭을 시키며, 저항부들 내에는 온/오프신호의 제어를 받아 저항부들이 동작할때 항상 턴온되는 하나 이상의 저항을 포함하는 온 다이 터미네이션 장치에 있어서, ZQ노드에 연결된 외부저항이 클 경우 ODT오프신호(ODT_OFF)를 발생시키는 ODT오프신호 발생부(610); 및 ODT오프신호(ODT_OFF)에 응답하여 상기 캘리브래이션 저항부와 터미네이션 저항부 내의 모든 저항을 오프시키는 출력부(620)를 포함한 다.On-die termination device according to an embodiment of the present invention that can have a very large termination resistance, generates a calibration code through the calibration resistor portion of the ZQ node side, the calibration code to the input / output pad side An on-die termination device comprising one or more resistors that are input to a termination resistor of a resistor and include one or more resistors which are always turned on when the resistors are operated under the control of an on / off signal. An ODT off signal generator 610 for generating an ODT off signal ODT_OFF when the external resistance is large; And an output unit 620 for turning off all resistances in the calibration resistor unit and the termination resistor unit in response to an ODT off signal ODT_OFF.

ODT오프신호 발생부(610)는 외부저항(도 3의 301 또는 도 5의 501)이 클 경우 ODT오프신호(ODT_OFF)를 발생시키는 역할을 수행한다. 여기서 외부저항이 클 경우란 외부저항의 값이 커서 캘리브래이션 코드(PCODE<0:N>)의 제어를 받는 모든 저항이 오프 되도록 캘리브래이션 코드(PCODE<0:N>)가 설정될 경우를 의미한다. 즉, 캘리브래이션에 의해서 저항부들(캘리브래이션 저항부, 터미네이션 저항부)이 가질 수 있는 저항값 중 가장 큰 저항값을 가지게 될 경우에 ODT오프신호(ODT_OFF)가 발생된다.The ODT off signal generator 610 generates an ODT off signal ODT_OFF when the external resistance 301 of FIG. 3 or 501 of FIG. 5 is large. In this case, when the external resistance is large, the calibration code (PCODE <0: N>) is set so that all the resistors controlled by the calibration code (PCODE <0: N>) are turned off because the value of the external resistance is large. Means. That is, the ODT off signal ODT_OFF is generated when the calibration unit has the largest resistance value among the resistance values of the resistance units (calibration resistor unit and termination resistor unit).

출력부(620)는 ODT오프신호(ODT_OFF)를 입력받아 저항부들을 제어하는데, 상세하게는 ODT오프신호가 입력되면 저항부들내의 모든 저항을 오프시킨다. 여기서의 모든 저항은, 캘리브래이션 코드(PCODE<0:N>)의 제어를 받는 저항들과 온 다이 터미네이션 장치가 동작할 때 항상 턴온되는 하나 이상의 저항을 포함한다.The output unit 620 receives the ODT off signal (ODT_OFF) to control the resistors. In detail, when the ODT off signal is input, all the resistors in the resistors are turned off. All resistors here include resistors controlled by the calibration code PCODE <0: N> and one or more resistors that are always turned on when the on die termination device is operating.

참고로, 도면에는 캘리브래이션 코드로 풀업 캘리브래이션 코드(PCODE<0:N>)를 도시하였지만, 이는 하나의 예시일 뿐이며 ODT오프신호 발생부(610)와 출력부(620)는 풀다운 쪽에도 적용이 가능하다.For reference, although the pull-up calibration code (PCODE <0: N>) is shown as a calibration code in the drawing, this is only one example, and the ODT off signal generator 610 and the output unit 620 may also be pulled down. Application is possible.

도 7은 도 6의 ODT오프신호 발생부(610)의 일실시예 구성도이다.FIG. 7 is a diagram illustrating an embodiment of the ODT off signal generator 610 of FIG. 6.

도면에 도시된 바와 같이, ODT오프신호 발생부(610)는 2개의 낸드(NAND)게이트(701, 702), 노아(NOR)게이트(703) 및 인버터(704)를 포함하여 실시될 수 있다.As shown in the figure, the ODT off signal generator 610 may include two NAND gates 701 and 702, a NOR gate 703, and an inverter 704.

ODT오프신호 발생부(610)는 모든 캘리브래이션 코드(PCODE<0:3>)가 캘리브래이션 코드의 제어를 받는 저항들을 오프시키는 코드일 때, 즉, PCODE<0:3>이 모두 '하이'일 때 ODT오프신호(ODT_OFF)를 '로우'로 출력한다.The ODT off signal generator 610 is a code for turning off the resistors under the control of the calibration code, that is, when all the calibration codes PCODE <0: 3> are all coded ' High 'outputs the ODT off signal (ODT_OFF)' low '.

그 동작을 살펴보면, 모든 캘리브래이션 코드(PCODE<0:3>)가 '하이'로 입력되면 2개의 낸드게이트(701, 702)는 각각 '로우' 신호를 출력한다. 따라서 두 개의 '로우'신호를 입력받는 노아게이트(703)에서는 '하이'를 출력하고, 이는 인버터(704)에 의해서 반전되어 '로우'로 ODT오프신호(ODT_OFF)를 출력한다. 만약 PCODE<0:3>이 하나라도 '로우'의 값을 가지면 ODT오프신호는 출력되지 않는다.('하이'로 출력된다.)Referring to the operation, when all the calibration codes PCODE <0: 3> are input as 'high', the two NAND gates 701 and 702 each output a 'low' signal. Accordingly, the noah gate 703 receiving two 'low' signals outputs 'high', which is inverted by the inverter 704 and outputs an ODT off signal (ODT_OFF) to 'low'. If any one of PCODE <0: 3> has a value of 'low', the ODT off signal is not output (it is output as 'high').

전술한 도 7의 구성은 낸드게이트와 노아게이트를 이용하여 간단하게 구현하였지만, 이를 다른 논리 게이트(logic gare)구성을 통해 여러 가지의 변형이 이루어질 수 있다.Although the above-described configuration of FIG. 7 is simply implemented using NAND gates and NOA gates, various modifications may be made through other logic gate configurations.

또한, 도면에는 풀업 쪽에 적용되는 ODT오프신호 발생부(610)에 대해서 도시하였지만, ODT오프신호 발생부(610)는 풀다운 쪽에도 적용될 수 있다. 이 경우에는 PCODE<0:3> 대신에 NCODE<0:3>가 입력되어야 할 것이며, 모든 NCODE<0:3>가 '로우'일때 ODT오프신호(ODT_OFF)가 발생되도록 약간의 변형이 이루어져야 하는데, 이러한 변형은 본 발명이 속하는 기술분야의 통상의 지식을 가진 자가 용이하게 할 수 있는 것에 해당하므로 이에 대한 더 이상의 상세한 설명은 생략하기로 한다.In addition, although the drawing shows the ODT off signal generator 610 applied to the pull-up side, the ODT off signal generator 610 may be applied to the pull-down side. In this case, NCODE <0: 3> should be input instead of PCODE <0: 3>, and some modification should be made so that ODT off signal (ODT_OFF) is generated when all NCODE <0: 3> is 'low'. Since such modifications may be easily made by those skilled in the art, further detailed description thereof will be omitted.

도 8은 도 6의 출력부(620)의 일실시예 구성도이다.FIG. 8 is a diagram illustrating an embodiment of the output unit 620 of FIG. 6.

출력부(620)는 ODT오프신호(ODT_OFF)의 입력시('로우'일 때) 모든 캘리브래이션 코드(PCODE<0:3>) 및 온/오프(on/off)신호에 우선하여 저항부내의 모든 저항을 오프시키는 역할을 한다. 즉, 캘리브래이션 저항부와 터미네이션 저항부에는 종 래처럼 PCODE<0:3>과 on/off가 직접 입력되는 것이 아니라, 출력부(620)의 출력인 PCODE<0:3>_NEW와 on/off_NEW가 입력된다.The output unit 620 provides priority to all calibration codes (PCODE <0: 3>) and on / off signals when the ODT off signal (ODT_OFF) is input ('low'). Serves to turn off all resistance. That is, PCODE <0: 3> and on / off are not directly input to the calibration resistor unit and the termination resistor unit, but PCODE <0: 3> _NEW and on / off which are outputs of the output unit 620. off_NEW is entered.

도면에 도시된 바와 같이, 출력부(620)는 ODT오프신호(ODT_OFF)를 입력받으며, 캘리브래이션 코드(PCODE<0:3>) 및 온/오프(on/off)신호를 각각 하나씩 반전하여 입력받는 복수의 낸드게이트(801~805)를 포함하여 실시될 수 있다.As shown in the figure, the output unit 620 receives the ODT off signal ODT_OFF, and inverts the calibration code PCODE <0: 3> and the on / off signal by one. A plurality of NAND gates 801 to 805 may be included.

동작을 살펴보면, ODT오프신호가 발생하지 않았을 때(ODT_OFF='하이')에는 각각의 캘리브래이션 코드(PCODE<0:3>) 및 온/오프(on/off)신호와 동일한 신호가 PCODE<0:3>_NEW, on/off_NEW단자로 출력되어 기존과 동일하게 동작한다.In operation, when the ODT off signal does not occur (ODT_OFF = 'high'), the same signal as the respective calibration code (PCODE <0: 3>) and the on / off signal is PCODE < 0: 3> _NEW and on / off_NEW are outputted to operate as before.

하지만, ODT오프신호(ODT_OFF)가 발생하면(ODT_OFF='로우') 각 낸드게이트(801~805)에 '로우' 신호가 하나씩 입력되기 때문에 나머지 단자에 어떤 신호가 입력되는지와 상관없이 각각의 낸드게이트(801~805)는 '하이'신호를 PCODE<0:3>_NEW, on/off_NEW단자로 출력한다. 따라서 캘리브래이션 저항부와 터미네이션 저항부의 모든 저항을 오프시키고 온 다이 터미네이션 장치는 매우 큰 저항값을 갖는 것이 가능해진다.However, when the ODT off signal (ODT_OFF) occurs (ODT_OFF = 'low'), one 'low' signal is input to each NAND gate 801 to 805, so each NAND is irrespective of which signal is input to the remaining terminals. Gates 801 to 805 output high signals to the PCODE <0: 3> _NEW and on / off_NEW terminals. Therefore, it is possible to turn off all resistances of the calibration resistor portion and the termination resistor portion, and the on die termination device can have a very large resistance value.

도 8에 도시된 실시예 역시 출력부(620)가 풀업 저항 쪽에 적용되는 실시예에 대해 도시하였지만, 출력부(620)는 풀다운 저항 쪽에도 적용되는 것이 가능하다. 이때는 ODT오프신호가 발생하면 NCODE_NEW, on/off'_NEW단자로 모두 '로우'신호가 출력되도록 설계하면 된다. 이러한 변형은 본 발명이 속하는 기술분야의 통상의 지식을 가진 자가 용이하게 할 수 있는 것에 해당하므로 이에 대한 더 이상의 상세한 설명은 생략하기로 한다.Although the embodiment shown in FIG. 8 is also illustrated for the embodiment in which the output unit 620 is applied to the pull-up resistor side, the output unit 620 may be applied to the pull-down resistor side. In this case, when the ODT off signal is generated, the low signal may be output to both NCODE_NEW and on / off'_NEW terminals. Since such modifications may be easily made by those skilled in the art, further detailed description thereof will be omitted.

도 9는 도 6의 실시예에서 MRS세팅에 의한 커맨드도 입력받기 위한 회로를 더 구비한 실시예이다.FIG. 9 is an embodiment further comprising a circuit for receiving a command by MRS setting in the embodiment of FIG. 6.

상기 도 6에서 도8 까지 설명한 실시예에 따른 온 다이 터미네이션 장치는, ODT오프신호(ODT_OFF)가 발생하면 온 다이 터미네이션 장치의 캘리브래이션 저항부와 터미네이션 저항부 내의 모든 저항을 오프시켜 캘리브래이션 동작을 중지시키게 된다. 따라서 MRS세팅으로 캘리브래이션 동작을 인에이블 시키는 것이 불가능하다. 도 8에 제시된 실시예는 ODT오프신호(ODT_OFF)가 발생해서 온 다이 터미네이션 장치의 캘리브래이션 동작(또는 터미네이션 동작)이 오프되더라도 이를 다시 MRS입력으로 인에이블 하는 것이 가능하게 하기 위한 실시예이다. 즉, 정상적인 MRS세팅 커맨드가 우선적으로 온 다이 터미네이션 장치의 캘리브래이션 동작을 제어할 수 있도록 하기 위한 실시예이다.In the on-die termination apparatus according to the embodiments described with reference to FIGS. 6 to 8, when the ODT off signal ODT_OFF occurs, the on-die termination apparatus turns off all resistances in the calibration resistor and the termination resistor in the on-die termination apparatus. It will stop the operation. Therefore, it is not possible to enable the calibration operation with the MRS setting. The embodiment shown in FIG. 8 is an embodiment for enabling the MRS input to be enabled again even if the calibration operation (or termination operation) of the on-die termination apparatus is turned off due to the occurrence of the ODT off signal (ODT_OFF). That is, an embodiment for allowing a normal MRS setting command to preferentially control the calibration operation of the on die termination device.

도면에 도시된 바와 같이, 추가적으로 MRS세팅에 의한 커맨드도 입력받기 위한 본 발명의 일실시예에 따른 온 다이 터미네이션 장치는, ZQ노드측의 캘리브래이션 저항부를 통해 캘리브래이션 코드를 생성하고, 캘리브래이션 코드를 입/출력패드 측의 터미네이션 저항부에 입력해 임피던스 매칭을 시키며, 저항부들 내에는 온/오프신호의 제어를 받아 저항부들이 동작할때 항상 턴온되는 하나 이상의 저항을 포함하는 온 다이 터미네이션 장치에 있어서, ZQ노드에 연결된 외부저항이 클 경우 ODT오프신호(ODT_OFF)를 발생시키는 ODT오프신호 발생부(910); MRS세팅에 의한 ODT인에이블 신호를 입력받는 MRS입력부(930); ODT오프신호 발생부와 MRS입력부의 출력에 응답하여 캘리브래이션 저항부와 터미네이션 저항부의 오프 또는 인에이블을 위한 신호(ODT_CONTROL)를 출력하는 제어부(940); 및 제어부의 출력신호(ODT_CONTROL)에 응답하여 캘리브래이션 저항부와 터미네이션 저항부를 제어하는 출력부(920)를 포함한다As shown in the figure, the on-die termination device according to an embodiment of the present invention for receiving an additional command by the MRS setting, generates a calibration code through the calibration resistor on the ZQ node side, Inputs the traction code to the termination resistors on the input / output pads for impedance matching, and includes an on-die that includes one or more resistors that are always turned on when the resistors operate under the control of the on / off signal. A termination device comprising: an ODT off signal generator (910) for generating an ODT off signal (ODT_OFF) when an external resistance connected to a ZQ node is large; An MRS input unit 930 which receives an ODT enable signal by MRS setting; A controller 940 for outputting a signal (ODT_CONTROL) for turning off or enabling the calibration resistor unit and the termination resistor unit in response to an output of the ODT off signal generator and the MRS input unit; And an output unit 920 for controlling the calibration resistor unit and the termination resistor unit in response to the output signal ODT_CONTROL of the controller.

도 9에 도시된 실시예는 도 6에 도시된 실시예의 2개의 구성요소가 4개의 구성요소로 대체된 것이다. 따라서 도 6에 도시한 실시예와 마찬가지로 출력부(920)의 출력으로 캘리브래이션 저항부와 터미네이션 저항부 내의 모든 저항들의 온/오프를 제어하며, ODT오프신호 발생부(910), MRS입력부(930), 제어부(940), 출력부(920)는 풀업 또는 풀다운 쪽에 동시에 또는 어느 한쪽에만 적용하는 것이 가능하다.In the embodiment shown in Fig. 9, two components of the embodiment shown in Fig. 6 are replaced with four components. Accordingly, as in the embodiment shown in FIG. 6, the output of the output unit 920 controls the on / off of all resistors in the calibration resistor and the termination resistor, and the ODT off signal generator 910 and the MRS input unit ( 930, the control unit 940 and the output unit 920 can be applied to either the pull-up or pull-down side at the same time or only.

ODT오프신호 발생부(910)는 도 6 및 도 7에 관한 설명에서 상술한 ODT오프신호 발생부(도 6의 610, 도 7)와 동일하므로 그 설명을 생략하기로 한다.Since the ODT off signal generator 910 is the same as the ODT off signal generators 610 and 7 of FIG. 6, the description thereof will be omitted.

또한, 출력부(920)는 도 6 및 도 8에 관한 설명에서 상술한 출력부(도 6의 620, 도 8)와 그 구성은 동일하다. 다만, 도 8의 ODT오프신호(ODT_OFF)를 입력받는 대신에 제어부(940)의 출력신호(ODT_CONTROL)를 입력받는다는 점만이 상이하다.In addition, the output unit 920 has the same configuration as that of the output unit 620 and 8 of FIG. 6 described above with reference to FIGS. 6 and 8. However, instead of receiving the ODT off signal ODT_OFF of FIG. 8, only the output signal ODT_CONTROL of the controller 940 is received.

도 10은 도 9의 MRS입력부(930)의 일실시예 구성도이다.FIG. 10 is a diagram illustrating an embodiment of the MRS input unit 930 of FIG. 9.

MRS입력부(930)는 MRS세팅값이 변할 때마다 입력되는 MRS펄스(MRSP)가 입력될 때, MRS세팅에 의한 온 다이 터미네이션 장치의 동작을 인에이블 시키기 위한 신호인 ODT인에이블 신호(ODT_EN)를 입력받는 것을 특징으로 할 수 있으며, 이때 입력받은 신호를 래치하여 출력하는 것을 특징으로 할 수 있다.The MRS input unit 930 receives an ODT enable signal (ODT_EN), which is a signal for enabling the operation of the on-die termination device by MRS setting when an MRS pulse (MRSP) input whenever an MRS setting value is changed. It may be characterized by receiving an input, and at this time may be characterized by latching and outputting the received signal.

도면에 도시된 바와 같이, MRS입력부(930)는 ODT인에이블 신호(ODT_EN)를 반 전하는 인버터(1001), MRS펄스(MRSP)입력시 인버터(1001)의 출력신호를 전달하기 위한 두 개의 트랜지스터(1002, 1003), 두 개의 트랜지스터(1002, 1003)에 의해 전달된 신호 및 파워업신호(PWRUP)를 입력받는 노아게이트(1004), 노아게이트(1004)에 연결되어 신호를 래치하기 위한 인버터(1005), 및 노아게이트(1004)의 출력을 반전하는 인버터(1006)를 포함하여 실시될 수 있다.As shown in the figure, the MRS input unit 930 includes an inverter 1001 that inverts the ODT enable signal ODT_EN, and two transistors for transferring an output signal of the inverter 1001 when the MRS pulse MRSP is input. 1002 and 1003, an inverter 1005 connected to the NOA gate 1004 and the NOA gate 1004 receiving the signals transmitted by the two transistors 1002 and 1003 and the power-up signal PWRUP, and latching the signal. ), And an inverter 1006 that inverts the output of the noble gate 1004.

동작을 살펴보면, MRS펄스가 '하이'로 입력되면(MRSP='하이', MRSPB='로우'-MRSP를 반전시킨 신호임-) 트랜지스터 1002, 1003이 턴온되어 ODT인에이블 신호(ODT_EN)가 반전되어 A노드로 전달된다. 파워업신호(PWRUP)는 파워업시 초기에만 활성화되는 신호이므로, 파워업 초기가 아니라면 A노드의 신호는 노아게이트(1004)에 의해 반전되어 B노드로 전달됨과 동시에 인버터(1005)에 의해 래치되고 최종적으로 B노드의 신호는 반전되어 C노드로 출력된다.In operation, when the MRS pulse is input as' high '(MRSP =' high ', MRSPB =' low'—a signal inverting MRSP), the transistors 1002 and 1003 are turned on to invert the ODT enable signal (ODT_EN). Is forwarded to node A. Since the power-up signal PWRUP is activated only at the initial stage of power-up, the signal of node A is inverted by the noar gate 1004 and transmitted to node B, and latched by the inverter 1005 at the same time, unless the power-up stage is initial. As a result, the B node signal is inverted and output to the C node.

즉, MRS세팅이 온 다이 터미네이션 장치를 인에이블 하는 것으로 세팅되어 ODT인에이블 신호(ODT_EN)가 '하이'로 입력되고 MRS펄스가 들어오면(MRSP) 최종적으로 C노드에는 '로우'가 출력되고, ODT인에이블 신호(ODT_EN)가 '로우'로 입력되고 MRS펄스(MRSP)가 들어오면 최종적으로 C노드에는 '하이'가 출력된다.That is, when the MRS setting is set to enable the on-die termination device and the ODT enable signal (ODT_EN) is input as 'high' and the MRS pulse is input (MRSP), 'low' is finally output to the C node. When the ODT enable signal ODT_EN is input low and the MRS pulse MRSP is input, the high node is finally output to the C node.

참고로, 노아게이트(1004)가 파워업신호(PWRUP)를 입력받는 것은 파워업 초기시에 C노드의 출력을 '하이'로 세팅해주기 위한 것이다.For reference, the NOA gate 1004 receives the power-up signal PWRUP to set the output of the C node to 'high' at the initial power-up.

도 11은 도 9의 제어부(940)의 일실시예 구성도이다.FIG. 11 is a diagram illustrating an embodiment of the control unit 940 of FIG. 9.

제어부(940)는 ODT오프신호 발생부(910)에서 ODT오프신호(ODT_OFF)가 발생하면 온 다이 터미네이션 장치의 캘리브래이션 저항부와 터미네이션 저항부 내의 모 든 저항을 오프시키기 위한 신호를 출력하지만, MRS입력부(930)에 ODT인에이블 신호(ODT_EN)가 입력되면 ODT오프신호에 관계없이 온 다이 터미네이션 장치의 동작(캘리브래이션, 터미네이션 동작)을 인에이블 하기 위한 신호를 출력하는 것을 특징으로 할 수 있다.When the ODT off signal ODT_OFF occurs in the ODT off signal generator 910, the controller 940 outputs a signal for turning off all resistances in the calibration resistor and the termination resistor of the on-die termination device. When the ODT enable signal ODT_EN is input to the MRS input unit 930, a signal for enabling an operation (calibration, termination operation) of the on-die termination device may be output regardless of the ODT off signal. have.

도면에 도시된 바와 같이, 제어부(940)는 ODT오프신호 발생부(910)의 출력을 반전하는 인버터(1101), 인버터(1101)의 출력을 입력받으며 MRS입력부(630, 도 10)의 출력(노드 C)을 입력받는 낸드게이트(1102), 낸드게이트의 출력을 반전하는 인버터(1103), 및 인버터(1103)의 출력과 ODT인에이블 신호(ODT_EN)를 반전하여 입력받는 노아게이트(1104)를 포함하여 실시될 수 있다.As shown in the figure, the controller 940 receives the output of the inverter 1101 and the inverter 1101 which inverts the output of the ODT off signal generator 910 and outputs the output of the MRS input unit 630 (FIG. 10). The NAND gate 1102 receiving the node C), the inverter 1103 for inverting the output of the NAND gate, and the NOA gate 1104 for inverting the output of the inverter 1103 and the ODT enable signal ODT_EN are inputted. It can be carried out including.

동작을 살펴보면, 초기에 MRS펄스가 입력되지 않은 상태에서는 C노드에 '하이'신호가 들어오고, 캘리브래이션 동작에 의해 ODT오프신호가 발생하면(ODT_OFF='로우') G노드는 '하이'가 된다. 따라서 낸드게이트(1102)의 출력(D 노드)은 '로우'가 되고 인버터에 의해 E노드는 '하이'가 되고 따라서 노아게이트(1104)의 출력(ODT_CONTROL)은 '로우'가 된다. 따라서 캘리브래이션 저항부와 터미네이션 저항부 내의 모든 저항을 오프시키게 된다.In operation, when the MRS pulse is not initially input, a 'high' signal is input to the C node, and when an ODT off signal is generated by the calibration operation (ODT_OFF = 'low'), the G node is 'high'. Becomes Therefore, the output (node D) of the NAND gate 1102 becomes 'low' and the E node becomes 'high' by the inverter, and thus the output (ODT_CONTROL) of the noah gate 1104 becomes 'low'. Therefore, all resistances in the calibration resistor and the termination resistor are turned off.

MRS입력에 의해 온 다이 터미네이션 장치의 캘리브래이션, 터미네이션 동작을 다시 인에이블 시키는 경우를 보면, ODT인에이블 신호(ODT_EN)가 '하이'오 되고 MRS펄스가(MRSP) 입력되면 C노드에는 '로우'신호가 들어온다. 따라서 낸드게이트(1102)의 출력(D 노드)은 '하이' E노드는 '로우' F노드도'로우'가 되어 ODT_CONTROL신호는 '하이'가 되어 출력부(920)에 입력되기 때문에 ODT오프신 호(ODT_OFF)가 발생한 후에도 MRS입력에 의해서 다시 온 다이 터미네이션 장치를 인에이블 시켜 정상적인 동작을 하게 하는 것이 가능해진다.In the case of re-enabling the calibration and termination operation of the on-die termination device by the MRS input, if the ODT enable signal (ODT_EN) is 'high' and the MRS pulse (MRSP) is input, the C node is 'low'. 'Signal comes in. Therefore, the output (node D) of the NAND gate 1102 is 'high' E node is 'low' F node is 'low', and the ODT_CONTROL signal is 'high' and is input to the output unit 920, so the ODT off signal Even after (ODT_OFF) occurs, it is possible to enable the on die termination device again by the MRS input to allow normal operation.

도 12는 도 9에서 도 11까지 설명한 온 다이 터미네이션 장치에서의 신호 타이밍도이다.FIG. 12 is a signal timing diagram of the on die termination apparatus described with reference to FIGS. 9 to 11.

도 12의 타이밍도는 3개의 구간으로 나뉘어 있는대 각 구간별로 그 동작을 살펴보기로 한다.When the timing diagram of FIG. 12 is divided into three sections, the operation of each section will be described.

첫번째 구간에서 초기에 파워업(PWRUP)이 되면 ODT_CONTROL신호가 '하이'로 떠서 정상적인 캘리브래이션 동작이 이루어지지만, 캘리브래이션 동작 중 ODT오프신호(ODT_OFF)가 발생하면(ODT_OFF='로우') ODT_CONTROL신호를 '로우'로 만들어 출력부(920)를 통해 캘리브래이션 저항부와 터미네이션 저항부 내의 모든 저항을 오프시키게 된다.When the power-up (PWRUP) is initially performed in the first section, the ODT_CONTROL signal floats to 'high' and normal calibration operation is performed.However, when ODT off signal (ODT_OFF) occurs during calibration operation (ODT_OFF = 'low') By making the ODT_CONTROL signal low, the output unit 920 turns off all resistances in the calibration resistor and the termination resistor.

두번째 구간에서는 MRS세팅이 ODT 디스에이블로 정해져서 MRS펄스가 입력되고 ODT인에이블 신호(ODT_EN)가 '로우'로 변화하지만, 이미 ODT_CONTROL신호는 '로우'로 되어있는 상태이기 때문에 ODT_CONTROL신호에는 아무런 영향을 주지 못한다.In the second section, MRS setting is set to ODT disable, so MRS pulse is input and ODT enable signal (ODT_EN) is changed to 'low'. I can't give it.

세번째 구간에서 MRS세팅이 ODT 인에이블로 정해져서 MRS펄스가 입력되고 ODT인에이블 신호가 '하이'로 뜨면, '로우'로 되어있는 ODT오프신호(ODT_OFF)를 무시하고 ODT_CONTROL신호가 '하이'로 뜬다. 따라서 온 다이 터미네이션 장치의 동작을 인에이블 시키게 된다.If the MRS setting is set to ODT enable in the third section and the MRS pulse is input and the ODT enable signal is displayed as 'high', the ODT off signal (ODT_OFF) which is set to 'low' is ignored and the ODT_CONTROL signal is displayed as 'high'. . Thus, the operation of the on die termination device is enabled.

본 발명의 기술 사상은 상기 바람직한 일실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하 여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.Although the technical spirit of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above embodiment is for the purpose of description and not of limitation. In addition, it will be appreciated by those skilled in the art that various embodiments are possible within the scope of the technical idea of the present invention.

상술한 본 발명은, 온 다이 터미네이션 장치의 캘리브래이션 저항부와 터미네이션 저항부가 항상 턴온되는 저항을 하나 이상 갖기 때문에 온 다이 터미네이션 장치의 해상도(resolution)가 높아진다는 장점이 있다. 또한, 항상 턴온되어 있는 저항의 존재로 온 다이 터미네이션 장치의 초기값을 일정하게 잡아주기가 용이해진다는 장점이 있다.The present invention described above has the advantage that the resolution of the on die termination apparatus is increased because the calibration resistor portion and the termination resistor portion of the on die termination apparatus always have one or more resistances that are always turned on. In addition, there is an advantage that it is easy to hold the initial value of the on-die termination device constantly due to the presence of a resistance that is always turned on.

또한, 본 발명을 상술한 ODT오프신호 발생부와 출력부와 함께 실시될 경우 번인 테스트와 같이 터미네이션 저항 값이 매우 커져야 하는 경우에도 대비하는 것이 가능해지며, MRS입력부와 제어부까지 포함할 경우에는 추가적으로 MRS입력에 의해 온 다이 터미네이션 장치의 인에이블 여부를 제어할 수 있다는 장점이 있다.In addition, when the present invention is performed together with the above-described ODT off signal generator and output unit, it is possible to prepare for the case where the termination resistance value has to be very large, such as burn-in test, and additionally MRS when including the MRS input unit and the controller. An advantage is that the on-die termination device can be controlled by the input.

Claims (24)

외부저항과 캘리브래이션 되는, 풀업 캘리브래이션 코드를 생성하기 위한 풀업 캘리브래이션 저항부;A pull-up calibration resistor unit for generating a pull-up calibration code that is calibrated with an external resistor; 외부저항과 캘리브래이션 되는, 풀다운 캘리브래이션 코드를 생성하기 위한 풀다운 캘리브래이션 저항부;A pull-down calibration resistor unit for generating a pull-down calibration code that is calibrated with an external resistor; 입/출력 패드 측에서 상기 풀업 캘리브래이션 코드를 입력받아 임피던스 매칭을 시키기 위한 풀업 터미네이션 저항부; 및A pull-up termination resistor unit for impedance matching by receiving the pull-up calibration code from an input / output pad side; And 입/출력 패드 측에서 상기 풀다운 캘리브래이션 코드를 입력받아 임피던스 매칭을 시키기 위한 풀다운 터미네이션 저항부를 포함하며,A pull-down termination resistor configured to input impedance of the pull-down calibration code from an input / output pad side to perform impedance matching; 상기 저항부들은 상기 캘리브래이션 코드들과 무관하게 상기 저항부들이 동작할 때 항상 턴온되는 저항수단을 적어도 하나 이상씩 구비하는 것을 특징으로 하는 온 다이 터미네이션 장치.And the resistor parts include at least one or more resistance means which are always turned on when the resistors are operated regardless of the calibration cords. 제 1항에 있어서,The method of claim 1, 상기 온 다이 터미네이션 장치가 풀업 터미네이션 동작을 할 때는 상기 풀업 캘리브래이션 저항부와 상기 풀업 터미네이션 저항부가 동작을 하며,When the on-die termination device performs a pull-up termination operation, the pull-up calibration resistor unit and the pull-up termination resistor unit operate, 상기 온 다이 터미네이션 장치가 풀다운 터미네이션 동작을 할 때는 상기 풀다운 캘리브래이션 저항부와 상기 풀다운 터미네이션 저항부가 동작을 하는 것을 특징으로 하는 온 다이 터미네이션 장치.And the pull-down calibration resistor unit and the pull-down termination resistor unit operate when the on-die termination device performs a pull-down termination operation. 제 1항에 있어서,The method of claim 1, 상기 저항부들은,The resistance parts, 상기 코드들을 입력받아 온/오프되는 병렬로 연결된 복수의 저항수단들; 및A plurality of resistance means connected in parallel to receive the codes on / off; And 상기 저항부들이 동작할 때 항상 턴온되는 상기 저항수단The resistance means that is always turned on when the resistors are operated 을 포함하는 것을 특징으로 하는 온 다이 터미네이션 장치.On die termination device comprising a. 제 1항에 있어서,The method of claim 1, 상기 풀다운 캘리브래이션 저항부는,The pull-down calibration resistor unit, 상기 외부저항과 직접적으로 캘리브래이션 되는 것이 아니라 추가로 구비되는 제2풀업 캘리브래이션 저항부를 통해 상기 외부저항과 캘리브래이션 되는 것을 특징으로 하는 온 다이 터미네이션 장치.On-die termination device characterized in that the calibration with the external resistor through a second pull-up calibration resistor is provided that is not directly calibrated with the external resistor. 외부저항과 캘리브래이션 되는, 캘리브래이션 코드를 생성하기 위한 캘리브래이션 저항부; 및A calibration resistor unit for generating a calibration code, which is calibrated with an external resistor; And 입/출력 패드 측에서 상기 캘리브래이션 코드를 입력받아 임피던스 매칭을 시키기 위한 터미네이션 저항부를 포함하며,An input / output pad side includes a termination resistor for inputting the calibration code for impedance matching, 상기 저항부들은 상기 캘리브래이션 코드와 무관하게 상기 저항부들이 동작할 때 항상 턴온되는 적어도 하나 이상의 저항수단을 포함하는 것을 특징으로 하는 온 다이 터미네이션 장치.And the resistors comprise at least one resistor which is always turned on when the resistors are operated irrespective of the calibration cord. 제 5항에 있어서,The method of claim 5, 상기 캘리브래이션 저항부 및 상기 터미네이션 저항부는,The calibration resistor unit and the termination resistor unit, 풀업저항으로 동작하는 것을 특징으로 하는 온 다이 터미네이션 장치.An on die termination device, characterized in that it operates with a pull-up resistor. 제 5항에 있어서,The method of claim 5, 상기 캘리브래이션 저항부 및 상기 터미네이션 저항부는,The calibration resistor unit and the termination resistor unit, 풀다운저항으로 동작하는 것을 특징으로 하는 온 다이 터미네이션 장치.An on die termination device, characterized in that it operates with a pull-down resistor. 제 5항에 있어서,The method of claim 5, 상기 캘리브래이션 저항부와 터미네이션 저항부는,The calibration resistor unit and the termination resistor unit, 상기 캘리브래이션 코드를 입력받아 온/오프되는 병렬로 연결된 복수의 저항수단들; 및A plurality of resistance means connected in parallel to receive the calibration code on and off; And 상기 캘리브래이션 저항부와 터미네이션 저항부가 동작할 때 항상 턴온되는 상기 저항수단The resistance means that is always turned on when the calibration resistor and the termination resistor are in operation 을 포함하는 것을 특징으로 하는 온 다이 터미네이션 장치.On die termination device comprising a. 제 5항에 있어서,The method of claim 5, 상기 온 다이 터미네이션 장치는,The on die termination device, 상기 외부저항이 클 경우 ODT오프신호를 발생시키는 ODT오프신호 발생부; 및An ODT off signal generator for generating an ODT off signal when the external resistance is large; And 상기 ODT오프신호에 응답하여 상기 캘리브래이션 저항부와 상기 터미네이션 저항부 내의 모든 저항수단을 오프시키는 출력부An output unit for turning off the calibration resistor unit and all resistance means in the termination resistor unit in response to the ODT off signal; 를 더 포함하는 것을 특징으로 하는 온 다이 터미네이션 장치.On die termination device further comprises. 제 9항에 있어서,The method of claim 9, 상기 ODT오프신호는,The ODT off signal is, 상기 캘리브래이션 코드가 캘리브래이션 코드의 제어를 받는 모든 저항수단을 오프시키는 코드일때 발생되는 것을 특징으로 하는 온 다이 터미네이션 장치.And the calibration code is generated when the code for turning off all the resistance means under the control of the calibration code. 제 9항에 있어서,The method of claim 9, 상기 출력부는,The output unit, 상기 ODT오프신호 인에이블시 상기 캘리브래이션 코드 및 상기 턴온저항수단을 제어하는 온/오프신호에 우선하여 상기 캘리브래이션 저항부와 상기 터미네이션 저항부 내의 모든 저항수단을 오프시키는 것을 특징으로 하는 온 다이 터미네이션 장치.An on-off signal for controlling the calibration code and the turn-on resistance means when the ODT off signal is enabled, turning off all resistance means in the calibration resistor and the termination resistor; Die termination device. 제 9항에 있어서,The method of claim 9, 상기 온 다이 터미네이션 장치는 풀업 및 풀다운 캘리브래이션 저항부와 풀업 및 풀다운 터미네이션 저항부를 모두 구비하며,The on die termination device includes both pull-up and pull-down calibration resistors and pull-up and pull-down termination resistors. 상기 ODT오프신호 발생부와 상기 출력부는 상기 풀업 및 풀다운 캘리브래이션 저항부와 상기 풀업 및 풀다운 저항부 모두에 적용되는 것을 특징으로 하는 온 다이 터미네이션 장치.And the ODT off signal generator and the output unit are applied to both the pull-up and pull-down calibration resistors and the pull-up and pull-down resistors. 제 5항에 있어서,The method of claim 5, 상기 온 다이 터미네이션 장치는,The on die termination device, 상기 외부저항이 클 경우 ODT오프신호를 발생시키는 ODT오프신호 발생부;An ODT off signal generator for generating an ODT off signal when the external resistance is large; MRS세팅에 의한 ODT인에이블 신호를 입력받는 MRS입력부;An MRS input unit configured to receive an ODT enable signal by MRS setting; 상기 ODT오프신호 발생부와 상기 MRS입력부의 출력에 응답하여 상기 캘리브래이션 저항부와 상기 터미네이션 저항부의 오프 또는 인에이블을 위한 신호를 출 력하는 제어부; 및A controller configured to output a signal for turning off or enabling the calibration resistor unit and the termination resistor unit in response to an output of the ODT off signal generator and the MRS input unit; And 상기 제어부의 출력신호에 응답하여 상기 캘리브래이션 저항부와 상기 터미네이션 저항부를 제어하는 출력부An output unit for controlling the calibration resistor unit and the termination resistor unit in response to an output signal of the controller; 를 더 포함하는 것을 특징으로 하는 온 다이 터미네이션 장치.On die termination device further comprises. 제 13항에 있어서,The method of claim 13, 상기 ODT오프신호는,The ODT off signal is, 상기 캘리브래이션 코드가 캘리브래이션 코드의 제어를 받는 모든 저항수단을 오프시키는 코드일때 발생되는 것을 특징으로 하는 온 다이 터미네이션 장치.And the calibration code is generated when the code for turning off all the resistance means under the control of the calibration code. 제 13항에 있어서,The method of claim 13, 상기 MRS입력부는,The MRS input unit, MRS펄스 입력시 상기 ODT인에이블 신호를 입력받는 것을 특징으로 하는 온 다이 터미네이션 장치.On die termination device characterized in that for receiving the ODT enable signal when the MRS pulse input. 제 15항에 있어서,The method of claim 15, 상기 MRS입력부는,The MRS input unit, 입력받은 상기 ODT인에이블 신호를 래치하여 출력하는 것을 특징으로 하는 온 다이 터미네이션 장치.On-die termination apparatus characterized in that for outputting by latching the received ODT enable signal. 제 13항에 있어서,The method of claim 13, 상기 제어부는,The control unit, 상기 ODT오프신호 인에이블 시에 상기 캘리브래이션 저항부와 상기 터미네이션 저항부 내의 모든 저항수단을 오프시키기 위한 신호를 출력하지만, 상기 MRS입력부에 상기 ODT인에이블 신호가 입력되면 상기 캘리브래이션 저항부와 상기 터미네이션 저항부의 동작을 인에이블 하기 위한 신호를 출력하는 것을 특징으로 하는 온 다이 터미네이션 장치.When the ODT off signal is enabled, a signal for turning off the calibration resistor unit and all resistance means in the termination resistor unit is output, but when the ODT enable signal is input to the MRS input unit, the calibration resistor unit And outputting a signal for enabling the operation of the termination resistor unit. 제 13항에 있어서,The method of claim 13, 상기 출력부는,The output unit, 상기 제어부로부터 상기 오프를 위한 신호 인가시에는 상기 캘리브래이션 코드와 상기 턴온저항수단을 제어하는 온/오프 신호에 우선하여 상기 캘리브래이션 저항부와 상기 터미네이션 저항부 내의 모든 저항수단을 오프시키며,When the signal for the off is applied from the control unit, all resistance means in the calibration resistor unit and the termination resistor unit are turned off in preference to an on / off signal for controlling the calibration code and the turn-on resistance unit. 상기 ODT인에이블 신호가 입력되면 정상적인 캘리브래이션 동작을 수행하도록 상기 캘리브래이션 저항부와 상기 터미네이션 저항부를 제어하는 것을 특징으로 하는 온 다이 터미네이션 장치.And the calibration resistor and the termination resistor are configured to perform a normal calibration operation when the ODT enable signal is input. 제 13항에 있어서,The method of claim 13, 상기 온 다이 터미네이션 장치는 풀업 및 풀다운 캘리브래이션 저항부와 풀업 및 풀다운 터미네이션 저항부를 모두 구비하며,The on die termination device includes both pull-up and pull-down calibration resistors and pull-up and pull-down termination resistors. 상기 ODT오프신호 발생부, 상기 MRS입력부, 상기 제어부와 상기 출력부는 상기 풀업 및 풀다운 캘리브래이션 저항부와 상기 풀업 및 풀다운 저항부 모두에 적용되는 것을 특징으로 하는 온 다이 터미네이션 장치.And the ODT off signal generator, the MRS input unit, the control unit and the output unit are applied to both the pull-up and pull-down calibration resistors and the pull-up and pull-down resistors. 제 1항 내지 제 19항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 19, 상기 외부저항은,The external resistance is, ZQ노드에 연결된 것을 특징으로 하는 온 다이 터미네이션 장치.On die termination device characterized in that connected to the ZQ node. 제1노드의 전압과 기준전압에 응답하여 캘리브래이션 코드를 생성하는 코드생성부;A code generator configured to generate a calibration code in response to a voltage and a reference voltage of the first node; 상기 캘리브래이션 코드를 입력받아 온/오프 되며, 상기 제1노드에 병렬로 연결된 다수의 캘리브래이션 저항수단; 및A plurality of calibration resistance means which is turned on / off by receiving the calibration code and connected to the first node in parallel; And 상기 다수의 캘리브래이션 저항에 병렬로 연결되며, 온 다이 터미네이션 장치가 동작할 때 항상 턴온되는 하나 이상의 저항수단One or more resistance means connected in parallel to the plurality of calibration resistors and always turned on when an on die termination device is in operation 을 포함하는 온 다이 터미네이션 장치.On die termination device comprising a. 제 21항에 있어서,The method of claim 21, 상기 온 다이 터미네이션 장치는,The on die termination device, 풀업 터미네이션 동작을 하는 것을 특징으로 하는 온 다이 터미네이션 장치.On-die termination device characterized in that the pull-up termination operation. 제 21항에 있어서,The method of claim 21, 상기 온 다이 터미네이션 장치는,The on die termination device, 풀다운 터미네이션 동작을 하는 것을 특징으로 하는 온 다이 터미네이션 장치.On-die termination device characterized in that the pull-down termination operation. 제 21항 내지 23항 중 어느 한 항에 있어서,The method according to any one of claims 21 to 23, wherein 상기 제1노드는 ZQ노드인 것을 특징으로 하는 온 다이 터미네이션 장치.And the first node is a ZQ node.
KR1020070031989A 2006-08-24 2007-03-30 On Die Termination Device KR100870427B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US11/892,582 US7692446B2 (en) 2006-08-24 2007-08-24 On-die termination device
US13/371,741 USRE44617E1 (en) 2006-08-24 2012-02-13 On-die termination device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060080633 2006-08-24
KR20060080633 2006-08-24

Publications (2)

Publication Number Publication Date
KR20080018779A KR20080018779A (en) 2008-02-28
KR100870427B1 true KR100870427B1 (en) 2008-11-26

Family

ID=39385754

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070031989A KR100870427B1 (en) 2006-08-24 2007-03-30 On Die Termination Device

Country Status (1)

Country Link
KR (1) KR100870427B1 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100875673B1 (en) 2007-05-14 2008-12-24 주식회사 하이닉스반도체 On-die termination device and its calibration method
KR100904482B1 (en) 2007-12-11 2009-06-24 주식회사 하이닉스반도체 Calibration circuit of On Die Termonation device
KR101697358B1 (en) * 2010-11-03 2017-01-18 에스케이하이닉스 주식회사 Output buffer
US10348270B2 (en) 2016-12-09 2019-07-09 Micron Technology, Inc. Apparatuses and methods for calibrating adjustable impedances of a semiconductor device
US10193711B2 (en) 2017-06-22 2019-01-29 Micron Technology, Inc. Timing based arbitration methods and apparatuses for calibrating impedances of a semiconductor device
US10615798B2 (en) 2017-10-30 2020-04-07 Micron Technology, Inc. Apparatuses and methods for identifying memory devices of a semiconductor device sharing an external resistance
US10747245B1 (en) 2019-11-19 2020-08-18 Micron Technology, Inc. Apparatuses and methods for ZQ calibration

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040062716A (en) * 2003-01-03 2004-07-09 삼성전자주식회사 synchronous semiconductor memory device having on die termination circuit and on die termination method therefore
KR20050106907A (en) * 2004-05-06 2005-11-11 주식회사 하이닉스반도체 Semiconductor memory device with on die termination circuit for reducing switching noise

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040062716A (en) * 2003-01-03 2004-07-09 삼성전자주식회사 synchronous semiconductor memory device having on die termination circuit and on die termination method therefore
KR20050106907A (en) * 2004-05-06 2005-11-11 주식회사 하이닉스반도체 Semiconductor memory device with on die termination circuit for reducing switching noise

Also Published As

Publication number Publication date
KR20080018779A (en) 2008-02-28

Similar Documents

Publication Publication Date Title
KR100879782B1 (en) On Die Termination Divice and Semiconductor Memory Device including the same
KR100879783B1 (en) On Die Termination Device and Semiconcuctor Memory Device including thereof
KR100780646B1 (en) On die termination device and semiconductor device which the on die termination device
KR100902104B1 (en) Semiconductor Memory Device
KR101024244B1 (en) Impedance adjusting device
KR100904482B1 (en) Calibration circuit of On Die Termonation device
KR101045086B1 (en) Termination circuit and inpedance matching device including the same
KR100866928B1 (en) On Die Termination Device that consumes low current
KR100886644B1 (en) Calibration circuit for on die termination device
KR101145333B1 (en) Impedance adjusting device
KR100870427B1 (en) On Die Termination Device
KR20080082230A (en) Semiconductor memory device, zq calibration operation controlling circuit of the same and method for zq calibration operation of the same
US20100164540A1 (en) Semiconductor Memory Device
KR20130072042A (en) Termination circuit
KR100907929B1 (en) BUUB test apparatus and test method for semiconductor chip
KR100968419B1 (en) Parallel Resistor Circuit and On Die Termination Device, On Die Termination Comprising The Same
KR20090022043A (en) Calibration circuit for on die termination device
KR101175245B1 (en) Circuit for impedance adjusting and integrarted circuit chip including the same
KR20110131368A (en) Semiconductor memory device
KR20100027777A (en) Rzq measuring circuit and method for zq calibration in a semiconductor device
KR100904466B1 (en) Termination circuit of On Die Termination Device
KR20120099908A (en) Impedance adjusting circuit
KR20090023833A (en) On die termination device
KR100942948B1 (en) Termination resistance circuit, on die termination device, and semiconductor memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee