KR100903483B1 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- KR100903483B1 KR100903483B1 KR1020070120787A KR20070120787A KR100903483B1 KR 100903483 B1 KR100903483 B1 KR 100903483B1 KR 1020070120787 A KR1020070120787 A KR 1020070120787A KR 20070120787 A KR20070120787 A KR 20070120787A KR 100903483 B1 KR100903483 B1 KR 100903483B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- ions
- voltage region
- dose
- threshold voltage
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 title abstract description 13
- 239000004065 semiconductor Substances 0.000 title abstract description 8
- 150000002500 ions Chemical class 0.000 claims abstract description 92
- 239000012535 impurity Substances 0.000 claims abstract description 56
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 16
- 229910052796 boron Inorganic materials 0.000 claims description 16
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 8
- 239000007943 implant Substances 0.000 description 27
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66537—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a self aligned punch through stopper or threshold implant under the gate region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
실시예에서는 반도체 소자 제조방법에 관해 개시된다.In the embodiment, a method for manufacturing a semiconductor device is disclosed.
실시예에 따른 반도체 소자의 제조방법은 NMOS 영역 전체에 제1 도즈 양으로 불순물 이온을 주입하여 웰 영역을 형성하는 단계; PMOS 영역 전체에 제2 도즈 양으로 불순물 이온을 주입하여 웰 영역을 형성하는 단계; 상기 NMOS 영역의 저전압 영역의 표준 문턱전압 영역에 제3 도즈 양으로 선택적으로 불순물 이온을 주입하여 채널 영역을 형성하는 단계; 상기 PMOS 영역의 저전압 영역의 저 문턱전압 영역에 제4 도즈 양으로 선택적으로 불순물 이온을 주입하여 채널 영역을 형성하는 단계; 상기 NMOS 영역의 저전압 영역의 고 문턱전압 영역에 제5 도즈 양으로 선택적으로 불순물 이온을 주입하여 채널 영역을 형성하는 단계; 및 상기 PMOS 영역의 저전압 영역의 고 문턱전압 영역에 제6 도즈 양으로 선택적으로 불순물 이온을 주입하여 채널 영역을 형성하는 단계가 포함된다.A method of manufacturing a semiconductor device according to an embodiment may include forming a well region by implanting impurity ions into the entire NMOS region at a first dose amount; Implanting impurity ions into the PMOS region in a second dose amount to form a well region; Selectively implanting impurity ions into a standard threshold voltage region of a low voltage region of the NMOS region by a third dose amount to form a channel region; Selectively implanting impurity ions into the low threshold voltage region of the low voltage region of the PMOS region by a fourth dose to form a channel region; Selectively implanting impurity ions into a high threshold voltage region of a low voltage region of the NMOS region by a fifth dose to form a channel region; And selectively implanting impurity ions into the high threshold voltage region of the low voltage region of the PMOS region in a sixth dose amount to form a channel region.
불순물, CMOS Impurity, CMOS
Description
실시예에서는 반도체 소자의 제조방법에 관해 개시된다.In the embodiment, a method for manufacturing a semiconductor device is disclosed.
CMOS 소자에서는 NMOS 영역과 PMOS 영역이 포함되어 각기 상이한 불순물 이온을 주입하여 웰 및 채널 영역을 형성한다.In the CMOS device, an NMOS region and a PMOS region are included to implant well impurity ions to form wells and channel regions.
도 1는 종래의 CMOS 소자에서 불순물을 주입하여 웰 영역을 형성하는 것을 도시한 도면이고, 도 2는 종래의 CMOS 소자에서 불순물을 주입하여 채널 영역을 형성하는 것을 도시한 도면이다.1 is a view illustrating a well region formed by implanting impurities in a conventional CMOS device, and FIG. 2 is a view illustrating a channel region formed by implanting impurities in a conventional CMOS device.
도 1과 도 2에서는 설명의 편의를 위하여 불순물 주입 조건을 왼쪽에 기재하였으며, CMOS 소자를 NMOS 영역(NMOS)과 PMOS 영역(PMOS)으로 구분하고, NMOS 영역및 PMOS 영역을 각각 저전압 영역(1.2V)와 고전압 영역(3.3V)로 구분하였으며, 저전압 영역은 저 문턱전압 영역(Low Vt), 표준 문턱전압 영역(Std Vt), 고 문턱전압 영역(High Vt)으로 구분하였다. 아울러, 불순물 이온 주입이 되는 영역은 화살표로 표시하였고, 화살표가 표시되지 않은 나머지 부분은 마스킹되어 불순물 이온이 주입되지 않는다. 다만, 마스크는 별도로 도시하지 않았다.In FIG. 1 and FIG. 2, impurity implantation conditions are described on the left for convenience of description, and a CMOS device is divided into an NMOS region (NMOS) and a PMOS region (PMOS), and the NMOS region and the PMOS region are respectively a low voltage region (1.2V). ) And the high voltage region (3.3V), and the low voltage region was divided into a low threshold voltage region (Low Vt), a standard threshold voltage region (Std Vt), and a high threshold voltage region (High Vt). In addition, the region into which the impurity ions are implanted is indicated by an arrow, and the remaining portion where the arrow is not indicated is masked so that impurity ions are not implanted. However, the mask is not shown separately.
도 1을 참조하면, 먼저, NMOS 영역의 고전압 영역과 PMOS 영역에 제1 마스크 를 형성하고 NMOS 영역의 저전압 영역에 불순물 이온을 주입하여 P 웰을 형성한다. 불순물 이온 주입은 3단계로 진행될 수 있다.Referring to FIG. 1, first, a first mask is formed in a high voltage region and a PMOS region of an NMOS region and impurity ions are implanted into a low voltage region of an NMOS region to form a P well. Impurity ion implantation may proceed in three steps.
제 1단계로 B(Boron) 이온을 2×1013 ions/㎠ 의 도즈(dose) 양으로 260Kev의 에너지로 주입한다.(PWA1 Implant) 제 2단계로 B(Boron) 이온을 1.5×1013 ions/㎠ 의 도즈(dose) 양으로 100Kev의 에너지로 주입한다.(PWA2 Implant) 제 3단계로 B(Boron) 이온을 3.6×1012 ions/㎠ 의 도즈(dose) 양으로 20Kev의 에너지로 주입한다.(PWA3 Implant)In the first step, B (Boron) ions are injected at a dose of 2 × 10 13 ions / ㎠ at a dose of 260Kev (PWA1 Implant) In the second step, B (Boron) ions are 1.5 × 10 13 ions PWA2 Implant The third step is to inject B (Boron) ions at a dose of 3.6 × 10 12 ions / ㎠ to 20Kev of energy. (PWA3 Implant)
다음, 상기 NMOS 영역의 저전압 영역과 상기 PMOS 영역에 제2 마스크를 형성하고 상기 NMOS 영역의 고전압 영역에 불순물 이온을 주입하여 P 웰을 형성한다. 불순물 이온 주입은 3단계로 진행될 수 있다.Next, a second mask is formed in the low voltage region and the PMOS region of the NMOS region, and impurity ions are implanted into the high voltage region of the NMOS region to form a P well. Impurity ion implantation may proceed in three steps.
제 1단계로 B(Boron) 이온을 2×1013 ions/㎠ 의 도즈(dose) 양으로 260Kev의 에너지로 주입한다.(PWB1 Implant) 제 2단계로 B(Boron) 이온을 1.5×1013 ions/㎠ 의 도즈(dose) 양으로 100Kev의 에너지로 주입한다.(PWB2 Implant) 제 3단계로 B(Boron) 이온을 4.5×1012 ions/㎠ 의 도즈(dose) 양으로 20Kev의 에너지로 주입한다.(PWB3 Implant)In the first step, B (Boron) ions are injected at a dose of 2 × 10 13 ions / ㎠ at an energy of 260Kev. (PWB1 Implant) In the second step, B (Boron) ions are 1.5 × 10 13 ions. (PWB2 Implant) In the third step, B (Boron) ions are injected at a dose of 4.5 × 10 12 ions / ㎠ in 2K energy at a dose of 100 Kev. (PWB3 Implant)
다음, 상기 NMOS 영역과 상기 PMOS 영역의 고전압 영역에 제3 마스크를 형성하고 상기 PMOS 영역의 저전압 영역에 불순물 이온을 주입하여 N 웰을 형성한다. 불순물 이온 주입은 3단계로 진행될 수 있다.Next, a third mask is formed in the high voltage region of the NMOS region and the PMOS region and impurity ions are implanted into the low voltage region of the PMOS region to form an N well. Impurity ion implantation may proceed in three steps.
제 1단계로 P(Phosphorous) 이온을 1×1013 ions/㎠ 의 도즈(dose) 양으로 500Kev의 에너지로 주입한다.(NWA1 Implant) 제 2단계로 P(Phosphorous) 이온을 1×1013 ions/㎠ 의 도즈(dose) 양으로 240Kev의 에너지로 주입한다.(NWA2 Implant) 제 3단계로 As(Arsenic) 이온을 3.5×1012 ions/㎠ 의 도즈(dose) 양으로 100Kev의 에너지로 주입한다.(NWA3 Implant)The implanted into the 500Kev energy P (Phosphorous) ions in one step with the dose (dose) amount of 1 × 10 13 ions / ㎠. (NWA1 Implant) to a second stage 2 P (Phosphorous)
다음, 상기 NMOS 영역과 상기 PMOS 영역의 저전압 영역에 제4 마스크를 형성하고 상기 PMOS 영역의 고전압 영역에 불순물 이온을 주입하여 N 웰을 형성한다. 불순물 이온 주입은 3단계로 진행될 수 있다.Next, a fourth mask is formed in the low voltage region of the NMOS region and the PMOS region, and an N well is formed by implanting impurity ions into the high voltage region of the PMOS region. Impurity ion implantation may proceed in three steps.
제 1단계로 P(Phosphorous) 이온을 1×1013 ions/㎠ 의 도즈(dose) 양으로 500Kev의 에너지로 주입한다.(NWB1 Implant) 제 2단계로 P(Phosphorous) 이온을 1×1013 ions/㎠ 의 도즈(dose) 양으로 240Kev의 에너지로 주입한다.(NWB2 Implant) 제 3단계로 P(Phosphorous) 이온을 5.2×1012 ions/㎠ 의 도즈(dose) 양으로 50Kev의 에너지로 주입한다.(NWB3 Implant)The implanted into the 500Kev energy P (Phosphorous) ions in one step with the dose (dose) amount of 1 × 10 13 ions / ㎠. (NWB1 Implant) to a second stage 2 P (Phosphorous)
따라서, 상기 NMOS 영역 및 PMOS 영역에 웰 영역이 형성되고, 상기 NMOS 영역 및 PMOS 영역의 채널 영역에 도 1의 하단에 기재된 바와 같이 불순물 이온이 주입된다.Thus, a well region is formed in the NMOS region and the PMOS region, and impurity ions are implanted into the channel region of the NMOS region and the PMOS region as described at the bottom of FIG.
도 2를 참조하면, 먼저, 상기 NMOS 영역의 저전압 영역의 저 문턱전압 영역, 고 문턱전압 영역 및 고전압 영역과 상기 PMOS 영역에 제5 마스크를 형성하고, 표준 문턱전압 영역에 불순물 이온을 주입하여 N 채널을 형성한다.Referring to FIG. 2, first, a fifth mask is formed in the low threshold voltage region, the high threshold voltage region and the high voltage region and the PMOS region of the low voltage region of the NMOS region, and implanted impurity ions into the standard threshold voltage region to form N. Form a channel.
구체적으로, B(Boron) 이온을 3.3×1012 ions/㎠ 의 도즈(dose) 양으로 20Kev의 에너지로 주입한다. (CNL Implant)Specifically, B (Boron) ions are implanted at an energy of 20 Kev in a dose amount of 3.3 × 10 12 ions /
다음, 상기 NMOS 영역 및 상기 PMOS 영역의 저전압 영역의 표준 문턱전압 영역 및 고 문턱전압 영역과 고전압 영역에 제6 마스크를 형성하고, 저 문턱전압 영역에 불순물 이온을 주입하여 P 채널을 형성한다.Next, a sixth mask is formed in the standard threshold voltage region, the high threshold voltage region and the high voltage region of the low voltage region of the NMOS region and the PMOS region, and impurity ions are implanted into the low threshold voltage region to form a P channel.
구체적으로, B(Boron) 이온을 4.7×1012 ions/㎠ 의 도즈(dose) 양으로 20Kev의 에너지로 주입한다. (CPL Implant)Specifically, B (Boron) ions are implanted with an energy of 20 Kev in a dose amount of 4.7 × 10 12 ions /
다음, 상기 NMOS 영역의 저전압 영역의 저 문턱전압 영역, 표준 문턱전압 영역 및 고전압 영역과 상기 PMOS 영역에 제7 마스크를 형성하고, 고 문턱전압 영역에 불순물 이온을 주입하여 N 채널을 형성한다.Next, a seventh mask is formed in the low threshold voltage region, the standard threshold voltage region and the high voltage region and the PMOS region of the low voltage region of the NMOS region, and the N channel is formed by implanting impurity ions into the high threshold voltage region.
구체적으로, B(Boron) 이온을 9.0×1012 ions/㎠ 의 도즈(dose) 양으로 20Kev의 에너지로 주입한다. (CNH Implant)Specifically, B (Boron) ions are implanted with an energy of 20 Kev in a dose amount of 9.0 × 10 12 ions /
다음, 상기 NMOS 영역 및 상기 PMOS 영역의 저전압 영역의 저 문턱전압 영역 및 표준 문턱전압 영역과 고전압 영역에 제8 마스크를 형성하고, 고 문턱전압 영역에 불순물 이온을 주입하여 P 채널을 형성한다.Next, an eighth mask is formed in the low threshold voltage region, the standard threshold voltage region, and the high voltage region of the low voltage region of the NMOS region and the PMOS region, and an impurity ion is implanted into the high threshold voltage region to form a P channel.
구체적으로, As(Arsenic) 이온을 6.8×1012 ions/㎠ 의 도즈(dose) 양으로 100Kev의 에너지로 주입한다. (CPH Implant)Specifically, As (Arsenic) ions are implanted at an energy of 100 Kev in a dose of 6.8 × 10 12 ions /
따라서, 도 2의 하단에 기재된 바와 같이, 웰 영역 형성과정 및 채널 영역 형성 과정을 통해 NMOS 및 PMOS의 각각의 채널 영역에 불순물 이온이 주입된다.Therefore, as described at the bottom of FIG. 2, impurity ions are implanted into each channel region of the NMOS and PMOS through the well region formation process and the channel region formation process.
상기와 같은 CMOS 소자의 웰 영역 및 채널 영역 형성방법에서는 총 8개의 마스크가 사용되어야 하기 때문에, 마스크 제작 비용 및 마스크의 수에 따른 공정의 증가에 따른 비용이 소요된다.In the method of forming the well region and the channel region of the CMOS device as described above, a total of eight masks must be used, and thus the cost of the mask manufacturing cost and the increase of the process according to the number of masks are required.
실시예는 적은 수의 마스크를 사용하여 CMOS 소자의 웰 영역 및 채널 영역을 형성할 수 있는 반도체 소자의 제조방법을 제공하는 것을 목적으로 한다.Embodiments provide a method of manufacturing a semiconductor device capable of forming well regions and channel regions of a CMOS device using a small number of masks.
실시예에 따른 반도체 소자의 제조방법은 NMOS 영역 전체에 제1 도즈 양으로 불순물 이온을 주입하여 웰 영역을 형성하는 단계; PMOS 영역 전체에 제2 도즈 양으로 불순물 이온을 주입하여 웰 영역을 형성하는 단계; 상기 NMOS 영역의 저전압 영역의 표준 문턱전압 영역에 제3 도즈 양으로 선택적으로 불순물 이온을 주입하여 채널 영역을 형성하는 단계; 상기 PMOS 영역의 저전압 영역의 저 문턱전압 영역에 제4 도즈 양으로 선택적으로 불순물 이온을 주입하여 채널 영역을 형성하는 단계; 상기 NMOS 영역의 저전압 영역의 고 문턱전압 영역에 제5 도즈 양으로 선택적으로 불순물 이온을 주입하여 채널 영역을 형성하는 단계; 및 상기 PMOS 영역의 저전압 영역의 고 문턱전압 영역에 제6 도즈 양으로 선택적으로 불순물 이온을 주입하여 채널 영역을 형성하는 단계가 포함된다.A method of manufacturing a semiconductor device according to an embodiment may include forming a well region by implanting impurity ions into the entire NMOS region at a first dose amount; Implanting impurity ions into the PMOS region in a second dose amount to form a well region; Selectively implanting impurity ions into a standard threshold voltage region of a low voltage region of the NMOS region by a third dose amount to form a channel region; Selectively implanting impurity ions into the low threshold voltage region of the low voltage region of the PMOS region by a fourth dose to form a channel region; Selectively implanting impurity ions into a high threshold voltage region of a low voltage region of the NMOS region by a fifth dose to form a channel region; And selectively implanting impurity ions into the high threshold voltage region of the low voltage region of the PMOS region in a sixth dose amount to form a channel region.
실시예는 적은 수의 마스크를 사용하여 CMOS 소자의 웰 영역 및 채널 영역을 형성함으로써, 마스크 제작 비용을 줄이고, 제조공정을 간단히 할 수 있는 장점이 있다.The embodiment has the advantage of reducing the mask manufacturing cost and simplifying the manufacturing process by forming the well region and the channel region of the CMOS device using a small number of masks.
이하, 첨부된 도면을 참조하여 실시예에 따른 반도체 소자의 제조방법에 대해 상세히 설명하도록 한다.Hereinafter, a method of manufacturing a semiconductor device according to an embodiment will be described in detail with reference to the accompanying drawings.
도 3은 실시예에 따른 CMOS 소자에서 불순물을 주입하여 웰 영역을 형성하는 것을 도시한 도면이고, 도 4는 실시예에 따른 CMOS 소자에서 불순물을 주입하여 채널 영역을 형성하는 것을 도시한 도면이다.3 is a view illustrating a well region formed by implanting impurities in a CMOS device according to an embodiment, and FIG. 4 is a view illustrating a channel region formed by implanting impurities in a CMOS device according to an embodiment.
도 3을 참조하면, 먼저, PMOS 영역에 제1 마스크(미도시)를 형성하고 NMOS 영역에 불순물 이온을 주입하여 P 웰을 형성한다. 불순물 이온 주입은 3단계로 진행될 수 있다.Referring to FIG. 3, first, a first mask (not shown) is formed in a PMOS region and impurity ions are implanted into an NMOS region to form a P well. Impurity ion implantation may proceed in three steps.
제 1단계로 B(Boron) 이온을 2×1013 ions/㎠ 의 도즈(dose) 양으로 260Kev의 에너지로 주입한다.(PWA1 Implant) 제 2단계로 B(Boron) 이온을 1.5×1013 ions/㎠ 의 도즈(dose) 양으로 100Kev의 에너지로 주입한다.(PWA2 Implant) 제 3단계로 B(Boron) 이온을 제1 도즈(dose) 양으로 20Kev의 에너지로 주입한다.(PWA3 Implant) 예를 들어, 여기서, 제1 도즈 양은 4.0×1012 ions/㎠ 가 될 수 있다.In the first step, B (Boron) ions are injected at a dose of 2 × 10 13 ions / ㎠ at a dose of 260Kev (PWA1 Implant) In the second step, B (Boron) ions are 1.5 × 10 13 ions (PWA2 Implant) In the third step, B (Boron) ions are implanted with 20 Kev of energy in the first dose. (PWA3 Implant) Example For example, here, the first dose amount may be 4.0 × 10 12 ions /
다음, 상기 NMOS 영역에 제2 마스크(미도시)를 형성하고 상기 PMOS 영역에 불순물 이온을 주입하여 N 웰을 형성한다. 불순물 이온 주입은 3단계로 진행될 수 있다.Next, a second mask (not shown) is formed in the NMOS region and impurity ions are implanted into the PMOS region to form an N well. Impurity ion implantation may proceed in three steps.
제 1단계로 P(Phosphorous) 이온을 1×1013 ions/㎠ 의 도즈(dose) 양으로 500Kev의 에너지로 주입한다.(NWA1 Implant) 제 2단계로 P(Phosphorous) 이온을 1 ×1013 ions/㎠ 의 도즈(dose) 양으로 240Kev의 에너지로 주입한다.(NWA2 Implant) 제 3단계로 P(Phosphorous) 이온을 제2 도즈(dose) 양으로 100Kev의 에너지로 주입한다.(NWA3 Implant) 예를 들어, 여기서, 제2 도즈 양은 4.0×1012 ions/㎠ 가 될 수 있다.The implanted into the 500Kev energy P (Phosphorous) ions in one step with the dose (dose) amount of 1 × 10 13 ions / ㎠. (NWA1 Implant) to a second stage 2 P (Phosphorous)
도 4를 참조하면, 먼저, 상기 NMOS 영역의 저전압 영역의 저 문턱전압 영역, 고 문턱전압 영역 및 고전압 영역과 상기 PMOS 영역에 제3 마스크(미도시)를 형성하고, NMOS 영역의 표준 문턱전압 영역에 불순물 이온을 주입하여 N 채널을 형성한다.Referring to FIG. 4, first, a third mask (not shown) is formed in the low threshold voltage region, the high threshold voltage region and the high voltage region and the PMOS region of the low voltage region of the NMOS region, and the standard threshold voltage region of the NMOS region. Impurity ions are implanted into the N-channel.
구체적으로, B(Boron) 이온을 제3 도즈(dose) 양으로 20Kev의 에너지로 주입한다.(CNL Implant) 예를 들어, 여기서, 제3 도즈 양은 3×1012 ions/㎠ 가 될 수 있다.Specifically, B (Boron) ions are implanted with an energy of 20 Kev in a third dose amount. (CNL Implant) For example, the third dose amount may be 3 × 10 12 ions /
다음, 상기 NMOS 영역 및 상기 PMOS 영역의 저전압 영역의 표준 문턱전압 영역 및 고 문턱전압 영역과 고전압 영역에 브랭크(Blank, 브랭크 마스크)를 형성하고, 저 문턱전압 영역에 불순물 이온을 주입하여 P 채널을 형성한다.Next, a blank (blank mask) is formed in the standard threshold voltage region, the high threshold voltage region and the high voltage region of the low voltage region of the NMOS region and the PMOS region, and impurity ions are injected into the low threshold voltage region to form P. Form a channel.
구체적으로, B(Boron) 이온을 의 제4 도즈(dose) 양으로 20Kev의 에너지로 주입한다.(CPL Implant) 예를 들어, 여기서, 제4 도즈 양은 4.2×1012 ions/㎠ 가 될 수 있다.Specifically, B (Boron) ions are implanted at an energy of 20 Kev in the fourth dose of. (CPL Implant) For example, the fourth dose may be 4.2 × 10 12 ions /
다음, 상기 NMOS 영역의 저전압 영역의 저 문턱전압 영역, 표준 문턱전압 영역 및 고전압 영역과 상기 PMOS 영역에 제4 마스크를 형성하고, 고 문턱전압 영역에 불순물 이온을 주입하여 N 채널을 형성한다.Next, a fourth mask is formed in the low threshold voltage region, the standard threshold voltage region and the high voltage region and the PMOS region of the low voltage region of the NMOS region, and the impurity ions are implanted into the high threshold voltage region to form the N channel.
구체적으로, B(Boron) 이온을 제5 도즈(dose) 양으로 20Kev의 에너지로 주입한다.(CNH Implant) 예를 들어, 여기서, 제5 도즈 양은 8.0×1012 ions/㎠ 가 될 수 있다. Specifically, B (Boron) ions are implanted with an energy of 20 Kev in a fifth dose amount. (CNH Implant) For example, the fifth dose amount may be 8.0 × 10 12 ions /
다음, 상기 NMOS 영역 및 상기 PMOS 영역의 저전압 영역의 저 문턱전압 영역 및 표준 문턱전압 영역과 고전압 영역에 브랭크(Blank, 브랭크 마스크)를 형성하고, 고 문턱전압 영역에 불순물 이온을 주입하여 P 채널을 형성한다.Next, a blank (blank mask) is formed in the low threshold voltage region, the standard threshold voltage region, and the high voltage region of the low voltage region of the NMOS region and the PMOS region, and impurity ions are injected into the high threshold voltage region to form P. Form a channel.
구체적으로, As(Arsenic) 이온을 제6 도즈 양으로 100Kev의 에너지로 주입한다.(CPH Implant) 예를 들어, 여기서, 제6 도즈 양은 7.8×1012 ions/㎠ 가 될 수 있다.Specifically, As (Arsenic) ions are implanted with an energy of 100 Kev in the sixth dose amount. (CPH Implant) For example, the sixth dose amount may be 7.8 × 10 12 ions /
실시예에서 상기 제1 내지 제6 도즈 양은 가변될 수 있으며, 제1 및 제2 도즈 양에 따라 제 3 내지 제6 도즈 양이 결정될 수 있다.In an embodiment, the first to sixth doses may vary, and the third to sixth doses may be determined according to the first and second doses.
실시예에 따른 반도체 소자의 제조방법은 종래에 비해 적은 수의 마스크를 사용함으로써 마스크 제작비용을 줄이고, 제조 공정을 간단히 할 수 있다.The method of manufacturing a semiconductor device according to the embodiment can reduce the mask manufacturing cost and simplify the manufacturing process by using fewer masks than in the prior art.
도 1는 종래의 CMOS 소자에서 불순물을 주입하여 웰 영역을 형성하는 것을 도시한 도면.1 is a view showing the formation of a well region by implanting impurities in a conventional CMOS device.
도 2는 종래의 CMOS 소자에서 불순물을 주입하여 채널 영역을 형성하는 것을 도시한 도면.2 is a view illustrating a channel region formed by implanting impurities in a conventional CMOS device.
도 3은 실시예에 따른 CMOS 소자에서 불순물을 주입하여 웰 영역을 형성하는 것을 도시한 도면.3 is a view illustrating a well region formed by implanting impurities in a CMOS device according to an exemplary embodiment.
도 4는 실시예에 따른 CMOS 소자에서 불순물을 주입하여 채널 영역을 형성하는 것을 도시한 도면.4 is a view illustrating a channel region formed by implanting impurities in a CMOS device according to an exemplary embodiment.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070120787A KR100903483B1 (en) | 2007-11-26 | 2007-11-26 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070120787A KR100903483B1 (en) | 2007-11-26 | 2007-11-26 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090054091A KR20090054091A (en) | 2009-05-29 |
| KR100903483B1 true KR100903483B1 (en) | 2009-06-18 |
Family
ID=40861317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070120787A KR100903483B1 (en) | 2007-11-26 | 2007-11-26 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100903483B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9240408B2 (en) | 2012-06-11 | 2016-01-19 | Samsung Electronics Co., Ltd. | Integrated circuit device with transistors having different threshold voltages |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10189762A (en) | 1996-12-20 | 1998-07-21 | Nec Corp | Semiconductor device and its manufacturing method |
| US20020052083A1 (en) | 2000-10-26 | 2002-05-02 | Xin Zhang | Cost effective split-gate process that can independently optimize the low voltage(LV) and high voltage (HV) transistors to minimize reverse short channel effects |
| US20020055220A1 (en) | 2000-11-03 | 2002-05-09 | Anders Soderbarg | Integration of high voltage self-aligned MOS components |
| US20050087810A1 (en) | 2003-10-27 | 2005-04-28 | Kayvan Sadra | Application of different isolation schemes for logic and embedded memory |
-
2007
- 2007-11-26 KR KR1020070120787A patent/KR100903483B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10189762A (en) | 1996-12-20 | 1998-07-21 | Nec Corp | Semiconductor device and its manufacturing method |
| US20020052083A1 (en) | 2000-10-26 | 2002-05-02 | Xin Zhang | Cost effective split-gate process that can independently optimize the low voltage(LV) and high voltage (HV) transistors to minimize reverse short channel effects |
| US20020055220A1 (en) | 2000-11-03 | 2002-05-09 | Anders Soderbarg | Integration of high voltage self-aligned MOS components |
| US20050087810A1 (en) | 2003-10-27 | 2005-04-28 | Kayvan Sadra | Application of different isolation schemes for logic and embedded memory |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9240408B2 (en) | 2012-06-11 | 2016-01-19 | Samsung Electronics Co., Ltd. | Integrated circuit device with transistors having different threshold voltages |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090054091A (en) | 2009-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100228331B1 (en) | Method for manufacturing triple well of semiconductor device | |
| US7193277B2 (en) | Application of different isolation schemes for logic and embedded memory | |
| SE0004027L (en) | Integration of self-oriented moss-high voltage components | |
| US8501567B2 (en) | Manufacturing method of high voltage device | |
| US6586294B1 (en) | Method of fabricating MOSFET transistors with multiple threshold voltages by halo compensation and masks | |
| CN101452884B (en) | Multi device and method of manufacturing the same | |
| CN106328504A (en) | Semiconductor structure and formation method thereof | |
| CN101783299A (en) | MOS (Metal Oxide Semiconductor) formation method and threshold voltage adjustment method thereof | |
| KR100903483B1 (en) | Method for manufacturing semiconductor device | |
| KR100607649B1 (en) | Method for fabricating semiconductor device with triple well structure | |
| CN105336689B (en) | A kind of MOS field device making method for saving reticle quantity | |
| US20020052083A1 (en) | Cost effective split-gate process that can independently optimize the low voltage(LV) and high voltage (HV) transistors to minimize reverse short channel effects | |
| US20110053325A1 (en) | Method for producing semiconductor device | |
| JP4045373B2 (en) | Manufacturing method of semiconductor device having triple well structure | |
| KR100261963B1 (en) | Manufacturing method of triple well of semiconductor device | |
| KR100220954B1 (en) | Manufacturing method of semiconductor device having a triple well | |
| JP2000216108A (en) | Manufacture of semiconductor device | |
| JPH0393264A (en) | Manufacture of semiconductor device | |
| KR100345366B1 (en) | Triple Well Forming Method of Semiconductor Device_ | |
| KR100212172B1 (en) | Semiconductor device and method for manufacturing the same | |
| CN101826464A (en) | Forming method of MOS (Metal Oxide Semiconductor) transistor and threshold voltage regulating method thereof | |
| JP2003249570A (en) | Semiconductor device and method of manufacturing the same | |
| KR100358571B1 (en) | Manufacturing method of semiconductor device | |
| KR100479814B1 (en) | Well Forming Method of Semiconductor Device | |
| KR100263454B1 (en) | Semiconductor device manufacture method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120521 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |