KR100902002B1 - 고입력 임피던스 전처리 증폭기를 갖는 디지털 마이크로폰 - Google Patents

고입력 임피던스 전처리 증폭기를 갖는 디지털 마이크로폰 Download PDF

Info

Publication number
KR100902002B1
KR100902002B1 KR1020070125143A KR20070125143A KR100902002B1 KR 100902002 B1 KR100902002 B1 KR 100902002B1 KR 1020070125143 A KR1020070125143 A KR 1020070125143A KR 20070125143 A KR20070125143 A KR 20070125143A KR 100902002 B1 KR100902002 B1 KR 100902002B1
Authority
KR
South Korea
Prior art keywords
amplifier
output
microphone
preprocessing
input impedance
Prior art date
Application number
KR1020070125143A
Other languages
English (en)
Other versions
KR20090058393A (ko
Inventor
남재원
레휘빙
류승탁
이상국
Original Assignee
(주) 알에프세미
한국정보통신대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 알에프세미, 한국정보통신대학교 산학협력단 filed Critical (주) 알에프세미
Priority to KR1020070125143A priority Critical patent/KR100902002B1/ko
Publication of KR20090058393A publication Critical patent/KR20090058393A/ko
Application granted granted Critical
Publication of KR100902002B1 publication Critical patent/KR100902002B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R3/00—Circuits for transducers, loudspeakers or microphones
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H04R19/04—Microphones

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Circuit For Audible Band Transducer (AREA)

Abstract

본 발명은 고입력 임피던스 전처리 증폭기를 갖는 디지털 마이크로폰에 관한 것으로, 더욱 상세하게는 커패시터형 마이크로폰으로부터 음압에 대응하는 전압신호를 고입력 임피던스로 입력받아 이를 증폭하여 전류신호로 차동 출력하는 트랜스컨덕턴스 증폭기를 구성하되 상기 전류신호를 반전 증폭기에 의해 증폭되게 하여 균일한 전압이득과 높은 선형성을 갖는 증폭기 회로를 설계함으로써 동상잡음에 둔감하며 전원전압제거비(PSRR)를 향상시킴과 아울러 아날로그-디지털 변환기와 하나의 칩에 집적화할 수 있도록 한 고입력 임피던스 전처리 증폭기를 갖는 디지털 마이크로폰에 관한 것이다.
마이크로폰, 전처리 증폭기, 일렉트렛(Electret) 마이크.

Description

고입력 임피던스 전처리 증폭기를 갖는 디지털 마이크로폰{Digital microphone with high input impedance linear pre-amplifier}
본 발명은 고입력 임피던스 전처리 증폭기를 갖는 디지털 마이크로폰에 관한 것으로, 더욱 상세하게는 커패시터형 마이크로폰으로부터 음압에 대응하는 전압신호를 고입력 임피던스로 입력받아 이를 증폭하여 전류신호로 차동 출력하는 트랜스컨덕턴스 증폭기를 구성하되 상기 전류신호를 반전 증폭기에 의해 증폭되게 하여 균일한 전압이득과 높은 선형성을 갖는 증폭기 회로를 설계함으로써 동상잡음에 둔감하며 전원전압제거비(PSRR)를 향상시킴과 아울러 아날로그-디지털 변환기와 하나의 칩에 집적화할 수 있도록 한 고입력 임피던스 전처리 증폭기를 갖는 디지털 마이크로폰에 관한 것이다.
음향 신호의 음압을 검출하기 위하여 사용되는 것으로 커패시터형 마이크로폰이 있다. 최근에는 이러한 마이크로폰의 크기가 소형화되고 집적화하게 됨에 따라 활성 커패시턴스(일반적으로 1 내지 10pF 정도이어서)는 매우 작아져 감도가 낮아지기 때문에 이를 개선하기 위하여 상기 검출한 음향 신호에 대하여 잡음 제거나 증폭 등과 같은 신호 처리하는 전치 증폭기 회로가 필요하며, 이러한 전치 증폭기에서는 일정 수준의 이득과 선형성 및 저잡음 특성을 필요로 한다.
특히, 이러한 커패시터형 마이크로폰에 있어서 전치 증폭기의 입력 저항은 수백 메가옴(㏁) 또는 수 기가옴(GΩ) 크기로 매우 높아야 하고, 상기 전치 증폭기의 입력 커패시턴스는 음압에 적당한 민감도를 달성하기 위해 매우 작아야 한다.
도 1은 종래 전처리 선형 증폭기를 갖는 마이크로폰을 도시한 도면이다.
도 1을 참조하면, 종래 JFET를 사용하여 구현한 전치 증폭기는 마이크로폰의 센서부(1), 고 임피던스 인터페이스부(2), DC 차단 커패시터(3), 전처리 증폭기(4), 및 시그마 델타 모듈레이터(5)로 구성된다.
먼저 동작 상태를 살펴보면, 상기 고 임피던스 인터페이스부(2)는 JFET의 입력단에 고입력 임피던스를 갖는 저항(RB)을 구비하고 상기 마이크로폰의 센서부(1)에서 감지한 음향신호를 전압(V1)으로 입력받아 전류제어를 통하여 증폭하여 전압(V2)을 출력한다.
이후, DC 차단 커패시터(CDC, 3)에 의하여 DC 전압은 차단되고 음향신호만이 저항 R1에 의해 전류로 변환된 후, 다음 단에서 저항 R2에 의하여 전압(V2)으로 출력되어 ADC에 입력된다. 이때, 전처리 증폭기의 이득은 R2/R1으로 결정된다.
이와 같이 종래의 JFET를 이용한 전치 증폭기는 임피던스 인터페이스부(2)와 전처리 증폭기(4)의 입력저항 R1을 통하여 입력전압(V1)이 여러 단계의 전압/전류, 전류/전압의 변환 단계를 거쳐 증폭된 전압신호(V2)를 출력하게 된다.
그러나, 이러한 종래 JFET를 이용한 전치 증폭기에서 상기 고 임피던스 인터페이스부(2)의 JFET에 의하여 출력되는 증폭된 신호(V2)는 통상의 전압이득이 1 ~ 2 정도로 매우 낮은 편이어서, 신호의 증폭보다는 출력의 전압구동을 위한 임피던스 인터페이스(impedance interface)로 인식함이 타당하다.
또한, 종래 JFET를 이용한 전치 증폭기에서의 상기 고 임피던스 인터페이스부(2)의 JFET의 출력은 단일 출력단이면서 전원전압으로부터 저항(RL)에 의한 전압 강하된 노드와 바로 연결되어 있어서 전원에 의한 노이즈로 인하여 전원전압 제거율 비(PSRR, Power Supply Rejection Ratio)의 특성이 나쁜 문제가 있다.
또한, 개별 소자의 JFET가 필요한 점, 상기 JFET의 입력단의 고입력 임피던스 저항(RB)에 의한 면적 증가, 그리고 상기 JFET의 출력단과 다음 단의 DC 바이어스 전압 레벨의 차이를 해결하기 위한 DC 차단 커패시터(CDC, 6)가 필요함에 따라 작은 다이 면적에 대해 마이크로폰의 인터페이스, 전치 증폭기, 및 ADC를 하나의 칩으로 집적화하는 설계가 불가능하다는 문제점이 있다.
본 발명은 상기와 같은 종래 문제점을 해결하기 위한 것으로, 종래의 단일 출력의 고입력 임피던스 인터페이스부를 제거하고 고입력 임피던스의 바이어스 회로를 입력단에 갖는 차동 트랜스컨덕턴스(Gm) 증폭기와 반전 증폭기를 이용함으로써, 전원전압에 대한 PSRR 특성을 개선하고 선형성이 높은 고입력 임피던스 전처리 증폭기를 갖는 디지털 마이크로폰을 제공하는 것을 목적으로 한다.
또한, 본 발명은 차동 입력 및 공통 모드 피드백 구조의 차동 출력의 트랜스컨덕턴스(Gm)를 설계하여 전처리 증폭기를 구현함으로써 노이즈에 둔감하고 출력 DC 레벨의 세팅이 용이하여 DC 차단 커패시터를 제거함으로써, 마이크로폰 센서의 인터페이스 기능을 내장하고 ADC와 집적 가능한 고입력 임피던스 전처리 증폭기를 갖는 디지털 마이크로폰을 제공하는 것을 목적으로 한다.
또한, 본 발명은 트랜스컨덕턴스(Gm)를 사용한 전처리 증폭기의 설계와 더불어 고입력 임피던스 저항을 능동 저항으로 구현하여 수동소자에 의한 면적 증가를 최소화함으로써 고임피던스 인터페이스부, 전처리 증폭기, 및 ADC를 하나의 칩에 구현하여 마이크로폰의 패키지 내에서 ADC가 어셈블리될 수 있도록 하는 고입력 임피던스 전처리 증폭기를 갖는 디지털 마이크로폰을 제공하는 것을 목적으로 한다.
이와 같은 목적을 달성하기 위해 본 발명에 따른 고입력 임피던스 전처리 증폭기를 갖는 디지털 마이크로폰은, 일렉트렛(Electret) 커패시터형 또는 반도체 기판에 집적되는 커패시터형 마이크로폰으로 고입력 임피던스 전처리 증폭기를 갖는 디지털 마이크로폰에 있어서, 음향신호의 음압에 응답하여 전압신호를 출력하는 마이크로폰 센서부와; 상기 전압신호에 기준 전위를 제공하여 DC 바이어싱하기 위한 바이어스부와; 상기 바이어싱 된 전압신호를 입력받아 증폭하는 전처리 증폭기; 및 상기 전처리 증폭기의 출력전압을 입력받아 디지털 신호를 출력하는 ADC;를 포함하여 구성한 것을 특징으로 한다.
본 발명에 있어서, 상기 전처리 증폭기는 전압신호를 입력받아 전류를 차동 출력하는 트랜스컨덕턴스 증폭기와 상기 차동 출력되는 전류를 각각 증폭하여 전압을 출력하는 반전 증폭기로 구성된 것을 특징으로 한다.
본 발명에 있어서, 상기 바이어스부는 능동저항으로 구성한 것을 특징으로 한다.
본 발명에 있어서, 상기 바이어스부와 트랜스컨덕턴스 증폭기 사이에는 선형성을 위한 신호감쇄기를 더 구비하는 것을 특징으로 한다. 이때, 상기 신호감쇄기는 커패시터로 구성한 것을 특징으로 한다.
본 발명에 있어서, 상기 트랜스컨덕턴스 증폭기는 정전류원을 구비하고 일측 입력단은 접지단에 연결하며 다른 일측 입력단은 상기 바이어스된 전압신호를 입력받는 차동입력부와, 상기 차동입력부의 출력 전류를 구동하는 차동출력부로 구성되는 것을 특징으로 한다. 이때, 상기 차동입력부의 각 입력단은 PMOS로 구성한 것을 특징으로 한다. 또는, 상기 차동입력부의 각 입력단은 NMOS로 구성한 것을 특징으로 한다.
상기 차동입력부는 상기 정전류원에 전기적 연결되고 각 입력단의 소스단에 연결된 선형저항기를 구비한 것을 특징으로 한다.
상기 차동출력부는 출력 DC레벨을 조절하기 위한 출력DC조절단을 구비한 것을 특징으로 한다. 이때, 상기 출력DC조절단은 공통 모드 피드백(Common mode feedback) 구조로 구성한 것을 특징으로 한다.
상기 차동출력부는 정전류원 및 전류버퍼를 구비한 것을 특징으로 한다. 이때, 상기 정전류원 및 전류버퍼는 다수 개의 PMOS 및 NMOS를 스택(stack)구조로 형성한 폴디드 캐스코드(Folded cascode) 구조인 것을 특징으로 한다.
상기 차동출력부는 차동 출력단 사이에 노이즈 필터를 구성한 것을 특징으로 한다. 이때, 상기 노이즈 필터는 커패시터인 것을 특징으로 한다.
본 발명에 있어서, 상기 ADC는 시그마 델타 모듈레이터로 구성한 것을 특징으로 한다. 이때, 상기 시그마 델타 모듈레이터는 스위치 커패시터(Switched capacitor) 또는 시연속(Continuous-time) 구조인 것을 특징으로 한다.
본 발명에 따른 고입력 임피던스 전처리 증폭기를 갖는 디지털 마이크로폰은 트랜스컨덕턴스(Gm)를 사용한 전처리 증폭기의 설계와 더불어 고입력 임피던스 저항을 능동 저항으로 구현함으로써 마이크로폰의 패키지 사이즈와 동일한 크기에 집적화시킬 수 있도록 하는 효과가 있다.
또한, 본 발명은 트랜스컨덕턴스(Gm)를 사용한 차동출력의 전처리 증폭기를 이용함으로써 전원전압의 PSRR의 특성을 개선함과 동시에 고입력 임피던스의 바이어스 회로 및 입력신호 감쇄기를 구현함으로써 높은 선형성을 갖는 효과가 있다.
또한, 본 발명은 PMOS를 사용한 차동입력 및 공통 모드 피드백 구조의 차동출력의 트랜스컨덕턴스(Gm)를 설계하여 전처리 증폭기를 구현함으로써 신호가 노이즈에 둔감하도록 함과 동시에 추가 전류소모 없이 출력 DC 레벨의 세팅을 용이하도록 하는 효과가 있다.
이하에서는 본 발명에 따른 고입력 임피던스 전처리 증폭기를 갖는 디지털 마이크로폰에 대한 바람직한 실시 예를 첨부된 도면들을 참조하여 상세히 설명한다.
도 2는 본 발명에 따른 고입력 임피던스 전처리 증폭기를 갖는 디지털 마이크로폰에 대한 도면이고, 도 3은 본 발명에 따른 고입력 임피던스 전처리 증폭기를 갖는 디지털 마이크로폰에 사용되는 전처리 증폭기에 대한 트랜스컨덕턴스 증폭기를 도시한 도면이며, 도 4는 본 발명에 따른 고입력 임피던스 전처리 증폭기를 갖는 디지털 마이크로폰의 집적화를 위한 고입력 임피던스를 갖는 능동저항으로 구현한 RB에 대한 일실시 예를 도시한 도면이다.
도시한 바와 같이, 본 발명은 마이크로폰 센서부(10)와, 바이어스부(100)와, 트랜스컨덕턴스 증폭기(200)와, 반전 증폭기(300), 및 ADC(500)로 구성된다.
상기 마이크로폰 센서부(10)는 일렉트렛을 이용한 개별 소자의 센서이거나 반도체 기판에 집적되는 커패시터형 실리콘 MEMS 마이크로폰에 대한 것으로, 음향신호의 음압에 응답하여 전압신호(V)를 출력한다.
상기 바이어스부(100)는 상기 마이크로폰 센서부(10)의 출력단에 위치하여 다음 단의 전처리 증폭기(400, 본 발명에서는 상기 트랜스컨덕턴스 증폭기와 반전 증폭기의 조합을 의미한다.)의 입력단의 DC 바이어스를 잡아 주는 것으로, 일반적으로 상기 마이크로폰 센서부(10)에서 출력되는 전압신호의 주파수 특성이 20㎐ ~ 20㎑ 대역에서 신호가 통과되어야 하므로 고임피던스 저항을 사용하여 구성함이 바람직하다.
이때, 고임피던스 값은 보통 수백 메가옴(㏁) 내지 수 기가옴(GΩ) 정도가 되도록 구성함이 바람직하다. 예를 들어, 상기 마이크로폰 센서부(10)의 등가 커패시터값이 10㎊으로 모델링한다면 800㏁ 내외의 저항값을 사용하여 바이어스를 잡아야 한다. 이러한 고임피던스 저항을 실제로 구현하기 위해서는 부피가 크게 되는데, 본 발명의 목적에 따라 상기 바이어스부(100)는 칩으로 집적화할 수 있도록 회로를 설계하여야 한다.
따라서, 상기 바이어스부(100)가 고임피던스 값을 갖도록 하고 집적화할 수 있도록 하기 위해서는 능동저항(RB)으로 구현함이 바람직한데, 도 4는 이러한 능동저항(RB)을 N:1의 감쇄전류비를 갖는 연속되는 전류거울(110)에 의하여 극소 전류(통상 pA 정도) 바이어스되는 NMOS(120)로 사용하여 구현한 일실시 예를 보여준다. 이때, 회로 설계상 입력 바이어스 전압은 추가적인 기준전압의 요구를 없애기 위하여 0V가 되게 설계함이 바람직하다.
한편, 도 3을 참조하면, 상기 트랜스컨덕턴스 증폭기(200)는 상기 바이어스 된 전압신호(V)를 입력받아 전류(i)를 차동 출력하는 것으로, 정전류원(213)과 접지단에 연결된 PMOS로 구성한 일측 입력단(V-, 212) 및 상기 바이어스된 전압신호(V)를 입력받는 PMOS로 구성한 다른 일측 입력단(V+, 211)으로 구성되는 차동입력부(210)와, 상기 차동입력부(210)의 각 PMOS의 드레인단에서 출력된 전류를 전압으로 차동 출력하는 차동출력부(220)로 구성된다.
이때, 상기 차동입력부(210)의 각 입력단(211, 212)을 PMOS로 구성하는 것은 입력단의 DC 바이어스 동작점을 0V로 함으로써 추가적인 DC 바이어스 기준 전압을 필요로 하지 않게 하기 위함이다. 그러나, 만일 마이크로폰 센서부(10)가 전압 VDD에 연결되는 경우에는 상기 차동입력부(210)의 입력단으로 NMOS를 사용하여 반대의 구조로 구성할 수도 있다.
또한, 마이크로폰 센서부(10)를 위한 CMOS 기술로 전치 증폭기를 설계할 때 일반적으로 존재하는 3가지 잡음원 즉, 바이어스 저항으로부터의 잡음, 입력 트랜지스터로부터의 1/f 잡음, 및 입력 트랜지스터로부터의 백색 잡음 중에서 우위에 있는 입력 트랜지스터에 의한 잡음은 입력 트랜지스터의 길이와 폭을 활용하여 최소화될 수 있고, 또한 상기 차동입력부(210)를 PMOS로 구성함으로써 1/f 잡음을 줄이도록 한다.
한편, 상기 바이어스 저항(RB)으로부터의 잡음은 바이어스 저항이 매우 크게 형성되면 상기 바이어스 저항으로부터의 잡음은 고역 통과 필터링되고, 대역 내 잡음을 매우 낮아지게 하는데, 이에 대한 상기 바이어스부(100)의 바이어스 저항(RB) 에 대한 구성은 앞서 설명한 바와 같다.
상기 차동입력부(210)는 상기 정전류원(213)에 전기적 연결되고 각 입력단(211, 212)의 소스단에 각각 연결된 선형저항기(230)를 구비하도록 함이 바람직하다. 보통 트랜스컨덕턴스 증폭기(200)의 입력 신호가 커지면 트랜스컨덕턴스 증폭기(200) 내부의 고조파(harmonics) 성분이 증가하여 비선형성이 증가하게 되어 선형성이 나빠진다. 따라서, 입력신호를 감쇄시키는 대신 상기 트랜스컨덕턴스 증폭기(200)와 반전 증폭기(300)로 구성되는 전처리 증폭기(400)의 이득을 증가시킴으로써 동일한 이득에 대하여 선형성을 확보할 수 있게 해야 하는데, 상기 선형저항기(230)가 그 일 예이다.
상기 차동출력부(220)는 출력 DC레벨을 조절하기 위한 출력DC조절단(250)을 구비하도록 함이 바람직하다. 더욱 바람직하게는 상기 출력DC조절단(250)은 공통 모드 피드백으로 구성하도록 한다. 즉, 각 차동 출력되는 전압(Vo-, Vo+)을 PMOS(251, 252)의 게이트로 각각 입력받도록 하여 추가의 전력소모 없이 구현되게 한다.
또한, 상기 차동 출력(Vo-, Vo+)의 노드가 전처리 증폭기(400)의 가상접지(즉, 상기 반전 증폭기(300)의 두 입력부)에 연결되게 하여 출력 전압을 고정함으로써 선형성을 증가하게 한다.
그리고, 상기 출력DC조절단(250)은 각 드레인단을 공통으로 묶어 차동신호에 대해서는 서로 상쇄되어 반응을 하지 않도록 하고, 출력의 동상전압의 변화에 대해서만 반응하도록 함으로써, 상기 트랜스컨덕턴스 증폭기(200)의 출력 동상전압이 반전 증폭기(300)에 사용된 OP앰프의 출력 동상전압과 같도록 설계함이 바람직하다. 다시 말하면, 상기 트랜스컨덕턴스 증폭기(200)의 출력 동상전압, 상기 반전 증폭기(300)에 사용된 OP앰프의 입력 동상전압, 및 상기 반전 증폭기(300)에 사용된 OP앰프의 출력 동상전압을 동일하게 설계한다는 것이다.
또한, 상기 차동출력부(220)는 PMOS 및 NMOS를 여러 겹으로 스택(stack)하여 이득(gain)을 증가시켜 더 좋은 정전류원(221, 222, 227, 228) 및 전류버퍼(223, 224, 225, 226)로 동작하도록 한 캐스코드(cascode) 구조를 갖도록 한다. 이때, 입력 신호의 DC레벨과 출력의 DC레벨을 고려하여 폴디드 캐스코드로 구성하는 함이 바람직하다.
상기 차동출력부(220)의 출력단 사이에 노이즈 필터(240)를 구비함이 바람직하다. 이때, 상기 노이즈 필터(240)는 커패시터로 구성할 수 있다.
상기 반전 증폭기(300)는 차동 출력되는 전류(i)를 각각 저항(R2)에 의하여 증폭하여 전압(Vo)을 출력한다. 이때, 커패시터(C2)를 사용하여 노이즈가 필터링 되도록 한다.
상기 ADC(500)는 일실시 예로서 집적화된 마이크로폰이 아날로그의 음향신호에 대한 디지털 신호를 출력하도록 시그마 델타 모듈레이터(∑△ modulator)로 구성함이 바람직하다. 이때, 상기 시그마 델타 모듈레이터는 스위치 커패시터(Switched capacitor) 또는 시연속(Continuous-time) 등과 같은 구조로 구성될 수 있다.
도 5는 본 발명에 따른 고입력 임피던스 전처리 증폭기를 갖는 디지털 마이크로폰에 대한 다른 일실시 예를 도시한 도면이다.
도시한 바와 같이, 본 발명은 마이크로폰 센서부(10)와, 바이어스부(100)와, 신호감쇄기(600)와, 트랜스컨덕턴스 증폭기(200)와, 반전 증폭기(300), 및 ADC(500)로 구성된다.
앞서 본 발명의 일실시 예에서 설명한 마이크로폰 센서부(10), 바이어스부(100), 트랜스컨덕턴스 증폭기(200), 반전 증폭기(300), 및 ADC(500)에 대해서는 이하 생략하기로 한다.
상기 신호감쇄기(600)는 도 4 또는 도 5에 도시한 바와 같이 바이어스부(100)와 트랜스컨덕턴스 증폭기(200) 사이에 위치하도록 구성함이 바람직하다. 이때, 커패시터로 구성함이 바람직하다.
상기 트랜스컨덕턴스 증폭기(200)의 입력 신호가 커지면 트랜스컨덕턴스 증폭기(200) 내부의 고조파(harmonics) 성분이 증가하여 비선형성이 증가하게 되어 선형성이 나빠진다. 따라서, 입력신호를 감쇄시키고 트랜스컨덕턴스 증폭기(200)의 이득을 증가시킴으로써 동일한 이득에 대하여 선형성을 확보할 수 있게 되는데, 상기 신호감쇄기(600)는 입력신호를 감쇄시키는 기능을 한다.
이상에서 설명한 본 발명은 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환 변형 및 변경이 가능하므로 전술한 실시 예 및 첨부된 도면에 한정되는 것은 아니다.
도 1은 종래 전처리 선형 증폭기를 갖는 마이크로폰을 도시한 도면,
도 2는 본 발명에 따른 고입력 임피던스 전처리 증폭기를 갖는 디지털 마이크로폰에 대한 도면,
도 3은 본 발명에 따른 고입력 임피던스 전처리 증폭기를 갖는 디지털 마이크로폰에 사용되는 전처리 증폭기에 대한 트랜스컨덕턴스 증폭기를 도시한 도면,
도 4는 본 발명에 따른 고입력 임피던스 전처리 증폭기를 갖는 디지털 마이크로폰의 집적화를 위한 고입력 임피던스를 갖는 능동저항으로 구현한 RB에 대한 일실시 예를 도시한 도면,
도 5는 본 발명에 따른 고입력 임피던스 전처리 증폭기를 갖는 디지털 마이크로폰에 대한 다른 일실시 예를 도시한 도면이다.
*** 도면의 주요 부분에 대한 부호의 설명 ***
10 : 마이크로폰 센서부 100 : 바이어스부
110 : 전류거울 120 : 바이어스 저항
200 : 트랜스컨덕턴스(Gm) 210 : 차동입력부
211 : 입력단(V+) 212 : 입력단(V-)
213 : 정전류원 220 : 차동출력부
221, 222, 227, 228 : 정전류원 223, 224, 225, 226 : 전류버퍼
230 : 선형저항기 240 : 노이즈 필터
250 : 출력DC조절단 300 : 반전 증폭기
400 : 전처리 증폭기 500 : ADC
600 : 신호감쇄기

Claims (17)

  1. 일렉트렛(Electret) 커패시터형 또는 반도체 기판에 집적되는 커패시터형 마이크로폰으로 고입력 임피던스 전처리 증폭기를 갖는 디지털 마이크로폰에 있어서,
    음향신호의 음압에 응답하여 전압신호를 출력하는 마이크로폰 센서부와;
    상기 전압신호에 기준 전위를 제공하여 DC 바이어싱하기 위한 바이어스부와;
    상기 바이어싱 된 전압신호를 입력받아 증폭하는 전처리 증폭기; 및
    상기 전처리 증폭기의 출력전압을 입력받아 디지털 신호를 출력하는 ADC;를 포함하여 구성한 것을 특징으로 하는 고입력 임피던스 전처리 증폭기를 갖는 디지털 마이크로폰.
  2. 제 1 항에 있어서,
    상기 전처리 증폭기는 전압신호를 입력받아 전류를 차동 출력하는 트랜스컨덕턴스 증폭기와 상기 차동 출력되는 전류를 각각 증폭하여 전압을 출력하는 반전 증폭기로 구성된 것을 특징으로 하는 고입력 임피던스 전처리 증폭기를 갖는 디지털 마이크로폰.
  3. 제 1 항에 있어서,
    상기 바이어스부는 능동저항으로 구성한 것을 특징으로 하는 고입력 임피던 스 전처리 증폭기를 갖는 디지털 마이크로폰.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 바이어스부와 트랜스컨덕턴스 증폭기 사이에는 선형성을 위한 신호감쇄기를 더 구비하는 것을 특징으로 하는 고입력 임피던스 전처리 증폭기를 갖는 디지털 마이크로폰.
  5. 제 4 항에 있어서,
    상기 신호감쇄기는 커패시터로 구성한 것을 특징으로 하는 고입력 임피던스 전처리 증폭기를 갖는 디지털 마이크로폰.
  6. 제 2 항에 있어서,
    상기 트랜스컨덕턴스 증폭기는 정전류원을 구비하고 일측 입력단은 접지단에 연결하며 다른 일측 입력단은 상기 바이어스된 전압신호를 입력받는 차동입력부와, 상기 차동입력부의 출력 전류를 구동하는 차동출력부로 구성되는 것을 특징으로 하는 고입력 임피던스 전처리 증폭기를 갖는 디지털 마이크로폰.
  7. 제 6 항에 있어서,
    상기 차동입력부의 각 입력단은 PMOS로 구성한 것을 특징으로 하는 고입력 임피던스 전처리 증폭기를 갖는 디지털 마이크로폰.
  8. 제 6 항에 있어서,
    상기 차동입력부의 각 입력단은 NMOS로 구성한 것을 특징으로 하는 고입력 임피던스 전처리 증폭기를 갖는 디지털 마이크로폰.
  9. 제 6 항에 있어서,
    상기 차동입력부는 상기 정전류원에 전기적 연결되고 각 입력단의 소스단에 연결된 선형저항기를 구비한 것을 특징으로 하는 고입력 임피던스 전처리 증폭기를 갖는 디지털 마이크로폰.
  10. 제 6 항에 있어서,
    상기 차동출력부는 출력 DC레벨을 조절하기 위한 출력DC조절단을 구비한 것을 특징으로 하는 고입력 임피던스 전처리 증폭기를 갖는 디지털 마이크로폰.
  11. 제 10 항에 있어서,
    상기 출력DC조절단은 공통 모드 피드백(Common mode feedback) 구조로 구성한 것을 특징으로 하는 고입력 임피던스 전처리 증폭기를 갖는 디지털 마이크로폰.
  12. 제 6 항에 있어서,
    상기 차동출력부는 정전류원 및 전류버퍼를 구비한 것을 특징으로 하는 고입 력 임피던스 전처리 증폭기를 갖는 디지털 마이크로폰.
  13. 제 12 항에 있어서,
    상기 정전류원 및 전류버퍼는 다수 개의 PMOS 및 NMOS를 스택(stack)구조로 형성한 폴디드 캐스코드(Folded cascode) 구조인 것을 특징으로 하는 고입력 임피던스 전처리 증폭기를 갖는 디지털 마이크로폰.
  14. 제 6 항에 있어서,
    상기 차동출력부는 차동 출력단 사이에 노이즈 필터를 구성한 것을 특징으로 하는 고입력 임피던스 전처리 증폭기를 갖는 디지털 마이크로폰.
  15. 제 14 항에 있어서,
    상기 노이즈 필터는 커패시터인 것을 특징으로 하는 고입력 임피던스 전처리 증폭기를 갖는 디지털 마이크로폰.
  16. 제 1 항 또는 제 2 항에 있어서,
    상기 ADC는 시그마 델타 모듈레이터로 구성한 것을 특징으로 하는 고입력 임피던스 전처리 증폭기를 갖는 디지털 마이크로폰.
  17. 제 16 항에 있어서,
    상기 시그마 델타 모듈레이터는 스위치 커패시터(Switched capacitor) 또는 시연속(Continuous-time) 구조인 것을 특징으로 하는 고입력 임피던스 전처리 증폭기를 갖는 디지털 마이크로폰.
KR1020070125143A 2007-12-04 2007-12-04 고입력 임피던스 전처리 증폭기를 갖는 디지털 마이크로폰 KR100902002B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070125143A KR100902002B1 (ko) 2007-12-04 2007-12-04 고입력 임피던스 전처리 증폭기를 갖는 디지털 마이크로폰

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070125143A KR100902002B1 (ko) 2007-12-04 2007-12-04 고입력 임피던스 전처리 증폭기를 갖는 디지털 마이크로폰

Publications (2)

Publication Number Publication Date
KR20090058393A KR20090058393A (ko) 2009-06-09
KR100902002B1 true KR100902002B1 (ko) 2009-06-11

Family

ID=40988880

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070125143A KR100902002B1 (ko) 2007-12-04 2007-12-04 고입력 임피던스 전처리 증폭기를 갖는 디지털 마이크로폰

Country Status (1)

Country Link
KR (1) KR100902002B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101126574B1 (ko) * 2009-12-29 2012-03-21 조관영 저잡음 고입력 임피던스 프리앰프
KR101205512B1 (ko) * 2011-04-28 2012-11-28 주식회사 씨자인 가변 입력 임피던스 전처리 증폭기를 포함하는 디지털 콘덴서형 마이크로폰 및 상기 전처리 증폭기의 가변 입력 임피던스 조절 방법
US9502019B2 (en) * 2014-02-10 2016-11-22 Robert Bosch Gmbh Elimination of 3D parasitic effects on microphone power supply rejection
CN106797507A (zh) 2014-10-02 2017-05-31 美商楼氏电子有限公司 低功率声学装置和操作方法
CN112803906A (zh) * 2021-02-02 2021-05-14 无锡中科微电子工业技术研究院有限责任公司 一种前置增益放大器
CN114785292A (zh) * 2022-04-19 2022-07-22 瑞声声学科技(深圳)有限公司 单端转差分麦克风电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200377064Y1 (ko) * 2004-12-16 2005-03-14 박영문 마술용구
KR20060113925A (ko) 2003-10-14 2006-11-03 아우디오아시스 에이/에스 마이크로폰 전치 증폭기
JP2007522741A (ja) * 2004-02-09 2007-08-09 オーディオアシクス エー／エス デジタル・マイクロフォン

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060113925A (ko) 2003-10-14 2006-11-03 아우디오아시스 에이/에스 마이크로폰 전치 증폭기
JP2007522741A (ja) * 2004-02-09 2007-08-09 オーディオアシクス エー／エス デジタル・マイクロフォン
KR200377064Y1 (ko) * 2004-12-16 2005-03-14 박영문 마술용구

Also Published As

Publication number Publication date
KR20090058393A (ko) 2009-06-09

Similar Documents

Publication Publication Date Title
US8610497B2 (en) System and method for capacitive signal source amplifier
CN105024653B (zh) 用于mems电容性换能器的低噪声放大器
US8335328B2 (en) Programmable integrated microphone interface circuit
US8254598B2 (en) Programmable integrated microphone interface circuit
US9654071B2 (en) Preamplifier circuit for a microelectromechanical capacitive acoustic transducer
KR101564145B1 (ko) 용량성 신호 소스 증폭기용 시스템 및 방법
KR100902002B1 (ko) 고입력 임피던스 전처리 증폭기를 갖는 디지털 마이크로폰
JP5986221B2 (ja) 差動マイクロフォンおよび差動マイクロフォンの駆動方法
US7787642B2 (en) Low-power high-PSRR current-mode microphone pre-amplifier system and method
US20040085137A1 (en) Preamplifier for two terminal electret condenser microphones
US20070217628A1 (en) Two-wire microphone circuit
KR20040048988A (ko) 연산 증폭기 및 연산 증폭기 회로
US10972059B2 (en) MEMS sensor
US20180270588A1 (en) Mems transducer amplifiers
CN110225425B (zh) 一种麦克风输入电路
CN210042121U (zh) 一种麦克风输入电路
De Lima A Compact On-Chip Capacitive-Coupling Scheme for Very-Low Frequency Applications
Dec et al. Audio Pre-Amplifiers for Digital Electret Microphones in 0.18 um CMOS Process
KR20050076383A (ko) 다단 구조의 오디오 증폭 장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20071204

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20090224

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20090529

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20090603

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20090603

End annual number: 3

Start annual number: 1

PG1501 Laying open of application
PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20120604

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20130515

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20130515

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20140602

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20140602

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20150601

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20170605

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20170605

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20180621

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20180621

Start annual number: 10

End annual number: 10

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20210314