KR100894247B1 - Semiconductor Package Module Using Anodized Oxide Layer and Manufacturing Method Thereof - Google Patents

Semiconductor Package Module Using Anodized Oxide Layer and Manufacturing Method Thereof Download PDF

Info

Publication number
KR100894247B1
KR100894247B1 KR1020070094584A KR20070094584A KR100894247B1 KR 100894247 B1 KR100894247 B1 KR 100894247B1 KR 1020070094584 A KR1020070094584 A KR 1020070094584A KR 20070094584 A KR20070094584 A KR 20070094584A KR 100894247 B1 KR100894247 B1 KR 100894247B1
Authority
KR
South Korea
Prior art keywords
oxide layer
substrate
semiconductor device
semiconductor
package module
Prior art date
Application number
KR1020070094584A
Other languages
Korean (ko)
Other versions
KR20080108885A (en
Inventor
권영세
김경민
Original Assignee
(주)웨이브닉스이에스피
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)웨이브닉스이에스피, 한국과학기술원 filed Critical (주)웨이브닉스이에스피
Priority to PCT/KR2007/004610 priority Critical patent/WO2008153245A2/en
Publication of KR20080108885A publication Critical patent/KR20080108885A/en
Application granted granted Critical
Publication of KR100894247B1 publication Critical patent/KR100894247B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Abstract

수광 또는 발광소자를 사용하는 경우에도 효과적으로 기능이 발휘되고 다른 반도체 소자 및 부품과의 연결이 용이하도록, 양극산화막을 형성할 수 있는 재질로 형성되는 기판과, 기판 상에 형성되고 적어도 하나의 개구부를 갖는 산화물층과, 산화물층의 개구부 내에 실장되는 반도체 소자와, 산화물층 및 반도체 소자를 덮도록 형성되고 반도체 소자의 상면이 노출되도록 일부가 제거되는 유기물층과, 유기물층 또는 산화물층 상에 형성되고 반도체 소자와 연결되는 리드선을 포함하는 양극산화막을 이용한 반도체 패키지 모듈을 제공한다.A substrate formed of a material capable of forming an anodic oxide film and at least one opening formed on the substrate so as to effectively function and easily connect to other semiconductor devices and components even when using a light receiving or light emitting device. An oxide layer, a semiconductor element mounted in an opening of the oxide layer, an organic layer formed to cover the oxide layer and the semiconductor element and partially removed to expose the top surface of the semiconductor element, and formed on the organic layer or the oxide layer, and the semiconductor element Provided is a semiconductor package module using an anodization film including a lead wire connected to the semiconductor device.

양극산화막, 알루미늄, 패키지, 모듈, 수동소자, 수광소자, 발광소자, 전극, 산화물층 Anodized film, aluminum, package, module, passive device, light receiving device, light emitting device, electrode, oxide layer

Description

양극산화막을 이용한 반도체 패키지 모듈 및 그 제조방법 {Semiconductor Package Module Using Anodized Oxide Layer and Manufacturing Method Thereof}Semiconductor Package Module Using Anodized Oxide Layer and Manufacturing Method Thereof}

본 발명은 양극산화막을 이용한 반도체 패키지 모듈 및 그 제조방법에 관한 것으로서, 보다 상세하게는 반도체 소자의 리드선을 모서리까지 연장하여 형성하고 수광 및 발광을 위한 개구부를 형성하는 양극산화막을 이용한 반도체 패키지 모듈 및 그 제조방법에 관한 것이다.The present invention relates to a semiconductor package module using an anodization film and a method of manufacturing the same, and more particularly, to a semiconductor package module using an anodization film formed by extending the lead wire of the semiconductor device to the corner and forming an opening for receiving and emitting light; It relates to a manufacturing method.

반도체 소자의 제조공정에서 패키징(packaging) 공정은 반도체 칩을 외부 환경으로부터 보호하고, 사용이 용이하도록 반도체 칩을 형상화시키고, 반도체 칩에 구성된 동작기능을 보호함으로써 반도체 소자의 신뢰성을 향상시키는 작업이다.In the manufacturing process of a semiconductor device, a packaging process is an operation of improving the reliability of a semiconductor device by protecting the semiconductor chip from an external environment, shaping the semiconductor chip for ease of use, and protecting an operation function configured in the semiconductor chip.

최근 반도체 소자의 집적도가 향상되고, 반도체 소자의 기능이 다양해짐에 따라 패키징 공정의 추세는 점차 패키지 핀이 적은 공정에서 많은 공정인 다핀화 공정으로 옮겨가고 있으며, 인쇄회로기판(Printed Circuit Board: PCB)에 패키지를 끼우는 구조에서 표면에 실장하는 방식의 표면 실장형 형태(Surface Mounting Device)로 전환되고 있다. 이러한 표면 실장형 형태의 패키지는 SOP(Small Outline Package), PLCC(Plastic Leaded Chip Carrier), QFP(Quad Flat Package), BGA(Ball Grid Array) 및 CSP(Chip Scale Package) 등 많은 종류가 소개되고 있다.Recently, as the degree of integration of semiconductor devices is improved and the functions of semiconductor devices are diversified, the trend of the packaging process is gradually shifting from a process with fewer package pins to a multi-pinning process, a printed circuit board (PCB). ) Is shifting from package-mounted structure to surface-mounted device. There are many kinds of surface mount packages such as Small Outline Package (SOP), Plastic Leaded Chip Carrier (PLCC), Quad Flat Package (QFP), Ball Grid Array (BGA) and Chip Scale Package (CSP). .

이러한 반도체 패키지들과 관련된 칩 캐리어 또는 인쇄회로기판에 사용되는 기재(base) 기판은 열적, 전기적 및 기계적으로 안정하여야 한다. 칩 캐리어 또는 PCB용 기재 기판으로서, 종래에는 고가의 세라믹 기판을 사용하거나 폴리이미드계 수지, 플루오르계 수지 또는 실리콘계 수지 등을 소재로 하는 수지 기판이 사용되어 왔다.Base substrates used in chip carriers or printed circuit boards associated with such semiconductor packages must be thermally, electrically and mechanically stable. As a chip carrier or a substrate substrate for a PCB, an expensive ceramic substrate or a resin substrate made of polyimide resin, fluorine resin, silicone resin or the like has conventionally been used.

세라믹 기판이나 수지 기판은 그 소재가 절연성이기 때문에, 쓰루홀(through hole) 공정 후 절연물질을 도포할 필요가 없다. 그러나, 수지 기판들의 경우, 재료 자체가 고가일 뿐만 아니라, 내습성 및 내열성 등이 불량하여 칩 캐리어용 기판으로는 사용이 곤란하다는 문제점이 있다. 또한, 세라믹 기판은 수지 기판에 비하여 내열성이 다소 우수한 것은 사실이지만, 수지 기판과 마찬가지로 고가이며, 가공상의 어려움과 함께 가공비가 많이 소요되는 단점이 있다.Since the ceramic substrate and the resin substrate are insulative, there is no need to apply an insulating material after the through hole process. However, in the case of the resin substrates, not only the material itself is expensive, but also moisture resistance and heat resistance are poor, which makes it difficult to use the chip carrier substrate. In addition, it is true that the ceramic substrate is somewhat superior in heat resistance as compared with the resin substrate. However, the ceramic substrate is expensive as in the case of the resin substrate, and has a disadvantage in that processing costs are required as well as processing difficulties.

이러한 세라믹 또는 수지 기판의 단점을 극복하기 위하여 금속 소재 기판의 사용이 제안되었다. 금속 소재 기판은 가격이 저렴할 뿐만 아니라 가공이 용이하고 열적 신뢰성이 양호하다는 장점을 가진다. 그러나, 이러한 금속 소재 기판은 전술한 수지 또는 세라믹 기판에서는 불필요한 절연 처리를 별도로 실시하여야 하며, 열방출을 보다 효과적으로 하기 위하여 완성된 기판의 하부 또는 상부에 히트 싱크(heat sink) 또는 히트 스프레드(heat spread) 역할을 할 수 있는 메탈 코어를 부착하여야 한다.In order to overcome the disadvantages of such a ceramic or resin substrate, the use of a metal material substrate has been proposed. Metal substrates have the advantages of low cost, easy processing and good thermal reliability. However, such a metallic substrate must be separately subjected to unnecessary insulation treatment in the above-described resin or ceramic substrate, and a heat sink or heat spread on the lower or upper portion of the finished substrate for effective heat dissipation. ) Metal core that can play a role should be attached.

한편, 칩 캐리어 또는 인쇄회로기판은 최근의 경박단소화 추세에 맞추어 두 께가 얇으며, 표면이 편평한 것이 선호되고 있다. 이와 같은 박형화 및 편평화를 실현하기 위하여 기판 상에 칩 또는 부품이 탑재될 부위에 캐비티를 형성하여 여기에 부품을 탑재하는 방법이 사용되고 있다.On the other hand, chip carriers or printed circuit boards have been preferred to have a thin thickness and a flat surface in accordance with the recent trend of thin and short. In order to realize such thinning and flattening, a method of forming a cavity in a portion where a chip or a component is to be mounted on a substrate and mounting the component thereon is used.

이러한 캐비티를 형성함에 있어서, 종래에는 수지 기판을 이용하여 이를 드릴링하므로써 캐비티를 형성하는 방법이 사용되었다. 그러나, 상기한 방법에 따르면, 캐비티 가공시간 및 가공비가 많이 들뿐 아니라 가공된 캐비티의 편차가 커서 부품 탑재시 부품이 기울어지기 쉽기 때문에 기판의 편평도 유지에 어려움이 크다. 또한, 기판의 소재인 수지는 열적, 기계적 특성이 불량하기 때문에 캐비티에 부품을 탑재할 경우, 응력에 의한 심한 변형이 발생된다는 단점이 있다.In forming such a cavity, conventionally a method of forming a cavity by drilling it using a resin substrate has been used. However, according to the above method, not only the cavity processing time and processing cost are high, but also the variation of the processed cavity is large, so that the component tends to tilt when the component is mounted, which makes it difficult to maintain the flatness of the substrate. In addition, since the resin, which is a material of the substrate, has poor thermal and mechanical properties, when the component is mounted in the cavity, severe deformation due to stress occurs.

대한민국 등록특허공보 제10-0656300호에는 상기한 문제점을 개선하여 금속 소재 기판에 부품을 탑재하기 위한 캐비티를 수직으로 형성하는 것에 의하여 열적, 전기적 및 기계적으로 안정하고, 기판의 편평도 유지가 용이한 3차원 알루미늄 패키지 모듈이 공개되어 있다.Republic of Korea Patent Publication No. 10-0656300 improves the above problems by forming a cavity for mounting a component on a metal substrate vertically, thermally, electrically and mechanically stable, 3 easy to maintain the flatness of the substrate Dimensional aluminum package module is disclosed.

종래 3차원 알루미늄 패키지 모듈의 경우에는 유기 절연막과 알루미늄 산화물층상에 수동소자 또는 패드 등의 제2소자를 배치하고, PA, PA, LNA, 페이스 시프터(phase shifter), 믹서, 오실레이터, VCO 등의 제1소자와 제2소자를 배선을 통하여 서로 연결하는 방법이 제시되고 있다.In the case of the conventional three-dimensional aluminum package module, a second device such as a passive device or a pad is disposed on the organic insulating layer and the aluminum oxide layer, and is made of PA, PA, LNA, phase shifter, mixer, oscillator, VCO, or the like. A method of connecting the first element and the second element to each other via wiring has been proposed.

그런데 제2소자가 유기 절연막과 알루미늄 산화물층상에 배치되지 않는 경우의 배선방법이 구체적으로 제시되지 않았다.However, the wiring method in the case where the second element is not disposed on the organic insulating film and the aluminum oxide layer has not been specifically described.

그리고 유기물층이 반도체 장치를 덮는 구성으로 이루어지므로, 수광 또는 발광소자의 경우에는 그대로 적용하는 것이 어렵다는 문제가 있다.In addition, since the organic material layer is formed to cover the semiconductor device, it is difficult to apply the light-emitting or light-emitting device as it is.

본 발명은 상기한 문제점을 해결하기 위한 것으로서, 리드선을 테두리(모서리)부분까지 연장하여 형성하고 유기물층의 일부를 제거하여 개구부를 형성하므로 수광 또는 발광이 가능한 양극산화막을 이용한 반도체 패키지 모듈 및 그 제조방법을 제공하는데, 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and the semiconductor package module using an anodization film capable of receiving or emitting light because the lead wire is formed to extend to the edge (edge) and the organic layer is removed to form an opening, and a method of manufacturing the same. To provide, for that purpose.

본 발명이 제안하는 양극산화막을 이용한 반도체 패키지 모듈은 양극산화막을 형성할 수 있는 재질로 형성되는 기판과, 상기 기판 상에 형성되고 적어도 하나의 개구부를 갖는 산화물층과, 상기 산화물층의 개구부 내에 실장되는 반도체 소자와, 상기 산화물층 및 반도체 소자를 덮도록 형성되는 유기물층과, 상기 유기물층 또는 산화물층 상에 형성되고 상기 반도체 소자와 연결되는 리드선을 포함하여 이 루어진다.The semiconductor package module using the anodization film proposed by the present invention includes a substrate formed of a material capable of forming an anodization film, an oxide layer formed on the substrate, and having at least one opening, and mounted in the opening of the oxide layer. And a lead wire formed on the organic material layer or the oxide layer and connected to the semiconductor device.

그리고 본 발명의 양극산화막을 이용한 반도체 패키지 모듈은 상기 산화물층의 개구부 내에 실장되는 반도체 소자를 광소자로 구성하고, 상기 광소자의 상면이 노출되도록 상기 유기물층의 일부를 제거하여 구성하는 것도 가능하다.The semiconductor package module using the anodic oxide film of the present invention may be configured by forming a semiconductor device mounted in an opening of the oxide layer as an optical device, and removing a part of the organic material layer so that the top surface of the optical device is exposed.

본 발명의 양극산화막을 이용한 반도체 패키지 모듈 제조방법은 판형상의 기판을 준비하는 단계와, 상기 기판의 한쪽면(상면)을 소정 깊이까지 양극 산화하여 산화물층을 형성하는 단계와, 상기 산화물층의 표면에 마스킹 패턴을 형성하고 화학적 식각을 행하여 산화물층에 복수의 개구부를 형성하는 단계와, 상기 마스킹 패턴을 제거하는 단계와, 상기 산화물층의 개구부에 반도체 소자를 실장하는 단계와, 상기 반도체 소자와 산화물층의 상면에 유기절연층을 형성하는 단계와, 상기 유기절연층 및 산화물층에 회로 및 리드선을 형성하는 단계를 포함하여 이루어진다.The method of manufacturing a semiconductor package module using the anodization film of the present invention comprises the steps of preparing a plate-shaped substrate, anodizing one surface (top surface) of the substrate to a predetermined depth to form an oxide layer, and the surface of the oxide layer Forming a plurality of openings in an oxide layer by forming a masking pattern and performing chemical etching, removing the masking pattern, mounting a semiconductor device in the opening of the oxide layer, and forming the semiconductor device and the oxide. Forming an organic insulating layer on an upper surface of the layer, and forming circuits and lead wires on the organic insulating layer and the oxide layer.

상기에서 기판을 양극 산화하기 전에 기판의 하면에 산화를 방지하기 위하여 산화방지 마스킹 패턴을 형성하는 것도 가능하다.It is also possible to form an anti-oxidation masking pattern on the lower surface of the substrate before anodizing the substrate.

본 발명에 따른 양극산화막을 이용한 반도체 패키지 모듈 및 그 제조방법에 의하면, 리드선이 유기절연층 또는 산화물층의 테두리까지 연장되어 형성되므로, 이웃하여 설치 또는 형성되는 반도체 소자, 광소자, 회로 등과의 연결을 효과적으로 행할 수 있다.According to the semiconductor package module using the anodic oxide film and the manufacturing method thereof according to the present invention, since the lead wire is formed to extend to the edge of the organic insulating layer or the oxide layer, it is connected to the semiconductor device, optical device, circuit, etc. which are installed or formed adjacent Can be performed effectively.

그리고 본 발명에 따른 양극산화막을 이용한 반도체 패키지 모듈 및 그 제조방법에 의하면, 유기절연층의 일부(반도체 소자인 광소자의 상면부분)를 제거하므 로, 수광 또는 발광소자 등의 광소자를 반도체 소자로 사용하는 경우에도 유용하게 기능을 발휘하는 것이 가능하다.In addition, according to the semiconductor package module using the anodic oxide film according to the present invention and a method for manufacturing the same, part of the organic insulating layer (upper part of the optical device as a semiconductor device) is removed, so that an optical device such as a light receiving or light emitting device is used as the semiconductor device. Even if it is possible to be useful.

본 발명에 따른 양극산화막을 이용한 반도체 패키지 모듈 및 그 제조방법에 의하면, 기판 내부에 반도체 소자가 실장되고 비어홀과 도금 등의 방식으로 반도체 소자와 외부 소자가 전기적으로 연결되므로 패키지 모듈의 두께가 획기적으로 감소하고, 금속 기판이나 실리콘 기판을 이용할 수 있으므로 열 방출 성능이 크게 향상된다.According to the semiconductor package module and the manufacturing method using the anodization film according to the present invention, since the semiconductor device is mounted in the substrate, and the semiconductor device and the external device is electrically connected by a method such as via holes and plating, the thickness of the package module is dramatically The heat dissipation performance is greatly improved because a metal substrate or a silicon substrate can be used.

또 본 발명에 따른 양극산화막을 이용한 반도체 패키지 모듈에 의하면, 산화물층이 절연체이므로, 바닥 전극 사이에서의 단락 위험성이 실질적으로 감소한다.In addition, according to the semiconductor package module using the anodization film according to the present invention, since the oxide layer is an insulator, the risk of short circuit between the bottom electrodes is substantially reduced.

그리고 본 발명에 따른 양극산화막을 이용한 반도체 패키지 모듈 및 그 제조방법에 의하면, 기판으로 실리콘 기판을 사용하는 것이 가능하며, 이 경우에 능동 및 수동 소자를 CMOS 공정을 통하여 형성한 다음 본 발명을 이용하여 다른 반도체 소자를 패키지하는 것도 가능하다.In addition, according to the semiconductor package module using the anodic oxide film and the manufacturing method thereof according to the present invention, it is possible to use a silicon substrate as a substrate, in this case, active and passive elements are formed through a CMOS process and then using the present invention It is also possible to package other semiconductor elements.

다음으로 본 발명에 따른 양극산화막을 이용한 반도체 패키지 모듈의 바람직한 실시예를 도면을 참조하여 상세하게 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다양한 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 한정되는 것으로 해석되지 않는다. 본 발명의 실시예들은 해당 기술분야에서 보통의 지식을 가진 자가 본 발명을 이해할 수 있도록 설명하기 위해서 제공되는 것이고, 도면에서 나타내는 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 예시적으로 나타내는 것이다. 그리고, 도면에서 동일한 구성은 동일한 부호로 표시한다.Next, a preferred embodiment of a semiconductor package module using an anodization film according to the present invention will be described in detail with reference to the drawings. However, embodiments of the present invention may be modified in many different forms, the scope of the invention is not to be construed as limited to the embodiments described below. Embodiments of the present invention are provided to explain those skilled in the art to understand the present invention, the shape of the elements shown in the drawings and the like are shown by way of example in order to emphasize more clear description. In the drawings, the same components are denoted by the same reference numerals.

본 발명에 따른 양극산화막을 이용한 반도체 패키지 모듈의 제1실시예는 도 1 및 도 2에 나타낸 바와 같이, 기판(10) 상에 산화물층(12)이 양극 산화를 통하여 형성된다.In the first embodiment of the semiconductor package module using the anodization film according to the present invention, as shown in Figs. 1 and 2, the oxide layer 12 is formed on the substrate 10 through anodization.

상기에서 기판(10)은 열전도율이 합성수지나 세라믹에 비하여 매우 우수한 재료를 이용하여 형성한다. 예를 들면 상기 기판(10)은 0.1∼5mm 정도 두께로 형성하며, 바람직하게는 0.15∼1.0mm 정도의 얇은 두께로 형성하는 것이 좋다.In the above, the substrate 10 is formed using a material having a very high thermal conductivity compared to that of synthetic resin or ceramic. For example, the substrate 10 is formed to a thickness of about 0.1 to 5mm, preferably, a thin thickness of about 0.15 to 1.0mm.

상기 기판(10)을 형성하기 위한 재료로는 양극산화막을 형성할 수 있는 재질을 이용하여 형성한다.The material for forming the substrate 10 is formed using a material capable of forming an anodization film.

상기에서 양극산화막을 형성할 수 있는 재질로는 알루미늄(Al), 마그네슘(Mg), 타이타늄(Ti) 등의 금속 기판과 실리콘(Si), 갈륨비소(GaAs) 등과 같은 반도체 기판 등이 사용 가능하다.As the material for forming the anodization layer, metal substrates such as aluminum (Al), magnesium (Mg), titanium (Ti), and semiconductor substrates such as silicon (Si) and gallium arsenide (GaAs) may be used. .

상기 기판(10)은 판형상 및 웨이퍼 형상 등의 임의의 형상으로 형성하는 것이 가능하며, 인쇄회로 기술 및 반도체 공정 등의 적용이 가능하도록 이루어진다.The substrate 10 may be formed in any shape such as a plate shape and a wafer shape, and may be applied to a printed circuit technology and a semiconductor process.

상기 기판(10)으로 알루미늄을 사용하게 되면, 상기 산화물층(12)으로는 알루미늄산화물층이 양극 산화를 통하여 형성된다.When aluminum is used as the substrate 10, an aluminum oxide layer is formed through the anodic oxidation as the oxide layer 12.

상기 산화물층(12)에는 패터닝후 화학식각하여 그의 측벽이 기판(10)의 상면(윗면)에 대하여 수직하게 형성되는 복수의 개구부(14)를 형성한다.After the patterning, a plurality of openings 14 are formed in the oxide layer 12 so that the sidewalls thereof are perpendicular to the upper surface (upper surface) of the substrate 10.

상기 개구부(14)에는 PA, LNA, 위상천이기(phase shifter), 믹서, 오실레이 터, VCO 등과 같은 반도체 소자(16)가 접착물질(17)을 이용하여 부착 설치된다.In the opening 14, a semiconductor device 16 such as a PA, an LNA, a phase shifter, a mixer, an oscillator, a VCO, and the like is attached to the opening 14 using an adhesive material 17.

상기 산화물층(12)은 상기 개구부(14)에 실장되는 반도체 소자(16)의 높이에 대응하는 두께로 형성하며, 대략 반도체 소자(16) 높이의 0.25∼2.5배 정도의 두께로 형성한다.The oxide layer 12 is formed to a thickness corresponding to the height of the semiconductor element 16 mounted in the opening 14, and is formed to a thickness of about 0.25 to 2.5 times the height of the semiconductor element 16.

예를 들면 상기 산화물층(12)을 식각하여 개구부(14)를 형성하고, 상기 개구부(14)에 반도체 소자(16)를 실장할 때에 반도체 소자(16)의 하단부 일부 또는 반도체 소자(16) 전체가 개구부(14) 내에 삽입되도록, 상기 산화물층(12)의 두께를 적정하게 설정한다.For example, when the oxide layer 12 is etched to form the opening 14, and when mounting the semiconductor device 16 in the opening 14, a part of the lower end of the semiconductor device 16 or the entire semiconductor device 16 is formed. The thickness of the oxide layer 12 is appropriately set so that is inserted into the opening 14.

상기 반도체 소자(16)에는 구리(Cu) 또는 금(Au) 등의 도전성 금속으로 이루어진 전극 단자(18)가 상면에 형성된다.An electrode terminal 18 made of a conductive metal such as copper (Cu) or gold (Au) is formed on the upper surface of the semiconductor device 16.

상기 전극 단자(18)를 포함하는 반도체 소자(16)와 상기 기판(10)의 상부에는 유기절연층(20)을 형성한다.An organic insulating layer 20 is formed on the semiconductor device 16 including the electrode terminal 18 and the substrate 10.

상기 유기절연층(20)은 예를 들어, BCB 또는 폴리이미드 등을 이용하여 형성한다.The organic insulating layer 20 is formed using, for example, BCB or polyimide.

상기 유기절연층(20)에는 후속 공정에서 그 위에 형성될 리드선(26)과 상기 반도체 소자(16)와의 전기적 연결을 위한 컨택트홀(22)이 형성된다. 상기 컨택트홀(22)에는 도전체가 채워져 전기적인 연결을 행하게 된다.The organic insulating layer 20 is formed with a contact hole 22 for electrical connection between the lead wire 26 and the semiconductor device 16 to be formed thereon in a subsequent process. The contact hole 22 is filled with a conductor to perform electrical connection.

상기 유기절연층(20)과 산화물층(12)에는 상기 반도체 소자(16)와 서로 연결되는 리드선(26)을 형성한다.Lead wires 26 connected to the semiconductor device 16 are formed in the organic insulating layer 20 and the oxide layer 12.

상기 리드선(26)은 유기절연층(20) 또는 산화물층(12)의 테두리부분(모서리 부분)까지 연장되어 형성되고, 이웃하여 배치 설치되는 다른 반도체 소자 또는 광전자 소자, 구동회로, 신호선 등과 연결될 수 있도록 구성된다.The lead wire 26 extends to the edge portion (edge portion) of the organic insulating layer 20 or the oxide layer 12, and may be connected to another semiconductor device, an optoelectronic device, a driving circuit, a signal line, or the like disposed adjacently. It is configured to be.

그리고 본 발명에 따른 양극산화막을 이용한 반도체 패키지 모듈의 제2실시예는 도 3 및 도 4에 나타낸 바와 같이, 유기절연층(20)의 일부를 제거하여 상기 반도체 소자(16)의 상면이 노출되도록 구성된다.In the second embodiment of the semiconductor package module using the anodic oxide film according to the present invention, as shown in FIGS. 3 and 4, a portion of the organic insulating layer 20 is removed to expose the top surface of the semiconductor device 16. It is composed.

상기에서 반도체 소자(16)로는 수광소자, 발광소자 등의 광소자가 사용된다.As the semiconductor device 16, an optical device such as a light receiving device and a light emitting device is used.

상기와 같이 유기절연층(20)의 일부를 제거하여 상기 반도체 소자(16)인 광소자의 상면이 노출되면, 광이 효과적으로 전달 및 방출되며, 광소자의 원활한 작동이 이루어진다.As described above, when the upper surface of the optical device, which is the semiconductor device 16, is exposed by removing a part of the organic insulating layer 20, light is effectively transmitted and emitted, and the optical device operates smoothly.

도 3 및 도 4에 있어서는 리드선(26)이 반도체 소자(16)인 광소자의 상면에 모두 연결된다. 즉 반도체 소자(16)인 광소자의 상면에 양쪽 전극 단자(18)가 모두 설치되는 경우를 나타낸다.In FIGS. 3 and 4, the lead wires 26 are all connected to the upper surface of the optical device which is the semiconductor device 16. That is, the case where both electrode terminals 18 are provided on the upper surface of the optical element which is the semiconductor element 16 is shown.

도 5에 나타낸 바와 같이, 반도체 소자(16)인 광소자의 상면 및 하면으로 전극 단자(18)가 나뉘어 설치되는 경우에는, 상면쪽에 설치된 전극 단자(18)에는 리드선(26)이 바로 연결되고, 하면쪽에 설치된 전극 단자(18)에는 도전체가 채워지는 컨택트홀(19)을 통하여 기판(10)이 전기적으로 연결되고, 기판(10)이 다른 한쪽 전극으로 사용된다.As shown in FIG. 5, when the electrode terminals 18 are divided into upper and lower surfaces of the optical element that is the semiconductor element 16, the lead wires 26 are directly connected to the electrode terminals 18 provided on the upper surface side. The substrate 10 is electrically connected to the electrode terminal 18 provided on the side via a contact hole 19 filled with a conductor, and the substrate 10 is used as the other electrode.

상기에서 컨택트홀(19)은 반도체 소자(16)를 실장하기 위한 접착물질(17)의 일부를 제거하여 형성하는 것도 가능하고, 반도체 소자(16)의 하면에 설치되는 전극 단자(18) 부위에는 접착물질(17)을 도포하지 않는 것으로 형성하는 것도 가능하 다. 상기 컨택트홀(19)에는 도전체가 채워져 전기적인 연결을 행하게 된다.The contact hole 19 may be formed by removing a part of the adhesive material 17 for mounting the semiconductor device 16, and the contact hole 19 may be formed on the electrode terminal 18 provided on the bottom surface of the semiconductor device 16. It is also possible to form the adhesive material 17 without applying it. The contact hole 19 is filled with a conductor to perform electrical connection.

그리고 상기 접착물질(17)로 전도성 접착제를 사용하는 경우에는 상기 컨택트홀(19)을 형성하지 않고 전기적으로 반도체 소자(16)와 기판(10)을 전기적으로 연결하는 것도 가능하다.In the case where the conductive adhesive is used as the adhesive material 17, the semiconductor device 16 and the substrate 10 may be electrically connected to each other without forming the contact hole 19.

또 도 6에 나타낸 바와 같이, 반도체 소자(16)인 광소자의 하면에 양쪽 전극단자(18)가 모두 설치되는 경우에는, 하나의 전극 단자(18)에는 도전체가 채워지는 컨택트홀(19)을 통하여 기판(10)이 전기적으로 연결되고, 기판(10)이 하나의 전극으로 사용되며, 다른 하나의 전극 단자(18)는 도전체가 채워지는 컨택트홀(27)이나 와이어 배선 등을 통하여 유기절연층(20)의 위에 형성되는 리드선(26)과 전기적으로 연결된다.As shown in FIG. 6, when both electrode terminals 18 are provided on the lower surface of the optical element that is the semiconductor element 16, one electrode terminal 18 is provided with a contact hole 19 filled with a conductor. The substrate 10 is electrically connected, the substrate 10 is used as one electrode, and the other electrode terminal 18 is connected to the organic insulating layer through a contact hole 27 or a wire wiring filled with a conductor. It is electrically connected to the lead wire 26 formed on the top of 20.

상기에서 컨택트홀(27)은 유기절연층(20)에 형성되고, 기판(10)과는 단락이 되지 않도록 형성된다. 상기 컨택트홀(27)에는 도전체가 채워져 전기적인 연결을 행하며, 컨택트홀(27)의 상부에는 리드선(26)이 연결된다.In the above, the contact hole 27 is formed in the organic insulating layer 20 and is formed so as not to have a short circuit with the substrate 10. The contact hole 27 is filled with a conductor to make electrical connection, and the lead wire 26 is connected to the upper portion of the contact hole 27.

그리고 본 발명에 따른 양극산화막을 이용한 반도체 패키지 모듈 제조방법의 일실시예는 도 7 및 도 8에 나타낸 바와 같이, 기판(10)을 준비하는 단계(P10), 상기 기판(10)의 하면의 전면에 산화방지 마스킹 패턴(44)을 형성하는 단계(P20), 상기 기판(10)을 소정 깊이까지 양극 산화하여 산화물층(12)을 형성하는 단계(P30), 상기 산화물층(12)의 표면에 마스킹 패턴(42)을 형성하고 화학적 식각을 행하여 산화물층(12)에 복수의 개구부(14)를 형성하는 단계(P40), 상기 마스킹 패턴(42) 및 산화방지 마스킹 패턴(44)을 제거하는 단계(P50), 상기 산화물층(12)의 개구부(14) 에 반도체 소자(16)를 실장하는 단계(P60), 상기 반도체 소자(16)와 산화물층(12)의 상면에 유기절연층(20)을 형성하는 단계(P70), 상기 유기절연층(20) 및 산화물층(12)에 리드선(26)을 형성하는 단계(P80)를 포함하여 이루어진다.According to an embodiment of the method of manufacturing a semiconductor package module using an anodization film according to the present invention, as shown in FIGS. 7 and 8, preparing a substrate 10 (P10), a front surface of a bottom surface of the substrate 10 is provided. Forming an anti-oxidation masking pattern 44 on the surface of the oxide layer 12 by forming an oxide layer 12 by anodizing the substrate 10 to a predetermined depth (P30). Forming a masking pattern 42 and performing chemical etching to form a plurality of openings 14 in the oxide layer 12 (P40), and removing the masking pattern 42 and the anti-oxidation masking pattern 44. (P50), mounting the semiconductor device 16 in the opening 14 of the oxide layer 12 (P60), the organic insulating layer 20 on the upper surface of the semiconductor device 16 and the oxide layer 12 Forming a lead wire (P70), and forming a lead wire (26) on the organic insulating layer (20) and the oxide layer (12). Is done.

상기에서 기판(10)으로는 양극산화막을 형성할 수 있는 재질을 사용한다. 상기 양극산화막을 형성할 수 있는 재질로는 알루미늄(Al), 마그네슘(Mg), 타이타늄(Ti) 등의 금속과 실리콘(Si), 갈륨비소(GaAs) 등의 반도체가 사용 가능하다.As the substrate 10, a material capable of forming an anodization film is used. As the material for forming the anodization film, a metal such as aluminum (Al), magnesium (Mg), titanium (Ti), or a semiconductor such as silicon (Si) or gallium arsenide (GaAs) may be used.

상기 기판(10)으로 실리콘 기판을 사용하는 경우에는, 상기 기판(10)을 준비하는 단계(P10)에서 반도체 프로세스를 이용하여 메모리 및 아날로그 소자 등과 같은 능동 및 수동 소자를 실리콘 기판 위에 CMOS 공정을 통하여 형성한 후, 본 발명에 따른 나머지 단계를 수행하여 다른 반도체 소자(16)를 패키지 하는 것도 가능하다.In the case of using a silicon substrate as the substrate 10, the active and passive devices such as memory and analog devices are mounted on the silicon substrate through a CMOS process in a step (P10) of preparing the substrate 10 using a semiconductor process. After formation, it is also possible to package the other semiconductor device 16 by performing the remaining steps according to the invention.

상기 기판(10)의 하면에 산화방지 마스킹 패턴(44)을 형성하게 되면, 양극 산화를 행하는 경우 기판(10)의 상면에서만 산화가 이루어져 산화물층(12)이 기판(10)의 상면쪽에만 형성된다.When the anti-oxidation masking pattern 44 is formed on the lower surface of the substrate 10, in the case of anodizing, oxidation is performed only on the upper surface of the substrate 10 so that the oxide layer 12 is formed only on the upper surface of the substrate 10. do.

그리고 기판(10)에 대하여 양극 산화를 행할 때에, 상기 기판(10)의 하면에서 양극 산화가 이루어지지 않도록 기판(10)의 하면부를 다른 기기나 기구를 이용하여 보호하는 것이 가능한 경우에는 상기한 산화방지 마스킹 패턴(44)을 형성하는 단계를 생략하는 것도 가능하다. 즉 상기 산화방지 마스킹 패턴(44)은 기판(10) 하면부의 양극 산화를 방지하기 위한 것이므로, 이를 적절한 방법으로 구현할 수 있을 경우에는 산화방지 마스킹 패턴(44)은 형성할 필요가 없다.When the anodic oxidation is performed on the substrate 10, the above-described oxidation is possible when the lower surface of the substrate 10 can be protected by another device or mechanism so that the lower surface of the substrate 10 is not anodized. It is also possible to omit the step of forming the anti-masking pattern 44. That is, since the anti-oxidation masking pattern 44 is for preventing anodization of the lower surface of the substrate 10, the anti-oxidation masking pattern 44 does not need to be formed when the anti-oxidation masking pattern 44 can be implemented in an appropriate manner.

상기 산화물층(12)은 상기 개구부(14)에 실장되는 반도체 소자(16)의 높이에 대응하는 두께로 형성하며, 대략 반도체 소자(16) 높이의 0.25∼2.5배 정도의 두께로 형성한다.The oxide layer 12 is formed to a thickness corresponding to the height of the semiconductor element 16 mounted in the opening 14, and is formed to a thickness of about 0.25 to 2.5 times the height of the semiconductor element 16.

상기 개구부(14)는 그 측벽이 금속기판(10)의 상면과 수직을 이루도록 형성한다.The opening 14 is formed such that the side wall thereof is perpendicular to the top surface of the metal substrate 10.

상기 반도체 소자(16)는 접착물질(17)을 이용하여 상기 개구부(14)의 기판(10) 상에 실장된다.The semiconductor device 16 is mounted on the substrate 10 of the opening 14 using the adhesive material 17.

상기 반도체 소자(16)로는 PA, LNA, 위상천이기 등이 사용 가능하다.As the semiconductor element 16, PA, LNA, phase shifter, or the like can be used.

상기 반도체 소자(16)의 상부에는 전극 단자(18)를 설치한다.An electrode terminal 18 is provided on the semiconductor element 16.

상기 유기절연층(20)은 상기 반도체 소자(16)와 산화물층(12) 위에 형성되며, BCB 또는 폴리이미드 등을 이용하여 형성한다.The organic insulating layer 20 is formed on the semiconductor device 16 and the oxide layer 12 and is formed using BCB or polyimide.

상기 유기절연층(20)의 소정 부분에는 포토리소그라피 공정이나 패턴형성 공정 등을 이용하여 컨택트홀(22)이 형성된다.The contact hole 22 is formed in a predetermined portion of the organic insulating layer 20 by using a photolithography process, a pattern forming process, or the like.

상기 컨택트홀(22)과 연결되도록 상기 유기절연층(20) 위에 리드선(26)을 형성한다.A lead wire 26 is formed on the organic insulating layer 20 so as to be connected to the contact hole 22.

상기 리드선(26)은 다른 반도체 소자 및 외부 장치와 연결할 수 있도록 유기절연층(20)의 테두리부분(모서리부분)까지 연장 형성한다.The lead wire 26 extends to the edge portion (edge portion) of the organic insulating layer 20 so as to be connected to other semiconductor devices and external devices.

그리고 본 발명에 따른 양극산화막을 이용한 반도체 패키지 모듈 제조방법의 일실시예에 있어서, 상기 반도체 소자를 실장하는 단계(P60)에서 실장하는 반도체 소자(16)로 수광소자 또는 발광소자 등의 광소자를 적용하고, 상기 유기절연층을 형성하는 단계(P70)에서 유기절연층(20)을 형성하고 상기 반도체 소자(16)의 상면이 노출되도록 유기절연층(20)의 일부를 제거하는 것도 가능하다.In one embodiment of the method for manufacturing a semiconductor package module using the anodic oxide film according to the present invention, an optical device such as a light receiving device or a light emitting device is applied to the semiconductor device 16 mounted in the step (P60) of mounting the semiconductor device. The organic insulating layer 20 may be formed in the forming of the organic insulating layer (P70), and a portion of the organic insulating layer 20 may be removed to expose the top surface of the semiconductor device 16.

상기에서 유기절연층(20)의 일부를 제거하여 광소자인 반도체 소자(16)의 상면을 노출시키는 공정에서, 유기절연층(20)이 감광성 물질로 형성된 경우에는 리소그래피(lithography) 공정을 이용하는 것이 바람직하고, 유기절연층(20)이 감광성 물질이 아닌 경우에는 패턴형성 공정을 통한 건식 식각을 이용하는 것이 바람직하다.In the process of exposing the upper surface of the semiconductor device 16 as an optical device by removing a part of the organic insulating layer 20, it is preferable to use a lithography process when the organic insulating layer 20 is formed of a photosensitive material. If the organic insulating layer 20 is not a photosensitive material, it is preferable to use dry etching through a pattern forming process.

그리고 상기 반도체 소자(16)로 광소자를 사용하는 경우에는, 반도체 소자(16)의 한쪽면에 양쪽 전극이 설치되면 임의의 접착물질을 사용하는 것이 가능하다. 또, 상기 반도체 소자(16)의 양쪽면에 나뉘어 전극이 각각 설치되면, 도전성 접착물질을 사용하고, 기판(10)으로 금속 기판을 사용하며, 기판(10)을 다른 한쪽 전극으로 이용하는 것이 가능하다.In the case of using the optical element as the semiconductor element 16, if both electrodes are provided on one side of the semiconductor element 16, it is possible to use any adhesive material. In addition, when electrodes are provided separately on both sides of the semiconductor element 16, it is possible to use a conductive adhesive material, use a metal substrate as the substrate 10, and use the substrate 10 as the other electrode. .

상기에서는 본 발명에 따른 양극산화막을 이용한 반도체 패키지 모듈의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러가지로 변형하여 실시하는 것이 가능하고, 이 또한 본 발명의 범위에 속한다.In the above, a preferred embodiment of a semiconductor package module using an anodization film according to the present invention has been described, but the present invention is not limited thereto, and various modifications are made within the scope of the claims and the detailed description of the invention and the accompanying drawings. It is possible and this also belongs to the scope of the present invention.

도 1은 본 발명에 따른 양극산화막을 이용한 반도체 패키지 모듈의 제1실시예를 나타내는 단면도이다.1 is a cross-sectional view showing a first embodiment of a semiconductor package module using an anodization film according to the present invention.

도 2는 본 발명에 따른 양극산화막을 이용한 반도체 패키지 모듈의 제1실시예를 나타내는 평면도이다.2 is a plan view illustrating a first embodiment of a semiconductor package module using the anodization film according to the present invention.

도 3은 본 발명에 따른 양극산화막을 이용한 반도체 패키지 모듈의 제2실시예를 나타내는 평면도이다.3 is a plan view illustrating a second embodiment of a semiconductor package module using the anodization film according to the present invention.

도 4는 도 3의 A-A선 단면도이다.4 is a cross-sectional view taken along the line A-A of FIG.

도 5는 본 발명에 따른 양극산화막을 이용한 반도체 패키지 모듈의 제2실시예에 있어서 반도체 소자의 상면과 하면으로 나뉘어 전극이 연결되는 상태를 나타내는 단면도이다.5 is a cross-sectional view illustrating a state in which electrodes are divided into upper and lower surfaces of a semiconductor device according to a second embodiment of the semiconductor package module using the anodization film according to the present invention.

도 6은 본 발명에 다른 양극산화막을 이용한 반도체 패키지 모듈의 제2실시예에 있어서 반도체 소자의 하면에 양쪽 전극이 연결되는 상태를 나타내는 단면도이다.6 is a cross-sectional view illustrating a state in which both electrodes are connected to a bottom surface of a semiconductor device in accordance with a second embodiment of the semiconductor package module using the anodization film according to the present invention.

도 7은 본 발명에 따른 양극산화막을 이용한 반도체 패키지 모듈 제조방법의 일실시예를 나타내는 블럭도이다.7 is a block diagram illustrating an embodiment of a method of manufacturing a semiconductor package module using the anodization film according to the present invention.

도 8은 본 발명에 따른 양극산화막을 이용한 반도체 패키지 모듈 제조방법의 일실시예를 나타내는 공정 순서도이다.8 is a process flowchart showing an embodiment of a method for manufacturing a semiconductor package module using the anodization film according to the present invention.

Claims (13)

양극산화막을 형성할 수 있는 재질로 형성되는 기판과, 상기 기판 상에 형성되고 적어도 하나의 개구부를 갖는 산화물층과, 상기 산화물층의 개구부 내에 실장되는 반도체 소자와, 상기 산화물층 및 반도체 소자를 덮도록 형성되는 유기물층과, 상기 유기물층 또는 산화물층 상에 형성되고 상기 반도체 소자와 연결되는 리드선을 포함하고,A substrate formed of a material capable of forming an anodization film, an oxide layer formed on the substrate, the oxide layer having at least one opening, a semiconductor device mounted in the opening of the oxide layer, and covering the oxide layer and the semiconductor device. An organic material layer formed on the organic material layer and a lead wire formed on the organic material layer or the oxide layer and connected to the semiconductor device, 상기 반도체 소자의 하면에 전극 단자가 모두 설치되고, 일부의 전극 단자는 기판과 전기적으로 연결되고, 다른 전극 단자는 유기절연층 또는 산화물층 위에 형성되는 리드선과 전기적으로 연결되는 양극산화막을 이용한 반도체 패키지 모듈.A semiconductor package using an anodization film, in which all electrode terminals are provided on a lower surface of the semiconductor device, some electrode terminals are electrically connected to a substrate, and other electrode terminals are electrically connected to lead wires formed on an organic insulating layer or an oxide layer. module. 청구항 1에 있어서,The method according to claim 1, 상기 기판은 반도체 또는 금속으로 형성되는 양극산화막을 이용한 반도체 패키지 모듈.The substrate is a semiconductor package module using an anodization film formed of a semiconductor or a metal. 청구항 2에 있어서,The method according to claim 2, 상기 기판을 형성하는 반도체는 실리콘, 갈륨비소 중의 하나인 양극산화막을 이용한 반도체 패키지 모듈.The semiconductor for forming the substrate is a semiconductor package module using an anodization film of silicon, gallium arsenide. 청구항 1에 있어서,The method according to claim 1, 상기 산화물층의 개구부 내에 실장되는 반도체 소자는 발광 및 수광 소자를 포함하는 광소자 중에서 선택하고,The semiconductor device mounted in the opening of the oxide layer is selected from optical devices including light emitting and light receiving devices, 상기 광소자의 상면이 노출되도록 상기 유기물층의 일부를 제거하여 구성하는 양극산화막을 이용한 반도체 패키지 모듈.A semiconductor package module using an anodization film formed by removing a portion of the organic material layer so that the top surface of the optical device is exposed. 청구항 1 또는 청구항 4에 있어서,The method according to claim 1 or 4, 상기 산화물층은 실장되는 반도체 소자 높이의 0.25∼2.5배 범위에서 설정되는 두께로 형성하는 양극산화막을 이용한 반도체 패키지 모듈.And the oxide layer is formed to a thickness set within a range of 0.25 to 2.5 times the height of the semiconductor device to be mounted. 청구항 1 또는 청구항 4에 있어서,The method according to claim 1 or 4, 상기 유기절연층에는 상기 리드선과 상기 반도체 소자와의 전기적 연결을 위한 컨택트홀을 형성하는 양극산화막을 이용한 반도체 패키지 모듈.And anodic oxide film formed on the organic insulating layer to form a contact hole for electrical connection between the lead wire and the semiconductor device. 양극산화막을 형성할 수 있는 재질로 형성되는 기판과, 상기 기판 상에 형성되고 적어도 하나의 개구부를 갖는 산화물층과, 상기 산화물층의 개구부 내에 실장되는 반도체 소자와, 상기 산화물층 및 반도체 소자를 덮도록 형성되는 유기물층과, 상기 유기물층 또는 산화물층 상에 형성되고 상기 반도체 소자와 연결되는 리드선을 포함하고,A substrate formed of a material capable of forming an anodization film, an oxide layer formed on the substrate, the oxide layer having at least one opening, a semiconductor device mounted in the opening of the oxide layer, and covering the oxide layer and the semiconductor device. An organic material layer formed on the organic material layer and a lead wire formed on the organic material layer or the oxide layer and connected to the semiconductor device, 상기 반도체 소자의 상면 및 하면에 전극 단자가 설치되고, 상면쪽에 설치되는 전극 단자는 리드선과 전기적으로 연결되고, 하면쪽에 설치되는 전극 단자는 기판과 전기적으로 연결되는 양극산화막을 이용한 반도체 패키지 모듈.Electrode terminals are provided on the upper and lower surfaces of the semiconductor device, the electrode terminal provided on the upper surface is electrically connected to the lead wire, the electrode terminal provided on the lower surface is a semiconductor package module using an anodization film electrically connected to the substrate. 청구항 7에 있어서,The method according to claim 7, 상기 반도체 소자의 상면쪽에 설치되는 전극 단자는 상기 리드선과 와이어본딩으로 연결되는 양극산화막을 이용한 반도체 패키지 모듈.The electrode terminal provided on the upper surface side of the semiconductor device is a semiconductor package module using an anodization film is connected to the lead wire by wire bonding. 삭제delete 삭제delete 삭제delete 삭제delete 반도체 기판을 사용하고 능동 및 수동 소자를 반도체 기판 위에 형성하는 공정을 행하여 기판을 준비하는 단계,Preparing a substrate by using a semiconductor substrate and performing a process of forming active and passive elements on the semiconductor substrate, 상기 기판의 한쪽면을 소정 깊이까지 양극 산화하여 산화물층을 형성하는 단계,Anodizing one side of the substrate to a predetermined depth to form an oxide layer, 상기 산화물층의 표면에 마스킹 패턴을 형성하고 화학적 식각을 행하여 산화물층에 복수의 개구부를 형성하는 단계,Forming a masking pattern on the surface of the oxide layer and performing chemical etching to form a plurality of openings in the oxide layer, 상기 마스킹 패턴을 제거하는 단계,Removing the masking pattern, 상기 산화물층의 개구부에 반도체 소자를 실장하는 단계,Mounting a semiconductor device in the opening of the oxide layer, 상기 반도체 소자와 산화물층의 상면에 유기절연층을 형성하는 단계,Forming an organic insulating layer on an upper surface of the semiconductor device and an oxide layer, 상기 유기절연층 및 산화물층에 리드선을 형성하면서 상기 능동 및 수동 소자와 상기 반도체 소자를 리드선을 통하여 연결하는 단계를 포함하는 양극산화막을 이용한 반도체 패키지 모듈 제조방법.A method of manufacturing a semiconductor package module using an anodization film, comprising connecting the active and passive devices and the semiconductor device through a lead wire while forming lead wires in the organic insulating layer and the oxide layer.
KR1020070094584A 2007-06-11 2007-09-18 Semiconductor Package Module Using Anodized Oxide Layer and Manufacturing Method Thereof KR100894247B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR2007/004610 WO2008153245A2 (en) 2007-06-11 2007-09-20 Semiconductor package module using anodized oxide layer and manufacturing method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070056899 2007-06-11
KR20070056899 2007-06-11

Publications (2)

Publication Number Publication Date
KR20080108885A KR20080108885A (en) 2008-12-16
KR100894247B1 true KR100894247B1 (en) 2009-04-21

Family

ID=40368416

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070094584A KR100894247B1 (en) 2007-06-11 2007-09-18 Semiconductor Package Module Using Anodized Oxide Layer and Manufacturing Method Thereof

Country Status (1)

Country Link
KR (1) KR100894247B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101212794B1 (en) * 2010-10-19 2013-01-21 전자부품연구원 Semiconductor pacakge and method of manufacturing the same
DE102014114188B4 (en) 2014-09-30 2022-01-20 Osram Gmbh Process for producing an optoelectronic semiconductor component

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080035745A (en) * 2006-10-20 2008-04-24 주식회사 와이텔포토닉스 Optical device package and method for manufacturing thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080035745A (en) * 2006-10-20 2008-04-24 주식회사 와이텔포토닉스 Optical device package and method for manufacturing thereof
KR100834136B1 (en) * 2006-10-20 2008-06-02 주식회사 와이텔포토닉스 Optical device package and method for manufacturing thereof

Also Published As

Publication number Publication date
KR20080108885A (en) 2008-12-16

Similar Documents

Publication Publication Date Title
KR100656300B1 (en) 3-dimensional aluminum package module, fabrication method thereof and method of fabricating passive device applied to the 3-dimensional aluminum package module
US7193329B2 (en) Semiconductor device
US9130064B2 (en) Method for fabricating leadframe-based semiconductor package with connecting pads top and bottom surfaces of carrier
US5606198A (en) Semiconductor chip with electrodes on side surface
US7176062B1 (en) Lead-frame method and assembly for interconnecting circuits within a circuit module
KR100659625B1 (en) Semiconductor device and method for manufacturing the same
KR100907508B1 (en) Package board and its manufacturing method
US20070296075A1 (en) Package Using Selectively Anodized Metal and Manufacturing Method Thereof
KR20020074228A (en) Semiconductor component with contacts provided on the lower side thereof, and method for producing the same
KR100860533B1 (en) Method of fabricating metal pcb
US20120306064A1 (en) Chip package
JP2009010378A (en) Semiconductor device package having pseudo chip
US6320136B1 (en) Layered printed-circuit-board and module using the same
KR100894247B1 (en) Semiconductor Package Module Using Anodized Oxide Layer and Manufacturing Method Thereof
KR100675030B1 (en) An integrated circuit package
TW201438155A (en) Semiconductor device package with slanting structures
KR20020055687A (en) Semiconductor package
JP2795063B2 (en) Hybrid integrated circuit device
WO2008153245A2 (en) Semiconductor package module using anodized oxide layer and manufacturing method thereof
KR200254077Y1 (en) A printed circuit board for a window chip scale package having copper lands for heat radiation
KR100464562B1 (en) Semiconductor package
KR100237566B1 (en) Semiconductor thin package
KR200179997Y1 (en) Structure of a heat slug for semiconductor package
KR20060041009A (en) Semiconductor package having a metal heat sink with a circuit pattern formed thereon
KR19980025868A (en) Metal Ball Grid Array Package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130305

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140407

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee