KR100892857B1 - 시스템온칩의 내부 메모리 장치 및 그 운영방법 - Google Patents

시스템온칩의 내부 메모리 장치 및 그 운영방법 Download PDF

Info

Publication number
KR100892857B1
KR100892857B1 KR1020080074776A KR20080074776A KR100892857B1 KR 100892857 B1 KR100892857 B1 KR 100892857B1 KR 1020080074776 A KR1020080074776 A KR 1020080074776A KR 20080074776 A KR20080074776 A KR 20080074776A KR 100892857 B1 KR100892857 B1 KR 100892857B1
Authority
KR
South Korea
Prior art keywords
data
memory
size
internal memory
chip
Prior art date
Application number
KR1020080074776A
Other languages
English (en)
Inventor
이명규
이동섭
Original Assignee
주식회사 유비콘테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 유비콘테크놀로지 filed Critical 주식회사 유비콘테크놀로지
Priority to KR1020080074776A priority Critical patent/KR100892857B1/ko
Application granted granted Critical
Publication of KR100892857B1 publication Critical patent/KR100892857B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0038—System on Chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

본 발명은 시스템온칩의 내부 메모리 장치 및 그 운영방법에 관한 것으로서, 하버드 아키텍처를 갖는 시스템온칩의 마이크로 프로세서에서 실행파일의 크기에 따라 명령어 메모리와 데이터 메모리의 영역을 동적으로 설정함으로써 제한적인 메모리의 용량을 효율적으로 사용할 수 있을 뿐만 아니라 메모리의 낭비를 줄일 수 있으며, 이로 인해 전체적인 칩의 크기를 줄일 수 있다.
SOC, 시스템온칩, 마이크로 프로세서, 메모리, 먹스, 동적, 하버드 아키텍처, 명령어 메모리, 데이터 메모리

Description

시스템온칩의 내부 메모리 장치 및 그 운영방법{INTERNAL MEMORY OF SYSTEM ON CHIP AND OPERATION METHOD THEREOF}
본 발명은 시스템온칩의 내부 메모리 장치 및 그 운영방법에 관한 것으로서, 보다 상세하게는 하버드 아키텍처를 갖는 시스템온칩의 마이크로 프로세서에서 실행파일의 크기에 따라 명령어 메모리와 데이터 메모리의 영역을 동적으로 설정함으로써 제한적인 메모리의 용량을 효율적으로 사용할 수 있도록 한 시스템온칩의 내부 메모리 장치 및 그 운영방법에 관한 것이다.
최근의 ASIC(Application Specific Integrated Circuit) 기술은 칩 세트를 기본으로 하던 것으로부터 임베디드 코어를 베이스로 한 시스템 온 칩(SoC ; System on Chip)으로 이행되고 있다. SoC란 의도한 어플리케이션의 기능 전체를 실현하도록 단독 형식의 VLSI(코어)를 복수개 서로 연결한 IC로써 "코어"로 불리는 각종 어플리케이션을 실현하기 위한 복잡한 기능이 사전에 설계된 모델을 이용하여 구성되어 있다.
이들 코어는, 일반적으로, Verilog나 VHDL과 같은 고급 기술 언어(HDL)로 기술된 소프트 코어 형태로 제공되거나 또는 GDSII와 같은 트랜지스터 레벨의 레이아웃의 하드 코어 형태로 제공되며, 일반적인 SoC는 마이크로 프로세서, 대규모 메모리 어레이, 음성이나 비디오의 컨트롤러, 모뎀, 2차원이나 3차원의 그래픽 컨트롤러, DSP 등으로서 칩 상에서 기능을 실현하기 위해 하드 코어와 소프트 코어가 조합되는 경우가 많다.
이러한 SoC를 이용하게 될 경우 모든 기본적인 하드웨어 구성요소들을 보드상에 조합하는 방법에 비해 시스템 크기가 작아질 뿐만 아니라 가격적인 면에서도 많은 장점이 있어 휴대용 전자 제품 등에 사용되어 진다.
일반적으로 하버드 아키텍처는 시스템온칩의 프로세서 코어가 명령어를 읽어오는 메모리 인터페이스와 데이터를 읽고 쓰기 위한 메모리 인터페이스를 별도로 가지고 있어 명령어를 읽으면서 동시에 데이터를 읽거나 쓸 수 있고, 데이터를 읽거나 쓰면서 명령어를 읽을 수 있는 구조로써, 시스템의 한 CPI(Clock cycles Per Instruction) 내에서 명령어와 데이터를 동시에 처리함으로써 빠른 실행속도를 갖는다.
도 1은 하버드 아키텍처 구조를 갖는 시스템온칩의 내부 메모리 장치를 나타낸 블록구성도이다.
여기에 도시된 바와 같이 명령어를 저장하는 명령어 메모리(10)와 일반적인 데이터를 저장하는 데이터 메모리(30)가 따로 존재하며, 마이크로 프로세서(20)에 서 명령어 메모리(10)로부터 명령어를 읽어오기 위한 메모리 인터페이스와 데이터 메모리(30)로 데이터를 읽고 쓰기 위한 메모리 인터페이스를 별도로 가지고 있어 명령어를 읽으면서 동시에 데이터를 읽거나 쓸 수 있도록 구성된다.
일반적으로 많이 사용되는 시스템온칩으로써 ARM 프로세서의 경우 ITCM(Instruction Tightly-Coupled Memory)과 DTCM(Data Tightly-Coupled Memory)으로 구성된다.
도 2는 일반적으로 실행파일이 내부 메모리에 저장되는 구조를 나타낸 도면이다.
실행파일은 데이터 종류에 따라 RO(Read Only)데이터와 RW(Read Write)데이터와, ZI(Zero Initial)데이터로 구분되어 RO데이터는 RO영역에 저장되고, RW데이터는 RW영역에 저장되고, ZI데이터는 ZI영역에 저장된다.
이때 명령어는 RO영역에 귀속되고, 초기값이 있는 데이터는 RW영역에, 초기화가 되지 않은 데이터인 경우에는 ZI영역에 각각 귀속된다.
이러한 데이터의 분류작업은 실행파일 생성시 컴파일러가 분류하게 되며, 링커가 이러한 데이터를 모아서 분산 적재 파일(Scatter loading file)을 이용하여 실행 파일을 생성하게 된다.
이러한 실행파일은 프로세서 내부 메모리에 적재된 후에 RO데이터는 명령어 메모리에, RW와 ZI데이터는 데이터 메모리에 다시 적재되어 시스템이 동작된다.
위에서 설명한 기술은 본 발명이 속하는 기술분야의 배경기술을 의미하며, 종래기술을 의미하는 것은 아니다.
이와 같이 실행파일이 필요로 하는 명령어 메모리의 용량과 데이터 메모리의 용량에 상관없이 고정된 메모리를 각각 사용함으로써 사용하지 않는 메모리가 존재하거나, 소프트웨어의 실행파일이 변경되어 실행파일의 크기가 커질 경우 각각의 명령어 메모리나 데이터 메모리의 용량이 부족한 경우가 발생하는 문제점이 있다.
또한, 명령어 메모리와 데이터 메모리가 내장된 칩이 이미 생산된 상태에서 메모리의 용량이 부족한 경우, 이를 해결하기 위하여 메모리의 용량을 증가시킨 칩을 다시 제작하거나, 소프트웨어의 필요한 기능을 제거하거나 최적화 기법을 사용하여 실행파일을 줄이는 방법을 사용했었다.
그러나, 메모리의 용량을 증가시켜야 할 경우, 다시 칩을 제작해야 함으로 추가적인 시간이 소요될 뿐만 아니라 칩 크기가 커지고 개발비용이 증가하는 문제점이 있다.
또한, 소프트웨어의 실행 파일 크기를 줄이는 경우, 크기를 줄일 수 있는 한계가 존재하고, 실행 코드 최적화에 추가적인 비용이 소모되며, 최악의 경우 소프트웨어 기능의 누락이 발생할 수 있는 문제점이 있다.
본 발명은 상기와 같은 문제점을 개선하기 위해 창작된 것으로서, 하버드 아키텍처를 갖는 시스템온칩의 마이크로 프로세서에서 실행파일의 크기에 따라 명령 어 메모리와 데이터 메모리의 영역을 동적으로 설정함으로써 제한적인 메모리의 용량을 효율적으로 사용할 수 있도록 한 시스템온칩의 내부 메모리 장치 및 그 운영방법을 제공하는데 그 목적이 있다.
본 발명의 일 측면에 따른 시스템온칩의 내부 메모리 장치는 명령어 메모리 인터페이스와 데이터 메모리 인터페이스를 갖는 마이크로 프로세서를 포함한 시스템온칩의 내부 메모리 장치에 있어서; 다수개의 논리블록으로 구분된 내부 메모리; 제 1설정값에 따라 내부 메모리의 다수개의 논리블록 중 일부와 연결되어 명령어 메모리 인터페이스를 형성하여 명령어 메모리 영역을 설정하는 제 1먹스; 및 제 2설정값에 따라 내부 메모리의 다수개의 논리블록 중 다른 일부와 연결되어 데이터 메모리 인터페이스를 형성하여 데이터 메모리 영역을 설정하는 제 2먹스;를 포함하는 것을 특징으로 한다.
본 발명에서 제 1내지 제 2설정값은 실행파일 생성시 생성된 RO데이터 크기와 RW데이터 크기를 합산한 크기를 논리블록의 크기로 설정하는 것을 특징으로 한다.
본 발명의 일 측면에 따른 시스템온칩의 메모리장치 운영방법은 다수개의 논리블록으로 구분되는 내부 메모리 중 제 1내지 제 2설정값에 따라 일부와 연결되어 명령어 메모리 영역을 설정하는 제 1먹스와 다른 일부와 연결되어 데이터 메모리 영역을 설정하는 제 2먹스를 포함하는 시스템온칩의 메모리 장치 운영방법에 있어서; 부트 로더에 의해 실행이미지가 상기 메모리에 적재되면 RO데이터의 크기와 RW데이터의 크기를 로딩하는 단계; RO데이터의 크기와 RW데이터의 크기를 합산한 후 합산한 크기를 저장할 수 있는 논리블록의 개수를 산출하는 단계; 및 산출된 논리블록의 개수에 따라 제 1내지 제 2설정값을 설정하여 명령어 메모리 영역과 데이터 메모리 영역을 설정하는 단계;를 포함하는 것을 특징으로 한다.
본 발명에서 제 2설정값은 산출된 논리블록의 개수를 다수개의 논리블록에서 차감한 개수에 따라 설정하는 것을 특징으로 한다.
본 발명에서 데이터 메모리 영역은 적어도 1개 이상의 논리블록이 포함되는 것을 특징으로 한다.
상기한 바와 같이 본 발명은 하버드 아키텍처를 갖는 시스템온칩의 마이크로 프로세서에서 실행파일의 크기에 따라 명령어 메모리와 데이터 메모리의 영역을 동적으로 설정함으로써 제한적인 메모리의 용량을 효율적으로 사용할 수 있을 뿐만 아니라 메모리의 낭비를 줄일 수 있다.
또한, 메모리의 부족으로 인해 메모리에 적재될 소프트웨어의 기능을 조절하기 위한 수고를 줄일 수 있으며, 칩을 다시 제작하기 위해 발생되는 비용을 절감할 수 있다.
또한, 메모리의 용량을 효율적으로 사용함으로서 전체적인 칩의 크기를 줄일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 시스템온칩의 내부 메모리 장치 및 그 운영방법의 일 실시예를 설명한다. 이 과정에서 도면에 도시된 선들의 두께나 구성요소의 크기 등은 설명의 명료성과 편의상 과장되게 도시되어 있을 수 있다. 또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있다. 그러므로, 이러한 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 3은 본 발명의 일 실시예에 따른 시스템온칩의 내부 메모리 장치를 나타낸 블록구성도이다.
여기에 도시된 바와 같이 시스템온칩의 내부 메모리 장치는 하버드 아키텍처에 의해 명령어 메모리 인터페이스와 데이터 메모리 인터페이스를 갖는 마이크로 프로세서(10)와, n개의 제 1내지 제 n논리블록(#1∼#n)으로 구분되어 형성된 내부 메모리(40)와, 제 1설정값에 따라 내부 메모리(10)의 제 1내지 제 n논리블록(#1∼#n) 중 일부와 연결되어 명령어 메모리 인터페이스를 형성하여 명령어 메모리 영역을 설정하는 제 1먹스(50)와, 제 2설정값에 따라 내부 메모리(40)의 제 1내지 제 n논리블록(#1∼#n) 중 다른 일부와 연결되어 데이터 메모리 인터페이스를 형성하여 데이터 메모리 영역을 설정하는 제 2먹스(60)를 포함한다.
이때 제 1먹스(50)와 제 2먹스(60)의 제 1내지 제 2설정값은 실행파일 생성 시 생성된 RO데이터 크기와 RW데이터 크기를 합산한 크기를 논리블록의 크기로 설정하여 명령어 메모리 영역과 데이터 메모리 영역을 설정한다.
위에서 RW데이터는 도 2에 도시된 바와 같이 실행파일이 생성될 경우 데이터 메모리 영역에 적재되어야 함에도 불구하고 명령어 메모리 영역을 설정하는데 기준이 되는 이유는 시스템이 소프트웨어적으로 재 시동되어 데이터의 초기화가 필요할 경우에 대비하여 명령어 메모리의 영역을 확보해야 하기 때문이다.
ZI데이터는 0으로 초기화되는 값이기 때문에 명령어 데이터 영역을 확보할 필요는 없다.
이와 같이 제 1설정값에 의해 제 1먹스(50)는 제 1논리블록(#1)과 제 2논리블록(#2)에 연결되어 명령어 메모리 인터페이스를 형성함으로써 제 1논리블록(#1)과 제 2논리블록(#2)에 의해 명령어 메모리 영역을 설정한다.
반면에 제 2설정값에 의해 제 2먹스(60)는 제 3논리블록 내지 제 n논리블록(#3∼#n)에 연결되어 데이터 메모리 인터페이스를 형성함으로써 제 3논리블록 내지 제 n논리블록(#1∼#n)에 의해 데이터 메모리 영역을 설정한다.
따라서, 실행파일이 생성되면 마이크로 프로세서(20)는 실행파일의 크기에 따라 제 1먹스(50)와 제 2먹스(60)에 의해 동적으로 설정된 명령어 메모리 영역과 데이터 메모리 영역에 실행파일을 복사하여 초기화한다.
도 4는 위와 같이 이루어진 본 발명에 의한 시스템온칩의 내부 메모리 장치에서 명령어 메모리 영역과 데이터 메모리 영역을 실행파일의 크기에 따라 동적으 로 설정하는 방법에 대해 구체적으로 설명하기 위한 운영방법을 설명하기 위한 흐름도이다.
먼저, 부트 로더에 의해 실행이미지가 내부 메모리(40)에 적재되면 RO데이터의 크기와 RW데이터의 크기를 로딩한다(S10).
이때 RW데이터는 실행파일이 생성될 경우 데이터 메모리 영역에 적재되지만 시스템이 소프트웨어적으로 재 시동되어 데이터의 초기화가 필요할 경우에 대비하여 명령어 메모리의 영역을 설정하는데 기준이 된다.
이와 같이 RO데이터의 크기와 RW데이터의 크기를 합산한 크기를 기반으로 이 합산한 크기를 저장할 수 있는 논리블록의 개수를 산출한다(S20).
이렇게 산출된 논리블록의 개수가 명령어 메모리 영역의 크기가 됨에 따라 제 1설정값을 제 1먹스(50)가 산출된 개수의 논리블록과 연결되도록 설정하여 명령어 메모리 인테페이스를 형성한다(S30).
위에서 명령어 메모리 영역의 크기는 전체 내부 메모리(40)의 크기를 넘지는 않는다. 즉, 분산 적재 파일(Scatter loading file)은 개발자가 RO데이터, RW데이터, ZI데이터의 시작 위치정보를 지정할 수 있도록 허용할 뿐만 아니라 최대 허용 실행파일의 크기를 입력함으로써 메모리가 허용하는 일정 크기 이상의 실행파일은 생성하지 못하도록 할 수 있다.
이때 명령어 메모리 영역의 크기는 전체 내부 메모리(40)에서 적어도 하나의 논리블록 크기의 데이터 메모리 영역을 보장할 수 있도록 설정하게 된다.
이후 제 1먹스(50)에 의해 연결된 논리블록을 제외한 논리블록에 대해 제 2 먹스(60)에 의해 연결되어 데이터 메모리 영역이 되도록 제 2설정값을 설정하여 데이터 메모리 인터페이스를 형성한다(S40).
이와 같이 명령어 메모리 영역과 데이터 메모리 영역의 크기가 결정되면 RW데이터를 데이터 메모리 영역으로 복사하고 ZI데이터를 0으로 초기화한 후 이후 필요한 절차를 계속 수행한다(S50).
이와 같이 본 발명은 전체 실행파일을 내부 메모리(40)에 적재한 후 분산 적재 파일 규칙에 맞게 RO데이터, RW데이터, 및 ZI데이터를 각각 명령어 메모리 영역과 데이터 메모리 영역에 분산 적재하기에 앞서, 실행파일 생성시 생성되는 RO데이터, RW데이터, 및 ZI데이터의 크기정보를 이용하여 전체 내부 메모리 중 명령어 메모리 영역의 크기를 설정하고, 나머지 메모리 영역은 데이터 메모리 영역으로 설정하여 실행파일의 크기에 따라 동적으로 사용할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 하여 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술이 속하는 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 기술적 보호범위는 아래의 특허청구범위에 의해서 정하여져야 할 것이다.
도 1은 하버드 아키텍처 구조를 갖는 시스템온칩의 내부 메모리 장치를 나타낸 블록구성도이다.
도 2는 일반적으로 실행파일이 내부 메모리에 저장되는 구조를 나타낸 도면이다.
도 3은 본 발명에 의한 시스템온칩의 내부 메모리 장치를 나타낸 블록구성도이다.
도 4는 본 발명에 의한 시스템온칩의 내부 메모리 장치 운영방법을 설명하기 위한 흐름도이다.
- 도면의 주요부분에 대한 부호의 설명 -
10 : 명령어 메모리
20 : 마이크로 프로세서
30 : 데이터 메모리
40 : 내부 메모리
50 : 제 1먹스
60 : 제 2먹스

Claims (5)

  1. 명령어 메모리 인터페이스와 데이터 메모리 인터페이스를 갖는 마이크로 프로세서를 포함한 시스템온칩의 내부 메모리 장치에 있어서;
    다수개의 논리블록으로 구분된 내부 메모리;
    제 1설정값에 따라 상기 내부 메모리의 상기 다수개의 논리블록 중 일부와 연결되어 상기 명령어 메모리 인터페이스를 형성하여 명령어 메모리 영역을 설정하는 제 1먹스; 및
    제 2설정값에 따라 상기 내부 메모리의 상기 다수개의 논리블록 중 다른 일부와 연결되어 상기 데이터 메모리 인터페이스를 형성하여 데이터 메모리 영역을 설정하는 제 2먹스;를 포함하는 것을 특징으로 하는 시스템온칩의 내부 메모리 장치.
  2. 제 1항에 있어서, 상기 제 1내지 제 2설정값은 실행파일 생성시 생성된 RO데이터 크기와 RW데이터 크기를 합산한 크기를 상기 논리블록의 크기로 설정하는 것을 특징으로 하는 시스템온칩의 내부 메모리 장치.
  3. 다수개의 논리블록으로 구분되는 내부 메모리 중 제 1내지 제 2설정값에 따라 일부와 연결되어 명령어 메모리 영역을 설정하는 제 1먹스와 다른 일부와 연결되어 데이터 메모리 영역을 설정하는 제 2먹스를 포함하는 시스템온칩의 메모리 장치 운영방법에 있어서;
    부트 로더에 의해 실행이미지가 상기 내부 메모리에 적재되면 RO데이터의 크기와 RW데이터의 크기를 로딩하는 단계;
    상기 RO데이터의 크기와 상기 RW데이터의 크기를 합산한 후 상기 합산한 크기를 저장할 수 있는 상기 논리블록의 개수를 산출하는 단계; 및
    상기 산출된 논리블록의 개수에 따라 상기 제 1내지 제 2설정값을 설정하여 상기 명령어 메모리 영역과 상기 데이터 메모리 영역을 설정하는 단계;를 포함하는 것을 특징으로 하는 시스템온칩의 메모리장치 운영방법.
  4. 제 3항에 있어서, 상기 제 2설정값은 상기 산출된 논리블록의 개수를 상기 다수개의 논리블록에서 차감한 개수에 따라 설정하는 것을 특징으로 하는 시스템온칩의 메모리장치 운영방법.
  5. 제 3항에 있어서, 상기 데이터 메모리 영역은 적어도 1개 이상의 논리블록이 포함되는 것을 특징으로 하는 시스템온칩의 메모리장치 운영방법.
KR1020080074776A 2008-07-30 2008-07-30 시스템온칩의 내부 메모리 장치 및 그 운영방법 KR100892857B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080074776A KR100892857B1 (ko) 2008-07-30 2008-07-30 시스템온칩의 내부 메모리 장치 및 그 운영방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080074776A KR100892857B1 (ko) 2008-07-30 2008-07-30 시스템온칩의 내부 메모리 장치 및 그 운영방법

Publications (1)

Publication Number Publication Date
KR100892857B1 true KR100892857B1 (ko) 2009-04-15

Family

ID=40757621

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080074776A KR100892857B1 (ko) 2008-07-30 2008-07-30 시스템온칩의 내부 메모리 장치 및 그 운영방법

Country Status (1)

Country Link
KR (1) KR100892857B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230098610A (ko) * 2020-11-11 2023-07-04 어드밴스드 마이크로 디바이시즈, 인코포레이티드 시스템 온 칩(soc들)을 위한 향상된 내구성

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5659711A (en) * 1991-03-13 1997-08-19 Mitsubishi Denki Kabushiki Kaisha Multiport memory and method of arbitrating an access conflict therein
KR19990062575A (ko) * 1997-12-31 1999-07-26 포만 제프리 엘 N-지로 분기를 갖는 슈퍼스칼라 또는 초장 명령어 워드컴퓨터에서 다음 명령어를 선택하는 방법 및 장치
KR20040000382A (ko) * 1991-07-08 2004-01-03
KR20060003927A (ko) * 2004-07-05 2006-01-12 한국과학기술원 지정 가능한 지연 슬롯과 스쿼싱 조건을 가지는 분기 처리프로세서

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5659711A (en) * 1991-03-13 1997-08-19 Mitsubishi Denki Kabushiki Kaisha Multiport memory and method of arbitrating an access conflict therein
KR20040000382A (ko) * 1991-07-08 2004-01-03
KR19990062575A (ko) * 1997-12-31 1999-07-26 포만 제프리 엘 N-지로 분기를 갖는 슈퍼스칼라 또는 초장 명령어 워드컴퓨터에서 다음 명령어를 선택하는 방법 및 장치
KR20060003927A (ko) * 2004-07-05 2006-01-12 한국과학기술원 지정 가능한 지연 슬롯과 스쿼싱 조건을 가지는 분기 처리프로세서

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230098610A (ko) * 2020-11-11 2023-07-04 어드밴스드 마이크로 디바이시즈, 인코포레이티드 시스템 온 칩(soc들)을 위한 향상된 내구성
KR102656509B1 (ko) 2020-11-11 2024-04-12 어드밴스드 마이크로 디바이시즈, 인코포레이티드 시스템 온 칩(soc들)을 위한 향상된 내구성

Similar Documents

Publication Publication Date Title
US9195786B2 (en) Hardware simulation controller, system and method for functional verification
JP6319880B2 (ja) 並列性の抽出方法及びプログラムの作成方法
US10901492B1 (en) Power reduction in processor pipeline by detecting zeros
TWI750176B (zh) 對記憶體通道執行軟體調訓的電子裝置、其記憶體通道調訓方法及其系統
GB2545170A (en) GPU virtualisation
CN112035397B (zh) 包括fpga的电子系统及其操作方法
US10168957B2 (en) Directed placemat of data in memory
US10353717B2 (en) Build-time memory management for multi-core embedded system
US20210279103A1 (en) Resource allocation in a parallel processing system
US10747516B1 (en) Applications for hardware accelerators in computing systems
JP2011107925A (ja) プログラム、制御方法、並びに制御装置
JP7425685B2 (ja) 電子制御装置
KR100892857B1 (ko) 시스템온칩의 내부 메모리 장치 및 그 운영방법
US20050254311A1 (en) Method and apparatus for resetable memory and design approach for same
US20160335064A1 (en) Infrastructure to support accelerator computation models for active storage
US20110061032A1 (en) High-level synthesis apparatus, high-level synthesis method, and computer readable medium comprising high-level synthesis program
TWI760756B (zh) 共用代碼之系統與代碼共用方法
Goulding-Hotta Specialization as a Candle in the Dark Silicon Regime
TWI249130B (en) Semiconductor device
JP6196315B2 (ja) ストア再生ポリシー
JP7274069B2 (ja) トレース制御装置、エミュレータ、トレース制御方法、および、トレース制御プログラム
Shacham et al. Smart memories polymorphic chip multiprocessor
JP4840963B2 (ja) バスシステム及びその制御方法
JP6103972B2 (ja) プログラム生成方法、プログラム実行方法、プログラム実行装置およびプログラム実行プログラム
KR20240063991A (ko) 어드레스 선형화를 사용하여 저장 복원 레이턴시를 감소시키는 디바이스 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee