KR100892029B1 - Method for driving liquid crystal display element - Google Patents

Method for driving liquid crystal display element Download PDF

Info

Publication number
KR100892029B1
KR100892029B1 KR1020077022073A KR20077022073A KR100892029B1 KR 100892029 B1 KR100892029 B1 KR 100892029B1 KR 1020077022073 A KR1020077022073 A KR 1020077022073A KR 20077022073 A KR20077022073 A KR 20077022073A KR 100892029 B1 KR100892029 B1 KR 100892029B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
voltage
state
pixel
pulse
Prior art date
Application number
KR1020077022073A
Other languages
Korean (ko)
Other versions
KR20070116024A (en
Inventor
마사끼 노세
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Priority to KR1020077022073A priority Critical patent/KR100892029B1/en
Publication of KR20070116024A publication Critical patent/KR20070116024A/en
Application granted granted Critical
Publication of KR100892029B1 publication Critical patent/KR100892029B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3696Generation of voltages supplied to electrode drivers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/137Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering
    • G02F1/13718Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering based on a change of the texture state of a cholesteric liquid crystal
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1337Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133742Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers for homeotropic alignment
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0469Details of the physics of pixel operation
    • G09G2300/0478Details of the physics of pixel operation related to liquid crystal pixels
    • G09G2300/0482Use of memory effects in nematic liquid crystals
    • G09G2300/0486Cholesteric liquid crystals, including chiral-nematic liquid crystals, with transitions between focal conic, planar, and homeotropic states
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202Addressing of scan or signal lines
    • G09G2310/0213Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/027Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0209Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0233Improving the luminance or brightness uniformity across the screen

Landscapes

  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

내압이 낮은 염가의 범용 드라이버를 이용하여, 액정 표시 소자에 의한 균일성이 우수한 다계조 표시를 실현하기 위해, 액정의 누적 응답(겹쳐 쓰기)을 응용한 복수회의 펄스 인가를 행하여, 구동 전압과 펄스 폭을 스텝마다 가변으로 하고, 반사 상태의 초기 상태로부터 마진이 큰 영역을 이용하여 액정을 소정의 중간조 상태로 제어한다. 그 결과, 구동 전압의 상승도 회피할 수 있으므로, 내압이 낮은 염가의 2치 출력의 범용 드라이버를 이용할 수 있다. 또한, 마진이 큰 영역을 이용한 그레이 레벨 변환이기 때문에, 균일성이 우수한 다계조 표시를 실현할 수 있다.In order to realize the multi-gradation display excellent in the uniformity by the liquid crystal display element by using a low-cost general-purpose driver with low breakdown voltage, a plurality of pulses applying the cumulative response (overwriting) of the liquid crystal are applied to drive voltage and pulses. The width is varied for each step, and the liquid crystal is controlled to a predetermined halftone state by using a region having a large margin from the initial state of the reflection state. As a result, the rise of the driving voltage can also be avoided, and therefore, a general-purpose driver having a cheap binary output with low breakdown voltage can be used. In addition, since gray level conversion using an area having a large margin, multi-gradation display excellent in uniformity can be realized.

포컬 코닉 상태, 스캔 펄스, 리세트 라인, 커먼 모드, 세그먼트 모드, 교류 펄스, 전압 스위칭, 아날로그 스위치 Focal Conic State, Scan Pulse, Reset Line, Common Mode, Segment Mode, AC Pulse, Voltage Switching, Analog Switch

Description

액정 표시 소자의 구동 방법{METHOD FOR DRIVING LIQUID CRYSTAL DISPLAY ELEMENT}A method of driving a liquid crystal display device {METHOD FOR DRIVING LIQUID CRYSTAL DISPLAY ELEMENT}

본 발명은, 콜레스테릭 액정을 이용한 표시 소자의 구동 방법에 관한 것으로, 특히 고품위의 다계조 표시를 실현할 수 있는 표시 소자의 구동 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of driving display elements using cholesteric liquid crystals, and more particularly to a method of driving display elements capable of realizing high quality multi-gradation display.

근년, 각 기업·대학에서 전자 페이퍼의 개발이 활발히 진행되고 있다. 전자 페이퍼가 기대되고 있는 응용 시장으로서, 전자 서적을 필두로 하여, 모바일 단말기의 서브 디스플레이나 IC 카드의 표시부 등, 다양한 휴대 기기에의 응용이 제안되어 있다. In recent years, the development of electronic paper is actively progressing in each company and university. BACKGROUND ART As an application market in which electronic paper is expected, applications to various portable devices such as sub-displays of mobile terminals and display units of IC cards, including electronic books, have been proposed.

전자 페이퍼의 유력한 방식의 하나로, 콜레스테릭 액정을 이용한 것이 있다.One of the strongest methods of electronic paper has been to use cholesteric liquid crystals.

콜레스테릭 액정은, 반영구적인 표시 유지(메모리성)나 선명한 컬러 표시, 고콘트라스트, 고해상성 등의 우수한 특징을 갖는다. 콜레스테릭 액정은, 카이럴 네마틱 액정이라고도 불리는 경우가 있고, 네마틱 액정에 키랄성의 첨가제(카이럴재라고도 불림)를 비교적 많이(몇십%) 첨가함으로써, 네마틱 액정의 분자가 나선 형상의 콜레스테릭상을 형성하는 액정이다. The cholesteric liquid crystal has excellent characteristics such as semipermanent display retention (memory), clear color display, high contrast, and high resolution. A cholesteric liquid crystal may also be called a chiral nematic liquid crystal, and by adding a relatively large amount (10%) of chiral additives (also called chiral materials) to the nematic liquid crystal, the molecules of the nematic liquid crystal have a spiral shape. It is a liquid crystal which forms a cholesteric phase.

이하, 콜레스테릭 액정의 표시·구동 원리를 설명한다. Hereinafter, the display and driving principle of the cholesteric liquid crystal will be described.

콜레스테릭 액정은, 그 액정 분자의 배향 상태로 표시의 제어를 행한다. 도 1A의 반사율의 그래프에 도시하는 바와 같이, 콜레스테릭 액정에는 입사광을 반사하는 플래너 상태(P)와, 투과하는 포컬 코닉 상태(FC)가 있으며, 이들은 무전계 하에서도 안정적으로 존재한다. 플래너 상태 시에는, 액정 분자의 나선 피치에 따른 파장의 광을 반사한다. 반사가 최대로 되는 파장 λ는, 액정의 평균 굴절률 n, 나선 피치 p로부터 이하의 식으로 표현된다. The cholesteric liquid crystal controls the display in the alignment state of the liquid crystal molecules. As shown in the graph of the reflectance of Fig. 1A, the cholesteric liquid crystal has a planar state P for reflecting incident light and a focal conic state FC for transmitting, and these are stable even under an electric field. In the planar state, light of a wavelength corresponding to the spiral pitch of the liquid crystal molecules is reflected. The wavelength λ at which reflection is maximized is expressed by the following expression from the average refractive index n of the liquid crystal and the spiral pitch p.

λ=n·pλ = np

한편, 반사 대역 Δλ는 액정의 굴절률 이방성 Δn에 수반하여 커진다.On the other hand, the reflection band Δλ increases with the refractive index anisotropy Δn of the liquid crystal.

따라서, 액정의 평균 굴절률 n, 나선 피치 p를 선택함으로써, 플래너 상태 시에는 파장 λ의 색을 표시시킬 수 있다. Accordingly, by selecting the average refractive index n of the liquid crystal and the spiral pitch p, the color of the wavelength? Can be displayed in the planar state.

또한, 액정층과는 별도로 광 흡수층을 형성함으로써, 포컬 코닉 상태 시에는 흑색을 표시시킬 수 있다.In addition, by forming the light absorbing layer separately from the liquid crystal layer, black can be displayed in the focal conic state.

다음으로, 콜레스테릭 액정의 구동예를 이하에 설명한다.Next, a driving example of the cholesteric liquid crystal will be described below.

그 액정에 강한 전계를 인가하면, 액정 분자의 나선 구조는 완전히 풀어져, 모든 분자가 전계의 방향을 따르는 호메오트로픽 상태로 된다. 다음으로, 호메오트로픽 상태로부터 급격하게 전계를 제로로 하면, 액정의 나선축은 전극에 수직으로 되어, 나선 피치에 따른 광을 선택적으로 반사하는 플래너 상태로 된다. 한편, 액정 분자의 나선 구조가 풀어지지 않을 정도의 약한 전계의 형성 후의 전계 제거, 혹은 강한 전계를 걸어 완만하게 전계를 제거한 경우에는, 액정의 나선축은 전극과 평행하게 되어, 입사광을 투과하는 포컬 코닉 상태로 된다. 또한, 중간적인 강도 의 전계를 인가하고, 급격하게 제거하면, 플래너 상태와 포컬 코닉 상태가 혼재되어, 중간조의 표시가 가능하게 된다.When a strong electric field is applied to the liquid crystal, the helical structure of the liquid crystal molecules is completely solved, and all molecules are in a homeotropic state along the direction of the electric field. Next, if the electric field is suddenly zero from the homeotropic state, the spiral axis of the liquid crystal becomes perpendicular to the electrode, and the planar state selectively reflects light according to the spiral pitch. On the other hand, when the electric field is removed after formation of a weak electric field such that the helical structure of the liquid crystal molecules does not loosen, or when the electric field is gently removed by applying a strong electric field, the spiral axis of the liquid crystal is parallel to the electrode, and the focal conic penetrates the incident light. It is in a state. In addition, if an electric field of medium intensity is applied and abruptly removed, the planar state and the focal conic state are mixed, and the display of the intermediate tone is possible.

이 현상을 이용하여 정보의 표시를 행한다. Information is displayed using this phenomenon.

도 1A를 참조하여, 이상의 전압 응답 특성을 정리하면 다음과 같이 된다. Referring to Fig. 1A, the above voltage response characteristics are summarized as follows.

초기 상태가 플래너 상태(P)이면(실선의 그래프), 펄스 전압을 임의의 범위로 올리면 포컬 코닉 상태(FC)로의 구동 대역으로 되고, 더 펄스 전압을 올리면 재차 플래너 상태로의 구동 대역으로 된다.If the initial state is the planar state P (solid line graph), raising the pulse voltage to an arbitrary range results in the drive band for the focal conic state FC, and further raises the pulse voltage to the drive band for the planar state again.

초기 상태가 포컬 코닉 상태이면(점선의 그래프), 펄스 전압을 올림에 따라서 점차로 플래너 상태로의 구동 대역으로 된다. If the initial state is a focal conic state (dotted graph), the driving band to the planar state gradually increases as the pulse voltage is increased.

중간조 영역 A, 중간조 영역 B로 한 에리어의 전압을 가하면, 상술한 플래너 상태와 포컬 코닉 상태가 혼재된 중간조가 얻어진다. Applying the voltage of the area formed as the halftone area A and the halftone area B, the halftone which mixed the planar state and the focal conic state mentioned above is obtained.

또한, 도 1B에 도시하는 바와 같이, 콜레스테릭 액정에는 누적 응답, 즉 약한 펄스를 복수회 인가함으로써 플래너 상태로부터 포컬 코닉 상태, 혹은 포컬 코닉 상태로부터 플래너 상태로 천이하는 특성이 알려져 있다. In addition, as shown in Fig. 1B, the cholesteric liquid crystal is known to have a cumulative response, i.e., a transition from the planar state to the focal conic state or the focal conic state to the planar state by applying a plurality of weak pulses.

예를 들면, 초기 상태가 플래너 상태인 경우, 중간조 영역 A 내에서의 약한 전압 펄스를 연속적으로 인가함으로써, 도 1B에 도시하는 바와 같이 펄스 인가 횟수에 따라서 점차로 포컬 코닉 상태로 천이한다. 한편, 초기 상태를 불문하고, 중간조 영역 B 내에서의 약한 전압 펄스를 연속적으로 인가함으로써, 도 1B에 도시하는 바와 같이 펄스 인가 횟수에 따라서 점차로 플래너 상태로 천이한다. 따라서, 펄스의 인가 횟수에 의해, 원하는 계조도의 표시를 행할 수 있다. 또한, 도 1C에 확대하여 도시하는 바와 같이, 포컬 코닉 상태의 산란 반사를 서서히 저감할 수 있어, 보다 양호한 흑 상태로 하는 것도 가능하다. For example, when the initial state is a planar state, by applying a weak voltage pulse in the halftone region A continuously, as shown in Fig. 1B, the transition gradually to the focal conic state in accordance with the number of pulses applied. On the other hand, regardless of the initial state, by successively applying the weak voltage pulse in the halftone region B, as shown in Fig. 1B, it gradually transitions to the planar state in accordance with the number of pulses applied. Therefore, the desired gradation degree can be displayed by the number of pulses applied. In addition, as shown in an enlarged view in FIG. 1C, the scattered reflection of the focal conic state can be gradually reduced, and it is also possible to achieve a better black state.

다음으로 도 1D를 참조하여, 매트릭스형 액정 표시 소자에서의 액정을 구동하는 전극의 구성을 설명한다. 일반적으로, 액정 표시 소자의 액정 구동 전극은, 도 1D에 도시되어 있는 바와 같이, 서로 대향 상태에서 교차하는 복수의 스캔 전극(16)과 복수의 데이터 전극(18)으로 구성된다. 스캔 전극(16)과 데이터 전극(18)이 교차하는 부분이 화소로 된다. 스캔 전극용 드라이버(12)에 의해 스캔 전극(16)이 순차적으로 선택(커먼 모드)되어 펄스 형상의 전압이 인가되고, 데이터 전극(18)에는, 데이터 전극용 드라이버(14)에 의해 각각의 화소의 표시 상태에 대응하는 펄스 형상의 전압이 인가되어(세그먼트 모드), 그 화소의 액정을 구동한다. 데이터 전극(18)에 인가되는 전압과 스캔 전극(16)에 인가되는 전압의 차의 전압이 화소의 액정에 인가되는 전압이며, 도 1A에 도시하는 액정을 구동하는 전압이다.Next, with reference to FIG. 1D, the structure of the electrode which drives a liquid crystal in a matrix type liquid crystal display element is demonstrated. Generally, the liquid crystal drive electrode of a liquid crystal display element is comprised from the some scan electrode 16 and the some data electrode 18 which cross | intersect in mutually opposing state, as shown to FIG. 1D. The portion where the scan electrode 16 and the data electrode 18 cross each other becomes a pixel. The scan electrode 16 is sequentially selected (common mode) by the scan electrode driver 12, and a pulse-shaped voltage is applied to each pixel by the data electrode driver 14 to the data electrode 18. A pulse-shaped voltage corresponding to the display state of is applied (segment mode) to drive the liquid crystal of the pixel. The voltage of the difference between the voltage applied to the data electrode 18 and the voltage applied to the scan electrode 16 is a voltage applied to the liquid crystal of the pixel, and is a voltage for driving the liquid crystal shown in FIG. 1A.

이하, 콜레스테릭 액정의 다계조 표시의 구동법에 대한 주된 선행 기술을 소개하는데, 각각 과제가 있다. Hereinafter, although the main prior art about the driving method of the multi-gradation display of a cholesteric liquid crystal is introduced, each subject has a subject.

예를 들면 하기 특허 문헌 1 및 특허 문헌 2에 기재된 바와 같은, Preparation 구간, Selection 구간, Evolution 구간의 3스테이지로 나눈 구동 파형 중, Selection 구간의 진폭, 펄스 폭, 또한 위상차 등을 이용하여 중간조를 표시하는 다이내믹 구동이라고 불리는 방법이 있다. 그러나, 이들 다이내믹 구동은 고속이지만, 중간조의 입상성이 높다. 또한, 다이내믹 구동은 일반적으로 많은 전압 출력을 할 수 있는 전용의 드라이버가 필요로 되어, 드라이버의 제조 및 드라이버 의 컨트롤 회로의 복잡화에 의해, 코스트 업의 큰 요인으로 된다.For example, among driving waveforms divided into three stages of a preparation section, a selection section, and an evolution section, as described in Patent Documents 1 and 2, the halftone is selected using the amplitude, pulse width, and phase difference of the selection section. There is a method called dynamic driving to display. However, these dynamic drives are high speed, but the granularity of halftone is high. In addition, dynamic driving generally requires a dedicated driver capable of generating a large number of voltages, which is a significant factor in cost-up due to the manufacture of the driver and the complexity of the driver control circuit.

한편, 이 다이내믹 구동을 저렴한 범용 STN 드라이버에서 적용할 수 있도록 개량한 것이 하기 비특허 문헌 1에서 개시되어 있지만, 이것도 다이내믹 구동의 과제인 높은 입상성의 해소는 기대할 수 없다. On the other hand, although the improvement of this dynamic drive so that it can be applied to a low cost general purpose STN driver is disclosed by following Nonpatent Document 1, this also cannot solve the high granularity which is the subject of dynamic drive.

또한, 그 밖의 중간조 구동 방법의 선행 기술로서, 하기 특허 문헌 3에 기재된, 액정을 호메오트로픽 상태로 하는 제1 펄스를 인가한 직후, 제2, 제3 펄스를 인가하여, 제2, 제3 펄스의 전위차에 의해 원하는 계조를 표시시키는 것이 있지만, 이 구동법에서는, 중간조의 입상성이 걱정되는 것 외에, 구동 전압도 높기 때문에, 염가의 제공이 곤란하다고 하는 과제가 잔존한다.Moreover, as a prior art of another halftone driving method, immediately after applying the 1st pulse which makes liquid crystal a homeotropic state described in following patent document 3, a 2nd, 3rd pulse is applied, Although the desired gradation can be displayed by the potential difference of three pulses, in this driving method, since the granularity of the intermediate tone is concerned and the driving voltage is high, the problem that it is difficult to provide inexpensive remains.

상기 소개한 구동법은 모두 초기 상태를 불문하는 중간조 영역 B를 이용한 구동이기 때문에, 고속이지만 입상성이 커져, 표시 품위에 문제가 남는다. Since the above-mentioned driving methods are all driving using the halftone region B irrespective of the initial state, the granularity is high but high, and the display quality remains a problem.

한편, 중간조 영역 A를 이용한 구동법에는 하기의 비특허 문헌 2에 기재된 것이 있지만, 이것도 문제점이 잔존한다. On the other hand, although the driving method using the halftone region A is described in the following non-patent document 2, this problem still remains.

비특허 문헌 2에 기재된 방법에서는, 액정 특유의 누적 응답을 이용하여, 짧은 펄스를 인가함으로써, 서서히 플래너 상태→포컬 코닉 상태, 혹은 포컬 코닉 상태→플래너 상태로 준동화상 레이트의 빠른 속도로 구동하는 것이 설명되어 있다. In the method described in Non-Patent Document 2, by using a cumulative response peculiar to a liquid crystal, a short pulse is applied to gradually drive the planar state to the focal conic state, or the focal conic state to the planar state at a high speed of the quasi-video rate. It is explained.

그러나, 이 방법에서는 준동화상 레이트의 빠른 속도 때문에 구동 전압이 50~70V로 높아지기 때문에 코스트 업의 요인으로 되며, 또한 그 안에서 기술되어 있는 Two phase cumulative drive scheme는 preparation phase와 selection phase의 2개의 스테이지를 이용하여 플래너 상태로의 누적 응답과 포컬 코닉 상태로의 누적 응답의 2방향(즉 중간조 영역 A와 중간조 영역 B)의 누적 응답을 이용하기 때문에, 표시 품위의 문제도 잔존한다. However, in this method, due to the fast speed of the quasi-dynamic image rate, the driving voltage is increased to 50-70V, which is a factor of cost-up, and the two phase cumulative drive scheme described therein is used to prepare two stages of preparation phase and selection phase. Since the cumulative response in two directions (that is, halftone region A and halftone region B) of the cumulative response to the planar state and the cumulative response to the focal conic state is used, the problem of display quality also remains.

이상 설명한 바와 같이, 종래의 콜레스테릭 액정을 이용한 전자 페이퍼의 다계조 표시는, 멀티 레벨의 구동 파형을 생성할 수 있는 특수 사양의 드라이버 IC가 필요하며, 또한 구동 전압도 40~60V로 높기 때문에, IC의 높은 내압도 필요하다. 그 때문에, 코스트 업의 큰 원인으로 되어 있었다. 또한, 종래 기술은 고속으로 재기입되지만 중간조의 입상성이 높아(균일성이 낮아), 높은 표시 퀄리티가 요구되는 전자 페이퍼 용도에의 적용이 곤란하였다. As described above, the multi-gradation display of electronic paper using the conventional cholesteric liquid crystal requires a driver IC of a special specification capable of generating a multi-level driving waveform, and the driving voltage is also high as 40 to 60V. In addition, high internal voltage of IC is needed. Therefore, it was a big cause of cost up. Moreover, although the prior art rewrites at high speed, the granularity of an intermediate | middle tank is high (low uniformity), and it was difficult to apply to the electronic paper application which requires high display quality.

또한 종래 기술에서는, 전압 펄스의 전압값 혹은 펄스 폭을 선택 화소마다 스위칭함으로써, 중간조의 그레이 레벨을 제어하고 있다. 이 때문에, 전압값 혹은 펄스 폭을 임의로 스위칭할 수 있는 드라이버 IC 혹은 주변 회로의 구축이 필요로 되어, 코스트 업의 큰 요인으로 되어 있었다. 또한, 특허 문헌 1에 기재된 것과 같이 출력수가 적은 드라이버를 이용하는 중간조의 구동법도 있지만, 이 경우도 일정하지 않은 초기 상태로부터 그레이 레벨을 제어하기 때문에, 고속 재기입이 가능하지만 매우 높은 구동 전압(50~60V)을 필요로 한다. 또한, 중간조의 구동 마진이 좁아, 글래스 소자와 같은 셀 갭의 균일성이 높은 소자에서도 중간조의 입상성이 높아져, 고화질화가 곤란하게 되어 있었다. Moreover, in the prior art, the gray level of the intermediate tone is controlled by switching the voltage value or pulse width of the voltage pulse for each selected pixel. For this reason, the construction of the driver IC or peripheral circuit which can switch voltage value or pulse width arbitrarily is needed, and it was a big factor of cost up. In addition, as described in Patent Literature 1, there is also a half-tone driving method using a driver with a small number of outputs. In this case, however, the gray level is controlled from an inconsistent initial state. 60V). Moreover, since the driving margin of an intermediate | middle tank was narrow, the granularity of an intermediate | middle tank became high also in the element with high uniformity of the cell gap like a glass element, and it was difficult to make high quality.

특허 문헌 1: 일본 특개 2001-228459호 공보Patent Document 1: Japanese Patent Application Laid-Open No. 2001-228459

특허 문헌 2: 일본 특개 2003-228045호 공보Patent Document 2: Japanese Patent Application Laid-Open No. 2003-228045

특허 문헌 3: 일본 특개 2000-2869호 공보Patent Document 3: Japanese Patent Application Laid-Open No. 2000-2869

비특허 문헌 1: Nam-Seok Lee, Hyun-Soo Shin, etc, A Novel Dynamic Drive Scheme for Reflective Cholesteric Displays, SID 02 DIGEST, pp546-549, 2002.Non-Patent Document 1: Nam-Seok Lee, Hyun-Soo Shin, etc, A Novel Dynamic Drive Scheme for Reflective Cholesteric Displays, SID 02 DIGEST, pp 546-549, 2002.

비특허 문헌 2: Y.-M.Zhu, D.-K.Yang, Cumulative Drive Schemes for Bistable Reflective Cholesteric LCDs, SID 98 DIGEST, pp798-801, 1998Non-Patent Document 2: Y.-M.Zhu, D.-K.Yang, Cumulative Drive Schemes for Bistable Reflective Cholesteric LCDs, SID 98 DIGEST, pp798-801, 1998

<발명의 개시><Start of invention>

본 발명의 목적은, 내압이 낮은 염가의 범용 드라이버를 이용한, 균일성이 우수한 다계조 표시를 실현하기 위한 액정 표시 소자의 구동 방법을 제공하는 것이다. 그를 위해서, 액정의 누적 응답(겹쳐 쓰기)을 응용한 복수회의 펄스 인가를 행하여, 구동 전압과 펄스 폭을 스텝마다 가변으로 하고, 반사 상태의 초기 상태로부터 마진이 큰 영역을 이용하여 액정을 소정의 중간조 상태로 제어한다. 그 결과, 구동 전압의 상승도 회피할 수 있으므로, 내압이 낮은 염가의 2치 출력의 범용 드라이버를 이용할 수 있다. 또한, 마진이 큰 영역을 이용한 그레이 레벨 변환이기 때문에, 필름 소자와 같은 셀 갭 정밀도가 뒤떨어지는 소자에서도, 균일성이 우수한 다계조 표시를 실현할 수 있다. 또한, 본 발명에 따르면, 계조수가 증가해도 겹쳐 쓰기 횟수의 증가를 억제할 수 있다. An object of the present invention is to provide a method of driving a liquid crystal display element for realizing multi-gradation display excellent in uniformity using a low-cost general-purpose driver having a low breakdown voltage. To this end, a plurality of pulses are applied by applying the cumulative response (overwriting) of the liquid crystal, and the driving voltage and the pulse width are varied for each step, and the liquid crystal is determined using a region having a large margin from the initial state of the reflection state. Control in halftone state. As a result, the rise of the driving voltage can also be avoided, and therefore, a general-purpose driver having a cheap binary output with low breakdown voltage can be used. In addition, since the gray level conversion using the region having a large margin, multi-gradation display excellent in uniformity can be realized even in an element having poor cell gap accuracy such as a film element. Further, according to the present invention, even if the number of gradations increases, the increase in the number of overwrites can be suppressed.

도 1A는 콜레스테릭 액정의 전압 응답 특성을 도시하는 도면. 1A is a diagram showing voltage response characteristics of cholesteric liquid crystals.

도 1B는 콜레스테릭 액정의 누적 응답 특성을 도시하는 도면. 1B is a diagram showing cumulative response characteristics of a cholesteric liquid crystal.

도 1C는 포컬 코닉 상태의 응답 특성을 도시하는 도면. 1C is a diagram showing a response characteristic of a focal conic state.

도 1D는 매트릭스형 표시 소자의 구동 전극의 구성을 설명하는 도면. 1D is a diagram illustrating a configuration of a drive electrode of a matrix display element.

도 2는 제1 실시예의 표시 소자 구동 방법을 설명하는 도면. Fig. 2 is a diagram for explaining a display element driving method of the first embodiment.

도 3은 제2 실시예의 표시 소자 구동 방법을 설명하는 도면. 3 is a view for explaining a display element driving method of the second embodiment;

도 4A는 표시 화면을 재기입하는 경우의 표시 소자의 구동 방법을 설명하는 도면. FIG. 4A is an explanatory diagram illustrating a method of driving a display element when rewriting a display screen; FIG.

도 4B는 표시 화면을 재기입하는 경우에 하나의 라인 상의 화소에 인가되는 전압을 도시하는 도면. 4B is a diagram showing a voltage applied to pixels on one line when the display screen is rewritten.

도 4C는 표시 화면을 재기입하는 동작을 설명하는 도면. 4C is a diagram for explaining an operation for rewriting a display screen.

도 5A는 스텝1에서 구동 전극에 인가되는 전압을 도시하는 도면. 5A is a diagram showing a voltage applied to a drive electrode in step 1;

도 5B는 스텝1에서 각 화소에 인가되는 전압을 도시하는 도면. 5B is a diagram showing a voltage applied to each pixel in step 1;

도 6은 스텝2에서의 표시 소자의 구동을 스텝1의 경우와 대비하여 도시하는 도면. FIG. 6 is a view showing driving of the display element in step 2 as compared with the case of step 1; FIG.

도 7A는 표시 소자를 구동하는 통상의 ON 펄스의 파형을 도시하는 도면. 7A is a diagram showing waveforms of a normal ON pulse driving a display element.

도 7B는 본 발명의 실시예에서의 ON 펄스의 파형을 도시하는 도면. Fig. 7B is a diagram showing waveforms of ON pulses in the embodiment of the present invention.

도 8은 스텝1과 스텝2 사이에서의 전압 스위칭의 예를 도시하는 도면. 8 shows an example of voltage switching between step 1 and step 2. FIG.

도 9는 스텝1 및 스텝2에서 각 화소에 인가되는 전압을 도시하는 도면. 9 is a diagram showing a voltage applied to each pixel in steps 1 and 2. FIG.

도 10은 스텝2의 각 서브 스텝에서의 표시 소자의 구동을 도시하는 도면. FIG. 10 is a view showing driving of a display element in each substep of step 2; FIG.

도 11은 1라인의 스캔 사이에 복수의 서브 스텝을 실행하는 것을 설명하는 도면. FIG. 11 is a diagram explaining execution of a plurality of substeps between scans of one line; FIG.

도 12는 다계조의 화상 데이터로부터 표시 소자 구동용의 서브 화상 데이터를 생성하는 처리를 설명하는 도면. FIG. 12 is a diagram for explaining a process of generating sub image data for driving display elements from multi-gradation image data; FIG.

도 13은 풀 컬러 표시를 위한 표시 소자의 적층 구조를 도시하는 도면. Fig. 13 is a diagram showing the stacked structure of display elements for full color display.

도 14는 풀 컬러 표시를 위한, ON 펄스의 구동 방법을 설명하는 도면. Fig. 14 is a diagram explaining a method of driving an ON pulse for full color display.

도 15는 본 발명에 따른 구동 회로의 블록 구성예를 도시하는 도면.Fig. 15 is a diagram showing a block configuration example of a drive circuit according to the present invention.

도 16은 표시 소자의 일례의 단면을 도시하는 도면.16 is a diagram illustrating a cross section of an example of a display element.

도 17은 본 발명의 실시예에 따른 다계조 표시를 도시하는 도면.Fig. 17 is a diagram showing multi-gradation display according to an embodiment of the present invention.

<발명을 실시하기 위한 최량의 형태><Best Mode for Carrying Out the Invention>

우선, 도 2를 참조하여, 4계조 표시를 타겟으로 한 경우를 예로 본 발명의 제1 실시예를 설명한다. 지금, 예시가 4계조 표시이기 때문에, 표시 영역의 각 화소는, 최종적으로는 도 2의 완성 패턴에 도시되어 있는 레벨0~레벨3 중 어느 하나의 계조를 표시하도록 구동된다. First, with reference to FIG. 2, the first embodiment of the present invention will be described by taking a case where four gradation display is targeted. Now, since the example is four-gradation display, each pixel in the display area is finally driven to display one of the levels 0 to 3 shown in the completion pattern of FIG.

도 2에 도시되는 바와 같이, 우선, 스텝1에서, 각 화소를 플래너 상태 혹은 포컬 코닉 상태로 구동한다. 포컬 코닉 상태로 구동되는 것은 레벨0의 화소뿐이다. 후에 상세하게 설명하지만, 스텝1에서는, 도시와 같이 플래너 상태, 즉 반사 상태로의 구동을 ON 레벨로 하여 32V에서 구동하고, 포컬 코닉 상태, 즉 비반사 상태로의 구동을 OFF 레벨로 하여 24V에서 구동한다. 다음으로, 스텝2의 서브 스텝1에서는, 레벨3의 계조로 하는 영역 이외의 영역을 선택하고, 포컬 코닉 상태의 방향으로 천이시키는 ON 펄스(24V)를 인가한다. 그러면, 레벨1 및 레벨2로 할 영역은, 레벨2의 계조의 상태로 구동된다. OFF 펄스(12V)가 인가되는 레벨3인 표시 영역은 플래너 상태에 머문다. As shown in Fig. 2, first, in step 1, each pixel is driven in a planar state or a focal conic state. Only pixels of level 0 are driven in the focal conic state. As will be described later in detail, in step 1, the drive in the planar state, that is, the reflection state, is turned on at 32 V, and the drive in the focal conic state, that is, the non-reflective state, is turned off at 24 V as shown in FIG. Drive. Next, in substep 1 of step 2, an area other than the area of the level 3 gradation is selected, and an ON pulse 24V for transitioning in the direction of the focal conic state is applied. Then, the area to be set as level 1 and level 2 is driven in the state of gradation of level 2. The display area at level 3 to which the OFF pulse 12V is applied remains in the planar state.

다음으로, 스텝2의 서브 스텝2에서는, 앞의 서브 스텝1에서 선택한 영역 중 으로부터 레벨2로 하는 영역을 제외하고, 포컬 코닉 상태의 방향으로 천이시키는 ON 펄스(24V)를 인가한다. 이와 같이, 도 1A에 도시한 중간조 영역 A에서 플래너 상태로부터 포컬 코닉 상태의 방향으로 화소의 계조에 따라서 순차적으로 천이시킨다.Next, in the substep 2 of step 2, the ON pulse 24V which makes a transition to the direction of a focal conic state is applied except for the area | region which is set as level 2 from the area | region selected by the previous substep 1 ,. In this manner, in the halftone region A shown in FIG. 1A, the transition is sequentially performed in the direction of the planar state from the focal conic state in accordance with the gradation of the pixel.

도 1B에 도시하는 바와 같이 포컬 코닉→플래너(도 1B의 영역 B)보다도 플래너→포컬 코닉(도 1B의 영역 A) 쪽이 응답성이 둔감하기 때문에(γ가 완만하기 때문에), 중간조 영역 A를 이용한쪽이 중간조 영역 B를 이용하는 것보다도, 높은 균일성(낮은 입상성)이 실현되어, 보다 높은 계조수를 가져올 수 있다.As shown in Fig. 1B, the halftone area A is less responsive (because γ is gentle) than the planar to focal conic (area A of Fig. 1B) than the focal conic to planner (area B of Fig. 1B). Higher uniformity (lower granularity) is realized than the one using the halftone region B, and higher gradation number can be obtained.

또한, 완전한 흑 상태(레벨0)로 하는 화소에 대해서도, 몇 번이나 펄스를 반복하여 인가하기 때문에, 보다 흑 농도가 양호한 고콘트라스트의 표시를 실현할 수 있다. 그것은, 흑 상태를 취하는 포컬 코닉 상태는 1회의 펄스 인가에서는 미약한 산란 반사가 잔존하여, 흐릿한 흑으로 되는 경향이 있기 때문이다.In addition, since a pulse is repeatedly applied to the pixel which is set to a complete black state (level 0), high contrast display with better black density can be realized. This is because in the focal conic state taking a black state, weak scattering reflections remain in one pulse application and tend to become blurry black.

그에 대하여 본 발명과 같이 스텝2에서도 복수회 반복하여 펄스를 인가함으로써, 도 1C에 도시하는 바와 같이 포컬 코닉 상태의 산란 반사를 서서히 저감할 수 있어, 보다 양호한 흑 상태로 하는 것이 가능하게 된다. 또한, 펄스의 전압값도 낮게 되기 때문에, 비선택 영역의 크로스토크도 보다 안정적으로 회피할 수 있다.On the other hand, by repeatedly applying a pulse multiple times in Step 2 as in the present invention, as shown in Fig. 1C, the scattered reflection in the focal conic state can be gradually reduced, thereby making it possible to achieve a better black state. In addition, since the voltage value of the pulse is also low, crosstalk in the non-selected area can be avoided more stably.

다음으로, 구동 횟수를 삭감한 제2 실시예에 대하여 도 3의 8계조 표시를 예로 하여 설명한다. Next, a second embodiment in which the number of driving is reduced will be described with reference to the eight-gradation display of FIG. 3 as an example.

스텝1에서 플래너 상태와 포컬 코닉 상태로 구동하는 부분까지는, 제1 실시 예와 마찬가지이다. 스텝2에서는, 구동하는 ON 그룹과 구동하지 않는 OFF 그룹에 대하여, 8계조의 영역의 각각 예를 들면 절반의 계조의 영역을 선택하고, 선택한 계조의 영역을 스텝2의 서브 스텝1의 ON 그룹으로 하여 동시에 ON 펄스를 인가한다. The steps up to the portion driven in the planar state and the focal conic state in step 1 are the same as in the first embodiment. In Step 2, for example, half of the gray scale areas are selected for the ON group to be driven and the OFF group not to be driven, respectively, and the selected gray area is changed to the ON group of the sub step 1 of Step 2. Simultaneously apply the ON pulse.

다음으로, 서브 스텝1에서 ON 그룹으로 한 것과 OFF 그룹으로 한 것 중으로부터, 각각 절반의 계조수의 영역을 선택하고, 서브 스텝2에서의 ON 그룹으로 하여 ON 펄스를 인가한다. 서브 스텝3의 경우도 마찬가지의 룰로, 서브 스텝2의 ON 그룹과 OFF 그룹 중으로부터, 각각 절반의 계조수의 영역을 선택하고, 서브 스텝3에서의 ON 그룹으로 하여 ON 펄스를 인가한다. Next, the half-tone areas are selected from among the ON group and the OFF group in substep 1, and ON pulses are applied to the ON group in substep 2. In the same manner as in the case of substep 3, the half-gradation area is selected from the ON group and the OFF group of substep 2, and the ON pulse is applied as the ON group in substep 3.

이와 같이 함으로써, 각 영역은, 서브 스텝1, 2, 3 모두에서 ON 펄스를 인가받는 영역(흑의 영역)으로부터 서브 스텝1, 2, 3 중 어느 것에서도 ON 펄스가 인가되지 않는 영역(백의 영역)까지, 각 서브 스텝에서 ON 펄스가 인가되는지 인가되지 않은지에 의해 8가지의 영역으로 나누어진다. 따라서, 각 서브 스텝에서 인가되는 ON 펄스를 서로 다른 것으로 함으로써, 계조가 서로 다른 8개의 영역을 형성할 수 있어, 스텝2에서의 구동 횟수를 3회로 할 수 있다.By doing in this way, each area | region is an area | region (white area | region) where ON pulse is not applied to any of substeps 1, 2, and 3 from the area | region (black area | region) to which ON pulse is applied in all the substeps 1, 2, and 3. Up to now, each sub-step is divided into eight areas by whether or not the ON pulse is applied. Therefore, by making the ON pulses applied in each sub step different from each other, eight regions having different gradations can be formed, and the number of driving in Step 2 can be made three times.

도 2에 도시한 제1 실시예의 구동 방법에서는, 8계조이면, 전체로 8회, 스텝2에서는 7회의 구동이 필요하지만, 제2 실시예의 구동 방법에 따르면, 대폭 구동 횟수를 줄일 수 있다.In the driving method of the first embodiment shown in Fig. 2, if eight gradations are required to drive eight times in total and seven times in step 2, the driving method of the second embodiment can significantly reduce the number of driving.

또한, 도 3의 예는 8계조이지만, 16계조나 그 이상의 계조수라도, 마찬가지의 룰을 적용할 수 있는 것은 분명하다. In addition, although the example of FIG. 3 has 8 gradations, it is clear that the same rule can be applied even if it is 16 gradations or more.

다음으로, 이하에서, 제1 실시예 및 제2 실시예에 공통으로 적용 가능한 실시 양태에 대하여 설명한다. Next, an embodiment which can be commonly applied to the first embodiment and the second embodiment will be described.

도 4A~도 4C에 도시하는 실시 양태는, 표시 화면을 재기입하는 경우의 표시 소자의 구동 방법에 관한 것이다. The embodiment shown in FIGS. 4A to 4C relates to a method of driving a display element in the case of rewriting the display screen.

종래에는, 화면 재기입 시에는 전의 표시 화면을 일괄하여 리세트하는 방식이 일반적이었다. 그러나, 이 방식에서는 리세트 시에 적어도 수십㎽의 전력이 소비되고 있었다. Conventionally, the method of collectively resetting the previous display screen at the time of screen rewriting was common. In this system, however, at least several tens of watts of power were consumed at the time of reset.

따라서, 본 실시 양태는, 표시 소자를 구동하는 제1 스텝에서 화상을 형성하기 전에, 수 라인씩, 순차적으로 액정을 호메오트로픽 상태 혹은 포컬 코닉 상태로 리세트하는 것이다. 도 4A에 도시되어 있는 바와 같이, 예를 들면 4라인씩 리세트를 행하고, 동시에 1라인의 데이터 기입을 행한다고 하는 동작을 라인수만큼 반복하여 화면 재기입을 행하는 것으로, 소비 전력을 억제할 수 있다. Therefore, in this embodiment, before forming an image in the 1st step of driving a display element, a liquid crystal is reset to a homeotropic state or a focal conic state sequentially by several lines. As shown in Fig. 4A, power consumption can be suppressed by rewriting the screen repeatedly by the number of lines, for example, by resetting each of four lines and simultaneously writing data of one line. .

도 4B는 표시 화면을 재기입하는 경우의 1개의 라인 상의 화소에 인가되는 전압을 나타내는 것으로, 도 5B에서 나중에 설명하는 바와 같이 1회당 정부의 교류 펄스가 인가된다. 1개의 화소의 액정에는, 도 4B에 도시하는 바와 같이 복수회, 예를 들면 4회의 리세트 펄스가 인가되고, 휴지 구간을 사이에 두고 나서, 기입 구간에서 기입 전압이 인가된다. Fig. 4B shows the voltage applied to the pixels on one line in the case of rewriting the display screen. As described later in Fig. 5B, an alternating current pulse is applied once. As shown in Fig. 4B, a reset pulse is applied to the liquid crystal of one pixel a plurality of times, for example, four times, and a write voltage is applied in the writing period after the rest period is interposed therebetween.

이 리세트 구동법을 이용함으로써, 스텝1의 반사 상태와 비반사 상태를 저소비 전력으로 또한 고속으로 구동할 수 있다. 또한 리세트용 데이터로서, 예를 들면 전부의 화소를 백으로 한다고 하는 특별한 리세트 데이터를 이용하지 않고, 기 입 데이터 자체를 리세트에 사용하고 있다. By using this reset driving method, the reflection state and the non-reflection state of Step 1 can be driven at low power consumption and at high speed. As the reset data, for example, the write data itself is used for the reset without using special reset data such that all pixels are made white.

도 4A에서 화면의 하반분은 전회 표시분의 화면을 나타내고, 상반분은 신규 표시의 화면을 나타내고 있다. 도 4A에 기재된 커먼 모드는 라인을 순차적으로 선택하는 모드이고, 세그먼트 모드는 전극마다 인가 전압을 선택 가능한 모드이다. 스캔측은 라인을 순차적으로 선택하여 ON 스캔 펄스를 인가하고, 데이터측은 표시할 데이터에 따라서 ON 데이터 혹은 0FF 데이터의 펄스를 인가한다. 도 4A에서 표시하고 있는 것은, 가장 위의 라인으로부터 시작하여 기입 선두 라인, 즉 전술한 1라인씩의 기입 라인이 거의 화면의 중앙 부근에 온 상태를 나타내고, 이 라인 상의 데이터의 기입이 행하여짐과 함께 리세트 라인, 예를 들면 4라인에 대해서는 기입 데이터를 이용한 리세트가 행하여지고 있는 상태이다. 이 동작에 대해서 도 4C를 이용하여 더 설명한다. In FIG. 4A, the lower half of the screen shows the screen of the previous display, and the upper half shows the screen of the new display. The common mode described in FIG. 4A is a mode for sequentially selecting lines, and the segment mode is a mode in which an applied voltage can be selected for each electrode. The scan side sequentially selects lines to apply ON scan pulses, and the data side applies pulses of ON data or 0FF data depending on the data to be displayed. 4A shows that the write start line starting from the top line, that is, the write lines by one line described above, is almost near the center of the screen, and data writing on this line is performed. At the same time, reset using the write data is performed on the reset lines, for example, four lines. This operation is further described with reference to FIG. 4C.

도 4C에 도시하는 바와 같이, 우선 리세트 라인으로서 4개의 라인을 설정하는 동작이 행하여진다. 도 4C에서 스캔측의 개시 신호인 Eio 신호와, 데이터측의 래치와 스캔측의 시프트의 타이밍을 공급하는 Lp 신호가 동시에 입력되면, 우선 도 4A에서의 화면 상의 위로부터 첫번째의 라인이 선택되어, 그 라인에 데이터를 기입 가능한 상태로 된다. 다음으로 Eio와 Lp 신호의 2개째의 펄스가 함께 입력되면, 최초로 선택된 1라인째는, Lp 신호에 의해 시프트되어, 2라인째가 선택됨과 함께, 동시에 입력되는 Eio 신호에 의해, 1라인째도 동시에 선택되어, 1라인째와 2라인째의 2개의 라인이 선택된 상태로 된다. 이 동작이 반복되어 리세트 라인 설정 구간에서는 1라인째부터 4라인째가 선택 상태로 되어, 그 4개의 라인에 데이터 기입이 가능한 상태로 된다. As shown in Fig. 4C, an operation of first setting four lines as a reset line is performed. In FIG. 4C, when the Eio signal, which is the start signal on the scan side, and the Lp signal for supplying the latch on the data side and the timing of the shift on the scan side are simultaneously input, first the first line from the top of the screen in FIG. 4A is selected. Data can be written to the line. Next, when the second pulses of the Eio and Lp signals are input together, the first line selected first is shifted by the Lp signal, the second line is selected, and the first line is simultaneously inputted by the Eio signal input at the same time. Selected, two lines of the first line and the second line are selected. This operation is repeated, and in the reset line setting section, the first to fourth lines are selected, and the data can be written to the four lines.

다음의 휴지 라인 설정 구간에서는 Lp 신호만이 입력되어 있고, 이 펄스에 의해 1라인의 시프트가 행해져, 화면 상의 2라인째부터 5라인째까지가 선택된 상태로 된다.In the next idle line setting section, only the Lp signal is input, and the shift of one line is performed by this pulse, and the second to fifth lines on the screen are selected.

그 다음 기입 구간의 최초에서, Eio 신호와 Lp 신호가 동시에 입력되어, 그 전에 선택되어 있는 2라인째부터 5라인째는 1라인씩 시프트된다. 그 결과, 3라인째부터 6라인째가 선택된 상태로 됨과 함께, Eio 신호의 입력에 의해 화면 상의 최초의 라인, 즉 1라인째도 선택된 상태로 된다. 이 상태에서 1라인째의 데이터를 공급함으로써, 1라인째에는 본래 기입될 데이터가 기입됨과 함께, 3라인째부터 6라인째까지는 1라인째의 데이터가 리세트를 위한 데이터로서 공급되어, 전회 표시된 데이터의 리세트가 행하여진다. 이 때, 2라인째는 휴지 라인 설정 구간에서 설정된 휴지 라인으로 되어 있어, 데이터의 기입은 행하여지지 않는다. At the beginning of the next writing section, the Eio signal and the Lp signal are input simultaneously, and the second to fifth lines selected before are shifted by one line. As a result, while the third to sixth lines are selected, the first line on the screen, that is, the first line, is also selected by the input of the Eio signal. By supplying the data of the first line in this state, the data to be originally written is written in the first line, and the data of the first line from the third to the sixth line is supplied as data for resetting, and is displayed last time. The data is reset. At this time, the second line is the idle line set in the idle line setting section, and data is not written.

그 다음의 Lp 펄스의 입력에 대응하여, 그 전에 선택되어 있던 라인은 시프트되어, 2라인째와 4라인째부터 7라인째까지가 선택 상태로 된다. 이 상태에서 2라인째의 데이터가 공급되어, 2라인째에 본래 기입되는 데이터가 기입됨과 함께, 4라인째부터 7라인째까지의 전회 표시 데이터의 리세트가 행하여진다.In response to the input of the next Lp pulse, the previously selected line is shifted so that the second line and the fourth to seventh lines are in a selected state. In this state, the data on the second line is supplied, the data originally written on the second line is written, and the previous display data from the fourth to seventh lines is reset.

또한 그 다음의 Lp 펄스의 입력에 의해, 마찬가지로 3라인째와 5라인째부터 8라인째가 선택되고, 3라인째의 데이터의 기입이 행하여진다. 3라인째에는 그 2개 전의 Lp 펄스의 입력 시에 1라인째의 데이터가 기입되어 있지만, 일반적으로 콜레스테릭 액정의 응답 시간은 재료의 물성에도 의하지만, 수십㎳ 오더이다. 2라인째 의 데이터가 기입되는 타이밍으로서의 Lp 펄스의 입력 시점에서는, 3라인째는 휴지 구간으로 되어 있고, 이 구간(예를 들면 50㎳ 이하)에서 3라인째의 화소는 포컬 코닉 상태, 혹은 플래너 상태로의 천이의 도중의 과도적인 상태로 되어 있고, 3라인째의 데이터가 실제로 공급되는 시점에서, 실제의 기입 상태로서의 포컬 코닉 상태, 또는 플래너 상태 중 어느 하나가 결정되게 된다. 그리고 이와 같은 동작이, 예를 들면 240라인째까지, 즉 화면 상의 가장 아래의 라인의 데이터의 기입이 행하여질 때까지 반복된다. Further, by the input of the next Lp pulse, the third line and the fifth to eighth lines are similarly selected, and the third line data is written. In the third line, the data of the first line is written at the input of the two previous Lp pulses, but in general, the response time of the cholesteric liquid crystal is in the order of tens of milliseconds, depending on the material properties. At the time of inputting the Lp pulse as the timing at which the second line of data is written, the third line is a resting section, and in this section (for example, 50 ms or less), the third line of pixels is in a focal conic state or planner. It is in the transient state during the transition to the state, and when the third line data is actually supplied, either the focal conic state or the planar state as the actual write state is determined. This operation is repeated, for example, until the 240th line, i.e., writing of the data of the lowest line on the screen is performed.

다음으로, 도 5A 및 도 5B에 의해, 스텝1에서의 표시 소자의 구동에 대하여 설명한다. 선택된 스캔 전극과 그 밖의 스캔 전극에는 도 5A에 기재된 ON 스캔과 OFF 스캔의 전압이 각각 인가되고, 그 라인 상에서 ON 펄스를 인가할 화소에 대한 데이터 전극에는 도 5A에 기재된 ON 데이터의 전압이, 그 밖의 데이터 전극에는 OFF 데이터의 전압이 인가된다. Next, the driving of the display element in Step 1 will be described with reference to FIGS. 5A and 5B. The voltages of the ON scan and the OFF scan described in FIG. 5A are respectively applied to the selected scan electrode and the other scan electrodes, and the voltage of the ON data described in FIG. 5A is applied to the data electrode for the pixel to which the ON pulse is applied on the line. The voltage of the OFF data is applied to the external data electrode.

도 5A의 예시에서는, ON 데이터에 대해서는, 전반이 32V이고 후반이 0V인 전압이 인가되고, OFF 데이터에 대해서는, 전반이 24V이고 후반이 8V인 전압이 인가된다. ON 스캔에 대해서는, 전반이 OV이고 후반이 32V인 전압이 인가되고, OFF 스캔에 대해서는, 전반이 28V이고 후반이 4V인 전압이 인가된다. In the example of FIG. 5A, a voltage having a first half of 32 V and a second half of 0 V is applied to the ON data, and a voltage of 24 V of the first half and 8 V of the second half is applied to the OFF data. For the ON scan, a voltage of OV in the first half and 32V in the second half is applied, and a voltage of 28V in the first half and 4V in the second half is applied for the OFF scan.

각 화소에는 ON 데이터 혹은 OFF 데이터의 인가 전압과 ON 스캔 혹은 OFF 스캔의 인가 전압의 차가 인가되기 때문에, 선택된 스캔 라인의 화소에는 도 5B에 도시하는 ON 레벨(전반 32V, 후반 -32V) 혹은 OFF 레벨(전반 24V, 후반 -24V)의 전압 파형이 인가되고, 그 이외의 비선택 화소에는 전후반에서 정부 4V의 전압이 인가된 다. 범용 드라이버는 통상적으로, ON 파형과 OFF 파형의 2치의 출력이다. 본 발명의 스텝1에서는 도 5A와 같이, ON 파형을 예를 들면 32V, OFF 파형을 24V로 설정하여 각각 플래너 상태, 포컬 코닉 상태로 구동한다. 또한, 액정을 구동하는 경우, 상기한 바와 같이 정부의 교류 펄스를 이용하는 것은, 액정의 열화를 방지하는 등의 목적으로 통상 행하여지고 있는 것이다.Since the difference between the applied voltage of ON data or OFF data and the applied voltage of ON scan or OFF scan is applied to each pixel, the ON level (first 32V, second -32V) or OFF level shown in FIG. 5B is applied to the pixels of the selected scan line. A voltage waveform of 24V in the first half and -24V in the second half is applied, and a voltage of 4V in the front and rear half is applied to the other non-selected pixels. The general purpose driver is typically a binary output of an ON waveform and an OFF waveform. In Step 1 of the present invention, as shown in Fig. 5A, the ON waveform is set to 32 V and the OFF waveform is set to 24 V, respectively, to drive in a planar state and a focal conic state. In addition, when driving a liquid crystal, using an alternating current pulse as mentioned above is normally performed for the purpose of preventing deterioration of a liquid crystal.

다음으로, 스텝2에서의 표시 소자의 구동에 대하여 도 6을 참조하여 설명한다. Next, the drive of the display element in Step 2 will be described with reference to FIG. 6.

본 발명의 스텝2에서는, 스텝1보다도 고속으로 스캔시키거나, 펄스 폭을 짧게 한다. 예를 들면 도 6에 기재되어 있는 바와 같이, 스텝1에서의 스캔 속도를 2㎳/line로 하면 도 6과 같은 응답 특성으로 되고, 24V에서는 포컬 코닉 상태이다. 한편, 스텝2에서의 1㎳/line에서는 응답 특성은 도 6과 같이 시프트하고, 24V에서는 중간조 영역 A의 상태이다. 단, 속도(㎳/line)에 대한 응답 특성은, 액정 재료나 소자 구조에 의해 변화되기 때문에, 이 예에 한한 것은 아니다. In step 2 of the present invention, scanning is performed at a higher speed than step 1 or the pulse width is shortened. For example, as shown in FIG. 6, when the scan speed in step 1 is 2 Hz / line, the response characteristics are the same as in FIG. 6, and at 24V, the focal conic state is obtained. On the other hand, at 1 kHz / line in step 2, the response characteristic is shifted as shown in FIG. However, since the response characteristic with respect to speed | variety changes with a liquid crystal material or an element structure, it is not limited to this example.

스텝2의 ON 파형 24V에 의해, 스텝1에서 반사 상태로 한 부분의 반사율을 저감(포컬 코닉 상태를 혼재)시켜 간다. 이 때, OFF 파형은 예를 들면 12V 정도로 하고, 반사 상태의 액정에 인가해도 그것을 유지시키는 레벨로 한다. By the ON waveform 24V of step 2, the reflectance of the part which made into the reflection state in step 1 is reduced (mixed focal conic state). At this time, the OFF waveform is, for example, about 12V, and the level is maintained even if applied to the liquid crystal in the reflected state.

다음으로 도 7A 및 도 7B를 참조하여, ON 신호의 펄스를 인가하는 경우의 표시 소자의 구동법에 대하여 설명한다. 도 7A에 기재된 ON 펄스는 종래의 통상의 파형이지만, 그것에 대하여 본 실시 양태의 구동 방법에서는, 도 7B에 도시하는 바와 같이, ON 펄스의 전후를 강제적으로 0레벨로 한다. Next, with reference to FIGS. 7A and 7B, a method of driving the display element in the case of applying the pulse of the ON signal will be described. Although the ON pulse described in FIG. 7A is a conventional normal waveform, in contrast, in the driving method of this embodiment, as shown in FIG. 7B, the front and rear of the ON pulse are forced to zero level.

그렇게 함으로써, 이하의 2개의 메리트가 생기는 것을 본 발명자들은 밝혀내었다.By doing so, the present inventors have found that the following two merit occurs.

(1) γ특성의 개선: 도 7A와 같은 통상의 파형보다도, 도 7B와 같이 보다 높은 전압·작은 펄스 폭의 파형 쪽이, 보다 γ특성이 완만하게 되어, 보다 많은 계조수를 표시할 수 있다. (1) Improvement of γ characteristic: The waveform of higher voltage and smaller pulse width, as shown in Fig. 7B, becomes smoother than the normal waveform as shown in Fig. 7A, and the γ characteristic becomes smoother, and more gray levels can be displayed. .

(2) 크로스토크의 개선: 도 7A와 같은 통상의 파형에서는, ON 펄스에 연속하여 비선택 펄스가 인가된다. 즉, 액정의 상태가 안정화되기 전에 비선택의 펄스를 인가시키기 때문에, 특히 중간조가 크로스토크를 받기 쉽다. 그것에 대하여, 도 7B와 같이 ON 펄스 전후를 0레벨로 함으로써, 비선택 펄스를 인가시킬 때까지, ON 펄스에 의해 변화된 액정의 상태를 안정적으로 할 수 있어, 크로스토크의 영향을 받기 어렵게 할 수 있다. (2) Improvement of Crosstalk: In the normal waveform as shown in Fig. 7A, an unselected pulse is applied in succession to the ON pulse. That is, since the non-selective pulse is applied before the state of the liquid crystal is stabilized, the halftone is particularly susceptible to crosstalk. On the other hand, when the ON pulse is set to zero level as shown in Fig. 7B, the state of the liquid crystal changed by the ON pulse can be stabilized until the non-selection pulse is applied, making it difficult to be affected by crosstalk. .

따라서, 스텝2의 각 서브 스텝에서 상기 구동 방법을 채용하는 것이 특히 바람직하다. Therefore, it is particularly preferable to employ the driving method in each substep of step 2.

다음으로, 도 8을 참조하여, 스텝1과 스텝2 사이에서의 전압 스위칭의 예를 설명한다. 상술한 바와 같이, 스텝1과 스텝2의 ON 펄스·OFF 펄스의 전압값은 서로 다르다. 이 전압의 절환에는 아날로그 스위치를 이용하는 것이 간이하다. Next, with reference to FIG. 8, an example of voltage switching between step 1 and step 2 will be described. As described above, the voltage values of the ON pulses and the OFF pulses of Step 1 and Step 2 are different from each other. It is easy to use an analog switch to switch this voltage.

도 8에서, 스텝1에서 32V, 스텝2에서 24V로 절환되는 출력이 세그먼트 모드와 커먼 모드의 ON 펄스로서 공급되고, 그 파형이 ON 데이터, ON 스캔의 파형으로 도시되어 있다. 마찬가지로, 커먼 모드의 OFF 펄스의 파형이 OFF 스캔의 파형으로, 세그먼트 모드의 OFF 펄스의 파형이 OFF 데이터의 파형으로 도시되어 있다.In Fig. 8, the output switched to 32V in step 1 and 24V in step 2 is supplied as ON pulses in the segment mode and the common mode, and the waveforms are shown as waveforms of ON data and ON scan. Similarly, the waveform of the OFF pulse in the common mode is shown as the waveform of the OFF scan, and the waveform of the OFF pulse in the segment mode is shown as the waveform of the OFF data.

이와 같이 스위칭함으로써, 각 화소에는 도 9와 같은 ON·OFF의 각 파형이 인가된다. 예를 들면 ON 레벨의 펄스가 인가되는 화소에는, 도 8에 기재된 ON 데이터의 파형과 ON 스캔의 파형의 차의 전압이 인가되기 때문에, 스텝1에서는 ±32V, 스텝2에서는 ±24V가 인가된다. By switching in this way, each waveform of ON / OFF like FIG. 9 is applied to each pixel. For example, since the voltage of the difference between the waveform of the ON data and the waveform of the ON scan shown in FIG. 8 is applied to the pixel to which the ON level pulse is applied, ± 32 V is applied in Step 1 and ± 24 V is applied in Step 2.

다음으로, 스텝2의 각 서브 스텝에서의 표시 소자의 구동에 대하여 도 10을 참조하여 설명한다. 앞서 도 3에 도시한 제2 실시예에서 설명한 바와 같이, 각 서브 스텝에서는 서로 다른 ON 펄스를 인가할 필요가 있다. 그 때문에, 도 1O에 예시하는 바와 같이, 스텝2의 각 서브 스텝에서는, 펄스 폭을 각각 적절한 값으로 설정한다. 높은 흑 농도로 구동할 때일수록, 스캔을 저속으로 하거나, 넓은 펄스 폭으로 설정한다. 드라이버의 출력인 ON 펄스의 폭을 넓게 하기 위해서는, 그 드라이버를 구동하는 클럭의 주파수를 작게 하여 출력 주기를 길게 함으로써 실현할 수 있지만, 이 펄스 폭의 절환은, 아날로그적으로 클럭 주파수 그 자체를 절환하는 것보다도, 논리적으로 드라이버에 입력하는 클럭 생성부의 분주비를 변화시켜 행하는 것이 보다 안정된다. Next, the drive of the display element in each substep of step 2 is demonstrated with reference to FIG. As described above in the second embodiment shown in FIG. 3, it is necessary to apply different ON pulses in each substep. Therefore, as illustrated in FIG. 10, in each sub-step of Step 2, the pulse width is set to an appropriate value, respectively. When driving at a higher black density, the scan is made slower or set to a wider pulse width. In order to increase the width of the ON pulse that is the output of the driver, the frequency of the clock driving the driver can be reduced to increase the output period. However, the switching of the pulse width can be performed by analogously switching the clock frequency itself. Rather, it is more stable to perform by changing the division ratio of the clock generation section logically input to the driver.

다음으로, 도 11을 참조하여, 동일한 화소에 복수회 ON 펄스를 인가하는 경우에도, 스캔 횟수를 삭감할 수 있는 구동 방법에 대하여 설명한다. Next, with reference to FIG. 11, the drive method which can reduce the number of scans even when applying ON pulse to the same pixel multiple times is demonstrated.

도 11은, 스캔용 펄스와 데이터측 래치 펄스의 관계를 도시하는 도면으로서, 스캔 1라인 내에서 복수의 서브 스텝을 실행하는 것을 도시하고 있다. 스캔 1라인당 1서브 스텝으로 할 수도 있지만, 그와 같은 방법에서는, 예를 들면 8계조의 경우, 스텝1과 스텝2를 합하여 합계 5회의 스캔이 실행된다. 그러나, 스캔 횟수는 감소한쪽이 기입 중의 깜박거림이 감소하여, 관찰자는 바람직하게 느낀다. 따라서, 이 스캔 횟수를 줄이기 위해, 1스캔당 복수의 서브 스텝의 래치 펄스를 인가한다. 이렇게 함으로써, 스캔 횟수가 감소하여 깜박거림이 적은 기입을 실현할 수 있다. FIG. 11 is a diagram showing the relationship between the scan pulse and the data-side latch pulse, showing execution of a plurality of substeps in one scan line. Although it can be set to 1 sub step per scan line, in such a method, for example, in the case of 8 gradations, a total of 5 scans are executed in combination with Step 1 and Step 2. However, the smaller the number of scans, the less flicker during writing, and the observer feels preferred. Therefore, in order to reduce the number of scans, a latch pulse of a plurality of substeps is applied per scan. By doing so, the number of scans can be reduced and writing with less flicker can be realized.

또한 이 때, 스텝1과 스텝2를 독립시키는 것이 바람직하다. 즉, 스텝1만에서 1화면 모두 기입을 행하고, 스텝2에서 나머지의 기입을 행한다. 이렇게 함으로써, 사용자는 스텝1의 기입에 의해, 화상의 전체감을 빠르게 파악할 수 있게 된다.At this time, it is preferable to make step 1 and step 2 independent. That is, only one screen is written in step 1, and the remaining data is written in step 2. By doing this, the user can quickly grasp the overall feeling of the image by writing in Step 1.

도 12는, 다계조의 화상 데이터로부터 표시 소자 구동용의 서브 화상 데이터를 생성하는 처리를 설명하는 도면이다. 도 12를 이용하여, 그라데이션을 예를 들면 오차 확산법에 의해 8계조로 변환된 화상 데이터의 처리에 대하여 설명한다. 앞서 설명한 바와 같이, 제2 실시예에서는, 스텝1과 스텝2를 합쳐서 4회의 펄스 인가에 의해 8계조의 표시가 행하여지지만, 화상 데이터의 처리로서는 도 12에 도시하는 바와 같이, 8계조의 화상을 펄스 인가에 맞춘 4개의 서브 화상으로 분리한다.FIG. 12 is a diagram for explaining a process of generating sub-image data for driving display elements from multi-gradation image data. With reference to Fig. 12, the processing of image data in which gradation is converted into eight gradations by, for example, an error diffusion method will be described. As described above, in the second embodiment, eight gray scales are displayed by applying four pulses in combination with Step 1 and Step 2. However, as shown in Fig. 12, as shown in FIG. The image is divided into four sub-images adapted to pulse application.

이 때, 스텝2에 대응한 부분에서는, ON 펄스에 의해 반사율을 내리는 부분은, 서브 화상 데이터의 개념에서는 백(1)으로 되고, OFF 펄스가 인가되어 반사율을 유지하는 부분은, 서브 화상 데이터의 개념에서는 흑(0)으로 된다. 즉, 서브 화상마다, ON 펄스 혹은 OFF 펄스가 인가되는 것을 나타내는 0, 1의 2치 데이터인 서브 화상 데이터가 생성된다. 또한, 계조 변환의 알고리즘은 오차 확산법이나 블루 노이즈 마스크법이 화질의 면에서 바람직하다. At this time, in the part corresponding to step 2, the part whose reflectance is lowered by the ON pulse becomes white (1) in the concept of the sub image data, and the part which maintains the reflectance by applying the OFF pulse is the part of the sub image data. The concept is black (0). That is, for each sub image, sub image data which is binary data of 0 and 1 indicating that an ON pulse or an OFF pulse is applied is generated. In addition, the error diffusion method and the blue noise mask method are preferable in terms of image quality.

다음으로, 풀 컬러 표시에서의 구동 방법에 대하여 도 13 및 도 14를 참조하 여 설명한다. Next, a driving method in full color display will be described with reference to FIGS. 13 and 14.

도 13은, 풀 컬러 표시를 위한 표시 소자의 적층 구조를 도시하는 도면이다. 도 13에 도시하는 바와 같이, 콜레스테릭 액정의 풀 컬러 표시에는, 예를 들면 RGB 각 소자의 적층된 구조가 일반적이다. 그리고, 각 층 각각에 대응한 컨트롤 회로에 의해 제어된다. 그리고, 각 층의 표시 소자는, 각각의 독립된 전압 파형에 의해 구동되고, 전체로서 풀 컬러 표시를 행한다. FIG. 13 is a diagram showing a laminated structure of display elements for full color display. As shown in FIG. 13, in the full-color display of cholesteric liquid crystal, the laminated structure of each RGB element is common, for example. And it is controlled by the control circuit corresponding to each layer. The display elements of each layer are driven by respective independent voltage waveforms, and perform full color display as a whole.

도 14는, 풀 컬러 표시를 위한, ON 펄스의 구동 방법을 설명하는 도면이다.14 is a diagram for explaining a method of driving an ON pulse for full color display.

도 7B에서 도시하는 바와 같이, 본 발명의 실시 양태에서는 ON 펄스의 전후를 강제적으로 0레벨로 함과 함께, ON 펄스로서 보다 높은 전압에서 작은 펄스 폭의 파형을 채용하고 있지만, RGB 각 소자의 ON 펄스의 위치는, 도 14에 도시하는 바와 같이, 동일한 타이밍으로 되지 않도록 어긋나게 하고 있다. 그것은, 표시 소자의 적층 구조를 채용하고, RGB 각 소자를 동일한 타이밍에서 구동하면 스파이크 전류가 증대되고, 전원 전압이 불안정화되어 표시 품위가 저하되는 것 외에, 오동작하는 경우도 있기 때문이다. As shown in Fig. 7B, in the embodiment of the present invention, while the front and rear of the ON pulse are forced to zero level, a waveform having a small pulse width at a higher voltage is used as the ON pulse. As shown in FIG. 14, the position of a pulse is shifted so that it may not become the same timing. This is because if the stacked structure of the display elements is adopted and each RGB element is driven at the same timing, the spike current increases, the power supply voltage becomes unstable, and the display quality deteriorates.

이 스파이크 전류를 저감시키기 위해서, RGB 각 소자 구동 시의 ON 펄스 위치를 겹치지 않도록, 인가 전압을 강제적으로 0으로 하는 타이밍을 나타내는 DSPOF 신호의 인가 타이밍을 어긋나게 하고 있다. In order to reduce this spike current, the application timing of the DSPOF signal indicating the timing of forcibly setting the applied voltage to 0 is shifted so as not to overlap the ON pulse positions at the time of driving each RGB element.

이에 의해, 구동 회로가 안정화되어, 표시 품위도 양호하게 얻어지는 것을 확인할 수 있었다.As a result, the driving circuit was stabilized, and it was confirmed that the display quality was obtained well.

이상 설명한 바와 같이, 본 발명의 구동 방법을 채용하면, 내압 40V 이하의 염가의 범용 드라이버·부품에서의 구동이 가능하게 된다.As described above, when the driving method of the present invention is adopted, driving in a general-purpose driver component having a breakdown voltage of 40 V or less is possible.

다음으로, 도 15에 의해, 본 발명의 표시 소자의 구동 방법을 실시하는 구동 회로의 블록 구성예를 설명한다. 드라이버 IC(10)에는, 스캔 드라이버와 데이터 드라이버가 포함된다. 연산부(20)는, 원화상으로부터 얻어진 스텝1용의 바이너리 화상과 원화상으로부터 계조 변환을 행하고, 도 12에 대하여 설명한 처리에 의해 분리한 스텝2용의 바이너리 화상군으로 이루어지는 표시용으로 처리된 화상 데이터를 드라이버 IC(10)에 출력함과 함께, 각종 제어 데이터를 드라이버 IC(10)에 출력한다. Next, with reference to FIG. 15, the block structure example of the drive circuit which implements the drive method of the display element of this invention is demonstrated. The driver IC 10 includes a scan driver and a data driver. The arithmetic unit 20 performs an image processing for display consisting of the binary image for step 1 obtained from the original image and the binary image group for step 2 separated by the processing described with reference to FIG. The data is output to the driver IC 10 and various control data are output to the driver IC 10.

데이터 시프트·래치 신호는, 스캔 라인을 다음의 라인으로 시프트하는 제어와 데이터 신호의 래치를 제어하는 신호이다. 극성 반전 신호는, 단극성인 드라이버 IC(10)의 출력을 반전시키는 신호이다. 프레임 개시 신호는 표시 화면을 1화면분 기입하기 시작할 때의 동기 신호이다. 드라이버 클럭은, 화상 데이터의 취득 타이밍을 나타내는 신호이다. 드라이버 출력 오프 신호는, 드라이버 출력을 강제적으로 제로로 하기 위한 신호이다. The data shift latch signal is a signal that controls the shift of the scan line to the next line and the latch of the data signal. The polarity inversion signal is a signal for inverting the output of the unipolar driver IC 10. The frame start signal is a synchronization signal when the display screen starts to be written for one screen. The driver clock is a signal indicating the acquisition timing of the image data. The driver output off signal is a signal forcibly zeroing the driver output.

드라이버 IC에 입력되는 구동 전압은, 3~5V의 논리 전압을 승압부(40)에서 승압하고, 전압 형성부(50)에서 각종 전압 출력으로 형성된다. 연산부(20)로부터 출력된 제어 데이터에 기초하여, 전압 선택부(60)가 전압 형성부(40)에서 형성된 전압으로부터 드라이버 IC(10)에 입력하는 전압을 선택하고, 레귤레이터(70)를 통하여 드라이버 IC(10)에 입력한다. The drive voltage input to the driver IC is boosted by the booster 40 by a logic voltage of 3 to 5V, and is formed at the voltage forming unit 50 at various voltage outputs. Based on the control data output from the calculating section 20, the voltage selecting section 60 selects a voltage input to the driver IC 10 from the voltage formed in the voltage forming section 40, and through the regulator 70 Input to IC 10.

다음으로, 본 발명에 따른 반사형 액정 표시 소자의 실시 형태에 대하여 첨 부 도면을 참조하여 설명하고, 또한, 본 발명에 따른 액정 조성물에 대하여 구체적으로 설명한다. Next, an embodiment of the reflective liquid crystal display element according to the present invention will be described with reference to the accompanying drawings, and the liquid crystal composition according to the present invention will be described in detail.

도 16은, 본 발명의 구동 방법을 적용하는 액정 표시 소자의 실시 형태의 단면 구조를 도시하는 도면이다. 이 액정 표시 소자는 메모리성을 갖고 있으며, 플래너 상태 및 포컬 코닉 상태는 펄스 전압의 인가를 정지한 후에도 유지된다. 액정 표시 소자는, 전극 사이에 액정 조성물(5)을 포함한다. 전극(3, 4)은 기판에 수직인 방향으로부터 보아 서로 교차하도록 서로 마주 보고 있다. 전극 상에는 절연성 박막이나 배향 안정화막이 코팅되어 있는 것이 바람직하다. 또한, 광을 입사시키는 측과는 반대측의 기판의 외면(이면)에는, 가시광 흡수층(8)이 형성된다.It is a figure which shows the cross-sectional structure of embodiment of a liquid crystal display element which applies the drive method of this invention. This liquid crystal display element has memory characteristics, and the planar state and the focal conic state are maintained even after the application of the pulse voltage is stopped. The liquid crystal display element includes the liquid crystal composition 5 between the electrodes. The electrodes 3 and 4 face each other to intersect with each other as seen from the direction perpendicular to the substrate. It is preferable that an insulating thin film and an orientation stabilizer film are coated on the electrode. In addition, the visible light absorbing layer 8 is formed on the outer surface (rear surface) of the substrate on the side opposite to the side from which light is incident.

본 발명에 따른 액정 표시 소자에서는, 참조 부호 5는 실온에서 콜레스테릭상을 나타내는 콜레스테릭 액정 조성물이며, 이들 재료나 그 조합에 대해서는 이하의 실험예에 의해 구체적으로 설명한다.In the liquid crystal display element which concerns on this invention, the code | symbol 5 is a cholesteric liquid crystal composition which shows a cholesteric phase at room temperature, These materials and its combination are demonstrated concretely by the following experiment example.

참조 부호 6, 7은 씰재로서, 액정 조성물(5)을 각 기판(1, 2) 사이에 봉입하기 위한 것이다. 참조 부호 9는 구동 회로로서, 상기 전극에 펄스 형상의 소정 전압을 인가한다. Reference numerals 6 and 7 denote sealing materials for encapsulating the liquid crystal composition 5 between the substrates 1 and 2. Reference numeral 9 is a driving circuit, and applies a pulse-shaped predetermined voltage to the electrode.

기판(1, 2)은, 모두 투광성을 갖고 있지만, 본 발명에 따른 액정 표시 소자에 이용할 수 있는 한 쌍의 기판은, 적어도 한쪽이 투광성을 갖고 있는 것이 필요하다. 투광성을 갖는 기판으로서는, 글래스 기판이 있지만, 글래스 기판 이외에도, PET나 PC 등의 필름 기판을 사용할 수 있다. Although the board | substrates 1 and 2 have all the light transmittance, it is necessary that at least one of the pair of board | substrates which can be used for the liquid crystal display element which concerns on this invention has light transmittance. As a board | substrate which has translucency, there exists a glass substrate, but film substrates, such as PET and PC, can be used besides a glass substrate.

전극(3, 4)으로서는, 예를 들면, Indium Tin Oxide(ITO:인듐 주석 산화물)가 대표적이지만, 그 밖에 Indium Zic Oxide(IZO:인듐 아연 산화물) 등의 투명 도전막이나, 알루미늄, 실리콘 등의 금속 전극, 혹은, 아몰퍼스 실리콘, BSO(Bismuth Silicon Oxide) 등의 광도전성막 등을 이용할 수 있다. 도 16에 도시하는 액정 표시 소자에서는, 이미 설명한 바와 같이, 투명 기판(1, 2)의 표면에 서로 평행한 복수의 띠 형상의 투명 전극(3, 4)이 형성되어 있고, 이들 전극은 기판에 수직인 방향으로부터 보아 서로 교차하도록 서로 마주 보고 있다.As the electrodes 3 and 4, for example, Indium Tin Oxide (ITO: Indium Tin Oxide) is typical, but in addition, transparent conductive films such as Indium Zic Oxide (IZO: Indium Zinc Oxide), aluminum, silicon, etc. A metal electrode or photoconductive film, such as amorphous silicon and BSO (Bismuth Silicon Oxide), can be used. In the liquid crystal display element shown in FIG. 16, as previously demonstrated, the several strip | belt-shaped transparent electrodes 3 and 4 parallel to each other are formed in the surface of the transparent substrates 1 and 2, and these electrodes are attached to the board | substrate. They face each other to intersect with each other as seen from the perpendicular direction.

다음으로, 도 16에는 도시되어 있지는 않지만, 본 발명에 따른 액정 표시 소자에 이용하기에 적합한 요소에 대하여 설명한다. Next, although not shown in FIG. 16, elements suitable for use in the liquid crystal display device according to the present invention will be described.

(절연성 박막) 도 16에 도시하는 액정 표시 소자를 포함시켜, 본 발명에 따른 액정 표시 소자는 전극간의 단락을 방지하거나, 가스 배리어층으로서 액정 표시 소자의 신뢰성을 향상시키는 기능을 갖는 절연성 박막이 형성되어 있어도 된다. (Insulating thin film) Including the liquid crystal display element shown in FIG. 16, the liquid crystal display element which concerns on this invention forms the insulating thin film which has a function which prevents the short circuit between electrodes, or improves the reliability of a liquid crystal display element as a gas barrier layer. You may be.

(배향 안정화막) 배향 안정화막으로서는, 폴리이미드 수지, 폴리아미드이미드 수지, 폴리에테르 이미드 수지, 폴리비닐 부티랄 수지, 아크릴 수지 등의 유기막이나, 산화 실리콘, 산화 알루미늄 등의 무기 재료가 예시된다. 본 실시 형태에서는, 전극(3, 4)에 배향 안정화막이 코팅되어 있다. 또한, 배향 안정화막을 절연성 박막과 겸용해도 된다. (Orientation stabilization film) Examples of the orientation stabilization film include organic films such as polyimide resin, polyamideimide resin, polyether imide resin, polyvinyl butyral resin and acrylic resin, and inorganic materials such as silicon oxide and aluminum oxide. do. In this embodiment, the orientation stabilizing film is coated on the electrodes 3 and 4. In addition, the alignment stabilization film may be used as an insulating thin film.

(스페이서) 도 16에 도시하는 액정 표시 소자를 포함시켜, 본 발명에 따른 액정 표시 소자는, 한 쌍의 기판 사이에, 기판간 갭을 균일하게 유지하기 위한 스페이서가 형성되어 있어도 된다. (Spacer) The liquid crystal display element shown in FIG. 16 is included, and the liquid crystal display element which concerns on this invention may be provided with the spacer for maintaining the inter-substrate gap uniformly between a pair of board | substrate.

본 실시 형태의 액정 표시 소자에는, 기판(1, 2) 사이에 스페이서를 삽입하 고 있다. 이 스페이서로서는, 수지제 또는 무기 산화물제의 구체를 예시할 수 있다. 또한, 표면에 열가소성의 수지가 코팅되어 있는 고착 스페이서도 적합하게 이용된다. The spacer is inserted between the board | substrates 1 and 2 in the liquid crystal display element of this embodiment. As this spacer, the sphere made of resin or an inorganic oxide can be illustrated. Moreover, the fixing spacer in which the thermoplastic resin is coated on the surface is also used suitably.

다음으로, 액정 조성물에 대하여 설명한다. 액정층을 구성하는 액정 조성물은, 네마틱 액정 혼합물에 카이럴재를 10~40wt% 첨가한 콜레스테릭 액정이다. 여기서, 카이럴재의 첨가량은 네마틱 액정 성분과 카이럴재의 합계량을 100wt%로 하였을 때의 값이다. Next, a liquid crystal composition is demonstrated. The liquid crystal composition which comprises a liquid crystal layer is a cholesteric liquid crystal which added 10-40 weight% of chiral materials to a nematic liquid crystal mixture. Here, the addition amount of a chiral material is a value when the total amount of a nematic liquid crystal component and a chiral material is 100 wt%.

네마틱 액정으로서는 종래 공지의 각종의 것을 이용할 수 있지만, 유전율 이방성이 20 이상인 것이, 구동 전압의 형편상 바람직하다. 유전율 이방성이 20 이상이면, 구동 전압을 비교적 낮게 할 수 있다. 콜레스테릭 액정 조성물로서의 유전율 이방성(Δε)은, 20~50인 것이 바람직하다. Although various conventionally well-known things can be used as a nematic liquid crystal, it is preferable on account of a drive voltage that dielectric constant anisotropy is 20 or more. If the dielectric anisotropy is 20 or more, the driving voltage can be made relatively low. It is preferable that the dielectric anisotropy ((DELTA) epsilon) as a cholesteric liquid crystal composition is 20-50.

또한, 굴절률 이방성(Δn)은, 0.18~0.24가 바람직하다. 이 범위보다 작으면, 플래너 상태의 반사율이 낮아지고, 이 범위보다 크면, 포컬 코닉 상태에서의 산란 반사가 커지는 것 외에, 점도도 영향을 받아 높아져, 응답 속도가 저하된다.In addition, the refractive index anisotropy (Δn) is preferably 0.18 to 0.24. When smaller than this range, the reflectance of a planar state becomes low, and when larger than this range, scattering reflection in a focal conic state becomes large, viscosity is also affected and becomes high, and response speed falls.

또한, 이 액정의 두께는, 3~6㎛ 정도가 바람직하다. 이것보다 작으면 플래너 상태의 반사율이 낮아지고, 이것보다 크면 구동 전압이 지나치게 높아진다. Moreover, as for the thickness of this liquid crystal, about 3-6 micrometers is preferable. When smaller than this, the reflectance of a planar state becomes low, and when larger than this, driving voltage will become high too much.

다음으로, 상기에 설명한 내용의 모노크롬 8계조, 해상도 Q-VGA의 표시 소자를 제작하고, 그것을 이용한 본 발명의 실험예 1을 설명한다. Next, Experimental Example 1 of the present invention using a monochromatic eight-gradation, resolution Q-VGA display element having the above-described content is fabricated and described therein.

액정은 플래너 상태에서 녹색, 포컬 코닉 상태에서 흑색을 나타낸다. The liquid crystal shows green in the planar state and black in the focal conic state.

드라이버 IC는, 범용의 STN 드라이버인 EPSON사제 S1D17A03(160개 출력)을 2 개와 S1D17A04(240개 출력)를 1개 이용하였다. 그리고, 320 출력측을 데이터측, 240 출력측을 스캔측으로 하여 구동 회로를 설정하였다. 이 때, 필요에 따라, 드라이버에 입력하는 전압을 안정화시키기 위해, 오피앰프의 볼티지 팔로워에 의해 안정화시켜도 된다. 또한, 드라이버 IC는 이것에 한하지 않고, 마찬가지의 기능을 갖는 것이면 다른 것을 이용해도 되는 것은 분명하다. The driver IC used two S1D17A03 (160 outputs) and one S1D17A04 (240 outputs) made by EPSON, a general purpose STN driver. The drive circuit was set with the 320 output side as the data side and the 240 output side as the scan side. At this time, in order to stabilize the voltage input to a driver, you may stabilize by the voltage follower of an op amp. Note that the driver IC is not limited to this, and it is clear that other driver may be used as long as it has the same function.

이 드라이버 IC에의 입력 전압은, (도 8에 도시한) 스텝1에서는 32, 28, 24, 8, 4, 0V로 하고, 스텝2에서는 24, 20, 12, 12, 4, 0V로 하였다. 이 스텝1과 스텝2의 전압의 스위칭에는 아날로그 스위치를 이용하고, 오피앰프의 전단에 배치하였다. 이 아날로그 스위치에는, 예를 들면 Maxim사제 Max4535(내압 36V) 등을 이용할 수 있다. The input voltage to this driver IC was 32, 28, 24, 8, 4, 0V in step 1 (shown in FIG. 8), and was set to 24, 20, 12, 12, 4, 0V in step 2. In order to switch the voltage of this step 1 and step 2, the analog switch was used and it arrange | positioned in front of an op amp. As the analog switch, for example, Max4535 (36 V withstand voltage) manufactured by Maxim can be used.

이에 의해, 스텝1에서는 ON 화소에는 ±32V, OFF 화소에는 ±24V의 펄스 전압이 안정적으로 인가되고, 비선택의 화소에는 ±4V의 펄스 전압이 인가된다.As a result, in step 1, a pulse voltage of ± 32 V is applied to the ON pixel and ± 24 V to the OFF pixel stably, and a pulse voltage of ± 4 V is applied to the non-selected pixel.

한편, 스텝2에서는 ON 화소에는 ±24V, OFF 화소에는 ±12V의 펄스 전압이 인가되고, 비선택의 화소에는 ±4V, 혹은 ±8V의 펄스 전압이 인가된다.On the other hand, in step 2, a pulse voltage of ± 24 V is applied to the ON pixel and ± 12 V to the OFF pixel, and a pulse voltage of ± 4 V or ± 8 V is applied to the non-selected pixel.

스텝1은 약 2㎳/line의 스캔 속도로 행하였다. 스텝2에서는 서브 스텝1의 인가 시간은 약 2㎳, 서브 스텝2는 약 1.5㎳, 서브 스텝3은 약 1㎳/line로 하여, 합계 4.5㎳/line의 스캔 속도로 행하였다. Step 1 was performed at a scanning speed of about 2 kHz / line. In step 2, the application time of sub step 1 was about 2 ms, the sub step 2 was about 1.5 ms, and the sub step 3 was about 1 ms / line, and it carried out at the scanning speed of 4.5 ms / line in total.

이 때, 도 7B에서 도시한 전압 0레벨(DSPOF)의 삽입 시간은, 서브 스텝1에서는 합계 0.8㎳, 서브 스텝2에서는 0.6㎳, 서브 스텝3에서는 0.4㎳로 하였다. At this time, the insertion time of the voltage zero level DSPOF shown in Fig. 7B was set to 0.8 ms in total in sub-step 1, 0.6 ms in sub-step 2, and 0.4 ms in sub-step 3.

즉, 전압 펄스의 실효 시간은 서브 스텝1에서는 1.2㎳, 서브 스텝2에서는 0.9㎳, 서브 스텝3에서는 0.6㎳로 된다. In other words, the effective time of the voltage pulse is 1.2 s in substep 1, 0.9 s in substep 2, and 0.6 s in substep 3.

드라이버 IC에 입력하는 화상 데이터는, 256치의 원화상을 오차 확산법에 의해 8치로 계조 변환하였다. 그 후, 도 12의 방법에 의해 서브 스텝1, 서브 스텝2에서의 화상 데이터로 다시 변환하였다. 이상의 주된 조건에서 구동을 행한 결과, 도 17과 같은 입상성이 적은 높은 품질의 표시를 실현할 수 있었다. In the image data input to the driver IC, 256 values of the original image were converted to eight values by the error diffusion method. After that, the image data in the sub step 1 and the sub step 2 was converted again by the method shown in FIG. As a result of driving under the above main conditions, high quality display with low granularity as shown in FIG. 17 was realized.

이 표시 품위의 레벨을 실증하기 위해, 테스트 화상을 표시시키고, 기존의 콜레스테릭 액정의 표시 장치와 입상성의 비교를 행하였다. 본 발명의 표시 소자와 기존의 표시 장치에 백 레벨로부터 흑 레벨로의 스텝 웨지를 표시시키고, 그 후 그것을 촬상하였다. 각각 촬상한 후, 각 농도 패턴의 화소값의 반사율의 변동(표준 편차)을 산출한 결과, 본 발명에 따른 표시는 기존의 표시 장치에 비해 약 절반의 입상성으로, 본 발명의 표시 품위의 높음을 확인할 수 있었다. 또한, 이 실험예에서는 8계조 표시에서의 비교이지만, 그것보다 많은 계조수, 예를 들면 16계조 이상이어도 마찬가지의 표시 품위는 실현할 수 있다. In order to demonstrate the level of this display quality, a test image was displayed and the granularity was compared with the display apparatus of the existing cholesteric liquid crystal. The step wedge from the back level to the black level was displayed on the display element of the present invention and the existing display device, and then it was imaged. After imaging, the variation in the reflectance (standard deviation) of the pixel value of each density pattern was calculated. As a result, the display according to the present invention is about half the granularity of the conventional display device, and the display quality of the present invention is high. Could confirm. In this experimental example, the comparison is carried out in 8 gradation display, but the same display quality can be realized even if there are more gradations than that, for example, 16 gradations or more.

또한, 실험예 2로서, 컬러 소자의 512색 표시의 실험예를 소개한다. As Experimental Example 2, an experimental example of 512-color display of the color element is introduced.

상기 실험예 1에 설명한 내용의 Q-VGA의 표시 소자를 3종류(Red, Green, Blue) 제작하고, 관찰면으로부터 Blue, Green, Red의 순으로 적층하였다. 각 색의 제어는 따로따로 행하도록, 구동 회로를 설정하였다. 이 적층한 표시 소자에 대하여, 실험예 1과는 거의 마찬가지의 구동 조건에서 3층을 동시에 구동한 결과, 양호한 512색 표시를 실현할 수 있었다. 또한, 이 때에는 스파이크 전류를 경감시키기 위해 도 14에 도시한 바와 같이 DSPOF의 타이밍을 어긋나게 하였다. Three types of display elements of the Q-VGA described in Experimental Example 1 (Red, Green, Blue) were fabricated, and stacked in the order of Blue, Green, and Red from the observation surface. The drive circuit was set so that control of each color was performed separately. With respect to the stacked display elements, three layers were simultaneously driven under the same driving conditions as those in Experimental Example 1, and as a result, good 512 colors of display could be realized. At this time, the DSPOF timing is shifted as shown in Fig. 14 to reduce the spike current.

이상 설명한 바와 같이, 본 발명의 구동 방법에 의해, 콜레스테릭 액정을 이용한 표시 소자를 구동하는 경우, 염가의 2치 출력의 범용 드라이버에 의해서도, 기존의 구동법을 크게 상회하는 고품위의 다계조 표시를 실현할 수 있어, 액정의 최대의 콘트라스트를 인출할 수 있다.As described above, in the case of driving the display element using the cholesteric liquid crystal by the driving method of the present invention, a high-quality multi-gradation display that greatly exceeds the existing driving method even by a low-cost binary output general purpose driver Can be realized, and the maximum contrast of the liquid crystal can be extracted.

또한, 본 발명에 따르면, 계조수가 증가해도 겹쳐 쓰기 횟수를 최소한으로 억제할 수 있다.In addition, according to the present invention, the number of overwrites can be minimized even when the number of tones is increased.

또한, 스텝1과 스텝2로 나누어 구동을 행하기 때문에, 프로그레시브 표시와 마찬가지로, 기본적인 표시 내용을 빠르게 알 수 있게 된다.In addition, since driving is performed in steps 1 and 2, the basic display contents can be quickly known as in the progressive display.

Claims (22)

서로 대향 상태에서 교차하는 복수의 스캔 전극과 복수의 데이터 전극으로부터, 상기 스캔 전극을 순차적으로 선택하면서 콜레스테릭상을 형성하는 액정에 펄스 형상의 구동 전압을 인가하는 액정 표시 소자의 구동 방법으로서,A driving method of a liquid crystal display device in which a pulse-shaped driving voltage is applied to a liquid crystal forming a cholesteric phase while sequentially selecting the scan electrodes from a plurality of scan electrodes and a plurality of data electrodes that cross each other in an opposite state, 최초의 스캔에서, 반사 상태로 하는 화소에 플래너 상태로 천이시키는 전압을 인가함과 함께, 비반사 상태로 하는 화소에 포컬 코닉 상태로 천이시키는 전압을 인가하는 스텝1과,In the first scan, step 1 of applying a voltage to transition to a planar state to a pixel to be in a reflection state and applying a voltage to transition to a focal conic state to a pixel to be in a non-reflective state; 다음의 스캔에서 상기 플래너 상태의 화소 내의 일부의 화소와 상기 포컬 코닉 상태의 화소를 선택하고, 그 선택한 화소에 포컬 코닉 상태로 천이시키는 전압을 인가하는 스텝2Step 2 of selecting a part of pixels in the planar state pixel and the pixel in the focal conic state in the next scan and applying a voltage to the selected pixel to transition to the focal conic state. 를 갖는 것을 특징으로 하는 액정 표시 소자의 구동 방법.The drive method of the liquid crystal display element characterized by the above-mentioned. 삭제delete 제1항에 있어서,The method of claim 1, 상기 스텝2는, 상기 선택한 화소를 미리 정해진 계조 레벨에 상당하는 반사율로 하기 위해 포컬 코닉 상태로 천이시키는 전압을 인가하는, 적어도 1회 이상의 서브 스텝으로 구성되는 것을 특징으로 하는 액정 표시 소자의 구동 방법.And said step 2 comprises at least one substep of applying a voltage for transitioning the selected pixel to a focal conic state in order to achieve a reflectance corresponding to a predetermined gradation level. . 제3항에 있어서,The method of claim 3, 상기 스텝2에서는, 상기 스텝1 혹은, 앞서 실행한 서브 스텝에서 선택된 화소 그룹과 비선택의 화소 그룹에 대하여, 현 서브 스텝에서 각 화소 그룹 내의 반사율을 저감시킬 예정의 화소군을 동시에 선택하고, 반사율을 저감시키는 것을 특징으로 하는 액정 표시 소자의 구동 방법.In step 2, the pixel group that is to be reduced in the reflectance in each pixel group in the current sub-step is simultaneously selected for the pixel group selected in the step 1 or the sub-step executed previously and the reflectance is simultaneously selected. A method of driving a liquid crystal display device, characterized by reducing the number of points. 제3항에 있어서,The method of claim 3, 상기 액정 표시 소자는, ON 신호의 펄스를 인가하기 전후에 전위를 제로 레벨로 하는 수단을 갖는 것을 특징으로 하는 액정 표시 소자의 구동 방법.The liquid crystal display element has a means for bringing the potential to zero level before and after applying a pulse of an ON signal. 삭제delete 제3항에 있어서,The method of claim 3, 상기 스텝2의 각 서브 스텝에서는 상기 콜레스테릭상을 형성하는 액정을 구동하는 펄스 폭이 서로 다른 것을 특징으로 하는 액정 표시 소자의 구동 방법.And the pulse widths for driving the liquid crystals forming the cholesteric phase are different in each of the substeps of the step 2; 제3항에 있어서,The method of claim 3, 상기 서브 스텝은 스캔되어 있는 1라인 내에서 실행하는 것을 특징으로 하는 액정 표시 소자의 구동 방법.And said substep is executed within one line scanned. 제3항에 있어서,The method of claim 3, 표시 소자는 복수의 소자를 적층한 구조이고, 적층한 각층은 서로 독립된 전압 펄스로 구동되며, 상기 복수의 각 소자는, 각각 ON 신호의 펄스를 인가하기 전후에 전위를 제로 레벨로 하는 수단을 갖고, 각각의 ON 신호의 펄스를 인가하는 타이밍을 어긋나게 하는 것을 특징으로 하는 액정 표시 소자의 구동 방법.The display element has a structure in which a plurality of elements are stacked, and each of the stacked layers is driven by voltage pulses independent of each other, and each of the plurality of elements has a means for bringing the potential to zero level before and after applying a pulse of the ON signal, respectively. And shifting the timing of applying the pulses of the respective ON signals. 서로 대향 상태에서 교차하는 복수의 스캔 전극과 복수의 데이터 전극으로부터, 상기 스캔 전극을 순차적으로 선택하면서 콜레스테릭상을 형성하는 액정에 펄스 형상의 구동 전압을 인가하는 액정 표시 소자로서,A liquid crystal display device for applying a pulse-shaped driving voltage to a liquid crystal forming a cholesteric phase while sequentially selecting the scan electrodes from a plurality of scan electrodes and a plurality of data electrodes that cross each other in an opposite state, 최초의 스캔에서, 반사 상태로 하는 화소에 플래너 상태로 천이시키는 전압을 인가함과 함께, 비반사 상태로 하는 화소에 포컬 코닉 상태로 천이시키는 전압을 인가하는 제1 수단과,First means for applying a voltage to transition to a planar state to a pixel to be in a reflective state and to apply a voltage to transition to a focal conic state to a pixel to be in a non-reflective state in an initial scan; 다음의 스캔에서 상기 플래너 상태의 화소 내의 일부의 화소와 상기 포컬 코닉 상태의 화소를 선택하고, 그 선택한 화소에 포컬 코닉 상태로 천이시키는 전압을 인가하는 제2 수단Second means for selecting a part of pixels in the planar state pixel and the pixel in the focal conic state in a next scan and applying a voltage to the selected pixel to transition to the focal conic state; 을 갖는 것을 특징으로 하는 액정 표시 소자.It has a liquid crystal display element characterized by the above-mentioned. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020077022073A 2007-09-27 2005-03-28 Method for driving liquid crystal display element KR100892029B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020077022073A KR100892029B1 (en) 2007-09-27 2005-03-28 Method for driving liquid crystal display element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020077022073A KR100892029B1 (en) 2007-09-27 2005-03-28 Method for driving liquid crystal display element

Publications (2)

Publication Number Publication Date
KR20070116024A KR20070116024A (en) 2007-12-06
KR100892029B1 true KR100892029B1 (en) 2009-04-07

Family

ID=39142080

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077022073A KR100892029B1 (en) 2007-09-27 2005-03-28 Method for driving liquid crystal display element

Country Status (1)

Country Link
KR (1) KR100892029B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009118909A1 (en) * 2008-03-28 2009-10-01 富士通株式会社 Multi-gray scale driving circuit for cholesteric liquid crystal panel, driving method, and display device
CN110085188B (en) * 2019-05-05 2021-10-08 京东方科技集团股份有限公司 Level conversion device of display panel, control method thereof and display panel

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002014323A (en) * 2000-06-29 2002-01-18 Minolta Co Ltd Liquid crystal display device and method for driving liquid crystal display element
KR20030068638A (en) * 2002-02-15 2003-08-25 삼성에스디아이 주식회사 Method of driving cholestric liquid crystal display panel for displaying gray-scale with two electric potentials for driving scan electrode lines

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002014323A (en) * 2000-06-29 2002-01-18 Minolta Co Ltd Liquid crystal display device and method for driving liquid crystal display element
KR20030068638A (en) * 2002-02-15 2003-08-25 삼성에스디아이 주식회사 Method of driving cholestric liquid crystal display panel for displaying gray-scale with two electric potentials for driving scan electrode lines

Also Published As

Publication number Publication date
KR20070116024A (en) 2007-12-06

Similar Documents

Publication Publication Date Title
JP4633789B2 (en) Driving method of liquid crystal display element
US8144091B2 (en) Liquid crystal display element, driving method of the same, and electronic paper having the same
US20090174640A1 (en) Display element, image rewriting method for the display element, and electronic paper and electronic terminal utilizing the display element
US8144074B2 (en) Display element, electronic paper including the same, electronic terminal apparatus including the same, display system including the same, and method of processing image in display element
JP5071388B2 (en) Liquid crystal display element, driving method thereof, and electronic paper including the same
US20100188380A1 (en) Display device including a display element of dot matrix type and a drive method thereof
US8325125B2 (en) Display apparatus, driving method and display driving controller of cholesteric liquid crystal display panel
US7034798B2 (en) Liquid crystal display driving method and liquid crystal display apparatus
JP5005039B2 (en) Display device having simple matrix display element and simple matrix driver
KR100892029B1 (en) Method for driving liquid crystal display element
JP2010128365A (en) Display device
JP5115217B2 (en) Dot matrix type liquid crystal display device
JP3714324B2 (en) Liquid crystal display device
JP2009181106A (en) Dot matrix type display device and image writing method
JP2009163092A (en) Liquid crystal display element driving method and liquid crystal display device
JP5130931B2 (en) Method and apparatus for driving dot matrix display device
JP5272487B2 (en) Dot matrix type display device
JP2012003017A (en) Display apparatus
JP2010145975A (en) Method for driving display element, and display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120302

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee