JP2010145975A - Method for driving display element, and display device - Google Patents
Method for driving display element, and display device Download PDFInfo
- Publication number
- JP2010145975A JP2010145975A JP2008326446A JP2008326446A JP2010145975A JP 2010145975 A JP2010145975 A JP 2010145975A JP 2008326446 A JP2008326446 A JP 2008326446A JP 2008326446 A JP2008326446 A JP 2008326446A JP 2010145975 A JP2010145975 A JP 2010145975A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- display element
- driving
- display
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
Description
本発明は、表示素子の駆動方法及び表示装置に関し、特に単純マトリクス駆動による表示素子の駆動方法及び表示装置に関する。 The present invention relates to a display element driving method and a display device, and more particularly to a display element driving method and a display device by simple matrix driving.
近年、各企業・大学等では、電子ペーパーの開発が盛んに進められている。電子ペーパーは、電子書籍を筆頭に、モバイル端末機器のサブディスプレイやICカードの表示部等、多用な応用方法が提案されている。電子ペーパーの表示方式の1つに、コレステリック相が形成される液晶組成物を用いるもの(コレステリック液晶)がある。このコレステリック液晶は、カイラルネマティック液晶とも呼ばれ、ネマティック液晶にキラル性の添加剤(カイラル材)を比較的多く(数十%)添加することにより、ネマティック液晶の分子が螺旋状のコレステリック相を形成する液晶である。コレステリック液晶は、半永久的に表示を保持する特性(メモリ性)、鮮やかなカラー表示特性、高コントラスト特性、及び高解像度特性等の優れた特徴を有する。 In recent years, development of electronic paper has been actively promoted in various companies and universities. As for electronic paper, various application methods such as a sub display of a mobile terminal device and a display unit of an IC card have been proposed, starting with an electronic book. One display method of electronic paper is one that uses a liquid crystal composition in which a cholesteric phase is formed (cholesteric liquid crystal). This cholesteric liquid crystal is also called chiral nematic liquid crystal, and by adding a relatively large amount (several tens of percent) of chiral additive (chiral material) to the nematic liquid crystal, the molecules of the nematic liquid crystal form a spiral cholesteric phase. It is a liquid crystal. Cholesteric liquid crystals have excellent characteristics such as a semipermanent display retention characteristic (memory property), vivid color display characteristics, high contrast characteristics, and high resolution characteristics.
より詳細には、コレステリック液晶は双安定性(メモリ性)を備えており、液晶に印加する電界強度の調節によりプレーナ状態、フォーカルコニック状態又はプレーナ状態とフォーカルコニック状態とが混在した中間的な状態のいずれかの状態をとる。このコレステリック液晶では、一旦プレーナ状態又はフォーカルコニック状態になると、その後は無電力下でも安定してその状態を保持する。 More specifically, the cholesteric liquid crystal has bistability (memory property), and is in an intermediate state in which the planar state, the focal conic state, or the planar state and the focal conic state are mixed by adjusting the electric field intensity applied to the liquid crystal. Take one of these states. In the cholesteric liquid crystal, once the planar state or the focal conic state is reached, the state is stably maintained even under no power thereafter.
プレーナ状態は、所定の高電圧を印加して液晶に強電界を与えた後に急激に電界をゼロにすることにより得られ、フォーカルコニック状態は、例えば、上記高電圧より低い所定電圧を印加して液晶に電界を与えた後に急激に電界をゼロにすることにより得られる。プレーナ状態とフォーカルコニック状態とが混在した中間的な状態は、例えば、フォーカルコニック状態が得られる電圧よりも低い電圧を印加して液晶に電界を与えた後、急激に電界をゼロにすることにより得られる。 The planar state is obtained by applying a predetermined high voltage to apply a strong electric field to the liquid crystal and then suddenly reducing the electric field to zero. The focal conic state is obtained by applying a predetermined voltage lower than the high voltage, for example. After applying an electric field to the liquid crystal, it is obtained by making the electric field suddenly zero. An intermediate state in which the planar state and the focal conic state are mixed is, for example, by applying a voltage lower than the voltage at which the focal conic state is obtained to apply an electric field to the liquid crystal and then suddenly reducing the electric field to zero. can get.
ここで、コレステリック液晶に対する多階調表示のための駆動方法は、ダイナミック駆動とコンベンショナル駆動に大別できる。このうち、ダイナミック駆動は駆動波形が複雑なため、制御回路及びドライバICに複雑な構成を要する。また、パネルの透明電極も低抵抗なものが必要なため、消費電力が大きくなるとともに、コストアップを引き起こす。近年では、安価な汎用ドライバでダイナミック駆動を試みた例もあるが、コントラストの高い表示を得ることができないことが懸念されている。 Here, driving methods for multi-tone display on cholesteric liquid crystal can be broadly classified into dynamic driving and conventional driving. Among these, since dynamic driving has a complicated driving waveform, a complicated configuration is required for the control circuit and the driver IC. Further, since the transparent electrode of the panel needs to have a low resistance, the power consumption is increased and the cost is increased. In recent years, there is an example in which dynamic driving is attempted with an inexpensive general-purpose driver, but there is a concern that a display with high contrast cannot be obtained.
一方、コンベンショナル駆動は、ダイナミック駆動と比較して、書き換え時の消費電力が小さいため、回路部品等を低コスト化できるというメリットがあり、また、中間調における高均一性、高コントラストといった、優れた表示品位を得ることもできる。 On the other hand, conventional driving has the advantage of reducing the cost of circuit components, etc., because the power consumption during rewriting is small compared to dynamic driving, and it has excellent advantages such as high uniformity and high contrast in halftones. Display quality can also be obtained.
しかしながら、コンベンショナル駆動は、ダイナミック駆動と比較して、書き換え速度が遅いことが知られている。たとえば、XGA(1024×768画素)ほど多くの画素数になると、4096色の多色表示での書き込みには10秒前後を要することが多い。 However, it is known that conventional driving has a slower rewriting speed than dynamic driving. For example, when the number of pixels is as large as XGA (1024 × 768 pixels), writing in a multicolor display of 4096 colors often requires around 10 seconds.
これを解決するため、最近では、高速化を可能にする材料として液晶粘度の低い材料を用いることが検討されている。しかるに、液晶粘度の低減は、他の重要な要素、例えば電気的物性や光学的物性とトレードオフの関係になりやすいため、実現は容易ではない。 In order to solve this problem, recently, it has been studied to use a material having a low liquid crystal viscosity as a material capable of increasing the speed. However, the reduction of the liquid crystal viscosity is not easy to realize because it tends to be in a trade-off relationship with other important factors such as electrical properties and optical properties.
また、上記特許文献1〜3には、信号の先頭において過大な電圧を加えて、応答速度を高速化する技術(オーバードライブ)が開示されているが、この技術では、信号の先頭で電圧を急上昇させる必要があるため、その分ドライバIC等に負荷をかけるおそれがある。
In addition,
また、コレステリック液晶などの電子ペーパー等に用いられる液晶表示素子には、更なる高コントラスト化技術の出現が待望されている。 In addition, for the liquid crystal display elements used for electronic paper such as cholesteric liquid crystal, the appearance of further high contrast technology is expected.
そこで、本発明は上記の課題に鑑みてなされたものであり、書き換え速度の向上及び高コントラスト化を図ることが可能な表示素子の駆動方法及び表示装置を提供することを目的とする。 Accordingly, the present invention has been made in view of the above problems, and an object of the present invention is to provide a display element driving method and a display device capable of improving the rewriting speed and increasing the contrast.
本発明者は、コレステリック液晶などの電子ペーパー等に用いられる液晶表示素子における書き換え速度の向上、及び高コントラスト化を実現するための技術について鋭意研究を行った結果、従来のオーバードライブのように印加電圧信号の先頭において過大な電圧を加えなくても、書き換え速度の向上及び高コントラスト化を図ることができることを見出した。本発明者は、更に検討を重ねた結果、この現象は、表示素子に含まれるイオン性の不純物が、駆動パルスの電界とは逆の電界を形成し、当該逆の電界により駆動パルスの電界を阻害していることにより発生しており、駆動パルス中に過大な電圧(ピーク電圧)を配することで、電界の阻害が緩和できているのではないかとの考えに至った。そして、本発明者は、少なくとも駆動パルスの終端以外に過大な電圧(ピーク電圧)を配せば、電界の阻害の緩和が可能ではないかとの推測の下、実験を行い、当該推測とほぼ合致する結果を得た。本明細書に記載の表示素子の駆動方法及び表示装置は、上記新規知見に基づくものであり、以下の構成を採用する。 As a result of earnest research on techniques for improving rewriting speed and increasing contrast in liquid crystal display elements used for electronic paper such as cholesteric liquid crystals, the present inventor applied as in the case of conventional overdrive. It has been found that the rewriting speed can be improved and the contrast can be increased without applying an excessive voltage at the head of the voltage signal. As a result of further studies by the present inventor, this phenomenon is caused by the fact that the ionic impurities contained in the display element form an electric field opposite to the electric field of the driving pulse, and the electric field of the driving pulse is generated by the reverse electric field. It was caused by the inhibition, and the idea that the inhibition of the electric field could be alleviated by placing an excessive voltage (peak voltage) in the drive pulse. Then, the inventor conducted an experiment under the assumption that the inhibition of the electric field could be alleviated if an excessive voltage (peak voltage) other than the end of the drive pulse was provided, and almost matched the estimation. To get the result. The display element driving method and the display device described in the present specification are based on the above-described novel findings and employ the following configurations.
本明細書に記載の単純マトリクス駆動による表示素子の駆動方法は、表示情報に応じた階調を形成するパルス状の駆動電圧を表示素子に印加する工程を含んでおり、前記パルス状の駆動電圧が、階調レベルを決定するベース部と、当該ベース部に電圧を加算したピーク部と、を含む1周期の交流波形であり、前記ピーク部が、前記駆動パルスの始端と終端を除く部分にのみ配されている。 A driving method of a display element by simple matrix driving described in the present specification includes a step of applying a pulsed driving voltage for forming a gradation corresponding to display information to the display element, and the pulsed driving voltage Is a one-cycle AC waveform including a base part for determining a gradation level and a peak part obtained by adding a voltage to the base part, and the peak part is provided at a part excluding the start and end of the drive pulse. Only arranged.
これによれば、ピーク部を駆動パルスの終端を除く部分に配することで、オーバードライブと同様、書き換え速度の向上、及び高コントラスト化を図ることが可能となる。また、ピーク部が駆動パルスの始端にないことから、駆動電圧を印加していない状態から大きな電圧を急激に印加するということを回避することができるので、駆動電圧を印加する部分(ドライバICなど)の負荷を低減し、表示素子のチラツキ等を抑制することができる。 According to this, by arranging the peak portion in a portion excluding the end of the drive pulse, it is possible to improve the rewrite speed and increase the contrast as in the case of overdrive. In addition, since the peak portion is not at the start of the drive pulse, it is possible to avoid applying a large voltage suddenly from a state in which no drive voltage is applied. ), And flickering of the display element can be suppressed.
本明細書に記載の表示装置は、表示素子と、前記表示素子に表示する表示情報に応じた階調を形成するパルス状の駆動電圧を表示素子に印加するドライバICと、を備え、前記パルス状の駆動電圧は、階調レベルを決定するベース部と、当該ベース部に電圧を加算したピーク部と、を含む1周期の交流波形であり、前記ピーク部は、前記駆動パルスの始端と終端を除く部分にのみ配されている。 The display device described in the present specification includes a display element, and a driver IC that applies a pulse-shaped drive voltage that forms a gradation corresponding to display information displayed on the display element to the display element, and the pulse The driving voltage is a one-cycle alternating current waveform including a base part that determines a gradation level and a peak part obtained by adding a voltage to the base part, and the peak part includes a starting end and a terminal end of the driving pulse. It is arranged only in the part except.
これによれば、ドライバICから表示素子に印加されるパルス状の駆動電圧のピーク部を駆動パルスの終端を除く部分に配することで、オーバードライブと同様、書き換え速度の向上及び高コントラスト化を図ることが可能となる。また、ピーク部が駆動パルスの始端にないことから、駆動電圧を印加していない状態から大きな電圧を急激に印加するということを回避することができるので、ドライバICや電源の負荷を低減し、表示素子のチラツキ等を抑制することができる。 According to this, the peak portion of the pulsed drive voltage applied to the display element from the driver IC is arranged in a portion excluding the end of the drive pulse, thereby improving the rewriting speed and increasing the contrast as in the case of overdrive. It becomes possible to plan. In addition, since the peak portion is not at the beginning of the drive pulse, it is possible to avoid applying a large voltage suddenly from the state where the drive voltage is not applied, thereby reducing the load on the driver IC and the power source, Flickering of the display element can be suppressed.
本明細書に記載の表示素子の駆動方法及び表示装置は、書き換え速度の向上及び高コントラスト化を図ることができるという効果を奏する。 The display element driving method and the display device described in this specification have an effect of improving the rewriting speed and increasing the contrast.
以下、本発明の一実施形態について図1〜図18に基づいて詳細に説明する。 Hereinafter, an embodiment of the present invention will be described in detail with reference to FIGS.
図1には、無電力下で画像をメモリ表示可能なコレステリック液晶を用いた、表示装置としての液晶表示装置10の概略構成がブロック図にて示されている。なお、本実施形態では、説明の便宜上、図1の液晶表示装置10が、A4判XGA(1024×768画素)のモノクロ画像を表示する液晶表示装置であるものとする。
FIG. 1 is a block diagram showing a schematic configuration of a liquid
液晶表示装置10は、回路ブロック10aと表示ブロック10bとを備える。回路ブロック10aは、電源12と、昇圧部14と、電源切替部16と、電源安定部18と、源振クロック20と、分周部22と、表示制御部24と、画像データ格納部26と、を有している。一方、表示ブロック10bは、表示部30と、走査電極用ドライバICが実装された走査電極駆動回路(コモンドライバ)32と、データ電極用ドライバICが実装されたデータ電極駆動回路(セグメントドライバ)34と、を有している。各ドライバに実装されているドライバICには、汎用の2値出力のSTNドライバが用いられている。
The liquid
電源12は、直流3V〜5Vの電圧を出力する。昇圧部14は、例えばDC−DCコンバータを有し、電源12から入力される直流電圧(3V〜5V)を、表示部30の駆動に必要な直流10V〜40V前後の電圧に昇圧する。なお昇圧部14は、表示部30の特性に対して変換効率の高いものであることが好ましい。電源切替部16は、昇圧部14で昇圧された電圧と入力電圧とを用いて、各画素の階調値や選択/非選択の別に応じて必要な複数レベルの電圧を生成する。なお、表示素子の画面をリセットするリセット電圧と、階調を書込む階調書込み電圧とのスイッチングには、高耐圧のアナログスイッチを用いるほか、単純なトランジスタによるスイッチング回路を用いることができる。
The
電源安定部18は、ツェナーダイオードやオペアンプ等を有し、電源切替部16で生成された電圧を安定化させ(オペアンプであれば、ボルテージフォロアにより安定化させ)、当該電圧を表示ブロック10bが有するコモンドライバ32及びセグメントドライバ34に供給する。なお、電源安定部18としてオペアンプを用いる場合には、容量性負荷に強い種類のオペアンプを用いることが好ましい。電源12は、昇圧部14の他に表示制御部24、源振クロック20、分周部22にも所定の電力を供給する。分周部22は、走査速度の切換えのため、源振クロック20から入力されるクロックを、所定の分周比で分周して表示制御部24に出力する。
The power
表示制御部24は、プロセッサ等を備え、液晶表示装置10全体を制御する。表示制御部24は、コモンドライバ32及びセグメントドライバ34を介して表示部30の走査速度や駆動電圧(駆動パルス)を切換えて画像を表示したり、表示領域のリセット処理を実行したりする。
The display control unit 24 includes a processor and the like, and controls the entire liquid
具体的には、表示制御部24は、表示部30に略等間隔に配列された線状の電極43,44(図2参照)を順次走査する線順次駆動方式で表示部30を制御する。駆動パルスの電圧を印加する印加時間は、表示制御部24がコモンドライバ32の走査速度を制御して変更する。このとき、表示制御部24は、コモンドライバ32の走査タイミングに同期させて画像データに基づく所定の電圧を表示部30に出力するようにセグメントドライバ34を制御する。
Specifically, the display control unit 24 controls the
表示制御部24は、生成した駆動データをデータ読込みクロック信号に同期させてコモンドライバ32及びセグメントドライバ34に出力する。表示制御部24は、コモンドライバ32に駆動データを出力することによって走査速度を変更する。また、表示制御部24は、スキャン/データモード信号、データ取込クロック、フレーム開始信号、パルス極性制御信号、データラッチ・スキャンシフト、ドライバ出力オフ等の制御信号を、コモンドライバ32及びセグメントドライバ34に出力する。
The display control unit 24 outputs the generated drive data to the
図2は、表示部30の構成(断面構造)を概略的に示している。この表示部30は、図2に示すように、フィルム基板41、42と、ITO電極43,44と、液晶混合物45と、シール材46,47と、吸収層48と、を有する。
FIG. 2 schematically shows the configuration (cross-sectional structure) of the
フィルム基板41,42は、いずれも透光性を有している。フィルム基板41,42の材料としては、ガラス基板を用いることができるが、これに限らず、例えば、PET(Polyethylene Terephthalate)やPC(Polycarbonate)などのフィルム基板を使用することもできる。
The film substrates 41 and 42 are both translucent. As a material of the
ITO電極43,44は、平行に配列された複数の帯状の電極から成り、ITO電極43とITO電極44とは、フィルム基板41,42に対して垂直な方向(図2の紙面上下方向)から見て互いに90°の角度で交差するように配列されている。このITO電極43,44の材料は、Indium Tin Oxide(ITO:インジウム錫酸化物)である。ただし、これに代えて、Indium Zic Oxide(IZO:インジウム亜鉛酸化物)等の透明導電膜などを用いた電極を採用することとしても良い。
The
なお、ITO電極43,44上には絶縁性のある薄膜が形成されている。この絶縁性薄膜が厚い場合、駆動電圧の上昇が生じてしまい、汎用STNドライバでの制御が困難となる。一方、絶縁性薄膜を設けないとリーク電流が流れてしまうため、消費電力が増大してしまう。この絶縁性薄膜は比誘電率が5前後であり、液晶よりも低いことから、絶縁性薄膜の厚みとしては概ね0.3μm以下が適している。なお、この絶縁性薄膜としては、SiO2の薄膜、あるいは配向安定化膜として公知なポリイミド樹脂やアクリル樹脂などの有機膜を用いることができる。
An insulating thin film is formed on the
液晶混合物45は、ネマティック液晶混合物にカイラル材を10〜40wt%添加したコレステリック液晶であるものとする。なお、カイラル材の添加量は、ネマティック液晶成分とカイラル材の合計量を100wt%としたときの値である。ネマティック液晶としては従来から知られているものを用いることができるが、誘電率異方性(Δε)が15〜35の範囲であることが好ましい。誘電率異方性が15以上であれば、駆動電圧が比較的低くなるが、35を超えると、駆動電圧自体は低いが比抵抗が小さくなり、高温時の消費電力が特に増大する。また、屈折率異方性(Δn)は、0.18〜0.24程度であることが好ましい。この範囲より小さい場合、プレーナ状態の反射率が低くなり、この範囲より大きい場合、フォーカルコニック状態での散乱反射が大きくなるほか、これに起因して粘度も高くなり、応答速度が低下することとなる。
The
シール材46,47は、液晶混合物45をフィルム基板41、42間に封入するためのものである。
The sealing
吸収層48は、光を入射させる側(図2の紙面上側)とは反対側(図2の紙面下側)のフィルム基板42の裏面に設けられている。
The
なお、表示部30には、一対のフィルム基板41,42間のギャップを均一に保持するためのスペーサを設けることとしても良い。このスペーサとしては、樹脂製又は無機酸化物製の球体を用いることができる。また、スペーサとしては、表面に熱可塑性の樹脂がコーティングされた固着スペーサを用いることもできる。スペーサによって形成されるギャップは、例えば、3.5〜6μmの範囲であることが好ましい。ギャップがこの範囲よりも小さい場合には、反射率が低下して暗い表示となり、大きい場合には、駆動電圧が上昇して汎用部品による駆動が困難になるからである。
The
ここで、コレステリック液晶の表示原理を、図3(a)、図3(b)に基づいて説明する。図3(a)は、表示部30の液晶混合物45がプレーナ状態にある場合の液晶分子36の配向状態を示し、図3(b)は、表示部30の液晶混合物45がフォーカルコニック状態にある場合の液晶分子36の配向状態を示している。
Here, the display principle of the cholesteric liquid crystal will be described with reference to FIGS. 3 (a) and 3 (b). FIG. 3A shows the alignment state of the
図3(a)に示すように、プレーナ状態での液晶分子36は、厚さ方向に順次回転して螺旋構造を形成し、螺旋構造の螺旋軸は基板面にほぼ垂直になる。プレーナ状態では、液晶分子の螺旋ピッチに応じた所定波長の入射光Lが選択的に液晶層で反射される。液晶層の平均屈折率をnとし、螺旋ピッチをpとすると、反射が最大となる波長λは、次式(1)で表される。
λ=n・p …(1)
As shown in FIG. 3A, the
λ = n · p (1)
従って、表示部30の液晶混合物45でプレーナ状態時に光を選択的に反射させるには、λが所定値になるように平均屈折率n及び螺旋ピッチpを決める。平均屈折率nは液晶材料及びカイラル材を選択することで調整可能であり、螺旋ピッチpは、カイラル材の含有率を調整することにより調節することができる。
Therefore, in order to selectively reflect light in the planar state by the
一方、図3(b)に示すように、フォーカルコニック状態での液晶分子36は、基板面内方向に順次回転して螺旋構造を形成し、その螺旋軸は基板面にほぼ平行になる。この場合、表示部30は、反射波長の選択性を失い、入射光Lの殆どを透過させる。
On the other hand, as shown in FIG. 3B, the
このように、コレステリック液晶では、螺旋状に捻られた液晶分子36の配向状態で入射光Lの反射透過を制御することができる。また、この表示部30では、入射光が透過した場合、透過光は図2に示す吸収層48にて吸収されるので暗表示が実現できる。
As described above, in the cholesteric liquid crystal, the reflection and transmission of the incident light L can be controlled by the alignment state of the
図4(a)〜図4(c)には、コレステリック液晶の電圧応答特性が示されている。なお、コレステリック液晶は、単純マトリクスで駆動する場合、液晶材料の劣化を抑制するために、一般の液晶と同様、駆動波形を交流とする。 4A to 4C show voltage response characteristics of the cholesteric liquid crystal. In addition, when driving a cholesteric liquid crystal with a simple matrix, in order to suppress deterioration of the liquid crystal material, the driving waveform is an alternating current as in general liquid crystals.
図4(a)に示すように、初期状態がプレーナ状態の場合、パルス電圧をある範囲に上げるとフォーカルコニック状態への駆動帯域となり、更にパルス電圧を上げると再度プレーナ状態への駆動帯域となる。また、初期状態がフォーカルコニック状態の場合、パルス電圧を上げるにつれて次第にプレーナ状態への駆動帯域となる。この場合、初期状態がプレーナ状態、フォーカルコニック状態のいずれの場合にも、プレーナ状態になる電圧は、±36Vである。従って、これらの中間的な電圧では、プレーナ状態とフォーカルコニック状態が混在した中間調が得られる。 As shown in FIG. 4A, when the initial state is the planar state, when the pulse voltage is increased to a certain range, the driving band is set to the focal conic state, and when the pulse voltage is further increased, the driving band is set to the planar state again. . When the initial state is the focal conic state, the driving band gradually becomes the planar state as the pulse voltage is increased. In this case, whether the initial state is the planar state or the focal conic state, the voltage at which the planar state is reached is ± 36V. Therefore, with these intermediate voltages, a halftone in which the planar state and the focal conic state are mixed is obtained.
一方、図4(a)よりも電圧が低い、又は周期が小さいパルスを印加した場合、この応答性はシフトする。例えば、印加電圧が±20V又は±10V、周期が2ms又は1msのパルスであり、初期状態がプレーナ状態であるとすると、周期2ms(図4(b))の場合も、周期1ms(図4(c))の場合も、電圧が±10Vでは応答性を示さず、プレーナ状態を維持する。一方、電圧が±20Vであれば、周期が2msの場合も1msの場合も、応答性を示し、反射率が少し低下した中間調となる。この反射率の低下分は、図4(b)と図4(c)を比較すると分かるように、周期が1msの場合よりも周期が2msの場合の方が大きくなるので、周期2msの場合の方が低い階調となる。 On the other hand, when a pulse having a lower voltage or a shorter cycle than that in FIG. 4A is applied, this responsiveness shifts. For example, if the applied voltage is a pulse of ± 20 V or ± 10 V, the cycle is 2 ms or 1 ms, and the initial state is the planar state, the cycle is 1 ms (FIG. 4 (FIG. 4 (b)). In the case of c)), when the voltage is ± 10 V, no response is shown and the planar state is maintained. On the other hand, when the voltage is ± 20 V, the response is shown in both the case where the period is 2 ms and the case where the period is 1 ms, and the halftone having a slightly reduced reflectance is obtained. As can be seen from a comparison between FIG. 4B and FIG. 4C, this decrease in reflectivity is greater when the period is 2 ms than when the period is 1 ms. The gradation becomes lower.
次に、コレステリック液晶の単純マトリクス駆動について、図5の模式図に基づいて説明する。図5には、紙面内上方から下方へアルファベットの「F」を書込んでいる途中の状態が図示されている。この図5に示すように、書込む対象のライン(選択ライン)は1ラインであるのに対し、残りのラインは全て書込み対象外のライン(非選択ライン)となる。また、選択ラインより上方(紙面上側)のラインは既に書込みが終了したラインであり、選択ラインより下方(紙面下側)のラインは、これから書込みが行われるラインである。 Next, simple matrix driving of cholesteric liquid crystal will be described based on the schematic diagram of FIG. FIG. 5 shows a state in the middle of writing the alphabet “F” from the upper side to the lower side in the drawing. As shown in FIG. 5, the writing target line (selected line) is one line, while the remaining lines are all lines not to be written (non-selected lines). Further, the line above the selected line (upper side of the drawing) is a line for which writing has already been completed, and the line below the selected line (lower side of the drawing) is a line to be written from now.
これらのうちの選択ラインに着目すると、例えば「F」の一部を書込むドット(図5において破線で囲まれたドット)が全選択ドットであり、それ以外のドットが半選択ドットである。 When attention is paid to the selection line among these, for example, a dot in which a part of “F” is written (dots surrounded by a broken line in FIG. 5) is a full selection dot, and other dots are half selection dots.
この「全選択」、「半選択」、「非選択」を、コレステリック液晶のパルス応答特性に割り当てたグラフが図6に模式的に示されている。図6では、パルス電圧をV、パルス幅をTとし、それに対する液晶の応答量(明るさ変化量)をdyとしている。 A graph in which “full selection”, “half selection”, and “non-selection” are assigned to the pulse response characteristics of the cholesteric liquid crystal is schematically shown in FIG. In FIG. 6, the pulse voltage is V, the pulse width is T, and the response amount (brightness change amount) of the liquid crystal is dy.
この図6に示すように、V2Tの所定値(閾値)までは液晶は応答せず、その閾値を超えると、V2Tの値に対して、ほぼリニアに液晶が応答する。この場合、V2Tが一定値であれば、VやTが異なる値であっても、ほぼ同一の応答性を示すことになる。この場合の液晶が応答しない領域を「領域A」、液晶が応答する領域を「領域B」とすると、単純マトリクス駆動においては、領域Aに非選択・半選択が割り当てられ、領域Bに全選択が割り当てられる。 As shown in FIG. 6, the liquid crystal does not respond until a predetermined value (threshold value) of V 2 T. When the threshold value is exceeded, the liquid crystal responds almost linearly to the value of V 2 T. In this case, if V 2 T is a constant value, even if V and T are different values, almost the same responsiveness is exhibited. In this case, if the area where the liquid crystal does not respond is “area A” and the area where the liquid crystal responds is “area B”, non-selection / half-selection is assigned to area A and full selection is applied to area B in simple matrix drive Is assigned.
なお、STN用など汎用の単純マトリクス用ドライバを用いる場合には、「全選択」、「半選択」、「非選択」における電圧は自由に設定できる訳ではなく、一定の制約がある。例えば、書込みに用いる全選択電圧(階調を刻む電圧)を一定とした場合、そのペアとなる半選択電圧・非選択電圧(階調を維持する電圧)においては、半選択電圧を下げると非選択電圧が上がり、半選択電圧を上げると非選択電圧が下がることになる。このことは、全選択、半選択、非選択における電圧が、次式(2)の関係を満たすことからも導き出すことができる。
全選択電圧=半選択電圧+非選択電圧×2 …(2)
When a general-purpose simple matrix driver such as STN is used, the voltages in “full selection”, “half selection”, and “non-selection” cannot be freely set, and there are certain restrictions. For example, if the entire selection voltage (voltage for grading gradation) used for writing is constant, the half-selection voltage and non-selection voltage (voltage for maintaining gradation) that form a pair are reduced when the half-selection voltage is lowered. When the selection voltage increases and the half-selection voltage increases, the non-selection voltage decreases. This can also be derived from the fact that the voltages in full selection, half selection, and non-selection satisfy the relationship of the following equation (2).
Total selection voltage = half selection voltage + non-selection voltage × 2 (2)
ここで、STNなどの汎用ドライバの場合、全選択電圧は、概ね−40V〜+40Vの範囲とされている。このため、電圧制御は、表示部30の特性に合わせて、上記電圧範囲内にて行う必要がある。
Here, in the case of a general-purpose driver such as STN, the total selection voltage is generally in the range of −40V to + 40V. For this reason, the voltage control needs to be performed within the voltage range in accordance with the characteristics of the
本実施形態では、階調を形成する駆動パルスとして、図7(a)に示すように、極性が反転する直前及び直後の位置に微小なピークを付加した駆動パルスを用いることとする。また、ピーク部の駆動パルス全体に対する比率は、20%に設定されている。このような駆動パルスを用いた場合の作用について、以下説明する。 In the present embodiment, as shown in FIG. 7A, a driving pulse in which a minute peak is added at a position immediately before and after the polarity inversion is used as a driving pulse for forming a gradation. The ratio of the peak portion to the entire drive pulse is set to 20%. The operation when such a drive pulse is used will be described below.
コレステリック液晶のような低速での書込みが実行される液晶の場合、駆動パルスの極性は1ライン内で反転させることが一般的である。その条件下において、図7(a)に示すように極性反転(ベース部の符合反転)の直前及び直後にピーク部を配した場合の、V2Tとdy(明るさ変化量)の関係が図8に示されている。なお、図8のグラフは、図6のグラフ(模式図)に対応した実測結果を示している。 In the case of a liquid crystal that is written at a low speed such as a cholesteric liquid crystal, the polarity of the driving pulse is generally reversed within one line. Under such conditions, as shown in FIG. 7A, the relationship between V 2 T and dy (brightness change amount) when the peak part is arranged immediately before and after the polarity inversion (sign inversion of the base part). It is shown in FIG. In addition, the graph of FIG. 8 has shown the actual measurement result corresponding to the graph (schematic diagram) of FIG.
この図8から分かるように、本実施形態のような駆動パルスを用いた場合、図7(b)に示すようなノーマル駆動の場合(すなわち駆動パルスにピーク部を設けない場合)と比較して、V2Tに対してほぼリニアに変化する領域(図6の領域Bに相当)での変化(応答)がより急峻となる。このことは、本実施形態のほうが、ノーマル駆動の場合よりも書込み速度が速いことを意味している。また、本実施形態の場合、ノーマル駆動の場合と比較してdy(明るさ変化量)の最小値を小さくすることができる(ボトムダウンすることができる)。このことは、図7(a)のような駆動パルスを用いることでコントラストの向上を図ることができることを意味している。 As can be seen from FIG. 8, when the driving pulse as in the present embodiment is used, compared with the case of normal driving as shown in FIG. 7B (that is, when the driving pulse is not provided with a peak portion). , The change (response) in a region (corresponding to region B in FIG. 6) that changes almost linearly with respect to V 2 T becomes steeper. This means that the writing speed is faster in this embodiment than in the case of normal driving. In the case of the present embodiment, the minimum value of dy (brightness change amount) can be reduced (bottomed down) as compared with the case of normal driving. This means that the contrast can be improved by using the drive pulse as shown in FIG.
ここで、一般的な液晶ディスプレイ(動画用途)では、パルス先端にピーク部を配することにより、液晶分子の立ち上がり時間の短縮を図ることが可能なオーバードライブ技術が知られている(例えば、特許文献1〜3(特開2006−309082号公報、特表2001−510584号公報,特表2001−506376号公報)参照)。このようにピーク部を駆動波形の始端に配置した場合、GNDに近いレベルから高電位の急峻なピークを形成するには、大電流の出力を可能とする非常に大きな電源容量が必要であった。また、たとえバッテリが利用できるような汎用の省電力電源を用いて始端にピークを形成したとしても、所望の形状のピーク部を形成できないおそれがあり、これによりチラツキ(フリッカ)が顕著になる可能性があった。これに対し、本実施形態で用いている駆動パルスは、ピーク部が駆動波形の始端に配されていないので、上述したような大電流出力の必要がなく、かつチラツキ等を抑制することが可能となる。
Here, in a general liquid crystal display (moving image use), an overdrive technology that can shorten the rise time of liquid crystal molecules by arranging a peak portion at the tip of a pulse is known (for example, patents).
次に、本実施形態で用いる駆動パルスが、図9(a)の駆動パルスのように、その終端にピーク部を配していない理由について説明する。 Next, the reason why the driving pulse used in the present embodiment does not have a peak portion at the end thereof as in the driving pulse of FIG. 9A will be described.
図9(b)には、図9(a)のようにピーク部を駆動パルスの終端に配し、かつピーク部とベース部の比率を異ならせた場合のV2Tとdyとの関係が示されている。この図9(b)からは、ピーク部:ベース部の比率を9:1、8:2、6:4のいずれに設定した場合でも、dy(明るさ変化量)の変化は、ノーマル駆動のほうがより急峻であり、かつ、dyの最小値もノーマル駆動のほうが小さいことが読み取れる。すなわち、図9(a)のようにピーク部を終端に設けることは、書込み速度の向上や高コントラスト化には寄与しないと判断できるので、本実施形態では、ピーク部を駆動パルスの終端には配さないこととしたのである。 FIG. 9B shows the relationship between V 2 T and dy when the peak portion is arranged at the end of the drive pulse as shown in FIG. 9A and the ratio between the peak portion and the base portion is varied. It is shown. FIG. 9 (b) shows that the change in dy (brightness change amount) is the same as that in normal driving, regardless of whether the ratio of peak part: base part is set to 9: 1, 8: 2, 6: 4. It can be seen that this is steeper and the minimum value of dy is smaller in normal driving. That is, it can be determined that providing the peak portion at the end as shown in FIG. 9A does not contribute to the improvement of the writing speed and the increase in contrast. Therefore, in this embodiment, the peak portion is used as the end of the drive pulse. It was decided not to distribute it.
次に、ピーク部が駆動パルス全体において占める割合(比率)と、急峻度(書込み速度)との関係について、当該関係を模式的に示す図10に基づいて説明する。この図10に示すように、ピーク部の比率(駆動パルス全体におけるピーク部の比率)が概ね5〜50%のときには、急峻度が高くなり、それ以上又はそれ以下の比率となると、ノーマル波形のときの急峻度とほとんど変わらなくなる。このように、上記範囲(5〜50%)で急峻度が高くなるのは、0〜5%の範囲ではピーク部を設けない場合とほぼ等価であり、ピーク部が機能しないと考えられ、50〜100%では、電圧値を全体的に上昇させたのとあまり変わりがなく、ピーク部がピーク部としての機能を果たさないと考えられるからである。 Next, the relationship between the ratio (ratio) of the peak portion in the entire drive pulse and the steepness (write speed) will be described with reference to FIG. 10 schematically showing the relationship. As shown in FIG. 10, when the ratio of the peak portion (ratio of the peak portion in the entire drive pulse) is approximately 5 to 50%, the steepness is high, and when the ratio is higher or lower, the normal waveform It becomes almost the same as the steepness of time. Thus, the steepness increases in the above range (5 to 50%) is almost equivalent to the case where no peak portion is provided in the range of 0 to 5%, and it is considered that the peak portion does not function. This is because it is considered that when the voltage value is increased to 100%, the voltage value is not significantly changed, and the peak portion does not function as a peak portion.
ここで、ピーク部の駆動パルス全体に占める割合(比率)についての具体的な実験結果について、図11(a)、図11(b)に基づいて説明する。図11(a)、図11(b)には、図10に関する具体的な実験結果がグラフにて示されている。このうち、図11(a)には、パルス周期が2msのときに、ベース部:ピーク部の比率を9:1、8:2、6:4と異ならせた場合の、V2Tとdyの関係が示され、図11(b)には、パルス周期が5msのときに、ベース部:ピーク部の比率を、9:1、8:2、6:4とした場合の、V2Tとdyの関係が示されている。 Here, specific experimental results on the ratio (ratio) of the peak portion to the entire drive pulse will be described with reference to FIGS. 11 (a) and 11 (b). FIGS. 11A and 11B are graphs showing specific experimental results related to FIG. Among these, FIG. 11 (a) shows V 2 T and dy when the ratio of the base part: peak part is different from 9: 1, 8: 2, 6: 4 when the pulse period is 2 ms. FIG. 11B shows V 2 T when the ratio of the base part: peak part is 9: 1, 8: 2, 6: 4 when the pulse period is 5 ms. The relationship between and dy is shown.
これらの図からわかるように、パルス周期が2msであるか5msであるかに関わらず、ベース部:ピーク部の比率が9:1、8:2、6:4のいずれの場合でも、ノーマル駆動よりもdyの変化が急峻となり、かつ、ボトムダウンしている。以上の実験結果を踏まえると、ピーク部の駆動パルス全体における比率は、5〜50%、好ましくは10〜40%に設定すべきである。したがって、本実施形態の駆動パルスにおいても、上述したように、ピーク部の比率を20%に設定しているのである。 As can be seen from these figures, normal driving is possible regardless of whether the pulse period is 2 ms or 5 ms, regardless of whether the base part: peak part ratio is 9: 1, 8: 2, or 6: 4. The change of dy is steeper than that and is bottomed down. Based on the above experimental results, the ratio of the peak portion to the entire drive pulse should be set to 5 to 50%, preferably 10 to 40%. Therefore, also in the drive pulse of this embodiment, as described above, the ratio of the peak portion is set to 20%.
次に、図12に基づいて、XGA(1024×768画素)の解像度を有する表示部30にて、本実施形態の駆動方法を適用した場合の効果について説明する。この場合、書込みシーケンスとしては、図13の書込みシーケンスを採用している。本例では、図13の書込みシーケンスのSB1〜SB7のパルス周期において、ピーク部の比率を30%とし、ベース部とピーク部の電位差を5Vに設定した。この結果、図12に示すように、ノーマル駆動と比較して、明るさをほとんど低下させることなく、コントラストを約4.4から約5.0に向上させることができた。また、図示は省略しているが、書込み時間も約11秒から約9.4秒に短縮することができた。
Next, an effect when the driving method of the present embodiment is applied to the
次に、表示部30の画面を書換える際の電圧設定の例について説明する。本実施形態では、図14に示すように、表示状態(a)から書換えを行う際には、まず、書換え対象の範囲をプレーナ状態(d)にリセットする。
Next, an example of voltage setting when the screen of the
このプレーナ状態へのリセットを可能にするSTNドライバの電圧設定例が、図15(a)、図15(b)に示されている。このプレーナ状態へのリセットでは、±36V・100ms周期のパルス(選択ON)を全画素に印加する。この場合、画面全体(又は書換え対象の範囲全体)を一括してリセットするので、上述した急峻性やボトムダウンが問題となることはない。したがって、リセットにおける駆動パルスには、前述したピーク部は設けないこととしている。 FIG. 15A and FIG. 15B show examples of STN driver voltage settings that enable resetting to the planar state. In resetting to the planar state, a pulse (selection ON) with a cycle of ± 36 V and 100 ms is applied to all pixels. In this case, since the entire screen (or the entire range to be rewritten) is reset at once, the above-described steepness or bottom-down does not become a problem. Therefore, the above-described peak portion is not provided in the drive pulse at reset.
図16は、図1の電源切替部16が駆動パルスを形成する際の電圧スイッチングの例(第1の例)を示す図である。本第1の例では、図16(a)のベース部における電圧(VDD、V21C,V21S,V34S,V34C)として、(20V,15V,10V,10V,5V)が設定されている。また、図16(b)のピーク部における電圧(VDD、V21C,V21S,V34S,V34C)として、(25V,20V,15V,10V,5V)が設定されている。
FIG. 16 is a diagram illustrating an example (first example) of voltage switching when the power
このような電圧設定をした場合、電源切替部16が、図16(a)、図16(b)の(1)→(2)→(3)→(4)の順に出力すると、全選択部分では図16(c)に示すようなピーク部(25V)を有する駆動パルスを形成(出力)することができる。この場合、全選択では、±20Vと±25Vとの間のスイッチング、半選択では±10Vと±15Vとの間のスイッチングとなるが、表示部30の画面のほとんどを占める非選択部分では、電圧が「±5V」で固定される。これにより、消費電力の増加を抑制することができるとともに、画面のチラツキを抑制することが可能となる。
When such a voltage setting is performed, if the power
図17は、電源切替部16が駆動パルスを形成する際の電圧スイッチングの別の例(第2の例)を示す図である。本第2の例では、図17(a)のベース部における電圧(VDD、V21C,V21S,V34S,V34C)として、図16(a)と同様、(20V,15V,10V,10V,5V)が設定されている。また、図17(b)のピーク部における電圧(VDD、V21C,V21S,V34S,V34C)として、(27V,22V,17V,10V,5V)が設定されている。
FIG. 17 is a diagram illustrating another example (second example) of voltage switching when the power
このような電圧設定をした場合、電源切替部16が、図17(a)、図17(b)の(1)→(2)→(3)→(4)の順に出力すると、全選択部分では図17(c)に示すようなピーク部(27V)を有する駆動パルスを形成(出力)することができる。この場合、全選択では、±20Vと±27Vとの間のスイッチング、半選択では±10Vと±17Vとの間のスイッチングとなるが、表示部30の画面のほとんどを占める非選択部分では、上記第1の例と同様、電圧が「±5V」で固定される。これにより、消費電力の増分を抑制することができるとともに、画面のチラツキを抑制することが可能となる。
When such a voltage setting is performed, when the power
一方、図18には、電圧スイッチングの比較例が示されている。この比較例では、図18(a)に示すように、ベース部における電圧(VDD、V21C,V21S,V34S,V34C)としては、図16(a)、図17(a)の場合と同様、(20V,15V,10V,10V,5V)が設定されているが、ピーク部における電圧(VDD、V21C,V21S,V34S,V34C)としては、(25V,19V,13V,12V,6V)が設定されている。このような電圧設定を行った場合、全選択部分では、図18(c)に示すように、図16(c)と同様の駆動パルスを出力することができる。しかしながら、本例では、非選択電圧が「±5V」と「±6V」の間で変動するため、表示部30に対して描画している間に非選択部分にチラツキが発生したり、消費電力が上昇したりするおそれがあり、好ましくない。本発明者の実験によると、チラツキを視覚上問題にならない程度まで抑えるためには、非選択電圧の変動量が±10%の範囲(0.9倍〜1.1倍の範囲)内になるようにすることが好ましいことが確認された。したがって、本実施形態では、少なくとも非選択電圧を「4.5V〜5.5V」の範囲に設定することで、チラツキを抑制し、消費電力の上昇を抑制することが可能となる。
On the other hand, FIG. 18 shows a comparative example of voltage switching. In this comparative example, as shown in FIG. 18A, the voltages (VDD, V21C, V21S, V34S, V34C) at the base portion are the same as those in FIGS. 16A and 17A. 20V, 15V, 10V, 10V, 5V) is set, but (25V, 19V, 13V, 12V, 6V) is set as the voltage (VDD, V21C, V21S, V34S, V34C) at the peak portion. Yes. When such voltage setting is performed, as shown in FIG. 18C, the drive pulses similar to those in FIG. 16C can be output in all selected portions. However, in this example, since the non-selection voltage varies between “± 5 V” and “± 6 V”, flickering occurs in the non-selected portion while drawing on the
以上、詳細に説明したように、本実施形態によると、表示情報(表示画像)に応じた階調を形成するパルス状の駆動電圧を表示部30に印加する工程を含み、パルス状の駆動電圧が、階調レベルを決定するベース部と、当該ベース部に電圧を加算したピーク部と、を含む1周期の交流波形であり、ピーク部が、駆動パルスの始端と終端を除く部分にのみ配されている。この場合、ピーク部を駆動パルスの終端を除く部分に配することで、オーバードライブと同様、書き換え速度の向上、及び高コントラスト化を図ることが可能となる。また、ピーク部が駆動パルスの始端にないことから、駆動電圧を印加していない状態から大きな電圧を急激に印加するということを回避することができるので、駆動電圧を印加する部分(ドライバICや電源など)の負荷を低減し、表示部30のチラツキ等を抑制することができる。
As described above in detail, according to the present embodiment, the pulse-shaped drive voltage includes the step of applying to the display unit 30 a pulse-shaped drive voltage that forms a gradation corresponding to display information (display image). Is a one-cycle AC waveform including a base part for determining the gradation level and a peak part obtained by adding a voltage to the base part, and the peak part is arranged only in the part excluding the start and end of the drive pulse. Has been. In this case, by arranging the peak portion in a portion other than the end of the drive pulse, it is possible to improve the rewriting speed and increase the contrast as in the case of overdrive. In addition, since the peak portion is not at the beginning of the drive pulse, it is possible to avoid applying a large voltage suddenly from a state where no drive voltage is applied, so a portion to apply the drive voltage (driver IC or The load of the power source or the like can be reduced, and flickering of the
また、本実施形態では、ピーク部の非選択電圧の値が、ベース部の非選択電圧の値の0.9倍〜1.1倍の範囲(本実施形態では図16,図17に示すように1倍)に設定されているので、非選択部分における消費電力の増分を抑制することができ、かつ、表示部30の画面のチラツキ(フリッカ)も抑制することができる。また、本実施形態では、ピーク部が、パルス状の駆動電圧全体の5〜50%の範囲を占めるようにしているので、ピーク部を設けたことによる効果が適切に発揮され、書換え速度の向上及び高コントラスト化を効果的に実現することが可能となる。
In this embodiment, the value of the non-selection voltage at the peak portion is in the range of 0.9 to 1.1 times the value of the non-selection voltage at the base portion (in this embodiment, as shown in FIGS. 16 and 17). Therefore, the increase in power consumption in the non-selected portion can be suppressed, and flickering of the screen of the
また、本実施形態では、パルス状の駆動電圧の値を−40V〜+40Vの範囲としているので、コモンドライバ32やセグメントドライバ34として汎用ドライバを用いることができる。これにより、液晶表示装置10のコストダウンを図ることが可能となる。
In the present embodiment, since the value of the pulsed drive voltage is in the range of −40 V to +40 V, a general-purpose driver can be used as the
また、本実施形態では、図7(a)のように、階調を形成する駆動パルスとして、極性が反転する直前及び直後の位置に微小なピークを付加した駆動パルスを用いているので、電圧のスイッチング回数が3回(ベース電圧→ピーク電圧→ベース電圧)で済む。これにより、DC−DCコンバータやオペアンプ等の負荷を少なくすることができ、波形整形度を高くすることができる。そのため、余剰な電力消費やチラツキを回避することができる。 Further, in the present embodiment, as shown in FIG. 7A, as the drive pulse for forming the gradation, the drive pulse with a minute peak added at the position immediately before and immediately after the polarity inversion is used. The number of times of switching is three times (base voltage → peak voltage → base voltage). Thereby, the load of a DC-DC converter, an operational amplifier, etc. can be reduced and the waveform shaping degree can be increased. Therefore, excessive power consumption and flicker can be avoided.
なお、上記実施形態では、ピーク部を、駆動パルスの極性が反転する直前及び直後の位置に配した場合について説明したが、これに限られるものではない。すなわち、ピーク部が、駆動パルスの始端及び終端を除く部分にのみ設けられるのであれば、その他の位置にピーク部を配することとしても良い。 In the above embodiment, the case where the peak portion is arranged at the position immediately before and immediately after the polarity of the drive pulse is reversed has been described. However, the present invention is not limited to this. That is, as long as the peak portion is provided only in the portion excluding the start and end of the drive pulse, the peak portion may be arranged at other positions.
なお、上記実施形態では、図13の書込みシーケンスSB1〜SB7の全てにピーク部を配することとしても良いが、表示部30が大型サイズのパネルである場合には、SB3やSB4のような短パルスにピークを配するのは困難である。したがって、短パルスについてはノーマル波形とし、中〜長パルスの場合にのみピークを配するなど、電源容量やパネルサイズを考慮してピーク部を用いるか用いないかを決定することとしても良い。
In the above embodiment, the peak portion may be arranged in all of the write sequences SB1 to SB7 in FIG. 13, but when the
なお、上記実施形態においては、説明の便宜上、液晶表示装置10が、モノクロ画像を表示する液晶表示装置である場合について説明したが、これに限らず、液晶表示装置10が、カラー表示が可能な液晶表示装置であっても良い。この場合、図19に示すように、液晶表示装置の表示部30’は、青(B)表示部130B、緑(G)表示部130G、赤(R)表示部130Rとが積層されて構成される。この場合、ドライバICへ入力する画像データは、フルカラーの元画像を誤差拡散法によりRGB各16階調の4096色に変換するものとする。なお、この階調変換は、表示品位の面からすると上記誤差拡散法のほか、ブルーノイズマスク法を用いることが好ましい。そして、4096色に変換した画像データを,2値書込みであるドライバICに対応した画像フォーマット(サブフレーム,図13のSB1〜SB7に相当)に変換する。例えば,累積応答を利用した書込みの場合、4096色(RGB各16階調)の画像データを各中間調に対応した2値のビットプレーンに分割し、上述した駆動条件にて書込みを行うこととする。
In the above-described embodiment, the case where the liquid
なお,上記実施形態では、液晶表示装置10がコレステリック液晶を用いた表示素子である場合について説明したが、これに限らず、単純マトリクス駆動の液晶であれば、他の液晶を用いた表示素子にも上記実施形態と同様の駆動方法を採用することが可能である。
In the above-described embodiment, the case where the liquid
上述した実施形態は本発明の好適な実施の例である。但し、これに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変形実施可能である。 The above-described embodiment is an example of a preferred embodiment of the present invention. However, the present invention is not limited to this, and various modifications can be made without departing from the scope of the present invention.
30 表示部(表示素子)
32 コモンドライバ(ドライバIC)
34 セグメントドライバ(ドライバIC)
100 液晶表示装置(表示装置)
30 Display unit (display element)
32 Common Driver (Driver IC)
34 Segment driver (driver IC)
100 Liquid crystal display device (display device)
Claims (10)
前記パルス状の駆動電圧は、階調レベルを決定するベース部と、当該ベース部に電圧を加算したピーク部と、を含む1周期の交流波形であり、
前記ピーク部は、前記駆動パルスの始端と終端を除く部分にのみ配されていることを特徴とする単純マトリクス駆動による表示素子の駆動方法。 Including a step of applying a pulsed drive voltage for forming a gradation corresponding to display information to the display element,
The pulse-shaped drive voltage is a one-cycle alternating current waveform including a base portion that determines a gradation level and a peak portion obtained by adding a voltage to the base portion.
The display element driving method by simple matrix driving, wherein the peak portion is arranged only in a portion excluding a start end and a termination end of the drive pulse.
前記表示素子に表示する表示情報に応じた階調を形成するパルス状の駆動電圧を前記表示素子に印加するドライバICと、を備え、
前記パルス状の駆動電圧は、階調レベルを決定するベース部と、当該ベース部に電圧を加算したピーク部と、を含む1周期の交流波形であり、
前記ピーク部は、前記駆動パルスの始端と終端を除く部分にのみ配されていることを特徴とする表示装置。 A display element;
A driver IC that applies to the display element a pulsed driving voltage that forms a gradation corresponding to display information displayed on the display element;
The pulse-shaped drive voltage is a one-cycle alternating current waveform including a base portion that determines a gradation level and a peak portion obtained by adding a voltage to the base portion.
The display device according to claim 1, wherein the peak portion is disposed only in a portion excluding a start end and a termination end of the drive pulse.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008326446A JP2010145975A (en) | 2008-12-22 | 2008-12-22 | Method for driving display element, and display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008326446A JP2010145975A (en) | 2008-12-22 | 2008-12-22 | Method for driving display element, and display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010145975A true JP2010145975A (en) | 2010-07-01 |
Family
ID=42566436
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008326446A Pending JP2010145975A (en) | 2008-12-22 | 2008-12-22 | Method for driving display element, and display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010145975A (en) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001506376A (en) * | 1996-12-19 | 2001-05-15 | コロラド・マイクロディスプレイ・インコーポレーテッド | A display system that changes the state of the electro-optic layer by modulating the electrode voltage |
JP2001510584A (en) * | 1996-12-19 | 2001-07-31 | コロラド・マイクロディスプレイ・インコーポレーテッド | A display system that changes the state of the electro-optic layer by modulating the electrode voltage |
JP2002258806A (en) * | 2001-03-01 | 2002-09-11 | Matsushita Electric Ind Co Ltd | Liquid crystal display and its drive method, and information display device |
JP2006309082A (en) * | 2005-05-02 | 2006-11-09 | Ube Material Industries Ltd | Liquid crystal electro-optic device |
JP2008268566A (en) * | 2007-04-20 | 2008-11-06 | Fujitsu Ltd | Liquid crystal display element, driving method thereof, and electronic paper with the same |
WO2009050772A1 (en) * | 2007-10-15 | 2009-04-23 | Fujitsu Limited | Display device having dot matrix type display element and its driving method |
-
2008
- 2008-12-22 JP JP2008326446A patent/JP2010145975A/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001506376A (en) * | 1996-12-19 | 2001-05-15 | コロラド・マイクロディスプレイ・インコーポレーテッド | A display system that changes the state of the electro-optic layer by modulating the electrode voltage |
JP2001510584A (en) * | 1996-12-19 | 2001-07-31 | コロラド・マイクロディスプレイ・インコーポレーテッド | A display system that changes the state of the electro-optic layer by modulating the electrode voltage |
JP2002258806A (en) * | 2001-03-01 | 2002-09-11 | Matsushita Electric Ind Co Ltd | Liquid crystal display and its drive method, and information display device |
JP2006309082A (en) * | 2005-05-02 | 2006-11-09 | Ube Material Industries Ltd | Liquid crystal electro-optic device |
JP2008268566A (en) * | 2007-04-20 | 2008-11-06 | Fujitsu Ltd | Liquid crystal display element, driving method thereof, and electronic paper with the same |
WO2009050772A1 (en) * | 2007-10-15 | 2009-04-23 | Fujitsu Limited | Display device having dot matrix type display element and its driving method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5072973B2 (en) | Display device having dot matrix type display element and driving method thereof | |
JP5034646B2 (en) | Liquid crystal display element, driving method thereof, and electronic paper including the same | |
JP4633789B2 (en) | Driving method of liquid crystal display element | |
WO2008038358A1 (en) | Display element and display element image rewrite method, electronic paper using the display element, and electronic terminal | |
JP5163652B2 (en) | Display device having dot matrix type display element and driving method thereof | |
JP5071388B2 (en) | Liquid crystal display element, driving method thereof, and electronic paper including the same | |
JP5223730B2 (en) | Display device and driving method of cholesteric liquid crystal display panel | |
JPWO2009050778A1 (en) | Display device having dot matrix type display element | |
US8487966B2 (en) | Support method | |
JP5005039B2 (en) | Display device having simple matrix display element and simple matrix driver | |
JP5115217B2 (en) | Dot matrix type liquid crystal display device | |
JP2012078525A (en) | Display device and driving method therefor | |
JP2009181106A (en) | Dot matrix type display device and image writing method | |
JP4992969B2 (en) | Display device driving method and display device | |
JP5332339B2 (en) | Display device | |
JP5234829B2 (en) | Display device having simple matrix display element | |
JP5310507B2 (en) | Reflective display device | |
KR100892029B1 (en) | Method for driving liquid crystal display element | |
JP2010145975A (en) | Method for driving display element, and display device | |
JP2009163092A (en) | Liquid crystal display element driving method and liquid crystal display device | |
JP2012003017A (en) | Display apparatus | |
JP5130931B2 (en) | Method and apparatus for driving dot matrix display device | |
JP5272487B2 (en) | Dot matrix type display device | |
JP2013205673A (en) | Cholesteric liquid crystal display device and display method thereof | |
WO2009084075A1 (en) | Display apparatus including simple matrix display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110907 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121219 |
|
A131 | Notification of reasons for refusal |
Effective date: 20130416 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130910 |