KR100889525B1 - 전계 방출 표시장치 - Google Patents

Abstract

이웃 화소의 게이트 전극에 의한 각 화소의 전계 변화를 차단하여 네이버링 이펙트(neighboring effect) 현상을 방지하고, 전계 방출 영역을 확장함과 아울러 면 전자원에 인가되는 전계의 세기를 높이기 위한 전계 방출 표시장치에 관한 것으로서, 전계 방출 표시장치는 후면 기판의 일면에 라인 패턴으로 형성되는 게이트 전극과; 게이트 전극들을 덮으면서 후면 기판의 전면에 형성되는 절연층과; 절연층 위에 게이트 전극과 수직으로 교차하는 라인 패턴으로 형성되며, 게이트 전극과 교차하는 각각의 화소 영역에 관통부를 형성하는 캐소드 전극과; 관통부의 어느 한 변과 인접한 캐소드 전극 상에 위치하는 탄소계 면 전자원과; 후면 기판에 대향하는 전면 기판의 일면에 형성되는 애노드 전극과; 애노드 전극 표면에 위치하는 형광막을 포함한다.

전계방출, 전계방출표시장치, 캐소드, 게이트, 애노드, 면전자원, 에미터, 카운터전극, 형광막

Description

전계 방출 표시장치{FIELD EMISSION DISPLAY DEVICE}

도 1과 도 2는 각각 본 발명의 제1 실시예에 따른 전계 방출 표시장치의 부분 분해 사시도 및 부분 단면도.

도 3은 본 발명의 제2 실시예에 따른 전계 방출 표시장치 중 후면 기판의 부분 평면도.

도 4와 도 5는 각각 본 발명의 제3 실시예에 따른 전계 방출 표시장치의 부분 분해 사시도 및 부분 단면도.

도 6은 에미터의 다른 구성예를 설명하기 위한 후면 기판의 부분 단면도.

도 7과 도 8은 각각 본 발명의 제4 실시예에 따른 전계 방출 표시장치 중 후면 기판의 부분 평면도 및 도 7의 I-I선 단면도.

도 9와 도 10은 각각 본 발명의 제5 실시예에 따른 전계 방출 표시장치중 후면 기판의 부분 평면도 및 도 9의 Ⅱ-Ⅱ선 단면도.

도 11과 도 12는 각각 본 발명의 제6 실시예에 따른 전계 방출 표시장치 중 후면 기판의 부분 평면도 및 도 11의 Ⅲ-Ⅲ선 단면도.

도 13은 캐소드-게이트 전압 차(Vcg)에 따른 애노드 전류(Ia) 특성을 나타낸 그래프.

도 14는 종래 기술에 의한 전계 방출 표시장치에서 에미터 주변의 등전위선 분포를 나타낸 개략도.

도 15와 도 16은 각각 본 발명의 제4 실시예 구성과 제5 실시예의 구성에서 에미터 주변의 등전위선 분포를 나타낸 개략도.

도 17은 종래 기술에 의한 전계 방출 표시장치와 본 발명의 제4 및 제5 실시예에 따른 전계 방출 표시장치 각각에서 에미터에 인가되는 전계 세기를 측정하여 나타낸 그래프.

본 발명은 전계 방출 표시장치에 관한 것으로서, 보다 상세하게는 탄소계 물질로 이루어지는 면 전자원과, 후면 기판 상에서 캐소드 전극과 면 전자원 밑에 배치되는 게이트 전극을 구비한 전계 방출 표시장치에 관한 것이다.

냉음극을 전자 방출원으로 사용하여 이미지를 구현하는 전계 방출 표시장치는, 최근들어 저전압(대략, 10∼15V) 조건에서 전자를 방출하는 탄소계 물질을 이용하여 스크린 인쇄와 같은 후막 공정을 통해 면 전자원, 즉 에미터를 형성하는 기술이 연구 개발되고 있다.

상기한 전계 방출 표시장치가 캐소드, 애노드 및 게이트 전극을 구비하는 3극관 구조로 이루어질 때, 공지의 전계 방출 표시장치는 후면 기판 상에 캐소드 전극과 절연층 및 게이트 전극을 순차적으로 형성하고, 게이트 전극과 절연층에 홀을 형성하여 캐소드 전극을 노출시키며, 노출된 캐소드 전극 표면으로 에미터를 형성 함과 아울러, 전면 기판 상에 애노드 전극과 형광막을 배치한 구조로 이루어진다.

그러나 전술한 구조에서 후막 공정을 이용하여 면 전자원을 형성하는 것은 기술적으로 매우 어려운 점이 있다. 이는 상기 홀에 의해 노출된 캐소드 전극 표면으로 탄소계 물질을 스크린 인쇄할 때, 탄소계 물질이 캐소드 전극과 게이트 전극에 걸쳐 형성되어 두 전극간 쇼트를 유발하기 때문이다.

따라서 본 출원인은 국내 공개특허 공개번호 2001-58675호에서 절연층을 사이로 캐소드 전극과 면 전자원 밑에 게이트 전극을 배열한 전계 방출 표시장치를 제안한 바 있다. 상기 구조에서는 제조 과정 중 캐소드 전극과 게이트 전극이 단락될 우려가 없으며, 캐소드 전극 위에 면 전자원을 용이하게 형성할 수 있는 잇점이 있다.

그러나 상기 구조에서는 캐소드 전극간 거리가 일정 거리 이상(예를 들어 게이트 전극 피치의 1/3 이상)이 되면, 해당 게이트 전극에 인가된 데이터 전압 뿐만 아니라 이웃한 게이트 전극에 인가된 데이터 전압에 의해 특정 면 전자원 주위의 전계 세기가 달라지는 네이버링 이펙트(neighboring effect) 현상이 발생하게 된다.

상기 네이버링 이펙트 현상은 한 화소를 구성하는 특정 면 전자원을 기준으로, 이웃 화소의 게이트 전극에 데이터 전압이 인가되면, 상대적으로 그 화소의 전계가 강화되어 방출 전류가 증가하고, 이웃 화소의 게이트 전극에 데이터 전압이 인가되지 않으면, 그 화소의 전계가 약화되어 방출 전류가 감소하는 현상을 의미한다.

따라서 특정 게이트 전극에 데이터 전압을 인가하면, 이 게이트 전극에 대응하는 면 전자원 뿐만 아니라 이웃 화소의 있는 면 전자원에서 추가로 전계 방출을 일으키므로, 해당 형광막 주위의 타색 형광막이 함께 발광하여 색순도를 저하시키고, 스크린에 백색 영상을 표시하는 경우에는 화면이 밝지만, 특정 색을 표시하면 어두운 색이 나타나는 휘도 불균형이 초래된다.

상기한 문제는 캐소드 전극간 거리를 줄여나감에 따라 감소하게 되는데, 실험적으로 게이트 전극의 피치가 320㎛ 일 때, 캐소드 전극간 거리를 대략 20㎛ 정도로 근접시키면 네이버링 이펙트 현상이 사라지는 것을 확인할 수 있었다.

그러나 캐소드 전극간 거리가 너무 가까우면, 게이트 전극에 인가된 데이터 전압이 인접 캐소드 전극에 의해 차단되어 해당 면 전자원의 전계 증가에 영향을 미치지 못하기 때문에, 게이트 전극에 의한 전계 방출 조절이 불가능하여 매트릭스(matrix) 구동이 불가능해지는 문제가 발생하게 된다.

또한 전술한 전계 방출 표시장치는 캐소드 전극의 일측 가장자리에 면 전자원을 형성하고, 게이트 전극으로부터 유도된 전기장이 면 전자원을 감싸 전계 방출을 일으키는데, 통상적으로 캐소드 전극은 전도성을 고려하여 폭이 넓게 적용되므로, 전계 방출을 일으키는 전기장은 면 전자원의 가장자리에만 강한 영향을 미치게 된다.

따라서 상기 구조는 통상의 3극관 구조와 비교하여, 상대적으로 면 전자원 주위에 형성되는 전기장의 세기가 낮고, 전계 방출 영역이 좁게 나타나므로, 전자 방출에 소요되는 구동 전압과 소비 전력이 높아진다. 그리고 전계 방출 영역이 좁 기 때문에 전자 방출량이 적으며, 면 전자원의 수명이 낮은 단점이 있다.

한편, 전계 방출 표시장치에서 화면의 휘도는 전자 방출량과 애노드 전극에 인가되는 전압에 비례하는데, 전계 방출 표시장치의 수명 특성을 고려할 때, 형광체 물질의 한계상 단위 면적당 전자 방출량은 일정 수준 이하로 제한되므로, 애노드 전극에 고전압을 인가할 때, 화면의 휘도 특성이 향상된다.

그러나 면 전자원과 애노드 전극이 넓은 면적에 거쳐 대향하는 기존 구조에서는, 애노드 전극에 고전압을 인가하면, 캐소드 전극과 애노드 전극 사이의 전계가 증가하여 아킹(arcking)이 발생할 가능성이 높아진다. 그 결과, 아킹에 의해 면 전자원이 손상되거나 열화되어 화면의 발광 균일도가 저하되는 문제가 발생한다.

따라서 본 발명은 상기한 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 이웃 화소의 게이트 전극에 인가된 데이터 전압에 의한 각 화소의 전계 변화를 차단하여 네이버링 이펙트 현상을 방지하는 전계 방출 표시장치를 제공하는데 있다.

본 발명의 다른 목적은 전계 방출 영역을 확장하여 표시장치의 구동 전압을 낮추고, 면 전자원에 인가되는 전계의 세기를 높여 전자 방출량을 증가시킬 수 있는 전계 방출 표시장치를 제공하는데 있다.

본 발명의 또 다른 목적은 캐소드 전극과 애노드 전극 사이에 발생하는 아킹의 가능성을 낮추면서 애노드 전극에 고전압을 인가하여 화면의 휘도를 향상시킬 수 있는 전계 방출 표시장치를 제공하는데 있다.

상기의 목적을 달성하기 위하여 본 발명은,

후면 기판의 일면에 라인 패턴으로 형성되는 게이트 전극과, 게이트 전극들을 덮으면서 후면 기판의 전면에 형성되는 절연층과, 절연층 위에 게이트 전극과 수직으로 교차하는 라인 패턴으로 형성되며 게이트 전극과 교차하는 각각의 화소 영역에 관통부를 형성하는 캐소드 전극과, 관통부의 어느 한 변과 인접한 캐소드 전극 상에 위치하는 탄소계 면 전자원과, 후면 기판에 대향하는 전면 기판의 일면에 형성되는 애노드 전극과, 애노드 전극 표면에 위치하는 형광막을 포함하는 전계 방출 표시장치를 제공한다.

상기 캐소드 전극은 각각의 화소 영역에 캐소드 전극의 길이 방향을 따라 주 관통부와 보조 관통부를 나란히 형성할 수 있으며, 이 경우 면 전자원은 보조 관통부에 대향하는 주 관통부의 어느 한 변에 인접한 캐소드 전극 상에 위치한다.

상기 캐소드 전극은 관통부 내부에 카운터 전극을 형성할 수 있으며, 카운터 전극은 절연층의 관통홀을 통해 게이트 전극과 접촉하여 게이트 전극과 전기적으로 연결된다. 이 때, 카운터 전극은 관통부 내에서 캐소드 전극과 일정한 거리를 유지하여 캐소드 전극과의 쇼트를 방지한다.

상기 캐소드 전극 사이에 카운터 전극이 위치할 수 있고, 캐소드 전극 사이에 주 카운터 전극이 위치함과 동시에 관통부 내부에 보조 카운터 전극이 위치할 수 있다.

이 경우, 면 전자원은 카운터 전극 또는 주 카운터 전극과 관통부 사이의 캐소드 전극 상에 위치한다. 또한, 캐소드 전극은 게이트 전극의 길이 방향을 따라 관통부의 양측에 단폭부와 장폭부를 구비하고, 단폭부가 카운터 전극 또는 주 카운터 전극에 대향 배치되며, 단폭부 위에 면 전자원이 위치한다.

이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.

도 1과 도 2는 각각 본 발명의 제1 실시예에 따른 전계 방출 표시장치의 부분 분해 사시도 및 부분 단면도이다.

도시한 바와 같이, 전계 방출 표시장치는 내부 공간을 갖도록 임의의 간격을 두고 대향 배치되는 전면 기판(2)과 후면 기판(4)을 포함하며, 후면 기판(4)에는 전계 형성으로 전자를 방출하는 구성이, 그리고 전면 기판(2)에는 전자에 의해 소정의 이미지를 구현하는 구성이 제공된다.

보다 구체적으로, 상기 후면 기판(4)에는 게이트 전극(6)이 도면의 X축 방향을 따라 라인 패턴으로 형성되고, 게이트 전극(6)들을 덮으면서 후면 기판(4) 전면에 절연층(8)이 형성되며, 절연층(8) 위에 다수의 캐소드 전극(10)이 도면의 Y축 방향을 따라 라인 패턴으로 형성되어 게이트 전극(6)과 수직으로 교차한다.

그리고 캐소드 전극(10)에는 게이트 전극(6)과의 교차 지점, 즉 각각의 화소 영역에 관통부(12)가 형성되어 절연층(8)을 노출시키며, 관통부(12)의 어느 한 변과 인접한 캐소드 전극(10) 상에 탄소계 물질로 이루어지는 면 전자원, 즉 에미터(14)가 위치한다.

상기 관통부(12)는 도시한 장방형 이외에 다른 모양으로도 형성이 가능하며, 상기 에미터(14)는 관통부(12)의 네 변 가운데 특히 게이트 전극(6)과 평행한 어느 한 변에 인접한 캐소드 전극(10) 상에 게이트 전극(6)과 평행한 라인 패턴으로 형성되는 것이 바람직하다.

여기서, 상기 에미터(14)는 카본 나노튜브(carbon nanotube), 흑연, 다이아몬드상 카본(DLC; Diamond Liked Carbon), C₆₀(훌러렌) 등을 포함하는 탄소계 물질로 이루어지며, 이 탄소계 물질을 페이스트 형태로 제작한 다음, 이를 캐소드 전극(10) 위에 스크린 인쇄하여 에미터(14)를 형성할 수 있다.

상기 전면 기판(2)에는 전자 가속에 필요한 고전압(대략, 1∼5kV)이 인가되는 투명한 애노드 전극(16)과, 전자에 의해 여기되어 가시광을 방출하는 형광막(18)이 위치하며, 전면 기판(2)과 후면 기판(4)은 내부를 진공 상태로 유지하면서 다수의 스페이서(20)에 의해 일정한 셀 갭을 유지한다.

전술한 구성에 따라, 캐소드 전극(10)과 게이트 전극(6) 사이에 소정의 직류나 교류 전압을 인가하고, 애노드 전극(16)에 고전압을 인가하면, 캐소드 전극(10)과 게이트 전극(6)의 전압 차에 의해 에미터(14) 주변에 전계가 형성되어 에미터(14)로부터 전자가 방출되고, 방출된 전자는 애노드 전압에 의해 해당 형광막(18)에 도달하여 이 형광막(18)을 발광시킨다.

이 때, 상기 캐소드 전극(10) 내부에는 캐소드 전극(10)을 구성하는 도전 물질을 배제하여 절연층(8)을 노출시킨 관통부(12)가 위치하므로, 게이트 전극(6)에 의해 유도되는 전계가 상기 절연층(8)을 통해 에미터(14) 주위에 보다 넓은 영역에 걸쳐 용이하게 형성된다. 따라서 상기 관통부(12)가 발광 개시 전압과 구동 전압을 낮추며, 전계 방출 영역을 확대시키는 역할을 한다.

또한, 상기 에미터(14)가 캐소드 전극(10)의 가장자리가 아닌 캐소드 전극(10) 내부에 위치하므로, 캐소드 전극(10)을 구성하는 도전 물질이 이웃 화소의 캐소드 전극(10) 또는 이웃 화소의 게이트 전극(6)에 인가된 전압에 의한 상기 에미터(14)로의 전계 침투를 차단하는 역할을 한다.

따라서 이웃 화소의 게이트 전극(6)에 인가된 전압에 의해 특정 에미터(14) 주변의 전계 세기가 달라지는 네이버링 이펙트(neighboring effect) 현상이 감소하며, 그 결과 인접 화소의 발광을 억제하여 색순도를 향상시키고, 휘도 불균형을 개선한다.

본 발명에 의한 전계 방출 표시장치는 제2 실시예로서, 도 3에 도시한 바와 같이, 캐소드 전극(10)의 각 화소 영역에 캐소드 전극(10)의 길이 방향을 따라 주 관통부(22)와 보조 관통부(24)를 형성하고, 보조 관통부(24)에 대향하는 주 관통부(22)의 어느 한 변과 인접한 캐소드 전극(10) 상에 에미터(14)를 형성한 구성을 제공한다.

상기 보조 관통부(24)는 주 관통부(22)와 마찬가지로 캐소드 전극(10)을 구성하는 도전 물질을 배제하여 절연층(8)을 노출시킨 것으로서, 게이트 전극(6)의 전계가 노출된 절연층(8)을 통해 에미터(14) 주변에 보다 넓은 영역에 걸쳐 용이하게 형성되도록 한다. 따라서 본 실시예는 앞선 실시예와 비교하여 발광 개시 전압 과 구동 전압을 더욱 낮추는 효과를 갖는다.

본 실시예에서 보조 관통부(24)는 이웃 화소에 위치하는 주 관통부(22) 사이의 거리(d1)가 해당 화소에 위치하는 에미터(14)와의 거리(d2)보다 크도록 설정되어 화소별 구동을 원활하게 하고, 이웃 화소의 게이트 전극(6)에 인가된 전압에 의한 전계 침투를 차단하도록 한다.

도 4와 도 5는 각각 본 발명의 제3 실시예에 따른 전계 방출 표시장치의 부분 분해 사시도 및 부분 단면도로서, 본 실시예는 캐소드 전극(10)의 각 화소 영역에 캐소드 전극(10)의 길이 방향을 따라 주 관통부(22)와 보조 관통부(24)를 형성하고, 보조 관통부(24)에 대향하는 주 관통부(22)의 어느 한 변과 인접한 캐소드 전극(10) 상에 에미터(14)를 형성하며, 게이트 전극(6)과 전기적으로 연결되는 카운터 전극(26)을 주 관통부(22) 내에 형성한다.

즉, 주 관통부(22) 내에는 주 관통부(22)보다 작은 직경을 가지며 절연층(8)을 관통하여 게이트 전극(6)을 노출시키는 관통홀(8a)이 형성되고, 이 관통홀(8a)에 도전 물질로 이루어진 카운터 전극(26)이 형성되어 게이트 전극(6)과 전기적으로 연결된다. 바람직하게, 상기 카운터 전극(26)은 에미터(14)와의 쇼트 방지를 위해 주 관통부(22)보다 작은 크기로 형성되며, 캐소드 전극(10)과 일정한 거리를 유지한다.

따라서 카운터 전극(26)은 게이트 전극(6)에 소정의 구동 전압이 인가되어 에미터(14)와의 사이에 전자 방출을 위한 전계를 형성할 때, 카운터 전극(26) 자신도 에미터(14)를 향해 전자 방출을 위한 전계를 형성하여 전계 방출 표시장치의 구 동 전압을 낮추는 역할을 한다.

한편, 전술한 실시예에서 전계 형성에 의해 전자를 방출하는 에미터(14)는 캐소드 전극(10)의 윗면 뿐만 아니라 캐소드 전극(10)의 윗면과 측면에 걸쳐 형성될 수 있으며, 도 6에 캐소드 전극(10)의 윗면과 측면에 걸쳐 형성된 에미터(14')를 도시하였다.

도 7은 본 발명의 제4 실시예에 따른 전계 방출 표시장치 중 후면 기판을 나타낸 부분 평면도이고, 도 8은 도 7의 I-I선 단면도로서, 본 실시예는 캐소드 전극(10)의 각 화소 영역에 관통부(12)를 형성하고, 각각의 캐소드 전극(10) 사이로 게이트 전극(6)과 전기적으로 연결되는 카운터 전극(28)을 형성하며, 카운터 전극(28)에 대향하는 캐소드 전극(10)의 일측 가장자리에 에미터(14)를 형성한 구조로 이루어진다. 상기 카운터 전극(28)은 절연층(8)에 형성된 관통홀(8a)을 통해 게이트 전극(6)과 접촉하여 게이트 전극(6)과 동일 전위를 유지한다.

상기 카운터 전극(28)과 관통부(12)가 에미터(14)의 좌우 양측에 위치함에 따라, 구동 과정에서 게이트 전극(6)의 전계는 카운터 전극(28)을 통해 에미터(14)의 일측에 제공됨과 동시에, 관통부(12)에 의해 노출된 절연층(8)을 통해 에미터(14)의 다른 일측에 함께 제공된다. 따라서 본 실시예는 에미터(14) 주변에 보다 넓은 영역에 걸쳐 전기장을 형성하여 전계 방출 영역을 효과적으로 확장시킨다.

이 때, 캐소드 전극(10)은 그 내부에 장방형의 관통부(12)를 형성하며, 관통부(12)의 양측에 게이트 전극(6)의 길이 방향을 따라 장폭부(10A)(도면에서 A의 폭 으로 형성)와 단폭부(10B)(도면에서 B의 폭으로 형성)을 구비하고, 단폭부(10A)를 해당 화소의 카운터 전극(28)에 대향 배치하여 그 위에 에미터(14)를 형성하는 것이 바람직하다.

이는 단폭부(10A)의 폭이 작아질수록 게이트 전극(6)의 전계가 관통부(12)를 통해 에미터(14)에 보다 큰 영향을 미쳐 에미터(14)에 인가되는 전계 세기가 높아지기 때문으로, 전자 방출량이 증가하여 화면 휘도가 높아지는 결과를 나타낸다. 한편 캐소드 전극(10)은 관통부(12)에 의해 전도성이 저하되므로, 장폭부(10B)를 단폭부(10A)보다 큰 폭으로 형성하여 전도성을 확보하도록 한다.

도 9는 본 발명의 제5 실시예에 따른 전계 방출 표시장치 중 후면 기판을 나타낸 부분 평면도이고, 도 10은 도 9의 Ⅱ-Ⅱ선 단면도로서, 본 실시예는 캐소드 전극(10)의 각 화소 영역에 관통부(12)를 형성하고, 각각의 캐소드 전극(10) 사이로 게이트 전극(6)과 전기적으로 연결되는 주 카운터 전극(30)을 형성하며, 관통부(12) 내에 게이트 전극(6)과 전기적으로 연결되는 보조 카운터 전극(32)을 형성하고, 주 카운터 전극(30)에 대향하는 캐소드 전극(10)의 일측 가장자리에 에미터(14)를 형성한다.

상기 주 카운터 전극(30)과 보조 카운터 전극(32)은 절연층(8)에 형성된 각각의 관통홀(8a, 8b)을 통해 게이트 전극(6)과 접촉하며, 바람직하게 보조 카운터 전극(32)은 관통부(12)보다 작은 크기로 형성되어 캐소드 전극(10) 및 에미터(14)와 일정한 거리를 유지함으로써 캐소드 전극(10)과의 단락이 일어나지 않도록 한다.

상기 주 카운터 전극(30)과 보조 카운터 전극(32)이 에미터(14)의 좌우 양측에 위치함에 따라, 구동 과정에서 게이트 전극(6)의 전계는 주 카운터 전극(30)을 통해 에미터(14)의 일측에 제공됨과 동시에, 보조 카운터 전극(32)을 통해 에미터(14)의 다른 일측에 함께 제공된다. 따라서 본 실시예는 에미터(14) 주변에 보다 넓은 영역에 걸쳐 보다 강한 전기장을 형성하여 전계 방출 영역을 확장시키고, 에미터(14)에 인가되는 전계 세기를 높이는 결과를 나타낸다.

한편, 본 발명에 의한 전계 방출 표시장치는 에미터(14)의 전부 또는 일부를 캐소드 전극(10)과 절연층(8) 사이, 즉 캐소드 전극(10) 밑에 형성하여 전면 기판(2)에 형성된 애노드 전극(16)과 에미터(14)의 대향 면적을 줄임으로써 아킹에 의한 에미터(14)의 직접적인 손상을 방지한다. 상기 구성을 전술한 제3 실시예의 구성을 참고하여 설명한다.

도 11은 본 발명의 제6 실시예에 따른 전계 방출 표시장치 중 후면 기판의 부분 평면도이고, 도 12는 도 11의 Ⅲ-Ⅲ선 단면도로서, 본 실시예에서 상기 에미터(34)는 절연층(8) 위 각각의 화소 영역에서 캐소드 전극(10)과 수직한 막대 모양으로 형성되며, 이들 에미터(34)의 전부 또는 일부를 덮으면서 절연층(8) 위에 캐소드 전극(10)이 형성된다. 그리고 캐소드 전극(10)의 각 화소 영역에는 캐소드 전극(10)을 관통하는 주 관통부(22)와 보조 관통부(24)가 위치하며, 바람직하게 에미터(34)의 일부를 주 관통부(22) 내부로 노출시킨다.

이와 같이 캐소드 전극(10)이 에미터(34)를 덮는 구조에서는 애노드 전극(16)에 인가된 고전압에 의해 캐소드 전극(10)과 애노드 전극(16) 사이의 전계 가 증가하여 아킹 현상이 발생하더라도, 고밀도의 아킹 전류가 캐소드 전극(10)으로 흐르기 때문에, 에미터(34)에 직접적인 영향을 주지 않아 애노드 전극(16)에 보다 높은 전압을 인가할 수 있다.

본 발명자의 실험에 의하면, 캐소드 전극(10)과 애노드 전극(16) 사이의 거리가 1mm일 때, 애노드 전극(16)에 대략 5kV의 고전압을 인가할 수 있으므로, 표시장치 내부의 진공도를 적절한 수준으로 유지하는 경우, 에미터(34)의 열화 없이 고휘도 화면을 구현할 수 있다.

전술한 바와 같이 캐소드 전극 내부에 관통부를 형성하고, 관통부의 어느 한 변과 인접한 캐소드 전극 상에 에미터를 배열한 본 발명은, 그 첫번째 효과로 각 화소의 에미터간 전자 방출 특성의 편차를 완화하여 네이버링 이펙트 현상을 방지하며, 그 결과로 화면의 색순도를 높이고, 휘도 불균형을 개선한다.

또한 전술한 구조에 의해 에미터간 전자 방출 특성의 편차를 완화함으로써 게이트 전극에 (+)스캔 펄스를 인가하고, 캐소드 전극에 (+)데이터 펄스를 인가하는 동일 극성 구동이 가능해진다. 본 발명자는 다음의 표 1과 같이 게이트 전극과 캐소드 전극에 인가되는 전압을 조절하여 전자 방출 여부를 실험하였고, 그 결과를 표 1에 나타내었다.

보다 구체적으로, 상기 게이트 전극에는 선순차 방식(line-sequential mode)에 따라, 선택된 게이트 전극에 100V를 인가하고, 선택되지 않은 게이트 전극에 0V를 인가하며, 캐소드 전극에는 온(on) 조건에서 0V를 인가하고, 오프(off) 조건에서 50V의 전압을 인가하였다.

실험 결과, 100V가 인가된 게이트 전극과 0V가 인가된 캐소드 전극이 교차하는 지점의 화소에서 선택적으로 전자 방출이 일어나며, 그 이외의 3가지 경우에는 전자 방출이 일어나지 않음을 확인하였다. 전술한 표시장치 구동시 계조 구현은 펄스 폭 변조(pulse width modulation) 방법을 적용할 수 있다.

		캐소드 전극
		OV	50V
게이트 전극	100V	화소 ON	화소 OFF
	0V	화소 OFF	화소 OFF

도 13은 캐소드-게이트 전압 차(Vcg)에 따른 애노드 전류(Ia) 특성을 나타낸 그래프로서, Vt가 전자 방출이 시작되는 문턱 전압을, Von이 화소 표시에 요구되는 전류 레벨을 만족하는 화소 표시 전압을 의미한다. 그리고 상기 그래프에서 점선이 화소별 전류-전압(I-V) 곡선을, 실선이 실제 구동에 반영하게 되는 I-V 곡선을 나타낸다.

통상의 전계 방출 표시장치에서, 캐소드 전극에 형성되는 전계는 이웃한 캐소드 전극과의 거리 및 전극의 기하학적인 형상 특성에 민감하여, 대면적 표시장치 제작시 공정 공차 등에 의해 동일한 전압 조건에서 화소간 방출 전류의 차이가 상대적으로 커진다. 따라서 각 화소별 캐소드-게이트 전압(Vcg)에 따른 애노드 전류(Ia)는 도시한 바와 같이 편차를 보이게 된다.

이로서 각 화소의 불균일한 표시 특성을 완화하려면, 문턱 전압(Vt)은 특성이 우수한 화소에 맞추고, 화소 표시 전압(Von)은 특성이 우수하지 못한 화소에 맞 추어야 하므로, 단순 매트릭스 구동시 실선의 I-V 곡선을 반영하여 구동 전압 레벨을 설정해야 한다. 이러한 경우, 한 화소의 I-V 곡선에서는 실험적으로 다음의 (1)조건이 되지만, 실제 구동에 적용되는 실선의 I-V 곡선에서는 다음의 (2)조건을 만족하게 된다.

Von = 2×Vt ------ (1)

Von > 2×Vt ------ (2)

상기한 경우, 종래의 전계 방출 표시장치는 다음의 (3)조건 하에서 캐소드 전극에 (-)스캔 펄스를, 게이트 전극에 (+)데이터 펄스를 인가하였다.

Von = Vscan(스캔 전압) + Vdata(데이터 전압) ------ (3)

이 때, 캐소드 전극 또는 게이트 전극 중 하나 이상이 오프(off)되는 3가지 경우에는, 화소의 전계 방출이 일어나지 않아야 함에도 불구하고, 전술한 네이버링 이펙트 현상에 의해 1∼2가지 오프(off) 조건에서 전계 방출이 일어나게 되며, 이는 결국 화면의 콘트라스트 저하로 이어진다.

그러나 본 발명에 의한 전계 방출 표시장치는 게이트 전극을 스캔 전극으로 사용하고, 캐소드 전극을 데이터 전극으로 사용하며, 두 전극 모두에 (+)펄스를 인가하는 동일 극성 구동이 가능하므로, 전계 방출 특성이 불균일한 대면적 표시장치에서도 콘트라스트 특성 열화를 방지할 수 있다.

즉, 예를 들어 화소 표시 전압(Von)이 120V이고, 문턱 전압(Vt)이 50V인 경우, 게이트 전극에 스캔 전압으로 120V(선택시 120V, 비선택시 0V)를 인가하고, 캐소드 전극에 데이터 전압으로 70V(온 조건에서 0V, 오프 조건에서 70V)를 인가하 면, 전술한 표 1의 3가지 오프 조건 모두에서 정확하게 오프 상태를 유지한다.

또한, 본 발명은 두번째 효과로 전계 방출 영역을 확장하여 에미터에 인가되는 전계 세기를 높이며, 전자 방출 효과를 향상시킨다. 상기 효과는 특히 에미터를 카운터 전극과 관통부 사이에 배치한 본 발명의 제4 실시예와, 에미터를 주 카운터 전극과 보조 카운터 전극 사이에 배치한 본 발명의 제5 실시예 구성에서 더욱 확연하게 나타난다.

도 14는 본 발명에 대한 비교예로서 관통부와 카운터 전극을 구비하지 않은 종래 기술에 의한 전계 방출 표시장치에서 에미터 주변의 등전위선 분포를 나타낸 개략도이고, 도 15와 도 16은 각각 본 발명의 제4 실시예의 구성과 제5 실시예의 구성에서 에미터 주변의 등전위선 분포를 나타낸 개략도이다. 이 때, 실험에 사용된 구동 조건은 다음의 표 2와 같다.

캐소드 전극 전압(V)	-100
게이트 전극 전압(V)	60
애노드 전극 전압(V)	600

먼저, 비교예의 전계 방출 표시장치를 살펴보면, 등전위선이 캐소드 전극(1) 전체를 감싸고 있으며, 캐소드 전극(1)의 폭이 넓기 때문에, 전자 방출을 유도하는 등전위선의 조밀한 부분, 즉 전계 방출 영역(도면에서 원으로 표시함)이 캐소드 전극(1)의 모서리, 즉 에미터 주위에 한정하여 분포하고 있음을 알 수 있다.

반면, 본 발명의 제4 실시예와 제5 실시예의 구성에서는 등전위선이 조밀하 게 캐소드 전극(10)을 둘러싸 전계 방출 영역이 확장되며, 에미터(14) 주위로 등전위선이 조밀하게 분포하고 있음을 확인할 수 있다. 또한, 제5 실시예의 구성에서는 보조 카운터 전극(32)이 등전위선을 캐소드 전극(10) 방향으로 밀어내 보다 우수한 전자 방출 효과를 유도한다.

도 17은 종래 기술에 의한 전계 방출 표시장치(비교예)와, 본 발명의 제4 및 제5 실시예에 따른 전계 방출 표시장치 각각에서 에미터에 인가되는 전기장 세기를 측정하여 나타낸 그래프이다. 그래프에서 가로축은 전기장 측정 위치로서, 에미터 끝단을 기준으로 캐소드 전극 내부를 향해 0.2㎛ 간격으로 그 위치에서의 전기장을 측정하였다.

상기 그래프에서, 실시예 1과 실시예 3은 각각 본 발명의 제4 실시예 구성에서 단폭부(도 8에서 인용 부호 10A)의 폭이 50㎛과 20㎛인 경우이며, 실시예 2와 실시예 4는 각각 본 발명의 제5 실시예 구성에서 단폭부(도 10에서 인용 부호 10A)의 폭이 50㎛과 20㎛인 경우를 나타낸다. 이 때, 비교예와 실시예 1∼4 모두 캐소드 전극의 폭은 250㎛이다.

도시한 바와 같이, 실시예 1∼4의 경우가 비교예의 전계 방출 표시장치와 비교하여 측정 영역 전체에서 보다 강한 전기장을 형성하고 있음을 알 수 있다. 그리고 실시예 1∼4를 비교하면, 에미터(14)와 접촉하는 캐소드 전극(10)의 폭, 즉 에미터(14)가 위치하는 소폭부(10A)의 폭이 작을수록 강한 전기장이 형성되고, 소폭부(10A)의 폭이 동일한 경우에는, 관통부(12)에 보조 카운터 전극(32)을 형성한 제5 실시예의 구조가 관통부(12)에 보조 카운터 전극을 형성하지 않은 제4 실시예 의 구조보다 강한 전기장을 형성한다.

다음의 표 3은 전술한 실험에 따른 결과를 수치로 정리한 것으로서, 전계 방출 영역의 길이는 오프 필드(off field) 이상의 전기장을 나타낸 영역의 길이를 구한 것으로, 이는 전계 방출 영역의 넓이와 비례하며, 평균 전기장은 전기장의 합을 전계 방출 영역의 길이로 나눈 값으로, 단위에서의 k는 비례 상수를 의미한다.

	전계 방출 영역의 길이(㎛)	평균 전기장 (kㆍV/㎛)	전계 방출 전류(A)
비교예	1.6	11.843	127.17
실시예 1	2.2 (137.5%)	12.260 (103.5%)	184.14 (144.8%)
실시예 2	2.4 (150.0%)	12.857 (108.6%)	220.35 (173.3%)
실시예 3	3.0 (187.5%)	12.791 (108.0%)	270.55 (212.7%)
실시예 4	3.2 (200.0%)	12.812 (108.2%)	289.26 (227.5%)

(*상기 표에서 괄호 안에 기재한 수치는 비교예의 결과값을 100으로 가정하였을 때, 비교예에 대한 각 실시예 결과값의 비율을 나타낸다.)

상기 표와 같이, 실시예 1∼4의 경우가 비교예의 구조와 비교하여 전계 방출 영역이 확장되고, 평균 전기장의 세기와 전계 방출 전류가 높아짐을 확인할 수 있다. 특히, 주 카운터 전극과 보조 카운터 전극을 동시에 형성하고, 에미터가 위치하는 소폭부의 폭을 20㎛으로 설정한 실시예 4의 경우가 비교예의 구조와 비교하여 평균 전기장이 108.2%, 전계 방출 전류가 227.5% 향상된 결과를 나타낸다.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범 위에 속하는 것은 당연하다.

이와 같이 본 발명에 따르면, 이웃 화소의 게이트 전극에 인가된 전압에 의해 특정 에미터 주변의 전계 세기가 달라지는 네이버링 이펙트 현상을 방지하여 화면의 색순도를 향상시키고, 휘도 불균형을 개선한다. 그리고 게이트 전극과 캐소드 전극에 각각 (+)스캔 펄스와 (+)데이터 펄스를 인가하는 동일 극성 구동이 가능하므로, 대면적 표시장치 제작시 높은 콘트라스트를 구현할 수 있다. 또한 에미터 주변에 보다 넓은 영역에 걸쳐 강한 전기장을 형성할 수 있으므로, 전계 방출 전류가 증가하여 화면의 휘도를 향상시킨다.

Claims (22)

1. 임의의 간격을 두고 대향 배치되는 전, 후면 기판과;

   상기 전면 기판에 대향하는 후면 기판의 일면에 라인 패턴으로 형성되는 게이트 전극과;

   상기 게이트 전극들을 덮으면서 후면 기판의 전면에 형성되는 절연층과;

   상기 절연층 위에 상기 게이트 전극과 수직으로 교차하는 라인 패턴으로 형성되며, 게이트 전극과 교차하는 각각의 화소 영역에 관통부를 형성하는 캐소드 전극과;

   상기 관통부의 어느 한 변과 인접한 캐소드 전극 상에 위치하는 탄소계 면 전자원과;

   상기 후면 기판에 대향하는 전면 기판의 일면에 형성되는 애노드 전극; 및

   상기 애노드 전극 표면에 위치하는 형광막을 포함하는 전계 방출 표시장치.
2. 제 1항에 있어서,

   상기 면 전자원이 카본 나노튜브, 흑연, 다이아몬드상 카본 및 C₆₀(훌러렌)을 포함하는 군에서 선택된 적어도 어느 하나의 물질을 포함하는 전계 방출 표시장치.
3. 제 1항에 있어서,

   상기 관통부가 사각형으로 이루어지고, 상기 면 전자원이 관통부의 네 변 가운데 상기 게이트 전극과 평행한 어느 한 변에 있어서 이 변에 인접한 캐소드 전극 상에 위치하는 전계 방출 표시장치.
4. 제 1항에 있어서,

   상기 캐소드 전극이 각각의 화소 영역에 캐소드 전극의 길이 방향을 따라 주 관통부와 보조 관통부를 나란히 형성하는 전계 방출 표시장치.
5. 제 4항에 있어서,

   상기 면 전자원이 상기 보조 관통부에 대향하는 주 관통부의 어느 한 변에 인접한 캐소드 전극 상에 위치하는 전계 방출 표시장치.
6. 제 4항에 있어서,

   상기 보조 관통부와 이웃 화소에 위치하는 주 관통부 사이의 거리가 동일 화소에 위치하는 주 관통부와 면 전자원 사이의 거리보다 크게 이루어지는 전계 방출 표시장치.
7. 제 1항에 있어서,

   상기 캐소드 전극의 관통부 내부에 카운터 전극이 형성되며, 카운터 전극이 절연층의 관통홀을 통해 게이트 전극과 접촉하여 게이트 전극과 전기적으로 연결되 는 전계 방출 표시장치.
8. 제 7항에 있어서,

   상기 카운터 전극이 관통부 내에서 캐소드 전극과 일정한 거리를 유지하며 위치하는 전계 방출 표시장치.
9. 제 1항에 있어서,

   상기 캐소드 전극이 각각의 화소 영역에서 캐소드 전극의 길이 방향을 따라 주 관통부와 보조 관통부를 나란히 형성하고, 주 관통부 내부에 카운터 전극을 형성하며, 카운터 전극이 절연층의 관통홀을 통해 게이트 전극과 접촉하여 게이트 전극과 전기적으로 연결되는 전계 방출 표시장치.
10. 제 9항에 있어서,

    상기 카운터 전극이 주 관통부 내에서 캐소드 전극과 일정한 거리를 유지하며 위치하는 전계 방출 표시장치.
11. 제 1항에 있어서,

    상기 캐소드 전극 사이에 카운터 전극이 위치하며, 카운터 전극이 절연층의 관통홀을 통해 게이트 전극과 접촉하여 게이트 전극과 전기적으로 연결되는 전계 방출 표시장치.
12. 제 11항에 있어서,

    상기 면 전자원이 상기 카운터 전극과 관통부 사이의 캐소드 전극 상에 위치하는 전계 방출 표시장치.
13. 제 11항에 있어서,

    상기 캐소드 전극이 게이트 전극의 길이 방향을 따라 관통부의 양측에 단폭부와 장폭부를 구비하고, 단폭부가 상기 카운터 전극에 대향 배치되며, 단폭부 위에 상기 면 전자원이 위치하는 전계 방출 표시장치.
14. 제 1항에 있어서,

    상기 캐소드 전극 사이로 주 카운터 전극이 형성되고, 캐소드 전극의 관통부 내부에 보조 카운터 전극이 형성되며, 주 카운터 전극과 보조 카운터 전극이 각각 절연층의 관통홀을 통해 게이트 전극과 접촉하여 게이트 전극과 전기적으로 연결되는 전계 방출 표시장치.
15. 제 14항에 있어서,

    상기 면 전자원이 주 카운터 전극과 보조 카운터 전극 사이의 캐소드 전극 상에 위치하는 전계 방출 표시장치.
16. 제 14항에 있어서,

    상기 캐소드 전극이 게이트 전극의 길이 방향을 따라 관통부의 양측에 단폭부와 장폭부를 구비하고, 단폭부가 상기 주 카운터 전극에 대향 배치되며, 단폭부 위에 상기 면 전자원이 위치하는 전계 방출 표시장치.
17. 제 1항에 있어서,

    상기 면 전자원이 캐소드 전극의 윗면과 측면에 걸쳐 형성되는 전계 방출 표시장치.
18. 제 1항에 있어서,

    상기 면 전자원이 절연층 위에 형성되고, 상기 캐소드 전극이 면 전자원의 전부 또는 일부를 덮으면서 면 전자원 위에 형성되는 전계 방출 표시장치.
19. 임의의 간격을 두고 대향 배치되는 전, 후면 기판과;

    상기 전면 기판에 대향하는 후면 기판의 일면에 라인 패턴으로 형성되는 게이트 전극과;

    상기 게이트 전극들을 덮으면서 후면 기판의 전면에 형성되는 절연층과;

    상기 절연층 위에 상기 게이트 전극과 수직으로 교차하는 라인 패턴으로 형성되며, 게이트 전극과 교차하는 각각의 화소 영역에 관통부를 형성하는 캐소드 전극과;

    상기 절연층의 일부가 제거된 관통홀을 통해 상기 게이트 전극과 전기적으로 연결되며, 상기 캐소드 전극 사이에 위치하는 카운터 전극과;

    상기 관통부와 상기 카운터 전극 사이의 캐소드 전극 상에 위치하는 탄소계 면 전자원과;

    상기 후면 기판에 대향하는 전면 기판의 일면에 형성되는 애노드 전극; 및

    상기 애노드 전극 표면에 위치하는 형광막을 포함하는 전계 방출 표시장치.
20. 제 19항에 있어서,

    상기 캐소드 전극이 게이트 전극의 길이 방향을 따라 관통부의 양측에 단폭부와 장폭부를 구비하고, 단폭부가 상기 카운터 전극에 대향 배치되며, 단폭부 위에 상기 면 전자원이 위치하는 전계 방출 표시장치.
21. 제 19항에 있어서,

    상기 캐소드 전극의 관통부 내에 보조 카운터 전극이 형성되며, 보조 카운터 전극이 절연층의 관통홀을 통해 상기 게이트 전극과 접촉하여 게이트 전극과 전기적으로 연결되는 전계 방출 표시장치.
22. 제 1항에 기재된 전계 방출 표시장치의 구동 방법으로서,

    상기 게이트 전극들에 순차적으로 포지티브 스캔 펄스를 인가하는 단계와;

    상기 스캔 펄스가 인가된 게이트 전극과 교차하는 캐소드 전극에 포지티브 데이터 펄스를 인가하는 단계를 포함하는 전계 방출 표시장치의 구동 방법.

Images