KR100886058B1

KR100886058B1 - 금형 설계 방법, 금형 설계 장치 및 금형 설계 프로그램

Info

Publication number: KR100886058B1
Application number: KR1020060080157A
Authority: KR
Inventors: 다다시 다떼노
Original assignee: 후지쯔 가부시끼가이샤
Priority date: 2006-03-27
Filing date: 2006-08-24
Publication date: 2009-02-26
Also published as: JP4854358B2; CN100492374C; JP2007260985A; KR20070096753A; CN101046829A

Abstract

본 발명은 금형으로부터 수지 성형품을 이형하는 이젝터 핀의 적절한 배치 위치를 구하는 금형 설계 방법, 금형 설계 장치 및 금형 설계 프로그램에 관한 것으로, 단시간에 용이하게 적절한 이젝트 핀의 배치 위치 및 배치 수를 구하는 것을 과제로 한다.

금형으로부터 수지 성형품을 이형하는 이젝터 핀의 배치 위치를 구하는 금형 설계 장치이며, 상기 금형 및 상기 수지 성형품의 정보를 기초로 상기 금형의 해석 모델을 작성하는 모델 작성 수단(7)과, 상기 금형에 대한 상기 수지 성형품의 고착력의 경계 조건과 상기 이젝터 핀의 상기 금형으로의 배치 위치 및 배치 수로 이루어지는 핀 조건을 포함하는 입력 데이터를 작성하는 데이터 작성 수단(8)과, 상기 입력 데이터를 기초로 상기 해석 모델에 대해 해석 처리를 행하여 상기 해석 처리의 결과를 품질 공학을 이용하여 분석하여 상기 이젝터 핀의 배치 위치를 결정하는 분석 수단(9)을 갖는다.

연산 처리 장치, LSI, 리드 프레임, 수지 패키지, 이젝터 핀

Description

금형 설계 방법, 금형 설계 장치 및 금형 설계 프로그램{MOLD DESIGN METHOD, MOLD DESIGN APPARATUS AND MOLD DESIGN PROGRAM}

도1은 본 발명을 적용한 금형 설계 장치의 블럭도.

도2는 금형 설계 장치에 있어서 연산 처리 장치가 실시하는 금형 설계 처리를 나타내는 흐름도.

도3은 수지 성형품 및 금형의 3차원 해석 모델을 도시하는 도면.

도4는 경계 조건의 구하는 방법을 설명하기 위한 도면.

도5는 고착력을 재현하는 비선형 스프링의 특성의 일 예를 나타내는 도면.

도6의 (a) 내지 (c)는 이젝터 핀의 배치 수를 결정할 때에 이용하는 각종 할당표를 나타내는 도면.

도7은 해석 시에 설정하는 이젝터 핀의 배치 위치의 일 예를 나타내는 도면.

도8은 해석 처리에 이용하는 재료 물성치의 일 예를 나타내는 도면.

도9는 시뮬레이션 실시 시에 최대 왜곡을 구하는 부위를 도시하는 도면.

도10은 해석 결과(최대 왜곡)를 나타내는 도면.

도11은 해석 결과를 품질 공학에 의해 요인 분석함으로써 얻게 된 S/N비를 나타내는 도면.

도12는 S/N비로부터 구해지는 요인 효과도.

도13은 요인 효과도로부터 구해진 이젝터 핀의 적절한 압박의 조합을 나타내는 도면.

<도면의 주요 부분에 대한 부호의 설명>

1 : 연산 처리 장치

2 : 기억 장치

3 : 입력 장치

4 : 출력 장치

5 : 드라이브 장치

6 : 기록 매체

7 : 보조 기억 장치

10 : 상부형

11 : 비선형 스프링 요소

12 : 상부 수지 패키지

13 : LSI

14 : 리드 프레임

15 : 수지 게이트

16 : 러너

17 : 하부 수지 패키지

[문헌 1] 일본 특허 공개 평7-009522호 공보
[문헌 2] 일본 특허 공개 제2001-71063호 공보

본 발명은 금형 설계 방법, 금형 설계 장치 및 금형 설계 프로그램에 관한 것으로, 특히 금형으로부터 수지 성형품을 이형하는 이젝터 핀의 적절한 배치 위치를 구하는 금형 설계 방법, 금형 설계 장치 및 금형 설계 프로그램에 관한 것이다.

일반적으로, 반도체 장치는 리드 프레임 등의 기판 상에 LSI를 탑재하여 배선 처리를 행한 후, 이를 수지 밀봉하는 것이 행해지고 있다. 이 수지 밀봉 처리는 몰드 금형을 이용하여 금형의 캐비티 내에 LSI를 장치한 후, 수지를 금형 내에 주입함으로써 행해진다.

이 수지 성형 처리가 종료된 후, 수지 성형품(패키지)은 금형으로부터 이형 된다. 이때, 제품을 형으로부터 취출할 때 몰드 수지가 금형에 붙는 경우가 있다. 이로 인해, 수지 성형품의 금형으로부터의 이형성을 높이기 위해, 금형에 이젝터 핀(압박 핀)을 설치해 두고, 이 이젝터 핀을 수지 성형품으로 압박하여 이형하는 것이 행해지고 있다.

지금까지의 반도체 장치의 수지 패키지(수지 성형품)는 사이즈가 크고, 이에 수반하는 기계적 강도도 높았으므로, 이젝터 핀의 배치 위치 및 배치 수에 자유도가 있었다. 따라서, 이젝터 핀을 이용하여 금형으로부터 압박 박리하는 방법을 이용해도 수지 패키지를 용이하고 또한 확실하게 금형으로부터 이형할 수 있었다.

그러나, 최근에는 반도체 장치의 수지 패키지는 소형화가 진행되고, 이젝터 핀이 압박되는 부분이 좁아지고, 따라서 이젝터 핀을 수지 패키지로 압박하는 것이 어렵게 되어 왔다. 종래, 이러한 종류의 수지 패키지를 성형하는 금형에 이젝터 핀을 배치할 때, 그 배치 위치나 배치 수 등은 금형 설계자의 경험에 따르는 곳이 많고, 따라서 적절한 조건을 발견하는 것이 어려운 상황에 있다. 이로 인해, 예를 들어 특허문헌 1 및 특허문헌 2에 개시되어 있는 바와 같이 이형성을 높인 금형을 컴퓨터를 이용하여 해석에 의해 구하는 것도 행해지고 있다.

[특허문헌 1] 일본 특허 공개 평7-009522호 공보
[특허문헌 2] 일본 특허 공개 제2001-71063호 공보

그러나, 특허문헌 1에 개시된 컴퓨터를 이용한 금형 설계 방법에서는 해석 처리로서 수지의 사출 성형에 있어서의 충전 해석, 보압 유동 해석, 냉각 해석 등의 다양한 해석 처리가 필요해져 프로그램 및 입력 데이터가 복잡화되고, 금형 설계에 긴 시간을 필요로 한다는 문제점이 있었다.

본 발명은 상기한 점에 비추어 이루어진 것으로, 단시간에 용이하게 적절한 이젝트 핀의 배치 위치 및 배치 수를 구할 수 있는 금형 설계 방법, 금형 설계 장치 및 금형 설계 프로그램을 제공하는 것을 목적으로 한다.

상기한 과제를 해결하기 위해 본 발명에서는 다음에 서술하는 각 수단을 강구한 것을 특징으로 하는 것이다.

청구항 1에 기재된 발명은,

금형으로부터 수지 성형품을 이형하는 이젝터 핀의 배치 위치를 구하는 금형 설계 방법이며,

상기 금형 및 상기 수지 성형품의 정보로부터 상기 금형의 해석 모델을 작성하고,

상기 금형에 대한 상기 수지 성형품의 고착력의 경계 조건과, 상기 이젝터 핀의 상기 금형으로의 배치 위치 및 배치 수로 이루어지는 핀 조건을 포함하는 입력 데이터를 작성하고,

상기 입력 데이터를 기초로 상기 해석 모델에 대해 해석 처리를 행하고,

상기 해석 처리의 결과를 품질 공학을 이용하여 분석하여 상기 이젝터 핀의 배치 위치를 결정하는 것을 특징으로 하는 것이다.

또한, 청구항 2에 기재된 발명은,

청구항 1에 기재된 금형 설계 방법에 있어서,

상기 수지 성형품의 고착력을 비선형 스프링으로서 모델화하는 것을 특징으로 하는 것이다.

또한, 청구항 3에 기재된 발명은,

청구항 1 또는 2에 기재된 금형 설계 방법에 있어서,

상기 핀 조건의 상기 이젝터 핀의 배치 수를 할당표를 기초로 설정하는 것을 특징으로 하는 것이다.

또한, 청구항 4에 기재된 발명은,

금형으로부터 수지 성형품을 이형하는 이젝터 핀의 배치 위치를 구하는 금형 설계 장치이며,

상기 금형 및 상기 수지 성형품의 정보를 기초로 상기 금형의 해석 모델을 작성하는 모델 작성 수단과,

상기 금형에 대한 상기 수지 성형품의 고착력의 경계 조건과, 상기 이젝터 핀의 상기 금형으로의 배치 위치 및 배치 수로 이루어지는 핀 조건을 포함하는 입력 데이터를 작성하는 데이터 작성 수단과,

상기 입력 데이터를 기초로 상기 해석 모델에 대해 해석 처리를 행하고, 상기 해석 처리의 결과를 품질 공학을 이용하여 분석하여 상기 이젝터 핀의 배치 위치를 결정하는 분석 수단을 갖는 것을 특징으로 하는 것이다.

또한, 청구항 5에 기재된 발명은,

기억 장치, 연산 처리 장치를 포함하는 컴퓨터에 있어서 실행되고, 금형으로부터 수지 성형품을 이형하는 이젝터 핀의 배치 위치를 구하는 금형 설계 프로그램이며,

상기 연산 처리 장치는,

상기 금형 및 상기 수지 성형품의 정보로부터 상기 금형의 해석 모델을 작성하는 단계와,

상기 금형에 대한 상기 수지 성형품의 고착력의 경계 조건과, 상기 이젝터 핀의 상기 금형으로의 배치 위치 및 배치 수로 이루어지는 핀 조건을 포함하는 입력 데이터를 작성하는 단계와,

상기 입력 데이터를 기초로 상기 해석 모델에 대해 해석 처리를 행하고, 상기 해석 처리의 결과를 품질 공학을 이용하여 분석하여 상기 이젝터 핀의 배치 위 치를 결정하는 단계를 실행하는 것을 특징으로 하는 것이다.

다음에, 본 발명을 실시하기 위한 최량의 형태에 대해 도면과 함께 설명한다.

도1은 본 발명을 적용한 금형 설계 장치의 블럭도이다. 본 실시예에 관한 금형 설계 장치는 연산 처리 장치(1)에 있어서 후술하는 금형 설계 처리를 실시하는 것이고, 이 금형 설계 처리를 실시하기 위한 금형 설계 처리 프로그램(도2에 나타내는 흐름도에 대응함)은 기억 장치(2)에 격납되어 있다.

또한, 기억 장치(2)에는 도1에 도시한 모델 작성 수단(7)에 대응하는 금형의 해석용 모델을 작성하는 3D 메쉬 모델러의 프로그램, 데이터 작성 수단(8)에 대응하는 프로그램 및 분석 수단(10)에 대응하는 품질 공학을 기초로 하는 요인 분석 처리를 행하는 프로그램도 격납되어 있다.

또한, 연산 처리 장치(1)에는 상기 각종 프로그램이 격납된 기억 장치(2)와 함께 입력 장치(3), 출력 장치(4), 드라이브 장치(5) 및 보조 기억 장치(7)가 접속되어 있다. 입력 장치(3)는 상기한 각 프로그램을 실행하는 데에 필요한 각종 데이터를 입력하는 데에 이용된다. 출력 장치(4)는 상기한 각 프로그램을 실행함으로써 얻게 된 해석 결과 등을 표시 및 인쇄하는 것이다.

드라이브 장치(5)는, 예를 들어 광디스크 장치 등이고, 장착되는 기록 매체(6)에 대해 해석 결과 등을 기록하고, 또한 기록 매체(6)에 기록된 데이터 등을 판독하는 것이다. 또한, 본 실시예에서는 상기한 금형 설계 처리 프로그램 등이 이미 기억 장치(2)에 격납된 구성을 예로 들어 설명하지만, 이 금형 설계 처리 프 로그램 등을 기록 매체(6)에 격납해 두고, 드라이브 장치(5)를 거쳐서 연산 처리 장치(1)가 판독하는 구성으로 해도 좋다.

다음에, 금형에 대해 적절한 이젝터 핀의 배치 위치 및 배치 수를 구하는 금형 설계 처리에 대해 도2의 흐름도를 참조하면서 설명한다.

또한, 이하의 설명에 있어서는 금형으로서 반도체 장치를 구성하는 수지 패키지를 수지 성형품으로 하는 예에 대해 설명하는 것으로 한다. 단, 본원 발명의 적용은 수지 패키지로 한정되는 것은 아니고, 금형에 의해 제조되는 다양한 수지 성형품의 형성에 이용하는 금형의 설계에 적용할 수 있는 것이다.

우선, 단계 1(도면에서는 단계를 S라 약칭하고 있음)에 있어서, 해석 모델의 작성 처리를 행한다. 구체적으로는, 연산 처리 장치(1)는 모델 작성 수단(7)을 기동하고, 상부형(10) 및 수지 패키지(12, 17) 등의 해석용 모델을 작성한다. 이 해석용 모델을 작성하는 데에 필요한 상부형(10) 및 수지 패키지(12, 17)의 형상 데이터 등은 이미 입력 장치(3)를 이용하여 기억 장치(2)에 입력되어 있다.

도3은 단계 1의 처리에 의해 생성된 상부형(10) 및 수지 패키지(12, 17) 등의 해석용 모델을 도시하고 있다. 도3에 도시한 바와 같이, 반도체 장치는 상부 수지 패키지(12), LSI(13), 리드 프레임(14), 하부 수지 패키지(17) 등으로 구성되어 있고, 이들이 모델화되어 있다. 또한, 수지 패키지(12, 17)의 성형 시에는 수지 게이트(15) 및 러너(16)도 필요해지므로, 이것도 모델화되어 있다. 또한, 상부 수지 패키지(12)의 상부에는 비선형 스프링 요소(11)가 모델화되어 있지만, 설명의 편의상, 이에 대해서는 후술하는 것으로 한다.

상기한 도3에 도시하는 해석 모델은, 본 실시예에서는 모델 작성 수단(7)을 구성하는 일반적인 메쉬 모델러에 의해 생성된다. 이 해석 모델을 작성할 때, 본 실시예에서는, 해석 모델은 1/2 대칭 모델을 기본으로 하고, 또한 반도체 장치 1개당의 비선형 스프링 요소(11)의 개수는 9개를 기준으로 했다. 단, 상기한 비선형 스프링 요소(11)의 개수는 9개로 한정되는 것은 아니고, 개수를 변경하는 것은 가능하다. 또한, 이 해석 모델에 의해 후술하는 시뮬레이션을 행할 때, 응력 및 왜곡을 모니터할 수 있는 요소로서 설정했다. 또한, 본 실시예에서는 상부형(10)으로부터 상부 수지 패키지(12)를 이형하는 해석 모델이므로, 하형에 대해서는 모델화를 행하고 있지 않다.

계속되는 단계 2에서는, 연산 처리 장치(1)는 분석 수단(9)을 이용하여 경계 조건의 설정 처리를 행한다.

이 경계 조건의 설정 처리라 함은, 수지 성형 시에 상부 수지 패키지(12)가 상부형(10)에 고착되어 있는 고착력 및 이젝터 핀에 의해 이 고착된 상부 수지 패키지(12)를 압박했을 때에 상부 수지 패키지(12)가 이형될 때의 힘을 구하는 처리이다. 본 실시예에서는 상부 수지 패키지(12)가 상부형(10)에 대한 고착력을 비선형 스프링 요소(11)로 모델화하고 있는 것을 특징으로 한다. 즉, 상부 수지 패키지(12)를 상부형(10)으로부터 박리하는 현상은 상부형(10) 및 상부 수지 패키지(12)의 신장이나 변위는 거의 없지만, 박리하는 힘이 임계치를 넘으면 고착력이 급격히 약해져 박리되어 떨어지는 특성을 갖는다.

이로 인해, 본 실시예에서는, 도4에 도시한 바와 같이 상부 수지 패키지(12) 가 상부형(10)에 고착되어 있는 상태를 모델화할 때, 상부 수지 패키지(12)가 9개의 비선형 스프링 요소(11)에 의해 현수된 상태로서 모델화를 행하였다. 그리고, 이젝터 핀에 의해 리드 프레임(14)을 박리 방향(도면 중 하방)으로 강제 변위시키고, 이때에 있어서의 리드 프레임(14)과 상부 수지 패키지(12) 사이에 발생하는 최대 왜곡을 시뮬레이션함으로써, 이젝터 핀의 적절한 배치 위치 및 배치 수를 구하는 것으로 하였다.

도5는 비선형 스프링 요소(11)의 특성의 일 예를 나타내고 있다. 도5에 있어서, 횡축은 비선형 스프링 요소(11)의 상대 변위이고, 종축은 이젝터 핀의 압박에 의해 비선형 스프링 요소(11)로 인가되는 힘(F)(이젝터 핀의 압박력)이다. 도5로부터, 이젝터 핀의 압박력이 F2로부터 F1로 증대되는 것에 따라서 비선형 스프링 요소(11)의 변위량은 U1까지 증대된다. 그리고, 이젝터 핀의 압박력을 F1로 유지하면, 비선형 스프링 요소(11)의 변위량은 U1로부터 U2로 증대되고, 그 후에 이젝터 핀의 압박력은 급격히 저하되어 F2로 복귀된다. 이 이젝터 핀의 압박력이 F2로 복귀된 시점에서 상부 수지 패키지(12)는 상부형(10)로부터 이형된(박리됨) 상태가 된다.

또한, 이 도5에 도시하는 각 파라미터(F1, F2, U1, U2, U3)는 과거에 다양한 금형으로부터 수지 성형품을 이형할 때에 얻게 된 경험 데이터에 의해 설정된다. 이 도5에 도시되는 비선형 스프링 요소(11)에 대한 각종 파라미터는 이미 입력 장치(3)로부터 입력되어 기억 장치(2)에 격납되어 있다.

계속되는 단계 3에서는 수지 패키지(12, 13), LSI(13), 리드 프레임(14) 등 의 재료 물성치를 입력한다. 도8은 단계 3에서 입력하는 재료 물성치의 일 예를 나타내고 있다. 이 재료 물성치는 입력 장치(3)로부터 입력되어 기억 장치(2)에 격납된다.

계속되는 단계 4에서는 이젝터 핀의 배치 수(개수) 및 배치 위치(이들을 핀 조건이라 함)를 설정한다. 이젝터 핀의 배치 수를 설정할 때에는 품질 공학에서 사용하는 할당표(직교표)를 기초로 설정하는 것이 바람직하다. 도6의 (a)는 L8(2⁷)의 할당표를, 도6의 (b)는 L12(2¹¹)의 할당표를, 도6의 (c)는 L16(2¹⁵)의 할당표를 각각 나타내고 있다. 이하의 설명에서는, 도6의 (a)는 L8(2⁷)의 할당표에 대응시켜 이젝터 핀의 배치 수를 7개로 설정한 예에 대해 설명하는 것으로 한다. 또한, 이 7개의 이젝터 핀의 배치 위치는 임의로 설정 및 변경하는 것이 가능하지만, 이하의 설명에서는 도7에 도시하는 리드 프레임(14) 상의 A 내지 G의 각 위치에 이젝터 핀을 배치한 예에 대해 설명하는 것으로 한다.

계속되는 단계 5에서는 단계 3에서 설정한 핀 조건을 기초로 해석 조건의 할당을 행한다. 이 할당 처리는 품질 공학을 이용하여 행해진다. 상기한 바와 같이 본 실시예에서는 L8(2⁷)의 할당표에 대응하도록 이젝터 핀의 배치 수를 7개로 설정하고 있다. 그래서, 본 실시예에서는 L8(2⁷)의 할당표의 열번(1 내지 7)을 7개의 이젝터 핀에 대응하도록 할당했다. 그리고, 할당표 「1」의 경우에는 리드 프레임(14)에 대해 강제 변위를 부여하는 조건 설정으로 하고, 할당표 「2」의 경우에 는 리드 프레임(14)에 대해 강제 변위를 부여하지 않는 조건 설정으로 했다. 또한, 7개의 이젝터 핀의 「1」과 「2」의 조합은 L8(2⁷)의 할당표의 경우 번호 1 내지 8의 8과 같아진다(이하, Model-1 내지 Model-8이라 함).

상기와 같이 하여 상부형(10)에 있어서의 이젝터 핀의 배치 위치 및 배치 수를 구하는 데 필요한 각종 데이터 및 조건의 작성이 종료되면 처리는 단계 6으로 진행하고, 연산 처리 장치(1)는 분석 수단(9)을 이용하여 해석 처리를 실행한다. 이 해석 처리 수단은 단계 2 내지 4에서 구해지거나 혹은 설정된 데이터 및 조건을 기초로 단계 1에서 구해진 해석 모델에 대해 유한 요소 시뮬레이션 해석을 행한다. 또한, 이 시뮬레이션에서는 도9에 도시되는 P1 및 P2로 나타내는 위치에 있어서의 최대 왜곡을 모니터한다. 이 위치(P1, P2)는 상부 수지 패키지(12)를 상부형(10)으로부터 이젝터 핀으로 박리할 때, 리드 프레임(14)과 상부 수지 패키지(12)의 경계면에 있어서 가장 장해가 발생하기 쉬운 상부 수지 패키지(12)의 코너 부분이 선정되어 있다.

도10은 단계 6을 실행함으로써 얻게 된 위치(P1, P2)에 있어서의 최대 왜곡의 일 예를 나타내고 있다. 이 최대 왜곡은 Model-1 내지 Model-8의 각각에 대해 구해진다. 계속되는 단계 7에서는, 이와 같이 하여 구해진 해석 결과를 기초로 연산 처리 장치(1)는 해석 결과의 분석 처리를 실행한다. 이 해석 처리는 품질 공학에 의한 요인 분석 처리로 행한다. 이 요인 분석 처리는 연산 처리 장치(1)가 기억 장치(2)에 격납되어 있는 요인 분석 처리를 행하는 프로그램을 실행함으로써 행 해진다.

도11은 위치(P1)에 대해 요인 분석 처리를 행함으로써 얻게 된 S/N비의 일 예를 나타내고 있다. 도11은 연산 처리 장치(1)에 의해 요인 분석 처리를 실시하여 그 결과가 출력 장치(4)에 출력된 화면을 도시하고 있다. 또한, 도12는 마찬가지로 요인 분석 처리에 의해 얻게 되는 요인 효과도[망소(望小) 특성]를 도시하고 있다.

도12에서는 도7에 도시한 이젝터 핀의 배치 위치(A 내지 G)에 대응한 S/N비를 나타내는 요인 효과도를 도시하고 있다. 지금, 위치(A)에 주목하면, 리드 프레임(14)에 대해 강제 변위를 부여하는 조건 설정인 「1」의 S/N비는 리드 프레임(14)에 대해 강제 변위를 부여하지 않는 조건 설정인 「2」의 S/N비보다도 크게 되어 있다. S/N비는 그 값이 클수록 고품질(즉, 최대 왜곡을 작게 할 수 있음)이므로, 위치(A)에 대해서는 강제 변위를 부여하는 조건 설정을 「1」로 하는 것이 바람직하다. 도3은 이와 같이 하여 각 위치(A 내지 G)에 대해 바람직한 강제 변위의 조합을 나타낸 도면이다.

상기와 같이, 각 위치(A 내지 G)에 대한 바람직한 강제 변위의 조합이 결정되면, 계속되는 단계 8에서는 이 적절한 조합의 확인을 행한다. 구체적으로는, 연산 처리 장치(1)는 단계 7에서 얻게 된 도13에 나타내는 조건으로 단계 1에서 구한 해석 모델에 대해 시뮬레이션을 실시하고, 이 조건으로 발생하는 P1, P2의 최대 왜곡을 모니터한다.

계속되는 단계 9에서는 단계 8에서 구해진 최대 왜곡이 기정의 허용치 이내 인지 여부를 평가한다. 그리고, 단계 9에서 부정 판단이 되고, 단계 8에서 구해진 최대 왜곡이 기정의 허용치를 만족시키고 있지 않다고 판단된 경우에는, 처리는 단계 4로 복귀되어 이젝터 핀의 배치 위치나 배치 수를 변경하고, 다시 스텝 5 내지 9의 처리를 실시한다. 이 처리는 단계 9에서 최대 왜곡이 기정 허용치 이하가 될 때까지 실시된다.

한편, 단계 9에서 긍정 판단이 된 경우에는 이 긍정 판단이 된 각 위치(A 내지 G)에 대한 바람직한 강제 변위의 조합 및 이젝터 핀의 배치 위치를 기초로 금형의 설계 처리를 실시한다.

상기와 같이 본 실시예에 따르면, 금형의 가공 조건 등의 다양한 설계 제한에 의해 이젝터 핀의 배치 위치 및 배치 수에 제한이 있는 경우라도 단계 4에 있어서 임의로 이젝터 핀의 배치 위치 및 배치 수를 설정할 수 있고, 효과적으로 이젝터 핀의 배치 위치 및 배치 수를 결정할 수 있다.

또한, 종래와 같이 작업자의 경험에 따라서 이젝터 핀의 배치 위치 및 배치 수를 결정한 경우에는, 금형의 수율은 이형 시에 최대 50 ％였던 것에 반해, 본 실시예에 관한 금형 설계 방법을 이용함으로써 이형 시에 있어서 90 ％ 이상의 수율을 실현할 수 있었다.

또한, 종래에는 반도체 장치의 수지 패키지용 금형의 설계ㆍ가공ㆍ조립에는 최저 3개월 필요했던 것을 본 실시예에 관한 금형 설계 방법을 이용함으로써 1개월 정도로 단축할 수 있고, 금형 제조에 필요로 하는 시간의 단축 및 비용의 삭감을 도모하는 것이 가능해진다.

이상의 설명에 관하여 이하의 항을 더 개시한다.

(부기 1)

상기 해석 처리의 결과를 품질 공학을 이용하여 분석하여 상기 이젝터 핀의 배치 위치를 결정하는 것을 특징으로 하는 금형 설계 방법.

(부기 2)

상기 수지 성형품의 고착력을 비선형 스프링으로서 모델화하는 것을 특징으로 하는 부기 1에 기재된 금형 설계 방법.

(부기 3)

상기 핀 조건의 상기 이젝터 핀의 배치 수를 할당표를 기초로 설정하는 것을 특징으로 하는 부기 1 또는 2에 기재된 금형 설계 방법.

(부기 4)

상기 해석 모델에 대한 해석 처리로서, 유한 요소 시뮬레이션 해석을 이용한 것을 특징으로 하는 부기 1 내지 3 중 어느 한 항에 기재된 금형 설계 방법.

(부기 5)

상기 수지 성형품은 LSI의 수지 패키지인 것을 특징으로 하는 부기 1 내지 4 중 어느 한 항에 기재된 금형 설계 방법.

(부기 6)

상기 해석 처리에서는 상기 수지 성형품의 코너부에 있어서의 최대 왜곡을 구하는 것을 특징으로 하는 부기 1 내지 5 중 어느 한 항에 기재된 금형 설계 방법.

(부기 7)

상기 입력 데이터를 기초로 상기 해석 모델에 대해 해석 처리를 행하고, 상기 해석 처리의 결과를 품질 공학을 이용하여 분석하여 상기 이젝터 핀의 배치 위치를 결정하는 분석 수단을 갖는 것을 특징으로 하는 금형 설계 장치.

(부기 8)

상기 모델 작성 수단은 상기 수지 성형품의 고착력을 비선형 스프링으로서 모델화하는 것을 특징으로 하는 부기 7에 기재된 금형 설계 장치.

(부기 9)

상기 데이터 작성 수단은 상기 핀 조건의 상기 이젝터 핀의 배치 수를 할당표를 기초로 설정하는 것을 특징으로 하는 부기 7 또는 8에 기재된 금형 설계 장치.

(부기 10)

상기 해석 처리 수단은 상기 해석 모델에 대해 유한 요소 시뮬레이션 해석을 행하는 것을 특징으로 하는 부기 7 내지 9 중 어느 한 항에 기재된 금형 설계 장치.

(부기 11)

상기 수지 성형품은 LSI의 수지 패키지인 것을 특징으로 하는 부기 7 내지 10 중 어느 한 항에 기재된 금형 설계 방법.

(부기 12)

상기 해석 처리 수단은 상기 수지 성형품의 코너부에 있어서의 최대 왜곡을 구하는 것을 특징으로 하는 부기 7 내지 11 중 어느 한 항에 기재된 금형 설계 장치.

(부기 13)

기억 장치, 연산 처리 장치를 포함하는 컴퓨터에 있어서 실행되고, 금형으로부터 수지 성형품을 이형하는 이젝터 핀의 배치 위치를 구하는 금형 설계 프로그램 이며,

상기 연산 처리 장치는,

상기 입력 데이터를 기초로 상기 해석 모델에 대해 해석 처리를 행하고, 상기 해석 처리의 결과를 품질 공학을 이용하여 분석하여 상기 이젝터 핀의 배치 위치를 결정하는 단계를 실행하는 것을 특징으로 하는 금형 설계 프로그램.

(부기 14)

상기 기억 장치는 상기 금형에 대한 상기 수지 성형품의 고착력과 비선형 스프링의 관계를 나타내는 상관 테이블이 기억되어 있고,

상기 연산 처리 장치는 상기 상관 테이블을 기초로 수지 성형품의 고착력을 상기 비선형 스프링으로서 모델화하는 것을 특징으로 하는 부기 13에 기재된 금형 설계 프로그램.

(부기 15)

상기 기억 장치는 상기 이젝터 핀의 배치 수에 대응한 할당표를 기억하고 있고,

상기 연산 처리 장치는 상기 할당표를 기초로 상기 핀 조건의 상기 이젝터 핀의 배치 수를 설정하는 것을 특징으로 하는 부기 13 또는 14에 기재된 금형 설계 프로그램.

본 발명에 따르면, 해석 처리의 결과를 품질 공학을 이용하여 분석하여 이젝터 핀의 배치 위치를 결정하므로, 단시간에 높은 수율의 금형을 설계하는 것이 가능해진다.

Claims

금형으로부터 수지 성형품을 이형하는 이젝터 핀의 배치 위치를 구하는 금형 설계 방법이며,

상기 금형 및 상기 수지 성형품의 정보를 기초로 하여 상기 금형에 대한 상기 수지 성형품의 고착력을 비선형 스프링 요소를 이용하여 상기 금형의 유한 요소 해석용 모델을 작성하고,

상기 금형에 대한 상기 수지 성형품의 고착력의 경계 조건과, 상기 이젝터 핀의 상기 금형으로의 배치 위치 및 배치 수로 이루어지는 핀 조건을 포함하는 입력 데이터를 작성하고,

상기 입력 데이터를 기초로 하여 상기 유한 요소 해석용 모델에 대해 유한 요소 시뮬레이션 해석 처리를 행하고, 상기 수지 성형품의 소정의 코너부에 있어서의 최대 왜곡을 구하고,

상기 해석 처리의 결과를 품질 공학에 의한 요인 분석 처리를 이용하여 분석하고, 상기 해석 처리의 결과를 기초로 하여 상기 최대 왜곡이 소정의 허용치 이내가 되도록 상기 이젝터 핀의 각 배치 위치에 대해 각각 강제 변위를 부여하는 조건 설정과 강제 변위를 부여하지 않은 조건 설정의 어느 하나를 선택하여 가장 적절한 조합을 구함으로써, 상기 이젝터 핀의 배치 위치를 결정하는 것을 특징으로 하는 금형 설계 방법.
제1항에 있어서, 상기 수지 성형품의 고착력을 비선형 스프링으로서 모델화하는 것을 특징으로 하는 금형 설계 방법.
제1항 또는 제2항에 있어서, 상기 핀 조건의 상기 이젝터 핀의 배치 수를 할당표를 기초로 설정하는 것을 특징으로 하는 금형 설계 방법.
금형으로부터 수지 성형품을 이형하는 이젝터 핀의 배치 위치를 구하는 금형 설계 장치이며,

상기 금형 및 상기 수지 성형품의 정보를 기초로 하여 상기 금형에 대한 상기 수지 성형품의 고착력을 비선형 스프링 요소를 이용하여 상기 금형의 유한 요소 해석용 모델을 작성하는 모델 작성 수단과,

상기 금형에 대한 상기 수지 성형품의 고착력의 경계 조건과, 상기 이젝터 핀의 상기 금형으로의 배치 위치 및 배치 수로 이루어지는 핀 조건을 포함하는 입력 데이터를 작성하는 데이터 작성 수단과,

상기 입력 데이터를 기초로 상기 유한 요소 해석용 모델에 대해 유한 요소 시뮬레이션 해석 처리를 행하고, 상기 수지 성형품의 소정의 코너부에 있어서의 최대 왜곡을 구하고, 상기 해석 처리의 결과를 품질 공학에 의한 요인 분석 처리를 이용하여 분석하고, 상기 해석 처리의 결과를 기초로 하여 상기 최대 왜곡이 소정의 허용치 이내가 되도록 상기 이젝터 핀의 각 배치 위치에 대해 각각 강제 변위를 부여하는 조건 설정과 강제 변위를 부여하지 않은 조건 설정의 어느 하나를 선택하여 가장 적절한 조합을 구함으로써, 상기 이젝터 핀의 배치 위치를 결정하는 분석 수단을 갖는 것을 특징으로 하는 금형 설계 장치.
기억 장치, 연산 처리 장치를 포함하는 컴퓨터에 있어서 실행되고, 금형으로부터 수지 성형품을 이형하는 이젝터 핀의 배치 위치를 구하는 금형 설계 프로그램이 기록된 기록 매체이며,

상기 연산 처리 장치는,

상기 금형 및 상기 수지 성형품의 정보를 기초로 하여 상기 금형에 대한 상기 수지 성형품의 고착력을 비선형 스프링 요소를 이용하여 상기 금형의 유한 요소 해석용 모델을 작성하는 단계와,

상기 금형에 대한 상기 수지 성형품의 고착력의 경계 조건과, 상기 이젝터 핀의 상기 금형으로의 배치 위치 및 배치 수로 이루어지는 핀 조건을 포함하는 입력 데이터를 작성하는 단계와,

상기 입력 데이터를 기초로 하여 상기 유한 요소 해석용 모델에 대해 유한 요소 시뮬레이션 해석 처리를 행하고, 상기 수지 성형품의 소정의 코너부에 있어서의 최대 왜곡을 구하고, 상기 해석 처리의 결과를 품질 공학에 의한 요인 분석 처리를 이용하여 분석하고, 상기 해석 처리의 결과를 기초로 하여 상기 최대 왜곡이 소정의 허용치 이내가 되도록 상기 이젝터 핀의 각 배치 위치에 대해 각각 강제 변위를 부여하는 조건 설정과 강제 변위를 부여하지 않은 조건 설정의 어느 하나를 선택하여 가장 적절한 조합을 구함으로써, 상기 이젝터 핀의 배치 위치를 결정하는 단계를 실행하는 것을 특징으로 하는 금형 설계 프로그램이 기록된 기록 매체.