KR100881717B1 - Capacitor and method for manufacturing the same - Google Patents

Capacitor and method for manufacturing the same Download PDF

Info

Publication number
KR100881717B1
KR100881717B1 KR1020070098562A KR20070098562A KR100881717B1 KR 100881717 B1 KR100881717 B1 KR 100881717B1 KR 1020070098562 A KR1020070098562 A KR 1020070098562A KR 20070098562 A KR20070098562 A KR 20070098562A KR 100881717 B1 KR100881717 B1 KR 100881717B1
Authority
KR
South Korea
Prior art keywords
ruthenium
oxide film
forming step
film forming
film
Prior art date
Application number
KR1020070098562A
Other languages
Korean (ko)
Other versions
KR20080061247A (en
Inventor
도관우
노재성
이기정
송한상
길덕신
김영대
김진혁
박경웅
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to CN2007103056028A priority Critical patent/CN101257051B/en
Priority to US11/965,016 priority patent/US8298909B2/en
Publication of KR20080061247A publication Critical patent/KR20080061247A/en
Application granted granted Critical
Publication of KR100881717B1 publication Critical patent/KR100881717B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 캐패시터 및 그 제조 방법에 관한 것으로, 본 발명의 캐패시터는, 기판 상의 하부전극, 유전막 및 상부전극을 포함하는 캐패시터에 있어서, 상기 하부전극과 상기 상부전극 중 적어도 어느 하나는 루테늄막으로 구성되며, 그 하부에 루테늄 산화막을 포함하고, 상술한 본 발명에 의한 캐패시터 및 그 제조 방법은, 루테늄막을 이용하는 캐패시터의 제조시 루테늄막 하부에 루테늄산화막을 개재시켜 루테늄막의 접착력을 증가시킴으로써 캐패시터 제조를 용이하게 함과 동시에 캐패시터의 전기적 특성을 향상시킬 수 있다.The present invention relates to a capacitor and a method of manufacturing the same, wherein the capacitor of the present invention includes a lower electrode, a dielectric film, and an upper electrode on a substrate, wherein at least one of the lower electrode and the upper electrode is composed of a ruthenium film. And a ruthenium oxide film at the bottom thereof, and the capacitor and the method of manufacturing the same according to the present invention facilitate the manufacture of a capacitor by increasing the adhesion of the ruthenium film by interposing a ruthenium oxide film at the bottom of the ruthenium film during manufacture of the capacitor using the ruthenium film. In addition, the electrical characteristics of the capacitor can be improved.

캐패시터, 루테늄막, 루테늄산화막, ALD(Atomic Layer Deposition) Capacitor, Ruthenium Film, Ruthenium Oxide Film, ALD (Atomic Layer Deposition)

Description

캐패시터 및 그 제조 방법{CAPACITOR AND METHOD FOR MANUFACTURING THE SAME}Capacitor and Manufacturing Method Thereof {CAPACITOR AND METHOD FOR MANUFACTURING THE SAME}

본 발명은 반도체 소자의 캐패시터 제조 기술에 관한 것으로, 특히 루테늄(Ru)과 같은 금속막을 하부 또는 상부 전극으로 하는 캐패시터 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technology for manufacturing a capacitor of a semiconductor device, and more particularly, to a capacitor having a metal film such as ruthenium (Ru) as a lower or upper electrode, and a method of manufacturing the same.

일반적으로, 메모리 셀에 사용되는 캐패시터는 스토리지(storage)용 하부 전극, 유전막, 및 플레이트(plate)용 상부 전극으로 이루어지며, 제한된 면적 내에서 큰 용량 얻기 위해서는 얇은 유전체막 두께를 확보하거나, 3차원적인 캐패시터 구조를 통해서 유효 면적을 증가시키거나, Ta2O5와 같은 고유전율의 유전막을 적용하는 등의 몇 가지 조건이 만족되어야 한다.In general, a capacitor used in a memory cell is composed of a lower electrode for storage, a dielectric film, and an upper electrode for a plate, and in order to obtain a large capacity in a limited area, a thin dielectric film thickness or Several conditions must be met, such as increasing the effective area through a conventional capacitor structure or applying a dielectric constant of high dielectric constant such as Ta 2 O 5 .

한편, 하부전극이 폴리실리콘으로 이루어진 캐패시터에 Ta2O5를 유전막으로 적용하면, Ta2O5 형성 후 수행되는 고온의 열처리 공정시 폴리실리콘의 산화로 인하 여 유효 유전막 두께가 두꺼워져서 캐패시터 용량이 저하될 뿐만 아니라 캐패시터의 자체의 비대칭 전류-전압 특성으로 인한 전류값의 변동에 의해 우수한 전기적 특성을 확보하기가 어렵다.On the other hand, if Ta 2 O 5 is applied as a dielectric film to a capacitor made of polysilicon, the effective dielectric film thickness becomes thick due to oxidation of polysilicon during the high temperature heat treatment process performed after Ta 2 O 5 is formed, thereby increasing the capacitor capacity. In addition to deterioration, it is difficult to secure excellent electrical characteristics due to variations in current values due to the asymmetric current-voltage characteristics of the capacitor itself.

따라서, 예컨대 0.1㎛ 이하의 기술에서는 폴리실리콘 대신 하부 전극 물질로서 루테늄과 같은 금속막을 적용하는 구조, 예를 들어 MIM(Metal-Insulator-Metal) 구조 또는 MIP(Metal-Insulator-Polysilicon) 구조의 캐패시터를 채용하고 있다. 예를 들어, MIM 구조의 캐패시터는 소정 공정이 완료된 기판상에 하부전극용 금속막, 유전막 및 상부전극용 금속막이 적층되어 형성된다. 이때, 하부전극용 금속막 및 상부전극용 금속막으로는 비저항이 낮은 루테늄막을 이용할 수 있으며, 높은 단차를 갖는 MIM 캐패시터의 구조적 특성상 이러한 루테늄막은 ALD(Atomic Layer Deposition) 방식에 의해 증착되고 있다. Therefore, for example, in a technique of 0.1 μm or less, a structure in which a metal film such as ruthenium is applied as a lower electrode material instead of polysilicon, for example, a capacitor having a metal-insulator-metal (MIM) structure or a metal-insulator-polysilicon (MIP) structure is used. I adopt it. For example, a capacitor having a MIM structure is formed by stacking a lower electrode metal film, a dielectric film, and an upper electrode metal film on a substrate on which a predetermined process is completed. In this case, a ruthenium film having a low specific resistance may be used as the lower electrode metal film and the upper electrode metal film. Due to the structural characteristics of the MIM capacitor having a high step, such a ruthenium film is deposited by an ALD (Atomic Layer Deposition) method.

그러나, ALD 방식으로 루테늄막을 증착하는 경우에 있어서, 접착 대상인 기판 물질의 종류에 따라 차이가 있으나 루테늄막은 일반적으로 접착력이 좋지 못하기 때문에, 증착된 루테늄막이 수포(blister) 형태로 부풀어오르는 문제점이 발생한다.However, in the case of depositing a ruthenium film by the ALD method, there is a difference depending on the type of substrate material to be bonded, but since the ruthenium film generally does not have good adhesion, a problem arises that the deposited ruthenium film is blistered. do.

도1은 종래 기술에 따른 MIM 캐패시터의 루테늄막 단면 및 평면을 나타내는 사진으로서, 도1을 참조하면 TiN막(11)과 TiO2막(12)이 순차적으로 형성된 구조 상에 루테늄막(13)을 증착하는 경우에 그 접착력이 좋지 못한 특성으로 인하여 루테늄막이 수포 형태로 부풀어오르는 부분(14)을 갖게 되는 것을 알 수 있다. 이는 캐 패시터 제조를 어렵게 할 뿐 아니라, 제조된 캐패시터의 특성(정전 용량, 누설 전류 등)을 저하시키는 문제점이 있다.1 is a cross-sectional view and a plan view of a ruthenium film of a MIM capacitor according to the prior art. Referring to FIG. 1, a ruthenium film 13 is formed on a structure in which a TiN film 11 and a TiO 2 film 12 are sequentially formed. It can be seen that the ruthenium film has a bulging portion 14 in the form of a blister due to its poor adhesiveness in the case of deposition. This not only makes the capacitor difficult to manufacture, but also lowers the characteristics (capacitance, leakage current, etc.) of the manufactured capacitor.

따라서, 비저항이 낮은 루테늄막을 하부 또는 상부 전극으로 이용하는 캐패시터의 제조시 루테늄막의 접착력을 증가시킬 수 있는 기술이 요구된다. Therefore, there is a need for a technique capable of increasing the adhesion of the ruthenium film in manufacturing a capacitor using a ruthenium film having a low resistivity as a lower or upper electrode.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 루테늄막을 이용하는 캐패시터의 제조시 루테늄막의 접착력을 증가시켜 캐패시터 제조를 용이하게 함과 동시에 캐패시터의 전기적 특성을 향상시킬 수 있는 캐패시터 및 그 제조방법을 제공하는데 그 목적이 있다.The present invention has been proposed in order to solve the above problems of the prior art, a capacitor capable of improving the electrical properties of the capacitor and at the same time to facilitate the manufacture of the capacitor by increasing the adhesion of the ruthenium film when manufacturing the capacitor using the ruthenium film The purpose is to provide a manufacturing method.

상기 목적을 달성하기 위한 본 발명의 캐패시터는, 기판 상의 하부전극, 유전막 및 상부전극을 포함하는 캐패시터에 있어서, 상기 하부전극과 상기 상부전극 중 적어도 어느 하나는 루테늄막으로 구성되며, 그 하부에 루테늄 산화막을 포함한다.In the capacitor of the present invention for achieving the above object, in a capacitor comprising a lower electrode, a dielectric film and an upper electrode on a substrate, at least one of the lower electrode and the upper electrode is composed of a ruthenium film, the ruthenium below It includes an oxide film.

또한, 상기 목적을 달성하기 위한 본 발명의 캐패시터 제조 방법은, 기판상에 제1 루테늄산화막을 형성하는 단계; 상기 제1 루테늄산화막 상에 하부전극용 루테늄막을 형성하는 단계; 상기 하부전극용 루테늄막 상에 유전막을 형성하는 단계; 및 상기 유전막 상에 상부전극용 도전막을 형성하는 단계를 포함한다.In addition, the capacitor manufacturing method of the present invention for achieving the above object comprises the steps of: forming a first ruthenium oxide film on a substrate; Forming a ruthenium film for a lower electrode on the first ruthenium oxide film; Forming a dielectric film on the ruthenium film for the lower electrode; And forming a conductive film for the upper electrode on the dielectric film.

상술한 본 발명에 의한 캐패시터 및 그 제조 방법은, 루테늄막을 이용하는 캐패시터의 제조시 루테늄막 하부에 루테늄산화막을 개재시켜 루테늄막의 접착력을 증가시킴으로써 캐패시터 제조를 용이하게 함과 동시에 캐패시터의 전기적 특성을 향상시킬 수 있다.The above-described capacitor according to the present invention and a method of manufacturing the same by interposing a ruthenium oxide film under the ruthenium film during manufacture of the capacitor using the ruthenium film to increase the adhesion of the ruthenium film to facilitate the manufacture of the capacitor and at the same time improve the electrical characteristics of the capacitor. Can be.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, the most preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.

도2는 본 발명의 제1 실시예에 따른 캐패시터를 나타내는 단면도이다.2 is a cross-sectional view illustrating a capacitor according to a first embodiment of the present invention.

도2에 도시된 바와 같이, 기판(21) 상에 제1 루테늄산화막(RuO2)(22)이 형성되어 있다. 제1 루테늄산화막(22)은 접착력이 좋은 특성을 갖기 때문에, 후속 공정으로 형성될 하부 전극용 루테늄막(23)과 기판(21)과의 접착력을 향상시키기 위한 접착막으로서 작용한다. As shown in FIG. 2, a first ruthenium oxide film RuO 2 22 is formed on the substrate 21. Since the first ruthenium oxide film 22 has a good adhesive property, the first ruthenium oxide film 22 serves as an adhesive film for improving the adhesive force between the lower electrode ruthenium film 23 and the substrate 21 to be formed in a subsequent step.

제1 루테늄산화막(22) 상에 하부전극용 루테늄막(23)이 형성된다.The lower electrode ruthenium film 23 is formed on the first ruthenium oxide film 22.

하부전극용 루테늄막(23) 상에 유전막(24)이 형성된다.The dielectric layer 24 is formed on the ruthenium layer 23 for the lower electrode.

유전막(24) 상부에는 상부전극이 형성되어 캐패시터가 완성된다. 이때, 상부전극용 금속막으로 루테늄막을 사용하는 경우에는 하부전극용 루테늄막(23)과 마찬가지로 그 하부에 루테늄산화막을 개재시켜 접착력을 향상시킨다. 즉, 유전막(24) 상에 제2 루테늄산화막(25)이 형성되고, 제2 루테늄산화막(25) 상에 상부전극용 루테늄막(26)이 형성된다.An upper electrode is formed on the dielectric layer 24 to complete the capacitor. In this case, when the ruthenium film is used as the upper electrode metal film, similarly to the ruthenium film 23 for the lower electrode, a ruthenium oxide film is interposed therebetween to improve adhesion. That is, the second ruthenium oxide film 25 is formed on the dielectric film 24, and the ruthenium film 26 for the upper electrode is formed on the second ruthenium oxide film 25.

이와 같은 캐패시터의 구조를 채택하면, 루테늄막 하부에 접착력이 좋은 루테늄산화막이 개재되어 캐패시터 제조가 용이해지고 캐패시터의 전기적 특성을 향상시킬 수 있다.By adopting the structure of such a capacitor, a ruthenium oxide film having a good adhesive strength is interposed in the lower part of the ruthenium film to facilitate the manufacture of the capacitor and to improve the electrical characteristics of the capacitor.

이하, 상기의 본 발명의 제1 실시예에 따른 캐패시터의 제조방법을 설명하기 전에, 우선 ALD 방식에 의해 루테늄막을 증착하는 방법 및 루테늄산화막을 증착하는 방법을 도3 및 도4를 참조하여 설명하기로 한다. Hereinafter, before describing a method of manufacturing a capacitor according to the first embodiment of the present invention, a method of depositing a ruthenium film and a method of depositing a ruthenium oxide film by the ALD method will be described with reference to FIGS. 3 and 4. Shall be.

도3은 ALD 방식에 의해 루테늄막을 형성하는 방법을 설명하기 위한 도면이다.3 is a view for explaining a method of forming a ruthenium film by the ALD method.

도3을 참조하면, ALD 방식에 의한 루테늄막의 증착 과정은, 반응 챔버로 루테늄 소스를 주입하는 제1 공정, N2 가스를 이용하여 반응 챔버를 퍼지(purge)하는 제2 공정, 상기 반응 챔버 내로 O2 또는 O3를 포함하는 반응 가스를 주입하는 제3 공정 및 미반응 가스를 제거하기 위해 N2 가스를 이용하여 반응 챔버를 퍼지하는 제4공정을 포함한다. Referring to FIG. 3, a deposition process of a ruthenium film by an ALD method may include a first process of injecting a ruthenium source into the reaction chamber, a second process of purging the reaction chamber using N 2 gas, and into the reaction chamber. And a third step of injecting a reaction gas containing O 2 or O 3 and a fourth step of purging the reaction chamber using N 2 gas to remove unreacted gas.

이와 같은 제1 내지 제4 공정을 1 사이클(cycle)로 하여, 이 사이클을 반복 수행함으로써 원하는 두께의 박막을 균일하게 증착할 수 있다. 이때, 반응 가스로 사용되는 O2 또는 O3 가스는 루테늄막을 구성하는 성분으로 작용하는 것이 아니라, 루테늄 소스의 분해 등 루테늄막 형성을 돕기 위한 것이다.By repeating this cycle with the first to fourth processes as one cycle, a thin film having a desired thickness can be uniformly deposited. At this time, O 2 used as the reaction gas Or O 3 The gas does not act as a component of the ruthenium film, but is intended to assist in the formation of the ruthenium film such as decomposition of the ruthenium source.

도4는 ALD 방식에 의해 루테늄 산화막을 형성하는 방법을 설명하기 위한 도 면이다.4 is a view for explaining a method of forming a ruthenium oxide film by the ALD method.

도4를 참조하면, ALD 방식에 의한 루테늄산화막의 증착 과정은, 전술한 루테늄막 증착 과정(도3 참조) 중 제 3공정에서의 반응 가스의 유량과 주입 시간을 조절함으로써 이루어진다. Referring to FIG. 4, the deposition process of the ruthenium oxide film by the ALD method is performed by adjusting the flow rate and injection time of the reaction gas in the third step of the above-described ruthenium film deposition process (see FIG. 3).

즉, 전술한 도3에 도시된 루테늄막 형성 공정에서는 반응 가스의 유량(f1) 또는 주입시간(t1)을 소정 임계값 이하로 조절하여 산소가 함유되지 않은 루테늄막을 형성하는 것이 가능하였다. 반면, 본 도4에 도시된 공정에서는 반응 가스의 유량(f2) 또는 주입시간(t2)을 반응 가스의 유량(f1) 또는 주입시간(t1)보다 소정 정도 이상 증가시킴으로써 산소를 함유하는 루테늄막 즉, 루테늄 산화막을 형성할 수 있다. That is, in the above-described ruthenium film formation process shown in FIG. 3, it was possible to form a ruthenium film containing no oxygen by adjusting the flow rate f1 or injection time t1 of the reaction gas below a predetermined threshold value. On the other hand, in the process shown in Fig. 4, the ruthenium film containing oxygen is increased by increasing the flow rate f2 or injection time t2 of the reaction gas by a predetermined level or more than the flow rate f1 or injection time t1 of the reaction gas. , Ruthenium oxide film can be formed.

이하, 이러한 루테늄막 및 루테늄산화막의 증착 방식을 전제로 하여 본 발명의 제1 실시예에 따른 캐패시터 제조 방법을 설명하기로 한다.Hereinafter, a method of manufacturing a capacitor according to a first embodiment of the present invention will be described on the assumption that the ruthenium film and the ruthenium oxide film are deposited.

도5a 내지 도5g는 본 발명의 제1 실시예에 따른 캐패시터의 제조 방법을 나타내는 공정 단면도이다. 본 도면에서는 실린더형 캐패시터를 일례로 하여 그 제조 방법을 설명하기로 하나, 이에 한정되는 것은 아니며 평판형 또는 콘케이브형(concave type) 캐패시터에도 적용 가능하다.5A to 5G are cross-sectional views illustrating a method of manufacturing a capacitor according to a first embodiment of the present invention. In the drawings, a method of manufacturing the same will be described using a cylindrical capacitor as an example, but the present invention is not limited thereto, and the present invention is also applicable to a flat type or a concave type capacitor.

도5a에 도시된 바와 같이, 소정의 하부 구조물이 형성된 기판(51) 상에 몰드 산화막(52)을 형성한다. 몰드 산화막(52)은 예를 들어, 1.5㎛의 두께로 형성될 수 있다. 본 도면에는 도시되지 않았으나, 몰드 산화막(52) 하부에는 질화막으로 이루 어진 식각 정지막이 개재될 수 있다.As shown in FIG. 5A, a mold oxide film 52 is formed on a substrate 51 on which a predetermined lower structure is formed. The mold oxide film 52 may be formed to have a thickness of 1.5 μm, for example. Although not shown in the drawing, an etch stop film made of a nitride film may be interposed below the mold oxide film 52.

도5b에 도시된 바와 같이, 기판(51)의 소정 부분(예를 들어, 스토리지 노드 콘택)이 노출되도록 몰드 산화막(52)(몰드 산화막(52) 하부에 식각 정지막이 개재된 경우에는, 몰드 산화막(52) 및 식각 정지막)을 선택적으로 식각하여, 캐패시터 영역(500)을 한정한다. 캐패시터 영역(500)은 예를 들어 150㎚의 폭 및 1.5㎛의 깊이를 가질 수 있다. As shown in Fig. 5B, when the etch stop film is interposed below the mold oxide film 52 (mold oxide film 52) so that a predetermined portion (for example, a storage node contact) of the substrate 51 is exposed, the mold oxide film is formed. 52 and the etch stop film are selectively etched to define the capacitor region 500. Capacitor region 500 may, for example, have a width of 150 nm and a depth of 1.5 μm.

도5c에 도시된 바와 같이, 캐패시터 영역(500)을 포함하는 결과물의 전면에 제1 루테늄산화막(53)을 증착한다. 제1 루테늄산화막(53)은 후속 공정으로 형성될 하부전극용 루테늄막(54)과 기판(51) 사이의 접착력을 향상시키는 역할을 한다.As shown in FIG. 5C, a first ruthenium oxide film 53 is deposited on the entire surface of the resultant including the capacitor region 500. The first ruthenium oxide film 53 serves to improve the adhesion between the ruthenium film 54 for the lower electrode to be formed in a subsequent process and the substrate 51.

이러한 제1 루테늄산화막(53)의 증착은 도4에서 설명한 과정에 의하여 이루어진다. 즉, 도4의 제1 내지 제4 공정을 1 사이클로 하고 이 사이클을 반복 수행함으로써 제1 루테늄산화막(53)을 원하는 두께로 증착하되, 특히 반응 챔버 내로 O2 또는 O3를 포함하는 반응 가스를 주입하는 제3 공정에서 반응 가스의 유량(f2) 또는 주입시간(t2)을 소정 임계값 이상으로 조절한다. The deposition of the first ruthenium oxide film 53 is performed by the process described with reference to FIG. 4. That is, the first ruthenium oxide film 53 is deposited to a desired thickness by setting the first to fourth processes of FIG. 4 as one cycle and repeating the cycle, and in particular, a reaction gas including O 2 or O 3 is introduced into the reaction chamber. In the third step of injecting, the flow rate f2 or the injection time t2 of the reaction gas is adjusted to a predetermined threshold value or more.

좀더 상세하게는, 제1 루테늄산화막(53)의 증착은 200~400℃의 온도 또는 3~4torr의 압력을 유지하는 상태에서 수행되는 것이 바람직하며, 50~500sccm 유량의 루테늄 소스를 0.1~10초 동안 주입하고(제1 공정), 100sccm~900sccm 유량의 N2 가스를 1~5초 동안 주입하고(제2 공정), 200~1000sccm의 O2 가스를 1~10초 동안 주 입하고(제3 공정), 100sccm~900sccm 유량의 N2 가스를 1~5초 동안 주입하는(제4 공정) 과정을 포함하는 것이 바람직하다. 또한, 제3 공정에 사용되는 반응 가스는 O2 또는 O3를 포함하되, H2O, NH3 또는 H2 가스 중 선택되는 하나 이상의 가스를 더 포함할 수도 있다.More specifically, the deposition of the first ruthenium oxide film 53 is preferably performed at a temperature of 200 to 400 ° C. or a pressure of 3 to 4 torr, and 0.1 to 10 seconds for a ruthenium source having a flow rate of 50 to 500 sccm. (In the first step), inject N 2 gas at a flow rate of 100 sccm to 900 sccm for 1 to 5 seconds (second step), inject 200 to 1000 sccm of O 2 gas for 1 to 10 seconds (third step) Step), it is preferable to include a step of injecting (Nstep 4) the N 2 gas of 100sccm ~ 900sccm flow rate for 1 to 5 seconds. In addition, the reaction gas used in the third process may include O 2 or O 3, and may further include one or more gases selected from H 2 O, NH 3 or H 2 gas.

도5d에 도시된 바와 같이, 제1 루테늄산화막(53) 상부에 하부전극용 루테늄막(54)을 증착한다. 접착력이 좋은 제1 루테늄산화막(53) 상에 하부전극용 루테늄막(54)이 증착되기 때문에 하부전극용 루테늄막(54)의 부풀어오름을 방지할 수 있다.As shown in FIG. 5D, a ruthenium film 54 for lower electrodes is deposited on the first ruthenium oxide film 53. Since the lower electrode ruthenium film 54 is deposited on the first ruthenium oxide film 53 having good adhesion, swelling of the lower electrode ruthenium film 54 can be prevented.

이러한 하부전극용 루테늄막(54)의 증착은 도3에서 설명한 과정에 의해 이루어진다. 즉, 도3의 제1 내지 제4 공정을 1 사이클로 하고 이 사이클을 반복 수행함으로써 하부전극용 루테늄막(54)을 원하는 두께로 증착하되, 특히 반응 챔버 내로 O2 또는 O3를 포함하는 반응 가스를 주입하는 제3 공정에서 반응 가스의 유량(f1) 또는 주입시간(t1)을 소정 임계값 이하로 조절한다. 바람직하게는, 전술한 제1 루테늄산화막(53) 증착에 사용되는 반응 가스의 유량(f2) 또는 주입시간(t2)은 하부전극용 루테늄막(54)의 증착에 사용되는 반응 가스의 유량(f1) 또는 주입시간(t1)보다 각각 두배 이상 큰 값을 갖는다.The ruthenium film 54 for the lower electrode is deposited by the process described with reference to FIG. 3. That is, the first to fourth processes of FIG. 3 are used as one cycle, and the cycle is repeated to deposit the ruthenium film 54 for the lower electrode to a desired thickness, and in particular, a reaction gas including O 2 or O 3 into the reaction chamber. In the third step of injecting the mixture, the flow rate f1 or the injection time t1 of the reaction gas is adjusted to a predetermined threshold or less. Preferably, the flow rate f2 or injection time t2 of the reaction gas used for the deposition of the first ruthenium oxide film 53 described above is a flow rate f1 of the reaction gas used for the deposition of the ruthenium film 54 for the lower electrode. ) Or more than twice the injection time (t1).

좀더 상세하게는, 하부전극용 루테늄막(54)의 증착은 200~400℃의 온도 또는 3~4torr의 압력을 유지하는 상태에서 수행되는 것이 바람직하며, 50~500sccm 유량 의 루테늄 소스를 0.1~10초 동안 주입하고(제1 공정), 100sccm~900sccm 유량의 N2 가스를 1~5초 동안 주입하고(제2 공정), 200~1000sccm의 O2 가스를 1~10초 동안 주입하고(제3 공정), 100sccm~900sccm 유량의 N2 가스를 1~5초 동안 주입하는(제4 공정) 과정을 포함하되, 전술한 제1 루테늄산화막(53) 증착의 제3 공정시 사용되는 O2 가스의 유량 또는 주입시간은 하부전극용 루테늄막(54) 증착의 제3 공정시 사용되는 O2 가스의 유량 또는 주입시간보다 소정 정도(바람직하게는 두배 이상) 큰 것을 전제로 한다. 또한, 제3 공정에 사용되는 반응 가스는 O2 또는 O3를 포함하되, H2O, NH3 또는 H2 가스 중 선택되는 하나 이상의 가스를 더 포함할 수도 있다.In more detail, the deposition of the ruthenium film 54 for the lower electrode is preferably performed at a temperature of 200 to 400 ° C. or a pressure of 3 to 4 torr, and a ruthenium source having a flow rate of 50 to 500 sccm is 0.1 to 10. Inject for 2 seconds (first process), inject N 2 gas at a flow rate of 100 sccm ~ 900 sccm for 1 to 5 seconds (second process), injects 200 to 1000 sccm O 2 gas for 1 to 10 seconds (third step) Process), and injecting N 2 gas at a flow rate of 100 sccm to 900 sccm for 1 to 5 seconds (fourth process), wherein the O 2 gas used in the third process of depositing the first ruthenium oxide film 53 is described above. The flow rate or injection time is assumed to be a certain degree (preferably two or more times) larger than the flow rate or injection time of the O 2 gas used in the third process of depositing the ruthenium film 54 for the lower electrode. In addition, the reaction gas used in the third process may include O 2 or O 3, and may further include one or more gases selected from H 2 O, NH 3 or H 2 gas.

이와 같은 제1 루테늄산화막(53) 형성 공정 및 하부전극용 루테늄막(54) 형성 공정은 인시튜(Insitu)로 수행될 수 있다.The process of forming the first ruthenium oxide film 53 and the process of forming the ruthenium film 54 for the lower electrode may be performed in situ.

도5e에 도시된 바와 같이, 몰드 산화막(52)이 노출될 때까지 화학적 기계적 연마(CMP : Chemical Mechanical Polishing) 또는 에치백(etch back)을 수행함으로써, 하부전극용 루테늄막(54)의 노드를 분리시킨다. 이와 같이, 노드가 분리된 하부전극용 루테늄막(54)을 이하, 루테늄 하부전극(54a)이라 한다.As shown in Fig. 5E, the nodes of the lower electrode ruthenium film 54 are removed by performing chemical mechanical polishing (CMP) or etch back until the mold oxide film 52 is exposed. Isolate. In this way, the lower electrode ruthenium film 54 in which the nodes are separated is hereinafter referred to as the ruthenium lower electrode 54a.

도5f에 도시된 바와 같이, BOE를 이용한 습식 식각으로 몰드 산화막(52)을 제거하여 루테늄 하부전극(54a)을 실린더형(cylinder type)으로 형성한다. 그러나, 본 공정은 실린더형의 캐패시터 형성을 위한 것으로 그 수행이 반드시 요구되는 것은 아니다. 본 도면의 몰드 산화막(52) 제거 공정이 생략되는 경우에는 콘케이브 형(concave type) 캐패시터가 형성된다. As shown in FIG. 5F, the mold oxide layer 52 is removed by wet etching using BOE to form the ruthenium lower electrode 54 a in a cylindrical type. However, this process is for forming a cylindrical capacitor and its performance is not necessarily required. When the process of removing the mold oxide film 52 in this figure is omitted, a concave type capacitor is formed.

도5g에 도시된 바와 같이, 루테늄 하부전극(54a)을 포함하는 결과물의 전면에 유전막(55)을 증착한다. 유전막(55)은 고유전율을 갖는 절연막으로서 ALD 방식에 의해 증착한다.As shown in FIG. 5G, the dielectric film 55 is deposited on the entire surface of the resultant product including the ruthenium lower electrode 54a. The dielectric film 55 is an insulating film having a high dielectric constant and is deposited by the ALD method.

이어서, 유전막(55) 상부에 후속 공정으로 형성될 상부전극용 루테늄막(57)의 접착력을 향상시키기 위한 접착막으로서 제2 루테늄산화막(56)을 증착한다. 제2 루테늄산화막(56)은 전술한 제1 루테늄산화막(53) 증착과 동일한 과정으로 형성된다. Next, a second ruthenium oxide film 56 is deposited on the dielectric film 55 as an adhesive film for improving the adhesion of the ruthenium film 57 for the upper electrode to be formed in a subsequent process. The second ruthenium oxide film 56 is formed by the same process as the deposition of the first ruthenium oxide film 53 described above.

이어서, 제2 루테늄산화막(56) 상에 상부전극용 루테늄막(57)을 증착한다. 상부전극용 루테늄막(57)은 전술한 하부전극용 루테늄막(54) 증착과 동일한 과정으로 형성된다.Subsequently, an upper electrode ruthenium film 57 is deposited on the second ruthenium oxide film 56. The upper electrode ruthenium film 57 is formed by the same process as the above-described deposition of the lower electrode ruthenium film 54.

이러한 과정에 의하여 비저항이 낮은 루테늄막을 하부 또는 상부 전극으로 사용하는 경우에도 루테늄막의 접착력을 증가시킬 수 있어 전기적 특성의 열화가 없는 캐패시터를 제조할 수 있다. 아울러, 접착막으로서의 루테늄산화막 증착과 루테늄막의 증착이 인시튜로 이루어질 수 있기 때문에 공정 시간 및 비용 증가를 억제할 수 있다.By this process, even when a ruthenium film having a low specific resistance is used as the lower or upper electrode, the adhesion of the ruthenium film can be increased, so that a capacitor can be manufactured without deterioration of electrical characteristics. In addition, since the ruthenium oxide film deposition as the adhesive film and the deposition of the ruthenium film can be made in situ, it is possible to suppress an increase in process time and cost.

한편, 전술한 제1 실시예에 따른 캐패시터 제조 방법에 있어서, 제1 루테늄산화막(53) 상에 하부전극용 루테늄막(54)을 증착하는 과정에서 루테늄 소스와 반응 가스에 의해 제1 루테늄산화막(53)이 어느 정도 환원된다. 이러한 특성을 이용 하면 전술한 제1 실시예에 따른 캐패시터의 전기적 특성을 더욱 개선할 수 있다. 이하, 도6 및 도7을 참조하여 더욱 상세히 설명하기로 한다.On the other hand, in the capacitor manufacturing method according to the first embodiment described above, in the process of depositing the ruthenium film 54 for the lower electrode on the first ruthenium oxide film 53, the first ruthenium oxide film ( 53) is reduced to some extent. By using these characteristics, the electrical characteristics of the capacitor according to the first embodiment may be further improved. Hereinafter, with reference to FIGS. 6 and 7 will be described in more detail.

도6은 루테늄산화막 상에 루테늄막을 증착하는 과정에서 루테늄산화막이 환원되는 과정을 설명하기 위한 도면이다. 6 is a view for explaining a process of reducing the ruthenium oxide film in the process of depositing a ruthenium film on the ruthenium oxide film.

도6의 (a)에 도시된 바와 같이, 기판(61) 상에 루테늄산화막(62)을 증착한다. 이때, 루테늄산화막(62)의 증착은 전술한 제1 루테늄산화막(53)의 증착과 동일한 방법으로 수행된다.As shown in FIG. 6A, a ruthenium oxide film 62 is deposited on the substrate 61. At this time, the deposition of the ruthenium oxide film 62 is performed in the same manner as the deposition of the first ruthenium oxide film 53 described above.

연속하여, 도6의 (b)에 도시된 바와 같이, 루테늄산화막(62) 상에 루테늄막(63)을 증착한다. 이때, 루테늄막(63)의 증착은 전술한 하부전극용 루테늄막(54)의 증착과 동일한 방법으로 수행된다.Subsequently, as shown in FIG. 6B, a ruthenium film 63 is deposited on the ruthenium oxide film 62. At this time, the deposition of the ruthenium film 63 is performed in the same manner as the deposition of the ruthenium film 54 for the lower electrode.

여기서, 루테늄막(63)의 증착시 루테늄 소스 및 반응 가스에 의해 하부의 루테늄산화막(62)에 포함된 산소가 제거되면서 루테늄산화막(62)이 환원된다. 루테늄산화막(62)의 환원 정도는 루테늄 소스 및 반응 가스의 유량, 주입시간 등과 같은 루테늄막(63)의 증착 조건과 루테늄산화막(62) 또는 루테늄막(63)의 두께 등 여러가지 인자에 의해 달라진다.Here, when the ruthenium film 63 is deposited, the ruthenium oxide film 62 is reduced while oxygen contained in the lower ruthenium oxide film 62 is removed by the ruthenium source and the reaction gas. The degree of reduction of the ruthenium oxide film 62 varies depending on various factors such as the deposition conditions of the ruthenium film 63 and the thickness of the ruthenium oxide film 62 or the ruthenium film 63, such as the flow rate and injection time of the ruthenium source and the reaction gas.

따라서, 루테늄산화막(62)의 환원에 영향을 미치는 상기 여러가지 인자를 적절히 조절하면, 도6의 (c)와 같이 루테늄산화막(62)을 완전히 환원시켜 기판(61) 상에 순수한 루테늄막(64) 만이 형성되게 할 수 있다. Therefore, if the various factors affecting the reduction of the ruthenium oxide film 62 are appropriately adjusted, the ruthenium oxide film 62 is completely reduced as shown in FIG. Only can be formed.

이와 같이, 순수한 루테늄막(64)의 하부는 루테늄산화막(62)의 환원으로 형성되는 것이기 때문에, 종래의 기판 상에 루테늄막을 바로 증착하여 발생하는 문제 점, 즉, 루테늄막의 접착 불량으로 루테늄막이 수포처럼 부풀어오르는 현상을 방지할 수 있다. 또한, 기판 상에 순수한 루테늄막만이 형성되는 경우에는 루테늄막 하부에 루테늄산화막이 개재된 경우에 비하여 후속 열공정 등에서 보다 안정적인 특성을 갖는 캐패시터를 제조할 수 있다. As described above, since the lower portion of the pure ruthenium film 64 is formed by the reduction of the ruthenium oxide film 62, the problem caused by directly depositing the ruthenium film on a conventional substrate, that is, the ruthenium film is bled due to poor adhesion of the ruthenium film. Swelling can be prevented. In addition, when only a pure ruthenium film is formed on the substrate, a capacitor having more stable characteristics in a subsequent thermal process may be manufactured as compared with a case where a ruthenium oxide film is interposed below the ruthenium film.

이하, 도6을 전제로 본 발명의 제2 실시예에 따른 캐패시터 제조 방법을 설명하기로 한다.Hereinafter, a method of manufacturing a capacitor according to a second embodiment of the present invention will be described with reference to FIG. 6.

도7a 내지 도7f는 본 발명의 제2 실시예에 따른 캐패시터의 제조 방법을 나타내는 공정 단면도이다. 본 도면에서 도5와 대응되는 부분은 동일한 도면 부호를 사용하기로 하며, 그에 대한 상세한 설명은 생략하기로 한다.7A to 7F are cross-sectional views illustrating a method of manufacturing a capacitor according to a second embodiment of the present invention. In FIG. 5, portions corresponding to those of FIG. 5 will be denoted by the same reference numerals, and detailed description thereof will be omitted.

도7a에 도시된 바와 같이, 소정의 하부 구조물이 형성된 기판(51) 상에 캐패시터 영역을 구비하는 몰드 산화막(52)이 형성되고, 그 전면에 제1 루테늄산화막(53)이 증착된다. As shown in FIG. 7A, a mold oxide film 52 having a capacitor region is formed on a substrate 51 on which a predetermined lower structure is formed, and a first ruthenium oxide film 53 is deposited on the entire surface thereof.

이러한 제1 루테늄산화막(53)의 증착 방식은 도5c에서 설명한 바와 같다. 단, 후속 하부전극용 루테늄막(54) 증착시 제1 루테늄산화막(53)이 완전히 환원될 수 있도록 제1 루테늄산화막(53)의 두께는 상대적으로 얇게 조절되어야 한다.The deposition method of the first ruthenium oxide film 53 is as described with reference to FIG. 5C. However, the thickness of the first ruthenium oxide film 53 should be controlled to be relatively thin so that the first ruthenium oxide film 53 can be completely reduced during the subsequent deposition of the ruthenium film 54 for the lower electrode.

도7b에 도시된 바와 같이, 제1 루테늄산화막(53) 상부에 하부전극용 루테늄막(54)을 증착한다. 이 증착 과정에서 도6에서 설명한 바와 같이, 제1 루테늄산화막(53)에 포함된 산소가 제거되어 제1 루테늄산화막(53)이 루테늄막으로 환원된다.As shown in FIG. 7B, a ruthenium film 54 for lower electrodes is deposited on the first ruthenium oxide film 53. In this deposition process, as described with reference to FIG. 6, oxygen included in the first ruthenium oxide film 53 is removed to reduce the first ruthenium oxide film 53 to the ruthenium film.

이러한 하부전극용 루테늄막(54)의 증착 방식은 도5d에서 설명한 바와 같다. 단, 제1 루테늄산화막(53)이 완전히 환원될 수 있도록 하부전극용 루테늄 막(54)의 두께는 제1 루테늄산화막(53)의 두께보다 큰 것을 전제로, 상대적으로 두껍게 조절되어야 한다. 또한, 제1 루테늄산화막(53)이 완전히 환원될 수 있도록 하부전극용 루테늄막(54)의 증착시 루테늄 소스의 유량 또는 주입 시간과 반응 가스의 유량 또는 주입 시간을 적절히 조절하여야 한다. The deposition method of the ruthenium film 54 for the lower electrode is as described with reference to FIG. 5D. However, the thickness of the lower electrode ruthenium film 54 should be relatively thick, so that the first ruthenium oxide film 53 can be completely reduced. In addition, in order to completely reduce the first ruthenium oxide film 53, the flow rate or injection time of the ruthenium source and the reaction gas flow rate or injection time should be appropriately adjusted during the deposition of the lower electrode ruthenium film 54.

이와 같이, 도7a 및 도7b에서 제1 루테늄산화막(53) 및 하부전극용 루테늄막(54)의 증착 조건 등을 적절히 조절한 결과, 도7c에 도시된 바와 같이, 제1 루테늄산화막(53)이 완전히 환원되어 몰드 산화막(52)을 포함하는 기판(51) 상에는 하부 전극을 이루는 순수한 루테늄막(510)만 잔류하게 된다. As described above, as a result of properly adjusting the deposition conditions of the first ruthenium oxide film 53 and the lower electrode ruthenium film 54 in FIGS. 7A and 7B, the first ruthenium oxide film 53 is shown in FIG. 7C. The pure ruthenium film 510 constituting the lower electrode remains on the substrate 51 including the mold oxide film 52.

한편, 제1 루테늄산화막(53) 환원을 위해 증착 조건 등 여러가지 인자를 조절하더라도 제1 루테늄산화막(53)이 미처 환원되지 않고 잔류할 가능성을 완전히 배제하기 위하여, 하부전극용 루테늄막(54)의 증착이 완료된 후 후속 열처리 공정을 더 수행할 수도 있다. 후속 열처리 공정은, 급속 열처리 또는 노 열처리 방식을 이용하고 350~600℃의 온도에서 진행되는 것이 바람직하다.Meanwhile, even if various factors such as deposition conditions are adjusted to reduce the first ruthenium oxide film 53, in order to completely exclude the possibility that the first ruthenium oxide film 53 remains without being reduced, the ruthenium film 54 for the lower electrode After the deposition is completed, the subsequent heat treatment process may be further performed. The subsequent heat treatment step is preferably carried out at a temperature of 350 ~ 600 ℃ using a rapid heat treatment or furnace heat treatment method.

도7d에 도시된 바와 같이, 순수한 루테늄막(510)이 형성된 결과물에 대해 몰드 산화막(52)이 노출될 때까지 화학적 기계적 연마 또는 에치백을 수행함으로써 노드를 분리시켜 루테늄 하부전극(510a)을 형성한 후, 몰드 산화막(52)을 제거한다.As shown in FIG. 7D, the ruthenium lower electrode 510a is formed by separating the nodes by performing chemical mechanical polishing or etch back until the mold oxide film 52 is exposed to the resultant product of the pure ruthenium film 510. After that, the mold oxide film 52 is removed.

이어서, 루테늄 하부전극(510a)을 포함하는 결과물의 전면에 유전막(55)을 증착한고, 유전막(55) 상부에 제2 루테늄산화막(56)을 증착한다. Subsequently, the dielectric film 55 is deposited on the entire surface of the resultant product including the ruthenium lower electrode 510a, and the second ruthenium oxide film 56 is deposited on the dielectric film 55.

도7e에 도시된 바와 같이, 제2 루테늄산화막(56) 상부에 상부전극용 루테늄 막(57)을 증착한다. 이 과정에서 제2 루테늄산화막(56)이 완전히 환원될 수 있다.As shown in FIG. 7E, a ruthenium film 57 for an upper electrode is deposited on the second ruthenium oxide film 56. In this process, the second ruthenium oxide film 56 may be completely reduced.

그 결과, 도7f에 도시된 바와 같이, 유전막(55) 상에는 상부 전극을 이루는 순수한 루테늄막(520)만이 잔류하게 된다.As a result, as shown in FIG. 7F, only the pure ruthenium film 520 constituting the upper electrode remains on the dielectric film 55.

이와 같이 본 발명의 제2 실시예에 따른 캐패시터 제조 방법에 의하여 형성된 캐패시터는, 루테늄막의 접착 불량 없이 기판 상에 루테늄막을 증착할 수 있고 특히, 그 하부에 개재되어 있던 루테늄산화막을 환원시켜 루테늄막으로 변화시키기 때문에 본 발명의 제1 실시예보다 안정적인 캐패시터 특성을 확보할 수 있다.As described above, the capacitor formed by the capacitor manufacturing method according to the second embodiment of the present invention can deposit a ruthenium film on a substrate without a poor adhesion of the ruthenium film, and in particular, reduces the ruthenium oxide film interposed thereunder into the ruthenium film. Because of the change, more stable capacitor characteristics can be obtained than in the first embodiment of the present invention.

도8은 루테늄산화막 상에 루테늄막을 증착하는 과정에서 루테늄산화막이 실제로 환원됨을 보여주는 그래프이다.8 is a graph showing that the ruthenium oxide film is actually reduced during the deposition of the ruthenium film on the ruthenium oxide film.

도8의 좌측 도면은, SiO2막, ZrO2막, RuO2막 및 Ru막이 순차적으로 적층된 구조에 대한 오거(auger) 측정 결과를 도시한 그래프이다. 이를 참조하면, 스퍼터링 시간(sputtering time)이 20min이 될 때까지 Ru의 비율이 95% 이상으로 순수한 Ru막이 형성되어 있음을 알 수 있다. 이는, Ru막의 증착시 하부의 RuO2막이 환원되어 최종적으로 SiO2막, ZrO2막 및 Ru막이 적층된 구조가 형성되는 것을 나타낸다.8 is a graph showing auger measurement results for a structure in which SiO 2 films, ZrO 2 films, RuO 2 films, and Ru films are sequentially stacked. Referring to this, it can be seen that a pure Ru film is formed with a Ru ratio of 95% or more until the sputtering time becomes 20min. This indicates that, during the deposition of the Ru film, the lower RuO 2 film is reduced to finally form a structure in which a SiO 2 film, a ZrO 2 film, and a Ru film are laminated.

도8의 우측 도면은, SiO2막, ZrO2막, RuO2막 및 Ru막이 순차적으로 적층된 구조와 SiO2막, ZrO2막 및 Ru막이 순차적으로 적층된 구조에 대한 XRD 측정 결과를 도시한 그래프이다. 이를 참조하면, RuO2막 상에 Ru막을 증착한 경우와 바로 Ru막을 증착한 경우 양자의 결정 구조가 거의 동일함을 알 수 있다. 이는, Ru막의 증착시 하부의 RuO2막이 Ru막으로 환원되는 것을 나타낸다.8 shows XRD measurement results of a structure in which SiO 2 films, ZrO 2 films, RuO 2 films, and Ru films are sequentially stacked, and a structure in which SiO 2 films, ZrO 2 films, and Ru films are sequentially stacked. It is a graph. Referring to this, it can be seen that when the Ru film is deposited on the RuO 2 film, the crystal structure of both is almost the same. This indicates that the lower RuO 2 film is reduced to the Ru film upon deposition of the Ru film.

본 발명의 기술 사상은 상기 바람직한 실시예들에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been specifically recorded in accordance with the above-described preferred embodiments, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

도1은 종래 기술에 따른 MIM 캐패시터의 루테늄막 단면 및 평면을 나타내는 사진.1 is a photograph showing a ruthenium film cross section and a plane of a MIM capacitor according to the prior art.

도2는 본 발명의 제1 실시예에 따른 캐패시터를 나타내는 단면도.Fig. 2 is a sectional view showing a capacitor according to a first embodiment of the present invention.

도3은 ALD 방식에 의해 루테늄막을 형성하는 방법을 설명하기 위한 도면.3 is a view for explaining a method of forming a ruthenium film by the ALD method.

도4는 ALD 방식에 의해 루테늄산화막을 형성하는 방법을 설명하기 위한 도면.4 is a view for explaining a method of forming a ruthenium oxide film by the ALD method.

도5a 내지 도5j는 본 발명의 제1 실시예에 따른 캐패시터의 제조 방법을 나타내는 공정 단면도.5A to 5J are cross-sectional views illustrating a method of manufacturing a capacitor according to the first embodiment of the present invention.

도6은 루테늄산화막 상에 루테늄막을 증착하는 과정에서 루테늄산화막이 환원되는 과정을 설명하기 위한 도면.6 is a view for explaining a process of reducing the ruthenium oxide film in the process of depositing a ruthenium film on the ruthenium oxide film.

도7a 내지 도7f는 본 발명의 제2 실시예에 따른 캐패시터의 제조 방법을 나타내는 공정 단면도.7A to 7F are cross-sectional views illustrating a method of manufacturing a capacitor according to a second embodiment of the present invention.

도8은 루테늄산화막 상에 루테늄막을 증착하는 과정에서 루테늄산화막이 실제로 환원됨을 보여주는 그래프.8 is a graph showing that the ruthenium oxide film is actually reduced in the process of depositing the ruthenium film on the ruthenium oxide film.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

21 : 기판 22, 25 : 루테늄산화막21: substrate 22, 25: ruthenium oxide film

23 : 하부전극용 루테늄막 24 : 유전막23: ruthenium film for the lower electrode 24: dielectric film

26 : 상부전극용 루테늄막26: ruthenium film for the upper electrode

Claims (29)

하부전극, 유전막 및 상부전극을 포함하는 캐패시터를 제조하는 방법에 있어서,In the method of manufacturing a capacitor comprising a lower electrode, a dielectric film and an upper electrode, 상기 하부전극을 형성하는 단계 또는 상기 상부전극을 형성하는 단계는,Forming the lower electrode or forming the upper electrode, 기판상에 루테늄산화막을 형성하는 단계; 및Forming a ruthenium oxide film on the substrate; And 상기 루테늄산화막 상에 루테늄막을 형성하면서, 상기 루테늄산화막을 루테늄막으로 환원시키는 단계를 포함하는 Reducing the ruthenium oxide film to a ruthenium film while forming a ruthenium film on the ruthenium oxide film; 캐패시터 제조 방법.Capacitor Manufacturing Method. 제1항에 있어서,The method of claim 1, 상기 루테늄산화막 형성 단계 및 상기 루테늄막 형성 단계는, The ruthenium oxide film forming step and the ruthenium film forming step, ALD 방식으로 수행되는Performed in the ALD manner 캐패시터 제조 방법.Capacitor Manufacturing Method. 제2항에 있어서,The method of claim 2, 상기 루테늄산화막 형성 단계 및 상기 루테늄막 형성 단계는,The ruthenium oxide film forming step and the ruthenium film forming step, 반응 챔버로 루테늄 소스를 주입하는 단계;Injecting a ruthenium source into the reaction chamber; 상기 반응 챔버를 퍼지하는 단계;Purging the reaction chamber; 상기 반응 챔버로 반응 가스를 주입하는 단계; 및Injecting a reaction gas into the reaction chamber; And 상기 반응 챔버를 퍼지하는 단계를 포함하여,Purging the reaction chamber, 상기 루테늄 소스 주입 단계 내지 상기 퍼지 단계의 4 단계를 1 사이클로 1회 또는 복수회 반복하되,Repeating the ruthenium source injection step to the purge step four steps once or multiple times in one cycle, 상기 루테늄산화막 형성 단계에서 사용되는 상기 반응 가스의 유량 또는 주입시간은, 상기 루테늄막 형성 단계에서 사용되는 상기 반응 가스의 유량 또는 주입시간보다 소정 정도 큰The flow rate or injection time of the reaction gas used in the ruthenium oxide film forming step is greater than the flow rate or injection time of the reaction gas used in the ruthenium film forming step. 캐패시터 제조 방법.Capacitor Manufacturing Method. 제3항에 있어서,The method of claim 3, 상기 소정 정도는 두배 이상인The predetermined degree is more than twice 캐패시터 제조 방법.Capacitor Manufacturing Method. 제2항에 있어서,The method of claim 2, 상기 루테늄산화막 형성 단계 및 상기 루테늄막 형성 단계는 인시튜로 수행되는The ruthenium oxide film forming step and the ruthenium film forming step are performed in situ 캐패시터 제조 방법.Capacitor Manufacturing Method. 제2항에 있어서,The method of claim 2, 상기 루테늄산화막 형성 단계 및 상기 루테늄막 형성 단계는 200~400℃의 온도 또는 3~4torr의 압력하에서 수행되는The ruthenium oxide film forming step and the ruthenium film forming step are carried out at a temperature of 200 ~ 400 ℃ or pressure of 3 ~ 4torr 캐패시터 제조 방법. Capacitor Manufacturing Method. 제3항에 있어서,The method of claim 3, 상기 루테늄산화막 형성 단계 및 상기 루테늄막 형성 단계는,The ruthenium oxide film forming step and the ruthenium film forming step, 50~500sccm 유량의 루테늄 소스를 0.1~10초 동안 주입하여 상기 루테늄 소스 주입 단계를 수행하고, 100sccm~900sccm 유량의 N2 가스를 1~5초 동안 주입하여 상기 퍼지 단계를 수행하고, 200~1000sccm의 O2 가스를 1~10초 동안 주입하여 상기 반응 가스 주입 단계를 수행하되,The ruthenium source is injected by injecting a ruthenium source at a flow rate of 50 to 500 sccm for 0.1 to 10 seconds, and the purge step is performed by injecting N 2 gas at a flow rate of 100 sccm to 900 sccm for 1 to 5 seconds, and 200 to 1000 sccm. Injecting the O 2 gas of 1 to 10 seconds to perform the reaction gas injection step, 상기 루테늄산화막 형성 단계에 사용되는 상기 O2 가스의 유량 또는 주입시간은 상기 루테늄막 형성 단계에 사용되는 상기 O2 가스의 유량 또는 주입시간보다 소정 정도 큰The flow rate or injection time of the O 2 gas used in the ruthenium oxide film forming step is greater than the flow rate or injection time of the O 2 gas used in the ruthenium film forming step. 캐패시터 제조 방법.Capacitor Manufacturing Method. 제3항에 있어서,The method of claim 3, 상기 반응 가스는 O2 또는 O3 가스를 포함하는The reaction gas comprises O 2 or O 3 gas 캐패시터 제조 방법.Capacitor Manufacturing Method. 제8항에 있어서,The method of claim 8, 상기 반응 가스는 H2O, NH3 또는 H2 가스 중 선택되는 하나 이상의 가스를 더 포함하는The reaction gas further comprises at least one gas selected from H 2 O, NH 3 or H 2 gas 캐패시터 제조 방법.Capacitor Manufacturing Method. 제3항에 있어서,The method of claim 3, 상기 루테늄막 형성 단계에서 사용되는 루테늄 소스의 유량 또는 주입시간, 상기 루테늄막 형성 단계에서 사용되는 반응 가스의 유량 또는 주입시간, 상기 루테늄산화막의 두께 또는 상기 루테늄막의 두께 중 선택되는 하나 이상의 인자를 조절하여,Adjusting one or more factors selected from the flow rate or injection time of the ruthenium source used in the ruthenium film forming step, the flow rate or injection time of the reaction gas used in the ruthenium film forming step, the thickness of the ruthenium oxide film or the thickness of the ruthenium film So, 상기 루테늄막 형성 단계에서 상기 루테늄산화막을 루테늄막으로 환원시키는Reducing the ruthenium oxide film to a ruthenium film in the ruthenium film forming step 캐패시터 제조 방법.Capacitor Manufacturing Method. 제10항에 있어서,The method of claim 10, 상기 루테늄산화막의 두께는 상기 루테늄막의 두께보다 작은The thickness of the ruthenium oxide film is smaller than the thickness of the ruthenium film 캐패시터 제조 방법.Capacitor Manufacturing Method. 제1항 또는 제2항에 있어서, The method according to claim 1 or 2, 상기 하부전극용 루테늄막 형성 단계 후에,After the ruthenium film forming step for the lower electrode, 열처리 공정을 수행하는 단계Steps to perform heat treatment process 를 더 포함하는 캐패시터 제조 방법.Capacitor manufacturing method further comprising. 제12항에 있어서,The method of claim 12, 상기 열처리 공정은 급속 열처리 또는 노 열처리 방식으로 350~600℃의 온도에서 수행되는The heat treatment process is carried out at a temperature of 350 ~ 600 ℃ by rapid heat treatment or furnace heat treatment method 캐패시터 제조 방법.Capacitor Manufacturing Method. 하부전극, 유전막 및 상부전극을 포함하는 캐패시터를 제조하는 방법에 있어서,In the method of manufacturing a capacitor comprising a lower electrode, a dielectric film and an upper electrode, 상기 하부전극을 형성하는 단계 또는 상기 상부전극을 형성하는 단계는,Forming the lower electrode or forming the upper electrode, 기판상에 ALD 방식으로 루테늄산화막을 형성하는 단계; 및Forming a ruthenium oxide film on the substrate by ALD; And 상기 루테늄산화막 상에 ALD 방식으로 루테늄막을 형성하는 단계를 포함하는Forming a ruthenium film on the ruthenium oxide film by an ALD method; 캐패시터 제조 방법.Capacitor Manufacturing Method. 제14항에 있어서,The method of claim 14, 상기 루테늄막 형성 단계에서,In the ruthenium film forming step, 상기 루테늄산화막을 루테늄막으로 환원시키는Reducing the ruthenium oxide film to ruthenium film 캐패시터 제조 방법.Capacitor Manufacturing Method. 제14항 또는 제15항에 있어서,The method according to claim 14 or 15, 상기 루테늄산화막 형성 단계 및 상기 루테늄막 형성 단계는,The ruthenium oxide film forming step and the ruthenium film forming step, 반응 챔버로 루테늄 소스를 주입하는 단계;Injecting a ruthenium source into the reaction chamber; 상기 반응 챔버를 퍼지하는 단계;Purging the reaction chamber; 상기 반응 챔버로 반응 가스를 주입하는 단계; 및Injecting a reaction gas into the reaction chamber; And 상기 반응 챔버를 퍼지하는 단계를 포함하여,Purging the reaction chamber, 상기 루테늄 소스 주입 단계 내지 상기 퍼지 단계의 4 단계를 1 사이클로 1회 또는 복수회 반복하되,Repeating the ruthenium source injection step to the purge step four steps once or multiple times in one cycle, 상기 루테늄산화막 형성 단계에서 사용되는 상기 반응 가스의 유량 또는 주입시간은, 상기 루테늄막 형성 단계에서 사용되는 상기 반응 가스의 유량 또는 주입시간보다 소정 정도 큰The flow rate or injection time of the reaction gas used in the ruthenium oxide film forming step is greater than the flow rate or injection time of the reaction gas used in the ruthenium film forming step. 캐패시터 제조 방법.Capacitor Manufacturing Method. 제16항에 있어서,The method of claim 16, 상기 소정 정도는 두배 이상인The predetermined degree is more than twice 캐패시터 제조 방법.Capacitor Manufacturing Method. 제14항 또는 제15항에 있어서,The method according to claim 14 or 15, 상기 루테늄산화막 형성 단계 및 상기 루테늄막 형성 단계는 인시튜로 수행되는The ruthenium oxide film forming step and the ruthenium film forming step are performed in situ 캐패시터 제조 방법.Capacitor Manufacturing Method. 제14항 또는 제15항에 있어서,The method according to claim 14 or 15, 상기 루테늄산화막 형성 단계 및 상기 루테늄막 형성 단계는 200~400℃의 온도 또는 3~4torr의 압력하에서 수행되는The ruthenium oxide film forming step and the ruthenium film forming step are carried out at a temperature of 200 ~ 400 ℃ or pressure of 3 ~ 4torr 캐패시터 제조 방법. Capacitor Manufacturing Method. 제16항에 있어서,The method of claim 16, 상기 루테늄산화막 형성 단계 및 상기 루테늄막 형성 단계는,The ruthenium oxide film forming step and the ruthenium film forming step, 50~500sccm 유량의 루테늄 소스를 0.1~10초 동안 주입하여 상기 루테늄 소스 주입 단계를 수행하고, 100sccm~900sccm 유량의 N2 가스를 1~5초 동안 주입하여 상기 퍼지 단계를 수행하고, 200~1000sccm의 O2 가스를 1~10초 동안 주입하여 상기 반응 가스 주입 단계를 수행하되,The ruthenium source is injected by injecting a ruthenium source at a flow rate of 50 to 500 sccm for 0.1 to 10 seconds, and the purge step is performed by injecting N 2 gas at a flow rate of 100 sccm to 900 sccm for 1 to 5 seconds, and 200 to 1000 sccm. Injecting the O 2 gas of 1 to 10 seconds to perform the reaction gas injection step, 상기 루테늄산화막 형성 단계에 사용되는 상기 O2 가스의 유량 또는 주입시간은 상기 루테늄막 형성 단계에 사용되는 상기 O2 가스의 유량 또는 주입시간보다 소정 정도 큰The flow rate or injection time of the O 2 gas used in the ruthenium oxide film forming step is greater than the flow rate or injection time of the O 2 gas used in the ruthenium film forming step. 캐패시터 제조 방법.Capacitor Manufacturing Method. 제16항에 있어서,The method of claim 16, 상기 반응 가스는 O2 또는 O3 가스를 포함하는The reaction gas comprises O 2 or O 3 gas 캐패시터 제조 방법.Capacitor Manufacturing Method. 제21항에 있어서,The method of claim 21, 상기 반응 가스는 H2O, NH3 또는 H2 가스 중 선택되는 하나 이상의 가스를 더 포함하는The reaction gas further comprises at least one gas selected from H 2 O, NH 3 or H 2 gas 캐패시터 제조 방법.Capacitor Manufacturing Method. 제16항에 있어서,The method of claim 16, 상기 루테늄막 형성 단계에서 사용되는 루테늄 소스의 유량 또는 주입시간, 상기 루테늄막 형성 단계에서 사용되는 반응 가스의 유량 또는 주입시간, 상기 루테늄산화막의 두께 또는 상기 루테늄막의 두께 중 선택되는 하나 이상의 인자를 조절하여,Adjusting one or more factors selected from the flow rate or injection time of the ruthenium source used in the ruthenium film forming step, the flow rate or injection time of the reaction gas used in the ruthenium film forming step, the thickness of the ruthenium oxide film or the thickness of the ruthenium film So, 상기 루테늄막 형성 단계에서 상기 루테늄산화막을 루테늄막으로 환원시키는Reducing the ruthenium oxide film to a ruthenium film in the ruthenium film forming step 캐패시터 제조 방법.Capacitor Manufacturing Method. 제23항에 있어서,The method of claim 23, wherein 상기 루테늄산화막의 두께는 상기 루테늄막의 두께보다 작은The thickness of the ruthenium oxide film is smaller than the thickness of the ruthenium film 캐패시터 제조 방법.Capacitor Manufacturing Method. 제15항에 있어서, The method of claim 15, 상기 하부전극용 루테늄막 형성 단계 후에,After the ruthenium film forming step for the lower electrode, 열처리 공정을 수행하는 단계Steps to perform heat treatment process 를 더 포함하는 캐패시터 제조 방법.Capacitor manufacturing method further comprising. 제25항에 있어서,The method of claim 25, 상기 열처리 공정은 급속 열처리 또는 노 열처리 방식으로 350~600℃의 온도에서 수행되는The heat treatment process is carried out at a temperature of 350 ~ 600 ℃ by rapid heat treatment or furnace heat treatment method 캐패시터 제조 방법.Capacitor Manufacturing Method. 삭제delete 삭제delete 삭제delete
KR1020070098562A 2006-12-27 2007-10-01 Capacitor and method for manufacturing the same KR100881717B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2007103056028A CN101257051B (en) 2006-12-27 2007-12-26 Semiconductor device and method for fabricating the same
US11/965,016 US8298909B2 (en) 2006-12-27 2007-12-27 Semiconductor device and method for fabricating the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20060134290 2006-12-27
KR1020060134290 2006-12-27

Publications (2)

Publication Number Publication Date
KR20080061247A KR20080061247A (en) 2008-07-02
KR100881717B1 true KR100881717B1 (en) 2009-02-06

Family

ID=39813642

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070098562A KR100881717B1 (en) 2006-12-27 2007-10-01 Capacitor and method for manufacturing the same

Country Status (2)

Country Link
KR (1) KR100881717B1 (en)
CN (1) CN101257051B (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103199081B (en) * 2013-04-09 2015-12-23 上海华力微电子有限公司 MIM capacitor and manufacture method thereof
CN109216360B (en) * 2017-07-07 2021-01-12 联华电子股份有限公司 Semiconductor memory device with a plurality of memory cells

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040085805A (en) * 2003-04-01 2004-10-08 학교법인 성균관대학 Method for electrode formation of semiconductor element
KR20050122426A (en) * 2004-06-24 2005-12-29 동부아남반도체 주식회사 Capacitor in semiconductor device and manufacturing method thereof
KR20060104507A (en) * 2005-03-30 2006-10-09 주식회사 하이닉스반도체 Method for manufacturing capacitor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5407855A (en) * 1993-06-07 1995-04-18 Motorola, Inc. Process for forming a semiconductor device having a reducing/oxidizing conductive material
US6541375B1 (en) * 1998-06-30 2003-04-01 Matsushita Electric Industrial Co., Ltd. DC sputtering process for making smooth electrodes and thin film ferroelectric capacitors having improved memory retention
JP4152028B2 (en) * 1999-01-25 2008-09-17 株式会社Ａｄｅｋａ Method for producing ruthenium-based thin film
KR100440072B1 (en) * 2001-12-10 2004-07-14 주식회사 하이닉스반도체 A method for forming a capacitor of a semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040085805A (en) * 2003-04-01 2004-10-08 학교법인 성균관대학 Method for electrode formation of semiconductor element
KR20050122426A (en) * 2004-06-24 2005-12-29 동부아남반도체 주식회사 Capacitor in semiconductor device and manufacturing method thereof
KR20060104507A (en) * 2005-03-30 2006-10-09 주식회사 하이닉스반도체 Method for manufacturing capacitor

Also Published As

Publication number Publication date
KR20080061247A (en) 2008-07-02
CN101257051A (en) 2008-09-03
CN101257051B (en) 2010-06-02

Similar Documents

Publication Publication Date Title
KR100505680B1 (en) Method for manufacturing semiconductor memory device having ruthenium film and apparatus for manufacturing the ruthenium film
JP5265848B2 (en) Capacitor of semiconductor memory device and manufacturing method thereof
KR100881730B1 (en) Capacitor and method for manufacturing the same
KR100728959B1 (en) Method for forming capacitor of semiconductor device
JP2000216350A (en) Manufacture of ferroelectric substance storage element
US8298909B2 (en) Semiconductor device and method for fabricating the same
KR100881717B1 (en) Capacitor and method for manufacturing the same
KR100763506B1 (en) Method of manufacturing a capacitor
KR100869343B1 (en) Method for manufacturing capacitor in semiconductor device
JP2007534140A (en) Method for forming a contact hole having a barrier layer in a device and the resulting device
KR20060136191A (en) Method of manufacturing a capacitor
KR100670726B1 (en) A capacitor in semiconductor device and method for forming the same
KR100818652B1 (en) Capacitor with oxygen capture layer and method for manufacturing the same
KR100826978B1 (en) Method for forming capacitor of semiconductor device
KR100642763B1 (en) Semiconductor device tin layer structure, fabrication method the same, semiconductor device having the same, and semiconductor device fabrication method
KR100275330B1 (en) Method of fabricating capacitor of semiconductor device
KR100677769B1 (en) Capacitor and method for fabricating the same
KR100476374B1 (en) Method for fabricating semiconductor device
KR100541693B1 (en) Method for forming bottom electrode of cylinder type capacitor
KR100451517B1 (en) Method for fabricating capacitor of semiconductor device
KR100557965B1 (en) Method for forming capacitor of semiconductor device
KR20100026338A (en) Semiconductor device and method for manufacturing the same, method for forming thin film used to the semiconductor device
KR100683485B1 (en) Method of manufacturing capacitor for semiconductor device
CN116490059A (en) Semiconductor structure and preparation method thereof
KR20010020999A (en) Semiconductor device and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111221

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee