KR100875072B1 - Device Separator Formation Method of Semiconductor Device - Google Patents

Device Separator Formation Method of Semiconductor Device Download PDF

Info

Publication number
KR100875072B1
KR100875072B1 KR1020020037886A KR20020037886A KR100875072B1 KR 100875072 B1 KR100875072 B1 KR 100875072B1 KR 1020020037886 A KR1020020037886 A KR 1020020037886A KR 20020037886 A KR20020037886 A KR 20020037886A KR 100875072 B1 KR100875072 B1 KR 100875072B1
Authority
KR
South Korea
Prior art keywords
film
semiconductor substrate
photoresist
forming
photoresist pattern
Prior art date
Application number
KR1020020037886A
Other languages
Korean (ko)
Other versions
KR20040003236A (en
Inventor
윤준호
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020020037886A priority Critical patent/KR100875072B1/en
Publication of KR20040003236A publication Critical patent/KR20040003236A/en
Application granted granted Critical
Publication of KR100875072B1 publication Critical patent/KR100875072B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76294—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using selective deposition of single crystal silicon, i.e. SEG techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자의 소자 분리막 형성 방법에 관한 것으로, 반도체 기판 상부에 감광막을 도포한 후 소자 분리 마스크를 이용한 노광 및 현상 공정으로 패터닝하여 소자 분리 영역에는 상기 감광막을 제거하고 활성 영역에는 상기 감광막 패턴을 형성하는 단계와, LPD 방법으로 상기 노출된 반도체 기판상에 절연막을 성장시키는 단계와, 상기 감광막 패턴을 제거한 후 SEG 방법을 이용하여 상기 감광막이 제거된 상기 반도체 기판상에 실리콘막을 성장시키는 단계를 포함하여 이루어져, STI(Shallow Trench Isolation) 방법으로 소자 분리막을 형성하여 발생되는 여러가지 문제점을 해결할 수 있는 반도체 소자의 소자 분리막 형성 방법이 제시된다.
The present invention relates to a method of forming a device isolation film of a semiconductor device, by applying a photoresist film on the semiconductor substrate, and then patterning the photoresist film using an element isolation mask to remove the photoresist film in the device isolation region and the photoresist pattern in the active region Forming a film; growing an insulating film on the exposed semiconductor substrate by LPD; and removing a photosensitive film pattern; and growing a silicon film on the semiconductor substrate from which the photosensitive film is removed by using a SEG method. The present invention provides a device isolation film forming method of a semiconductor device, which can solve various problems caused by forming a device isolation film by a shallow trench isolation (STI) method.

Description

반도체 소자의 소자 분리막 형성 방법{Method of forming an isolation layer in a semiconductor device} Method of forming an isolation layer in a semiconductor device             

도 1(a) 내지 도 1(c)는 본 발명에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
1 (a) to 1 (c) are cross-sectional views of devices sequentially shown to explain a method of forming a device isolation film of a semiconductor device according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for main parts of the drawings>

11 : 반도체 기판 12 : 감광막11 semiconductor substrate 12 photosensitive film

13 : 절연막 14 : 실리콘막
13 insulating film 14 silicon film

본 발명은 반도체 소자의 소자 분리막 형성 방법에 관한 것으로, 특히 LPD 방법으로 소자 분리 영역에 절연막을 형성하고, SEG 방법으로 활성 영역에 실리콘막을 형성하여 소자 분리 공정을 실시함으로써 STI(Shallow Trench Isolation) 방 법으로 소자 분리막을 형성하여 발생되는 여러가지 문제점을 해결할 수 있는 반도체 소자의 소자 분리막 형성 방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a device isolation film of a semiconductor device. In particular, an insulating film is formed in an element isolation region by an LPD method, and a silicon film is formed in an active region by an SEG method to perform a device isolation process. The present invention relates to a method of forming a device isolation film of a semiconductor device that can solve various problems caused by forming the device isolation film.

소자 분리막 형성 공정 집적 소자를 구성하는 개별 소자를 전기적, 구조적으로 서로 분리시켜 각 소자가 인접한 소자의 간섭을 받지 않고 독자적으로 주어진 기능을 수행할 수 있도록 집적 소자 제조시 부여하는 기술이다. 반도체 소자의 집적도를 높이기 위해서는 개별 소자의 면적을 축소함과 동시에 소자와 소자 사이에 존재하는 소자 분리 영역을 축소하는 것이 필수적이며, 소자의 전기적 성능을 보장하기 위해서 매우 중요하다.Device Separator Formation Process This technology is provided to fabricate integrated devices so that individual devices constituting an integrated device are electrically and structurally separated from each other so that each device can perform its own function without interference from adjacent devices. In order to increase the degree of integration of semiconductor devices, it is essential to reduce the area of individual devices and at the same time reduce the area of device isolation between devices, and is very important to ensure the electrical performance of devices.

소자 분리막을 형성하기 위한 방법으로는 여러가지가 제시되고 있는데, 서브 쿼터 미크론(sub quarter micron) 소자에서는 STI(Shallow Trench Isolation) 방법을 이용하고 있다. 일반적인 STI 방법을 이용한 소자 분리막 형성 방법을 설명하면 다음과 같다.Various methods for forming the device isolation layer have been proposed, but the shallow quarter isolation (STI) method is used in the sub quarter micron device. A method of forming a device isolation layer using a general STI method is as follows.

반도체 기판 상부에 패드 산화막 및 패드 질화막을 형성한 후 그 상부에 감광막을 형성한다. 소자 분리 마스크를 이용한 노광 및 현상 공정으로 감광막을 패터닝한다. 패터닝된 감광막을 마스크로 패드 질화막 및 패드 산화막을 식각하고 반도체 기판을 소정 깊이로 식각한다. 감광막을 제거한 후 세정 공정을 실시하여 식각 과정에서 발생된 폴리머를 제거한다. 트렌치 측벽에 희생 산화막을 형성한 후 측벽 산화막을 형성하여 반도체 기판의 식각 손상을 보상하는 동시에 트렌치의 모서리 부분을 둥글게 하여 스트레스를 완화시킨다. 그리고, 트렌치가 매립되도록 전 체 구조 상부에 산화막을 형성한 후 원하는 두께로 연마하여 소자 분리막을 형성한다. 이후, 패드 질화막을 제거한 후 패드 산화막 및 소자 분리막을 소정 두께 제거하여 반도체 기판을 노출시킨다.
A pad oxide film and a pad nitride film are formed over the semiconductor substrate, and then a photosensitive film is formed over the semiconductor substrate. The photosensitive film is patterned by an exposure and development process using an element isolation mask. The pad nitride film and the pad oxide film are etched using the patterned photoresist as a mask, and the semiconductor substrate is etched to a predetermined depth. After removing the photoresist, a cleaning process is performed to remove the polymer generated during the etching process. After the sacrificial oxide film is formed on the trench sidewalls, the sidewall oxide film is formed to compensate for the etching damage of the semiconductor substrate, and at the same time, the corner portions of the trenches are rounded to relieve stress. In addition, an oxide film is formed on the entire structure to fill the trench, and then polished to a desired thickness to form an isolation layer. Thereafter, after removing the pad nitride film, the pad oxide film and the device isolation film are removed by a predetermined thickness to expose the semiconductor substrate.

상기와 같은 STI 방법을 이용한 소자 분리막 형성 방법은 다음과 같은 문제점을 발생시킨다.The device isolation layer formation method using the STI method as described above causes the following problems.

마스크층으로 패드 질화막을 사용함으로써 반도체 기판에 기계적인 스트레스를 유발시킬 수 있으며, 반도체 기판을 플라즈마를 이용하여 식각함으로써 반도체 기판에 식각 손상을 유발시킬 수 있다. 그리고, 식각 특성상 근접 효과(proximity effect)에 의한 소자 분리 영역과 활성 영역의 소자 밀집 지역간의 패턴 밀도 차이에 의해 식각 프로파일의 차이가 발생하고, 불균일한 식각 특성으로 인하여 반도체 기판의 식각 깊이에 차이가 발생한다. 또한, 가파른 트렌치 프로파일에 의해 유발되는 스트레스를 완화시키기 위한 측벽 산화 공정 및 상부 모서리 부분을 둥글게 형성하기 위해 약한 식각 공정이 필요한데, 그 조건을 설정하기 어렵다. 그리고, 연마 공정에 의한 평탄화 특성 개선을 위한 추가적인 마스크 및 식각 공정이 필요하며, 산화막 연마 공정에서 디싱 현상에 의한 소자 분리막의 두께 차이가 발생한다. 상기와 같은 여러가지 문제점으로 인해 소자의 특성을 열화시키게 된다.
By using the pad nitride layer as a mask layer, mechanical stress may be induced on the semiconductor substrate, and etching damage may be caused to the semiconductor substrate by etching the semiconductor substrate using plasma. In addition, in the etching characteristics, the difference in the etching profile is caused by the difference in the pattern density between the device isolation region and the device density region in the active region due to the proximity effect, and the difference in the etching depth of the semiconductor substrate is caused by the non-uniform etching characteristics. Occurs. In addition, a sidewall oxidation process to alleviate the stress caused by the steep trench profile and a weak etching process to round the top corners are required, but the conditions are difficult to set. Further, an additional mask and an etching process are required to improve the planarization characteristics by the polishing process, and a thickness difference of the device isolation layer due to dishing occurs in the oxide film polishing process. Due to various problems as described above, the characteristics of the device are deteriorated.

본 발명의 목적은 상기와 같은 여러가지 문제점을 해결할 수 있는 반도체 소 자의 소자 분리막 형성 방법을 제공하는데 있다.An object of the present invention is to provide a method for forming a device isolation layer of a semiconductor device that can solve the various problems as described above.

본 발명의 다른 목적은 LPD 방법으로 소자 분리 영역에 절연막을 형성하고, SEG 방법으로 활성 영역에 실리콘막을 형성하여 소자 분리 공정을 실시함으로써 상기와 같은 문제점을 해결할 수 있는 반도체 소자의 소자 분리막 형성 방법을 제공하는데 있다.
Another object of the present invention is to form an insulating film in the device isolation region by the LPD method, and to form a silicon film in the active region by the SEG method to perform the device separation process of the device isolation film of a semiconductor device that can solve the above problems To provide.

본 발명에 따른 반도체 소자의 소자 분리막 형성 방법은 반도체 기판 상부에 감광막을 도포한 후 소자 분리 마스크를 이용한 노광 및 현상 공정으로 패터닝하여 소자 분리 영역에는 상기 감광막을 제거하고 활성 영역에는 상기 감광막 패턴을 형성하는 단계와, LPD 방법으로 상기 노출된 반도체 기판상에 절연막을 성장시키는 단계와, 상기 감광막 패턴을 제거한 후 SEG 방법을 이용하여 상기 감광막이 제거된 상기 반도체 기판상에 실리콘막을 성장시키는 단계를 포함하여 이루어진 것을 특징으로 한다.
In the method of forming a device isolation layer of a semiconductor device according to the present invention, a photoresist is coated on an upper surface of a semiconductor substrate, and then patterned by an exposure and development process using an element isolation mask to remove the photoresist in an isolation region and to form the photoresist pattern in an active region. Growing an insulating film on the exposed semiconductor substrate by the LPD method, and removing the photoresist pattern, and growing a silicon film on the semiconductor substrate from which the photoresist film is removed by using a SEG method. Characterized in that made.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써 본 발명을 상세히 설명한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하며, 이 기술 분야에서 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한, 도면상에서 동일 부호 는 동일 요소를 지칭한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various forms, and only the present embodiments are intended to complete the present disclosure and to those skilled in the art. It is provided to fully inform the scope of the invention. In addition, in the drawings, like reference numerals refer to like elements.

도 1(a) 내지 도 1(c)는 본 발명에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.1 (a) to 1 (c) are cross-sectional views of devices sequentially shown to explain a method of forming a device isolation film of a semiconductor device according to the present invention.

도 1(a)를 참조하면, 반도체 기판(11) 상부에 감광막(12)을 회전 도포 방법을 이용하여 도포한 후 소자 분리 마스크를 이용한 노광 및 현상 공정을 실시하여 패터닝한다. 이에 의해 활성 영역에는 감광막(12)이 잔류하고, 소자 분리 영역에는 반도체 기판(11)이 노출된다. 감광막(12)은 이후 이를 마스크로 식각 공정을 실시하지 않기 때문에 식각 선택비가 우수한 물질로 형성하지 않아도 되며, 패턴의 모서리가 둥글게 되는 것을 최소화하기 위하여 분자량(molecular weight)이 작은 물질을 이용한다. 또한, 감광막(12)은 후속 공정으로 형성될 소자 분리막과 같은 두께, 예를들어 3000∼4000Å 정도의 두께로 형성한다. 한편, 감광막(12) 패턴은 광원의 노출을 적게함으로써 상부 모서리와 하부 모서리가 둥글게 형성되도록 하고, 광원의 포커스 조절을 통하여 60∼80°정도의 경사를 갖도록 형성한다. 이러한 방법으로 상부 및 하부 모서리를 둥글게 형성함으로써 활성 영역과 소자 분리 영역이 완만한 프로파일을 갖도록 함으로써 급격한 프로파일에 의한 필드 집중으로 인해 스트레스가 유발되는 현상을 방지할 수 있다.Referring to FIG. 1A, the photosensitive film 12 is coated on the semiconductor substrate 11 by using a rotation coating method, and then patterned by performing an exposure and development process using an element isolation mask. As a result, the photosensitive film 12 remains in the active region, and the semiconductor substrate 11 is exposed in the element isolation region. Since the photoresist layer 12 is not etched with a mask thereafter, the photoresist layer 12 does not need to be formed of a material having excellent etching selectivity, and a material having a low molecular weight is used to minimize rounding of the edges of the pattern. In addition, the photosensitive film 12 is formed to have the same thickness as that of the device isolation film to be formed in a subsequent process, for example, about 3000 to 4000 mm thick. On the other hand, the pattern of the photosensitive film 12 is formed so that the upper and lower corners are rounded by reducing the exposure of the light source, and is formed to have an inclination of about 60 ~ 80 ° through the focus control of the light source. In this way, the upper and lower edges are rounded so that the active region and the device isolation region have a gentle profile, thereby preventing the stress-induced phenomenon due to the field concentration caused by the abrupt profile.

도 1(b)를 참조하면, LPD(Liquid Phase Deposition) 방법으로 감광막(12) 패턴이 형성되지 않은 반도체 기판(11), 즉 소자 분리 영역의 반도체 기판(11) 상부에 절연막(13)을 성장시킨다. LPD 방법은 상온의 과포화된 H2SiF6수용액에 H3BO3를 첨가한 수용액을 이용하여 실시하며, 절연막(13)으로 SiOF막이 성장된다. 이때, 절연막(13)은 감광막(12)과 동일한 두께, 예를들어 3000∼4000Å의 두께로 형성하는데, 감광막(12) 패턴이 상부 및 하부 모서리 부분이 둥글게 형성되었기 때문에 절연막(13)의 상부 및 하부 모서리도 둥글게 형성된다. 상기와 같이 선택적으로 절연막(13)을 형성하기 때문에 플라즈마를 이용하여 반도체 기판을 식각하지 않으므로 반도체 기판이 손상되지 않는다. 또한, 반도체 기판을 식각하여 트렌치를 형성할 때 식각 특성에 따른 프로파일 경사의 변화 및 트렌치 깊이의 변화가 없으므로 소자의 누설 특성을 개선할 수 있으며, 식각 후 발생된 폴리머를 제거하기 위한 세정 공정을 생략할 수 있으므로 공정을 단순화시킬 수 있다.Referring to FIG. 1B, an insulating layer 13 is grown on the semiconductor substrate 11 on which the photoresist layer 12 pattern is not formed, that is, on the semiconductor substrate 11 in the device isolation region by LPD (Liquid Phase Deposition) method. Let's do it. The LPD method is carried out using an aqueous solution in which H 3 BO 3 is added to a supersaturated H 2 SiF 6 aqueous solution at room temperature, and an SiOF film is grown on the insulating film 13. At this time, the insulating film 13 is formed to the same thickness as the photosensitive film 12, for example, a thickness of 3000 ~ 4000Å, because the upper and lower edges of the photosensitive film 12 pattern is formed round and the top of the insulating film 13 The lower edge is also rounded. Since the insulating layer 13 is selectively formed as described above, since the semiconductor substrate is not etched using plasma, the semiconductor substrate is not damaged. In addition, when forming a trench by etching a semiconductor substrate, there is no change in profile slope and trench depth according to etching characteristics, thereby improving leakage characteristics of the device and omitting a cleaning process to remove polymers generated after etching. This can simplify the process.

도 1(c)를 참조하면, 절연막(13)을 형성한 후 산소 플라즈마를 이용하여 감광막(12)을 제거한다. 그리고, SEG(Selective Epitaxial Growth) 방법을 이용하여 감광막(12)이 제거된 부분에 실리콘막(14)을 성장시킨다. 이에 의해 활성 영역의 반도체 기판(11)에는 실리콘막(14)이 형성되고, 소자 분리 영역의 반도체 기판(11)에는 절연막(13)이 형성된다. SEG 방법으로 실리콘막(14)을 형성하기 위해서는 싱글 타입(single type)의 LPCVD 장비와 DCS 또는 HCl 가스를 이용한다. 여기서, 절연막(13)이 역사다리꼴의 프로파일을 갖기 때문에 실리콘막(14)의 성장은 더욱 양호하게 된다. 한편, 실리콘막(14)이 절연막(13)보다 더 두껍게 형성된 경우에는 실리콘 연마용 슬러리를 이용하여 실리콘막(14)을 부분 연마하거나 염소를 포함하는 화학제를 이용하여 실리콘막(14)을 부분 식각한다. 이와는 반대로 절연막(13)이 실리콘막(14)보다 더 두껍게 형성된 경우에는 실리카 연마용 슬러리를 이용하여 절연막(13)을 부분 연마하거나 불소를 포함한 화학제, 즉 C4F8, O2 및 Ar의 혼합 가스 또는 CHF3, O2 및 Ar의 혼합 가스를 이용하여 절연막(13)을 부분 식각한다.Referring to FIG. 1C, after the insulating film 13 is formed, the photosensitive film 12 is removed using oxygen plasma. The silicon film 14 is grown on the portion where the photoresist film 12 is removed by using a selective epitaxial growth (SEG) method. As a result, the silicon film 14 is formed in the semiconductor substrate 11 in the active region, and the insulating film 13 is formed in the semiconductor substrate 11 in the element isolation region. In order to form the silicon film 14 by the SEG method, a single type LPCVD apparatus and DCS or HCl gas are used. Here, since the insulating film 13 has an inverted trapezoidal profile, the growth of the silicon film 14 becomes more favorable. On the other hand, when the silicon film 14 is formed thicker than the insulating film 13, the silicon film 14 is partially polished using a silicon polishing slurry or the silicon film 14 is partially made using a chemical agent containing chlorine. Etch it. On the contrary, when the insulating film 13 is formed thicker than the silicon film 14, the insulating film 13 is partially polished using a silica polishing slurry or fluorine-containing chemicals such as C 4 F 8 , O 2 and Ar The insulating film 13 is partially etched using a mixed gas or a mixed gas of CHF 3 , O 2, and Ar.

상술한 바와 같이 본 발명에 의하면 다음과 같은 다양한 효과를 얻을 수 있다.As described above, according to the present invention, various effects as follows can be obtained.

첫째, 마스크층으로 질화막을 사용하지 않으므로 반도체 기판의 기계적 스트레스를 유발하지 않으며, 상온의 선택적 LPD 방법으로 절연막을 형성하기 때문에 플라즈마 식각 공정을 실시하지 않고 소자 분리막을 형성함으로써 반도체 기판의 손상을 최소화할 수 있다.First, since the nitride layer is not used as a mask layer, it does not cause mechanical stress on the semiconductor substrate, and since the insulating film is formed by a selective LPD method at room temperature, the damage of the semiconductor substrate can be minimized by forming an isolation layer without performing a plasma etching process. Can be.

둘째, 식각 특성에 의한 트렌치 깊이 변화 및 프로파일 경사 변화가 발생되지 않기 때문에 소자의 누설 특성을 개선할 수 있으며, 식각 후 발생되는 폴리머를 제거하기 위한 세정 공정을 생략할 수 있어 공정을 단순화시킬 수 있다.Second, since the trench depth change and the profile slope change do not occur due to the etching characteristic, the leakage characteristic of the device may be improved, and the cleaning process for removing the polymer generated after etching may be omitted, thereby simplifying the process. .

세째, 활성 영역과 소자 분리 영역간의 단차를 평탄화하고 모서리 부분을 둥글게 유지함으로써 활성 영역과 소자 분리 영역의 경계면에서의 프로파일에 따른 소자의 험프(hump) 특성을 개선할 수 있으며, 소자 분리막의 하부 모서리를 둥글게 형성함으로써 필드 집중에 의한 스트레스의 발생을 줄일 수 있어 소자의 특성을 개선시킬 수 있다. 참고로, 험프(hump) 특성은 트렌치의 상부 모서리에서 필드 크라 우딩(field crowding)과 트렌치 사이드월 근처에서의 붕소 분리로 도핑 농도가 낮아져 문턱 전압이 감소되는 등의 문제 때문에 채널의 문턱 전압이 형성되기 이전에 채널 모서리에서 누설 전류가 흐르는 현상을 말한다.Third, by flattening the step between the active region and the device isolation region and keeping the corners rounded, it is possible to improve the hump characteristics of the device according to the profile at the interface between the active region and the device isolation region, and to lower the corners of the device isolation layer. By forming a round shape can reduce the stress caused by the field concentration can improve the characteristics of the device. Note that the hump characteristic is due to problems such as field crowding at the top edge of the trench and boron separation near the trench sidewalls, resulting in lower doping concentrations resulting in lower threshold voltages. It refers to the phenomenon that leakage current flows in the corner of the channel before the process.

네째, 평탄화를 위해 전체적인 연마 공정이 필요하지 않기 때문에 디싱 현상에 의한 소자 분리막의 두께 차이가 발생되지 않는다.Fourth, since the entire polishing process is not necessary for planarization, the thickness difference of the device isolation layer due to dishing does not occur.

Claims (13)

반도체 기판 상부에 감광막을 도포한 후 소자 분리 마스크를 이용한 노광 및 현상 공정으로 패터닝하여 소자 분리 영역에는 상기 감광막을 제거하고 활성 영역에는 감광막 패턴을 형성하는 단계;Applying a photoresist film over the semiconductor substrate and patterning the photoresist film using an element isolation mask to remove the photoresist film in an isolation region and forming a photoresist pattern in an active region; LPD(Liquid Phase Deposition) 방법으로 노출된 상기 반도체 기판상에 절연막을 성장시키는 단계; 및Growing an insulating film on the semiconductor substrate exposed by a liquid phase deposition (LPD) method; And 상기 감광막 패턴을 제거한 후 SEG(Selective Epitaxial Growth) 방법을 이용하여 상기 감광막이 제거된 상기 반도체 기판상에 실리콘막을 성장시키는 단계를 포함하되,After removing the photoresist pattern, growing a silicon film on the semiconductor substrate from which the photoresist is removed by using a selective epitaxial growth (SEG) method; 상기 절연막은 상부 및 하부 모서리 부분이 둥글게 형성되는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.The insulating layer is a method of forming a device isolation layer of a semiconductor device, characterized in that the upper and lower corners are formed rounded. 삭제delete 제 1 항에 있어서, 상기 감광막은 3000 내지 4000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.The method of claim 1, wherein the photosensitive film is formed to a thickness of 3000 to 4000 kPa. 제 1 항에 있어서, 상기 감광막 패턴은 상부 모서리와 하부 모서리를 둥글게 형성하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.The method of claim 1, wherein the photoresist pattern has a rounded upper and lower edges. 제 1 항에 있어서, 상기 감광막 패턴은 반도체 기판과 상기 감광막 패턴의 내부 측벽이 60 내지 80°의 경사를 갖도록 형성하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.The method of claim 1, wherein the photoresist pattern is formed such that a semiconductor substrate and an inner sidewall of the photoresist pattern have an inclination of 60 ° to 80 °. 제 1 항에 있어서, 상기 LPD 방법은 상온의 과포화된 H2SiF6 수용액에 H3BO 3를 첨가한 수용액을 이용하여 실시하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.The method of claim 1, wherein the LPD method is performed using an aqueous solution in which H 3 BO 3 is added to a supersaturated H 2 SiF 6 aqueous solution at room temperature. 제 1 항에 있어서, 상기 절연막은 SiOF막을 포함하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.The method of claim 1, wherein the insulating film comprises a SiOF film. 제 1 항에 있어서, 상기 절연막은 상기 감광막 패턴의 두께와 동일한 두께로 형성하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.The method of claim 1, wherein the insulating layer is formed to have the same thickness as that of the photosensitive layer pattern. 삭제delete 제 1 항에 있어서, 상기 감광막 패턴은 산소 플라즈마를 이용하여 제거하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.The method of claim 1, wherein the photoresist pattern is removed using an oxygen plasma. 제 1 항에 있어서, 상기 실리콘막은 싱글 타입(single type)의 LPCVD 장비와 DCS 또는 HCl 가스를 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.The method of claim 1, wherein the silicon film is formed using a single type LPCVD device and a DCS or HCl gas. 삭제delete 삭제delete
KR1020020037886A 2002-07-02 2002-07-02 Device Separator Formation Method of Semiconductor Device KR100875072B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020037886A KR100875072B1 (en) 2002-07-02 2002-07-02 Device Separator Formation Method of Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020037886A KR100875072B1 (en) 2002-07-02 2002-07-02 Device Separator Formation Method of Semiconductor Device

Publications (2)

Publication Number Publication Date
KR20040003236A KR20040003236A (en) 2004-01-13
KR100875072B1 true KR100875072B1 (en) 2008-12-18

Family

ID=37314262

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020037886A KR100875072B1 (en) 2002-07-02 2002-07-02 Device Separator Formation Method of Semiconductor Device

Country Status (1)

Country Link
KR (1) KR100875072B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0171981B1 (en) * 1995-12-02 1999-03-30 김주용 Isolation method of semiconductor device
US6218273B1 (en) * 1998-03-25 2001-04-17 Samsung Electronics Co., Ltd. Methods of forming isolation trenches in integrated circuits using protruding insulating layers
KR20010095656A (en) * 2000-04-11 2001-11-07 윤종용 Method for manufacturing isolation of semiconductor device
KR20020002719A (en) * 2000-06-30 2002-01-10 박종섭 Method of forming a epi-channel in a semicondector device
JP2002057331A (en) * 2000-08-11 2002-02-22 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacturing method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0171981B1 (en) * 1995-12-02 1999-03-30 김주용 Isolation method of semiconductor device
US6218273B1 (en) * 1998-03-25 2001-04-17 Samsung Electronics Co., Ltd. Methods of forming isolation trenches in integrated circuits using protruding insulating layers
KR20010095656A (en) * 2000-04-11 2001-11-07 윤종용 Method for manufacturing isolation of semiconductor device
KR20020002719A (en) * 2000-06-30 2002-01-10 박종섭 Method of forming a epi-channel in a semicondector device
JP2002057331A (en) * 2000-08-11 2002-02-22 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacturing method

Also Published As

Publication number Publication date
KR20040003236A (en) 2004-01-13

Similar Documents

Publication Publication Date Title
KR100275730B1 (en) Trench isolating method
KR100672754B1 (en) Method for making semiconductor device having trench isolation
KR100513799B1 (en) Method for making semiconductor device having trench isolation
KR19980085035A (en) Trench Forming Method with Rounded Profile and Device Separation Method of Semiconductor Device Using the Same
KR100875072B1 (en) Device Separator Formation Method of Semiconductor Device
KR20030056602A (en) Method of forming an isolation film in semiconductor device
KR100972693B1 (en) Method of forming an isolation layer in a semiconductor device
KR100894791B1 (en) Method of forming a isolation layer in a semiconductor device
KR100412138B1 (en) Method for forming isolation layer of semiconductor device
KR20020083766A (en) Method for fabricating element isolating film of semiconductor device and structure of the same
KR101004810B1 (en) Method for forming isolation of semiconductor device
KR100481909B1 (en) Method for forming an isolation layer in semiconductor device
KR20050067474A (en) Method for isolation in semiconductor device
KR100528448B1 (en) Shallow trench isolation method of semiconductor device
KR100984854B1 (en) Method for forming element isolation layer of semiconductor device
KR20020002943A (en) Method of forming isolation film
KR100380148B1 (en) Method of forming a isolation layer in a semiconductor device
KR20040055143A (en) Method for forming the Isolation Layer of Semiconductor Device
KR100480919B1 (en) Method for forming isolation layer of semiconductor device
KR100604799B1 (en) Trench isolation structure using epitaxial growth for a semiconductor device and a forming method for thereof
KR100845227B1 (en) Method for forming isolation
KR20040070496A (en) Method for forming isolation of semiconductor device
KR20030049357A (en) Method of forming an isolation film in semiconductor device
KR20020017763A (en) Method for forming the Isolation Layer of Semiconductor Device
KR20050007885A (en) Method of forming trench for isolation

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee