KR100870303B1 - Method of manufacturing a flash memory device - Google Patents

Method of manufacturing a flash memory device Download PDF

Info

Publication number
KR100870303B1
KR100870303B1 KR1020050126758A KR20050126758A KR100870303B1 KR 100870303 B1 KR100870303 B1 KR 100870303B1 KR 1020050126758 A KR1020050126758 A KR 1020050126758A KR 20050126758 A KR20050126758 A KR 20050126758A KR 100870303 B1 KR100870303 B1 KR 100870303B1
Authority
KR
South Korea
Prior art keywords
film
oxide film
trench
forming
layer
Prior art date
Application number
KR1020050126758A
Other languages
Korean (ko)
Other versions
KR20070066054A (en
Inventor
동차덕
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050126758A priority Critical patent/KR100870303B1/en
Publication of KR20070066054A publication Critical patent/KR20070066054A/en
Application granted granted Critical
Publication of KR100870303B1 publication Critical patent/KR100870303B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 플래쉬 메모리 소자의 제조 방법에 관한 것으로, 반도체 기판 상부에 형성된 터널 산화막 및 제 1 폴리실리콘막을 식각한 후 노출된 반도체 기판의 소정 영역을 소정 깊이 식각하여 트렌치를 형성하는 단계; 상기 트렌치를 포함한 전면에 측벽 산화막 및 버퍼 질화막을 형성한 후 제 2 폴리실리콘막을 형성하는 단계; 상기 제 2 폴리실리콘막을 산화시켜 제 1 산화막을 형성하는 단계; 상기 제 1 산화막을 일부 제거한 후 상기 버퍼 질화막을 산화시켜 제 2 산화막을 형성하는 단계; 및 상기 트렌치가 매립되도록 전면에 제 3 산화막을 형성한 후 연마하여 소자 분리막을 형성하는 단계를 포함하여 애스펙트비(aspect ratio)가 큰 트렌치를 보이드가 발생되지 않도록 갭필할 수 있는 플래쉬 메모리 소자의 제조 방법이 제시된다.The present invention relates to a method of manufacturing a flash memory device, the method comprising: etching a predetermined area of an exposed semiconductor substrate after etching a tunnel oxide film and a first polysilicon film formed on a semiconductor substrate to form a trench; Forming a sidewall oxide film and a buffer nitride film on the entire surface including the trench, and then forming a second polysilicon film; Oxidizing the second polysilicon film to form a first oxide film; Removing a portion of the first oxide layer and oxidizing the buffer nitride layer to form a second oxide layer; And forming a device isolation layer by forming a third oxide film on the entire surface of the trench so as to fill the trench, and then forming a device isolation layer, thereby manufacturing a flash memory device capable of gap-filling a trench having a high aspect ratio such that voids do not occur. The method is presented.

트렌치, 갭필, 폴리실리콘막, 산화, 라디컬 산화 Trench, gap fill, polysilicon film, oxidation, radical oxidation

Description

플래쉬 메모리 소자의 제조 방법{Method of manufacturing a flash memory device}Method of manufacturing a flash memory device

도 1(a) 내지 도 1(f)는 본 발명의 일 실시 예에 따른 플래쉬 메모리 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.1 (a) to 1 (f) are cross-sectional views of devices sequentially shown to explain a method of manufacturing a flash memory device according to an embodiment of the present invention.

도 2는 본 발명에 적용되는 라디컬 산화 공정시 실리콘 소비율과 질화막(Si3N4) 소비율을 설명하기 위한 개략도.Figure 2 is a schematic diagram for explaining the silicon consumption rate and the nitride film (Si 3 N 4 ) consumption rate in the radical oxidation process applied to the present invention.

도 3은 질화막을 산화시켜 형성된 산화막(100)과 실리콘을 산화시켜 형성된 산화막(200)의 습식 식각율을 비교한 그래프.3 is a graph comparing wet etching rates of an oxide film 100 formed by oxidizing a nitride film and an oxide film 200 formed by oxidizing silicon.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

A : 셀 영역 B : 주변 영역A: cell area B: surrounding area

101 : 반도체 기판 102 : 터널 산화막101 semiconductor substrate 102 tunnel oxide film

103 : 제 1 폴리실리콘막 104 : 버퍼 산화막103: first polysilicon film 104: buffer oxide film

105 : 질화막 106 : 하드 마스크막105: nitride film 106: hard mask film

107 : 측벽 산화막 108 : 버퍼 질화막107 sidewall oxide film 108 buffer nitride film

109 : 제 2 폴리실리콘막 110 : 제 1 산화막109: second polysilicon film 110: first oxide film

111 : 제 2 산화막 112 : 제 3 산화막111: second oxide film 112: third oxide film

본 발명은 플래쉬 메모리 소자의 제조 방법에 관한 것으로, 특히 갭필 능력이 우수한 폴리실리콘막을 형성한 후 산화시킴으로써 애스펙트비(aspect ratio)가 큰 트렌치를 보이드가 발생되지 않도록 갭필할 수 있는 플래쉬 메모리 소자의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a flash memory device, and in particular, to form a polysilicon film having excellent gap fill capability and to oxidize it, thereby manufacturing a flash memory device capable of gap filling a trench having a large aspect ratio so that voids do not occur. It is about a method.

0.07㎛ 이상의 고집적 플래쉬 메모리 소자를 구현함에 있어서 SA-ATI(Self Aligned Shallow Trench Isolation) 공정을 이용하여 소자 분리막을 형성하기 위한 트렌치와 플로팅 게이트 패턴을 형성한다. 그런데, SA-STI 공정 적용시 플로팅 게이트를 형성하기 위한 폴리실리콘막을 두껍게 형성하고, 폭이 좁은 트렌치를 형성함에 따라 애스펙트비(aspect ratio)가 매우 크고 좁은 트렌치가 형성된다. 따라서, 이 트렌치를 절연막으로 매립하는 문제가 중요시되고 있다. 기존에 사용하던 HDP, SOG 등의 갭필용 막들은 갭필 능력이 부족하기 때문에 보이드가 발생되는 문제점이 있다. 따라서, 셀 사이즈가 작은 소자의 구현에 어려움을 겪고 있다.In implementing a highly integrated flash memory device of 0.07 μm or more, a trench and a floating gate pattern for forming an isolation layer are formed by using a self-aligned shallow trench isolation (SA-ATI) process. However, when the SA-STI process is applied, a thick polysilicon layer for forming a floating gate is formed and a narrow trench forms a narrow aspect ratio with a very large aspect ratio. Therefore, the problem of filling this trench with an insulating film is becoming important. The gapfill films, such as HDP and SOG, which have been used in the past, have a problem in that voids are generated because the gapfill ability is insufficient. Therefore, it is difficult to implement a device having a small cell size.

본 발명의 목적은 애스펙트비가 큰 트렌치에도 절연막의 매립을 용이하게 하여 보이드등의 발생을 방지할 수 있는 플래쉬 메모리 소자의 제조 방법을 제공하는데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method of manufacturing a flash memory device capable of preventing the occurrence of voids by facilitating the filling of an insulating film even in trenches having a high aspect ratio.

상술한 목적을 달성하기 위해 본 발명에서는 0.07㎛ 이하의 고집적 플래쉬 메모리 소자의 제조 공정에서 0.07㎛보다 작은 폭을 갖는 트렌치를 구현하기 위하여 폴리실리콘막의 갭필 능력을 이용하고, 이를 산화시킴으로써 트렌치를 효과적으로 매립시키는 방법을 사용한다. 즉, 트렌치를 형성한 후에 측벽 산화막 및 버퍼 질화막을 형성하고 폴리실리콘막을 형성한 후 폴리실리콘막을 산화시킨다. 이러한 방법에 의해 트렌치가 넓게 형성된 주변 영역의 폴리실리콘막은 모두 산화되는 반면 트렌치가 좁게 형성된 셀 영역의 폴리실리콘막은 일부가 트렌치 기저부에 잔류하게 된다. 그러나, 잔류하는 폴리실리콘막은 전도성이 없으므로 큰 문제는 없다. 이후 습식 식각 공정으로 산화막을 제거한 후 측벽에 노출되어 있는 버퍼 질화막을 산화시키고 이후 HDP막을 이용하여 트렌치를 매립한다. 따라서, 셀 영역은 매립 부위의 애스펙트비가 감소하여 HDP막을 이용한 매립이 충분히 가능해지게 되며, 주변 영역은 초기의 측벽 산화막 형성 공정 후의 프로파일과 동일한 프로파일을 갖게 됨으로써 갭필 문제가 전혀 발생되지 않는다. 여기서, 버퍼 질화막을 산화시키는 이유를 설명하면 다음과 같다. 버퍼 질화막이 형성된 상태에서 게이트 식각 공정이나 후속 습식 식각 공정을 실시하더라도 플로팅 게이트 측벽을 노출시키지 못하는 단 점이 있는데, H3PO4를 이용한 습식 식각으로 버퍼 질화막을 제거할 경우에는 측벽 산화막과 폴리실리콘막을 산화시켜 형성된 산화막 사이의 질화막이 움푹 패이는 현상이 발생하여 트렌치 측벽에 취약 부위를 양산하게 된다. 따라서, 이를 억제하기 위해 라디컬 산화 공정으로 버퍼 질화막 및 충분히 산화되지 않은 잔류 폴리실리콘막의 산화를 촉진하여 플로팅 게이트 측벽의 질화막을 모두 산화막으로 변형시킬 수 있다.In order to achieve the above object, in the present invention, in order to implement a trench having a width smaller than 0.07 μm in the manufacturing process of a highly integrated flash memory device of 0.07 μm or less, the gapfill ability of the polysilicon film is used, and the trench is effectively buried by oxidizing it. Use the method to make it. That is, after the trench is formed, the sidewall oxide film and the buffer nitride film are formed, and then the polysilicon film is oxidized. By this method, the polysilicon film in the periphery region where the trench is wide is oxidized, while the polysilicon film in the cell region in which the trench is narrow is partially left in the trench base. However, since the remaining polysilicon film is not conductive, there is no big problem. After the oxide film is removed by a wet etching process, the buffer nitride film exposed to the sidewall is oxidized, and the trench is then buried using the HDP film. Therefore, the aspect ratio of the buried portion is reduced, so that the filling using the HDP film is sufficiently possible, and the peripheral region has the same profile as the profile after the initial sidewall oxide film forming process, so that no gap fill problem occurs. Here, the reason for oxidizing the buffer nitride film is explained as follows. Even though the gate etching process or the subsequent wet etching process is performed while the buffer nitride film is formed, there is a disadvantage in that the floating gate sidewall is not exposed. When the buffer nitride film is removed by wet etching using H 3 PO 4 , the sidewall oxide film and the polysilicon film are removed. A phenomenon in which the nitride film between the oxide film formed by oxidation is dent occurs to mass produce a weak portion in the trench sidewall. Therefore, in order to suppress this, the oxidation of the buffer nitride film and the remaining polysilicon film that is not sufficiently oxidized by the radical oxidation process can be promoted, so that the nitride film on the sidewall of the floating gate can be transformed into an oxide film.

본 발명의 일 실시 예에 따른 플래쉬 메모리 소자의 제조 방법은 반도체 기판 상부에 형성된 터널 산화막 및 제 1 폴리실리콘막을 식각한 후 노출된 반도체 기판의 소정 영역을 소정 깊이 식각하여 트렌치를 형성하는 단계; 상기 트렌치를 포함한 전면에 측벽 산화막 및 버퍼 질화막을 형성한 후 제 2 폴리실리콘막을 형성하는 단계; 상기 제 2 폴리실리콘막을 산화시켜 제 1 산화막을 형성하는 단계; 상기 제 1 산화막을 일부 제거한 후 상기 버퍼 질화막을 산화시켜 제 2 산화막을 형성하는 단계; 및 상기 트렌치가 매립되도록 전면에 제 3 산화막을 형성한 후 연마하여 소자 분리막을 형성하는 단계를 포함한다.A method of manufacturing a flash memory device according to an embodiment of the present invention may include forming a trench by etching a tunnel oxide layer and a first polysilicon layer formed on an upper surface of a semiconductor substrate, and then etching a predetermined region of an exposed semiconductor substrate to a predetermined depth; Forming a sidewall oxide film and a buffer nitride film on the entire surface including the trench, and then forming a second polysilicon film; Oxidizing the second polysilicon film to form a first oxide film; Removing a portion of the first oxide layer and oxidizing the buffer nitride layer to form a second oxide layer; And forming a third isolation layer on the entire surface of the trench so as to fill the trench, followed by polishing to form an isolation layer.

또한, 본 발명의 다른 실시 예에 따른 플래쉬 메모리 소자의 제조 방법은 셀 영역 및 주변 영역이 확정된 반도체 기판 상부에 터널 산화막, 제 1 폴리실리콘막, 버퍼 산화막, 질화막 및 하드 마스크막을 순서적으로 형성하는 단계; 상기 하드 마 스크막 내지 상기 터널 산화막의 소정 영역을 식각한 후 반도체 기판을 소정 깊이로 식각하여 상기 셀 영역과 상기 주변 영역에 폭이 다른 트렌치를 형성하는 단계; 상기 트렌치를 포함한 전면에 측벽 산화막 및 버퍼 질화막을 형성한 후 제 2 폴리실리콘막을 형성하는 단계; 상기 제 2 폴리실리콘막을 산화시켜 제 1 산화막을 형성하되 상기 셀 영역의 상기 트렌치 기저부의 상기 제 2 폴리실리콘막이 일부 잔류하는 단계; 상기 제 1 산화막을 제거하되, 상기 셀 영역의 상기 트렌치 기저부에 상기 제 1 산화막이 일부 잔류되는 단계; 상기 버퍼 질화막을 산화시켜 제 2 산화막을 형성하는 단계; 상기 셀 영역 및 주변 영역의 상기 트렌치가 매립되도록 전체 구조 상부에 제 3 산화막을 형성하는 단계; 및 상기 질화막이 노출되도록 연마 공정을 실시하여 소자 분리막을 형성한 후 상기 질화막 및 버퍼 산화막을 제거하는 단계를 포함한다.In addition, according to another embodiment of the present invention, a method of manufacturing a flash memory device may sequentially form a tunnel oxide film, a first polysilicon film, a buffer oxide film, a nitride film, and a hard mask film on a semiconductor substrate in which a cell region and a peripheral region are determined. Doing; Etching a predetermined region of the hard mask layer or the tunnel oxide layer and etching a semiconductor substrate to a predetermined depth to form trenches having different widths in the cell region and the peripheral region; Forming a sidewall oxide film and a buffer nitride film on the entire surface including the trench, and then forming a second polysilicon film; Oxidizing the second polysilicon film to form a first oxide film, wherein the second polysilicon film of the trench base portion of the cell region remains partially; Removing the first oxide layer, but partially leaving the first oxide layer at the base of the trench in the cell region; Oxidizing the buffer nitride film to form a second oxide film; Forming a third oxide film over the entire structure to fill the trenches in the cell region and the peripheral region; And removing the nitride layer and the buffer oxide layer after forming a device isolation layer by performing a polishing process to expose the nitride layer.

상기 터널 산화막을 형성하기 이전에 DHF(50:1)과 SC-1(NH4OH/H2O2/H2O)의 혼합 용액 또는 BOE(100:1 또는 300:1)와 SC-1(NH4OH/H2O2/H2O)의 혼합 용액을 이용하여 세정 공정을 실시하는 단계를 더 포함한다.Before forming the tunnel oxide layer, a mixed solution of DHF (50: 1) and SC-1 (NH 4 OH / H 2 O 2 / H 2 O) or BOE (100: 1 or 300: 1) and SC-1 And performing a cleaning process using a mixed solution of (NH 4 OH / H 2 O 2 / H 2 O).

상기 터널 산화막은 750 내지 950℃의 온도에서 습식, 건식 또는 라디컬 산화 방식을 이용하여 20 내지 150Å의 두께로 형성한다.The tunnel oxide film is formed to a thickness of 20 to 150 kPa using a wet, dry or radical oxidation method at a temperature of 750 to 950 ℃.

상기 측벽 산화막은 라디컬 산화 공정으로 형성하며, 상기 라디컬 산화 공정은 750 내지 950℃의 온도와 0.1 내지 3Torr의 압력에서 산소(O2) 및 수소(H2)의 혼합 가스를 이용하여 실시하되, 상기 산소와 수소의 혼합 가스는 상기 산소와 상기 수소가 9:1 내지 6:4의 비율로 혼합되어 1 내지 10slm의 유량으로 유입시킨다.The sidewall oxide film is formed by a radical oxidation process, and the radical oxidation process is performed using a mixed gas of oxygen (O 2 ) and hydrogen (H 2 ) at a temperature of 750 to 950 ° C. and a pressure of 0.1 to 3 Torr. In the mixed gas of oxygen and hydrogen, the oxygen and hydrogen are mixed at a ratio of 9: 1 to 6: 4 and introduced at a flow rate of 1 to 10 slm.

상기 버퍼 질화막은 LPCVD 방식을 이용하여 10 내지 50Å의 두께로 형성한다.The buffer nitride film is formed to a thickness of 10 to 50 kHz using the LPCVD method.

상기 제 2 폴리실리콘막은 상기 셀 영역의 트렌치 폭의 1/5 내지 1/3의 두께로 형성하되, 480 내지 550℃의 온도와 0.1 내지 3Torr의 압력에서 언도프트 폴리실리콘막 또는 비정질 실리콘막을 이용하여 형성한다.The second polysilicon film is formed to have a thickness of 1/5 to 1/3 of the trench width of the cell region, using an undoped polysilicon film or an amorphous silicon film at a temperature of 480 to 550 ° C. and a pressure of 0.1 to 3 Torr. Form.

상기 제 1 산화막은 상기 제 2 폴리실리콘막 두께의 2배의 산화막 형성 타겟으로 습식 또는 건식 방법으로 산화시켜 형성한다.The first oxide film is formed by oxidizing by a wet or dry method to an oxide film forming target twice the thickness of the second polysilicon film.

상기 제 1 산화막은 HF 또는 BOE를 이용하여 제거하되, 두께 대비 10%로 과도 식각하여 제거한다.The first oxide film is removed using HF or BOE, but removed by excessive etching at 10% of the thickness.

상기 제 2 산화막은 상기 버퍼 질화막 두께의 두배의 타겟으로 라디컬 산화 공정을 실시하여 형성하며, 상기 라디컬 산화 공정은 750 내지 950℃의 온도와 0.1 내지 3Torr의 압력에서 산소(O2) 및 수소(H2)의 혼합 가스를 이용하여 실시하되, 산소와 수소의 혼합 가스는 상기 산소와 상기 수소가 9:1 내지 6:4의 비율로 혼합되어 1 내지 10slm의 유량으로 유입시킨다.The second oxide film is formed by performing a radical oxidation process to a target twice the thickness of the buffer nitride film, wherein the radical oxidation process is oxygen (O 2 ) and hydrogen at a temperature of 750 to 950 ° C. and a pressure of 0.1 to 3 Torr. The mixed gas of (H 2 ) is used, but the mixed gas of oxygen and hydrogen is mixed with the oxygen and the hydrogen at a ratio of 9: 1 to 6: 4 and introduced at a flow rate of 1 to 10 slm.

상기 소자 분리막을 형성한 후 상기 소자 분리막을 소정 두께 식각하는 단계를 더 포함한다.
상기 제 1 산화막은 상기 제 2 폴리실리콘막 두께보다 두껍게 형성된다.
상기 제 2 산화막은 상기 버퍼 질화막 두께보다 두껍게 형성된다. After forming the device isolation layer further comprises etching the device isolation layer a predetermined thickness.
The first oxide film is formed thicker than the thickness of the second polysilicon film.
The second oxide film is formed thicker than the buffer nitride film thickness.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한 다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1(a) 내지 도 1(f)는 본 발명의 일 실시 예에 따른 플래쉬 메모리 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.1 (a) to 1 (f) are cross-sectional views of devices sequentially illustrated to explain a method of manufacturing a flash memory device according to an embodiment of the present invention.

도 1(a)를 참조하면, 웰 형성을 위한 이온 주입 공정, 문턱 전압 조절 이온 주입 공정등이 실시되어 셀 영역(A) 및 주변 영역(B)이 확정된 반도체 기판(101) 상부에 터널 산화막(102), 제 1 폴리실리콘막(103), 버퍼 산화막(104), 질화막(105) 및 하드 마스크막(106)을 순차적으로 형성한다. 한편, 터널 산화막(102)을 형성하기 이전에 DHF(50:1)과 SC-1(NH4OH/H2O2/H2O)의 혼합 용액 또는 BOE(100:1 또는 300:1)와 SC-1(NH4OH/H2O2/H2O)의 혼합 용액을 이용하여 세정 공정을 실시하며, 터널 산화막(102)은 750∼950℃의 온도에서 습식, 건식 또는 라디컬 산화 방식을 이용하여 20∼150Å의 두께로 형성한다. 이후, 소자 분리 마스크를 이용한 사진 및 식각 공정으로 하드 마스크막(106) 내지 터널 산화막(102)의 소정 영역을 식각하여 반도체 기판(101)을 노출시킨 후 노출된 반도체 기판(101)을 소정 깊이로 식각하여 트렌치를 형성한다. 그런데, 트렌치는 셀 영역(A)보다 주변 영역(B)에서 그 폭이 더 크게 형성된다. 그리고, 트렌치 측벽에 측벽 산화막(107)을 형성한 후 산화 장벽층으로 사용될 버퍼 질화막(108)을 형성한다. 여기서, 측벽 산화막(107)은 라디컬 산화 공정으로 형성하여 터널 산화막(102)의 스마일링을 방지하고, 질화막(105) 및 하드 마스크막(106)도 산화될 수 있도록 한다. 측벽 산화막(107)을 형성하기 위한 라디컬 산화 공정은 750∼950℃의 온도와 0.1∼3Torr의 압력에서 산소(O2) 및 수 소(H2)의 혼합 가스를 이용하여 실시하는데, 산소와 수소가 9:1∼6:4의 비율로 혼합되어 수소 함량이 10∼40% 수준으로 유지하며, 산소와 수소의 총유량은 1∼10slm 정도로 한다. 또한, 버퍼 질화막(108)은 LPCVD 방식을 이용하여 10∼50Å의 두께로 형성함으로써 후속 산화 공정시 모두 산화될 수 있도록 한다.이후 트렌치를 포함한 전체 구조 상부에 제 2 폴리실리콘막(109)을 형성한다. 제 2 폴리실리콘막(109)은 셀 영역(A)에 형성된 트렌치 폭의 1/5∼1/3 정도의 두께로 형성하는데, 480∼550℃의 온도와 0.1∼3Torr의 압력에서 형성하며, 언도프트 폴리실리콘막 또는 균일한 산화가 가능하도록 비정질 실리콘막을 이용하여 형성한다.Referring to FIG. 1A, a tunnel oxide layer is formed on a semiconductor substrate 101 on which a cell region A and a peripheral region B are determined by performing an ion implantation process, a threshold voltage control ion implantation process, or the like for well formation. (102), the first polysilicon film 103, the buffer oxide film 104, the nitride film 105, and the hard mask film 106 are sequentially formed. Meanwhile, a mixed solution of DHF (50: 1) and SC-1 (NH 4 OH / H 2 O 2 / H 2 O) or BOE (100: 1 or 300: 1) before the tunnel oxide layer 102 is formed. And SC-1 (NH 4 OH / H 2 O 2 / H 2 O) to perform the cleaning process, the tunnel oxide film 102 is wet, dry or radical oxidation at a temperature of 750 ~ 950 ℃ It is formed to a thickness of 20 ~ 150Å by the method. Subsequently, the semiconductor substrate 101 is exposed by etching a predetermined region of the hard mask layer 106 to the tunnel oxide layer 102 by a photolithography and an etching process using an element isolation mask to expose the exposed semiconductor substrate 101 to a predetermined depth. Etch to form trench. However, the trench is formed larger in the peripheral area B than in the cell area A. After the sidewall oxide film 107 is formed on the trench sidewalls, the buffer nitride film 108 to be used as the oxide barrier layer is formed. Here, the sidewall oxide film 107 is formed by a radical oxidation process to prevent the tunnel oxide film 102 from being smiled, and the nitride film 105 and the hard mask film 106 can also be oxidized. The radical oxidation process for forming the sidewall oxide film 107 is performed using a mixed gas of oxygen (O 2 ) and hydrogen (H 2 ) at a temperature of 750 to 950 ° C. and a pressure of 0.1 to 3 Torr. Hydrogen is mixed at a ratio of 9: 1 to 6: 4, keeping the hydrogen content at 10 to 40%, and the total flow of oxygen and hydrogen is about 1 to 10 slm. In addition, the buffer nitride film 108 is formed to have a thickness of 10 to 50 microseconds by using the LPCVD method so that it can be oxidized during the subsequent oxidation process. Then, a second polysilicon film 109 is formed on the entire structure including the trench. do. The second polysilicon film 109 is formed to a thickness of about 1/5 to 1/3 of the trench width formed in the cell region A. The second polysilicon film 109 is formed at a temperature of 480 to 550 ° C. and a pressure of 0.1 to 3 Torr. A polysilicon film or an amorphous silicon film is used to enable uniform oxidation.

도 1(b)를 참조하면, 제 2 폴리실리콘막(109)을 습식 또는 건식 방법으로 산화시켜 제 1 산화막(110)을 형성한다. 제 2 폴리실리콘막(109)의 산화 공정은 제 2 폴리실리콘막(109) 두께의 2배 이상의 산화막 형성 타겟으로 실시하여 제 2 폴리실리콘막(109)이 충분히 산화되도록 하고, 셀 영역(A)에 잔류하는 제 2 폴리실리콘막(109)을 최소화한다. 이때, 주변 영역(B)의 경우는 제 2 폴리실리콘막(109)이 모두 산화되어 측벽 산화막(107), 버퍼 질화막(108) 및 제 1 산화막(110)의 적층 구조가 된다.Referring to FIG. 1B, the second polysilicon film 109 is oxidized by a wet or dry method to form the first oxide film 110. The oxidation process of the second polysilicon film 109 is performed with an oxide film formation target of twice the thickness of the second polysilicon film 109 so that the second polysilicon film 109 is sufficiently oxidized, and the cell region A Minimize the second polysilicon film 109 remaining in the. At this time, in the case of the peripheral region B, all of the second polysilicon films 109 are oxidized to form a stacked structure of the sidewall oxide film 107, the buffer nitride film 108, and the first oxide film 110.

도 1(c)를 참조하면, HF 또는 BOE 등을 이용한 산화막 습식 식각 방법을 이용하여 제 2 폴리실리콘막(109)을 산화시켜 형성된 제 1 산화막(110)을 제거한다. 이때, 제 1 산화막(110)의 식각 공정은 산화막(110)의 두께 대비 약 10% 이상 과도 식각하여 주변 영역(B)의 제 1 산화막(110)이 모두 제거될 수 있도록 하면서 셀 영 역(A)에는 일부의 제 1 산화막(110)이 잔존하도록 한다. 셀 영역(A)에 잔류하는 제 2 폴리실리콘막(109)의 양이 많을 경우 셀 영역(A)의 제 1 산화막(110)을 모두 제거하여도 무방하다.Referring to FIG. 1C, the first oxide layer 110 formed by oxidizing the second polysilicon layer 109 is removed using an oxide film wet etching method using HF or BOE. In this case, the etching process of the first oxide film 110 may be excessively etched by about 10% or more of the thickness of the oxide film 110 so that all of the first oxide film 110 in the peripheral region B may be removed while the cell region A is removed. ), Some of the first oxide film 110 remains. When the amount of the second polysilicon film 109 remaining in the cell region A is large, all of the first oxide film 110 in the cell region A may be removed.

도 1(d)를 참조하면, 제 1 산화막(110)을 제거한 후 주변 영역(B)에는 버퍼 질화막(108)이 모두 노출되게 되며, 셀 영역(A)에는 제 2 폴리실리콘막(109) 및 제 1 산화막(110)이 트렌치 기저분에 잔류하는 것을 제외하고는 버퍼 질화막(108)이 모두 노출된다. 이러한 노출된 버퍼 질화막(108) 두께의 두배 이상의 타겟으로 라디컬 산화 공정을 실시하면 노출된 버퍼 질화막(108)이 모두 산화되어 제 2 산화막(111)이 형성된다. 그런데, 셀 영역(A)의 트렌치 바닥부에 잔류하는 제 1 산화막(110) 및 제 2 폴리실리콘막(109)의 하부에는 버퍼 질화막(108)이 잔류하게 된다. 한편, 버퍼 질화막(108)을 산화시켜 제 2 산화막(111)을 형성하기 위한 라디컬 산화 공정은 터널 산화막(102)의 스마일링이 심해지지 않도록 적절하게 타겟을 제어하는 것이 중요한데, 예컨데 750∼950℃의 온도와 0.1∼3Torr의 압력에서 산소(O2) 및 수소(H2)의 혼합 가스를 이용하여 실시하며, 산소와 수소가 9:1∼6:4의 비율로 혼합되어 수소 함량이 10∼40% 수준으로 유지하고 산소와 수소의 총유량은 1∼10slm 정도로 하여 라디컬 산화 공정을 실시한다. 이렇게 하면 라디컬 산화 공정의 특성상 트렌치 내측벽의 추가 산화는 제한된다.Referring to FIG. 1D, after removing the first oxide film 110, all of the buffer nitride film 108 is exposed in the peripheral region B, and the second polysilicon film 109 and the cell region A are exposed. All of the buffer nitride film 108 is exposed except that the first oxide film 110 remains in the trench base. When the radical oxidation process is performed on the target having twice the thickness of the exposed buffer nitride film 108, all of the exposed buffer nitride films 108 are oxidized to form the second oxide film 111. However, the buffer nitride film 108 remains under the first oxide film 110 and the second polysilicon film 109 remaining in the trench bottom portion of the cell region A. On the other hand, in the radical oxidation process for oxidizing the buffer nitride film 108 to form the second oxide film 111, it is important to properly control the target so that the smile of the tunnel oxide film 102 is not severed. For example, 750 to 950 It is carried out by using a mixed gas of oxygen (O 2 ) and hydrogen (H 2 ) at a temperature of 0.1 ℃ and a pressure of 0.1 to 3 Torr, oxygen and hydrogen are mixed in a ratio of 9: 1 to 6: 4, the hydrogen content is 10 It is maintained at the level of -40% and the radical oxidation process is performed with the total flow rate of oxygen and hydrogen being about 1-10 slm. This limits the further oxidation of the trench inner walls due to the nature of the radical oxidation process.

도 1(e)를 참조하면, 트렌치가 매립되도록 전체 구조 상부에 HDP 산화막등을 이용하여 제 3 산화막(112)을 형성한다. 이렇게 하면 셀 영역(A)은 트렌치의 바닥 부가 제 2 폴리실리콘막(109) 및 제 1 산화막(110)등으로 매립되어 있으므로 제 3 산화막(112) 형성시 보이드가 발생되지 않고 트렌치를 매립할 수 있고, 트렌치 측벽에 제 2 산화막(111)이 두껍게 형성되어 있으므로 애스펙트비의 추가 확보가 필요한 경우에는 제 3 산화막(112) 증착 전 세정 공정으로 측벽에 형성된 제 2 산화막(111)의 일부를 식각할 수도 있다. 그리고, 질화막(105)이 노출되도록 CMP 공정을 실시한다.Referring to FIG. 1E, a third oxide film 112 is formed on the entire structure by using an HDP oxide film or the like so as to fill the trench. In this case, since the cell region A is buried in the bottom portion of the trench with the second polysilicon film 109, the first oxide film 110, and the like, voids are not generated when the third oxide film 112 is formed. When the second oxide film 111 is thickly formed on the trench sidewall, when the aspect ratio needs to be further secured, a part of the second oxide film 111 formed on the sidewall may be etched by the cleaning process before deposition of the third oxide film 112. It may be. Then, a CMP process is performed to expose the nitride film 105.

도 1(f)를 참조하면, 질화막(105) 및 버퍼 산화막(104)을 제거하여 제 1 폴리실리콘막(103)을 노출시킨다. 이에 의해 제 3 산화막(112)도 일부 제거되어 소자 분리막(112A)이 형성된다. 그리고, 소자 분리막(112A)을 소정 두께 식각하여 이후 형성될 유전체막 및 콘트롤 게이트와의 접촉 면적을 증가시킨다. Referring to FIG. 1F, the nitride film 105 and the buffer oxide film 104 are removed to expose the first polysilicon film 103. As a result, part of the third oxide film 112 is also removed to form the device isolation film 112A. The device isolation layer 112A is etched by a predetermined thickness to increase the contact area between the dielectric layer and the control gate to be formed later.

도 2는 본 발명에서 측벽 산화막(107) 및 제 2 산화막(111) 형성시 적용되는 라디컬 산화 공정의 실리콘 소비율과 질화막(Si3N4) 소비율을 설명하기 위한 개략도로서, 라디컬 산화시 실리콘은 44% 소비되고, 질화막은 54% 소비된다. 이때, 질화막(Si3N4)의 실리콘(Si)/질소(N)의 조성비는 약 75%이다.FIG. 2 is a schematic diagram illustrating the silicon consumption rate and the nitride film (Si 3 N 4 ) consumption rate of the radical oxidation process applied when the sidewall oxide film 107 and the second oxide film 111 are formed in the present invention. Consumes 44% and nitride film consumes 54%. At this time, the composition ratio of silicon (Si) / nitrogen (N) of the nitride film (Si 3 N 4 ) is about 75%.

도 3은 질화막을 산화시켜 형성된 산화막(100)과 실리콘을 산화시켜 형성된 산화막(200)의 습식 식각율을 비교한 그래프로서, 질화막을 산화시켜 형성된 산화막의 식각율이 더 큼을 알 수 있다. 그런데, HDP 산화막의 경우는 질화막을 산화시켜 형성된 산화막과 거의 유사한 수준의 식각율을 갖는다.3 is a graph comparing wet etching rates of the oxide film 100 formed by oxidizing the nitride film and the oxide film 200 formed by oxidizing silicon, and it can be seen that the etching rate of the oxide film formed by oxidizing the nitride film is larger. However, in the case of the HDP oxide film, the etching rate is almost similar to that of the oxide film formed by oxidizing the nitride film.

상술한 바와 같이 본 발명에 의하면 애스펙트비가 크게 형성된 트렌치를 포함한 전면에 측벽 산화막 및 버퍼 질화막을 형성하고, 갭필 능력이 좋은 폴리실리콘막을 형성한 후 폴리실리콘막을 산화시키고 버퍼 질화막 또한 산화시킴으로써 다음과 같은 효과가 있다.As described above, according to the present invention, a sidewall oxide film and a buffer nitride film are formed on the entire surface including a trench having a large aspect ratio, a polysilicon film having good gap fill capability is formed, and then the polysilicon film is oxidized and the buffer nitride film is also oxidized. There is.

1. 이후 트렌치를 매립시키기 위한 산화막 형성시 보이드가 발생되지 않도록 할 수 있다.1.Voids can be prevented from occurring during the formation of an oxide film for filling the trench.

2. 애스펙트비가 큰 트렌치를 매립하기 위하여 HDP 산화막과 다른 산화막의 이중 증착 방식을 사용할 경우 추가되는 공정에 의한 신규 장비 투자 없이 기존의 장치로 구현이 가능하며, 충분한 공정 마진 확보가 가능하게 된다.2. In order to fill a trench with a large aspect ratio, the dual deposition method of the HDP oxide and the other oxide layer can be implemented with an existing device without additional equipment investment by additional process, and sufficient process margin can be secured.

3. 플로팅 게이트 측벽의 버퍼 질화막을 모두 산화시킴으로써 플로팅 게이트 표면 공간 확보에 용이하며, 게이트 식각 등의 후속 공정 진행시에 버퍼 질화막이 잔류하지 않고, H3PO4를 이용한 습식 식각의 경우와는 달리 트렌치 측벽의 보이드와 관련된 취약 부위의 생성을 억제할 수 있어 소자 집적 측면에서 매우 유리하다.3. By oxidizing all of the buffer nitride film on the floating gate sidewall, it is easy to secure the space of the floating gate surface, and the buffer nitride film does not remain during the subsequent process such as gate etching, unlike the case of wet etching using H 3 PO 4 . It is very advantageous in terms of device integration as it can suppress the generation of weak spots associated with the voids in the trench sidewalls.

4. 트렌치가 크게 형성된 주변 영역등은 HDP 산화막을 이용한 갭필을 추가로 진행할 수 있으므로 다양한 트렌치가 공존하는 소자 형성에 용이하다.4. Peripheral regions with large trenches can be further developed with gap fills using HDP oxide films, making it easy to form devices in which various trenches coexist.

5. 버퍼 질화막 증착으로 인한 반도체 기판의 산화 방지가 가능하며 과도한 산화로 인한 스트레스를 완화시켜 디펙트 형성 억제에 유용하다.5. It is possible to prevent the oxidation of the semiconductor substrate due to the deposition of buffer nitride film, and it is useful for suppressing defect formation by relieving stress caused by excessive oxidation.

6. 버퍼 질화막 산화시에 라디컬 산화 방식을 도입함으로써 터널 산화막 스마일링을 최소화하고 트렌치의 추가 산화를 제어할 수 있다.6. The introduction of radical oxidation in buffer nitride oxidation minimizes tunnel oxide smileing and controls the further oxidation of the trench.

Claims (20)

반도체 기판 상부에 형성된 터널 산화막 및 제 1 폴리실리콘막을 식각한 후 노출된 반도체 기판의 소정 영역을 소정 깊이 식각하여 트렌치를 형성하는 단계;Etching the tunnel oxide film and the first polysilicon film formed on the semiconductor substrate, and then etching a predetermined region of the exposed semiconductor substrate to a predetermined depth to form a trench; 상기 트렌치를 포함한 전면에 측벽 산화막 및 버퍼 질화막을 형성한 후 제 2 폴리실리콘막을 형성하는 단계;Forming a sidewall oxide film and a buffer nitride film on the entire surface including the trench, and then forming a second polysilicon film; 상기 제 2 폴리실리콘막을 산화시켜 제 1 산화막을 형성하는 단계;Oxidizing the second polysilicon film to form a first oxide film; 상기 제 1 산화막을 일부 제거한 후 상기 버퍼 질화막을 산화시켜 제 2 산화막을 형성하는 단계; 및Removing a portion of the first oxide layer and oxidizing the buffer nitride layer to form a second oxide layer; And 상기 트렌치가 매립되도록 전면에 제 3 산화막을 형성한 후 연마하여 소자 분리막을 형성하는 단계를 포함하는 플래쉬 메모리 소자의 제조 방법.Forming a device isolation layer by forming a third oxide film on the entire surface of the trench so as to fill the trench, and forming a device isolation layer. 셀 영역 및 주변 영역이 확정된 반도체 기판 상부에 터널 산화막, 제 1 폴리실리콘막, 버퍼 산화막, 질화막 및 하드 마스크막을 순서적으로 형성하는 단계;Sequentially forming a tunnel oxide film, a first polysilicon film, a buffer oxide film, a nitride film, and a hard mask film on the semiconductor substrate in which the cell region and the peripheral region are determined; 상기 하드 마스크막 내지 상기 터널 산화막의 소정 영역을 식각한 후 반도체 기판을 소정 깊이로 식각하여 상기 셀 영역과 상기 주변 영역에 폭이 다른 트렌치를 형성하는 단계;Etching a predetermined region of the hard mask layer to the tunnel oxide layer and etching a semiconductor substrate to a predetermined depth to form trenches having different widths in the cell region and the peripheral region; 상기 트렌치를 포함한 전면에 측벽 산화막 및 버퍼 질화막을 형성한 후 제 2 폴리실리콘막을 형성하는 단계;Forming a sidewall oxide film and a buffer nitride film on the entire surface including the trench, and then forming a second polysilicon film; 상기 제 2 폴리실리콘막을 산화시켜 제 1 산화막을 형성하되 상기 셀 영역의 상기 트렌치 기저부의 상기 제 2 폴리실리콘막이 일부 잔류하는 단계;Oxidizing the second polysilicon film to form a first oxide film, wherein the second polysilicon film of the trench base portion of the cell region remains partially; 상기 제 1 산화막을 제거하되, 상기 셀 영역의 상기 트렌치 기저부에 상기 제 1 산화막이 일부 잔류되는 단계;Removing the first oxide layer, but partially leaving the first oxide layer at the base of the trench in the cell region; 상기 버퍼 질화막을 산화시켜 제 2 산화막을 형성하는 단계;Oxidizing the buffer nitride film to form a second oxide film; 상기 셀 영역 및 주변 영역의 상기 트렌치가 매립되도록 전체 구조 상부에 제 3 산화막을 형성하는 단계; 및Forming a third oxide film over the entire structure to fill the trenches in the cell region and the peripheral region; And 상기 질화막이 노출되도록 연마 공정을 실시하여 소자 분리막을 형성한 후 상기 질화막 및 버퍼 산화막을 제거하는 단계를 포함하는 플래쉬 메모리 소자의 제조 방법.And removing the nitride film and the buffer oxide film after forming a device isolation layer by performing a polishing process to expose the nitride film. 제 1 항 또는 제 2 항에 있어서, 상기 터널 산화막을 형성하기 이전에 세정 공정을 실시하는 단계를 더 포함하는 플래쉬 메모리 소자의 제조 방법.3. The method of claim 1, further comprising the step of performing a cleaning process before forming said tunnel oxide film. 제 3 항에 있어서, 상기 세정 공정은 DHF(50:1)과 SC-1(NH4OH/H2O2/H2O)의 혼합 용액 또는 BOE(100:1 또는 300:1)와 SC-1(NH4OH/H2O2/H2O)의 혼합 용액을 이용하여 세정 공정을 실시하는 플래쉬 메모리 소자의 제조 방법.4. The cleaning process according to claim 3, wherein the cleaning process is a mixed solution of DHF (50: 1) and SC-1 (NH 4 OH / H 2 O 2 / H 2 O) or BOE (100: 1 or 300: 1) and SC A method of manufacturing a flash memory device which performs a cleaning process using a mixed solution of -1 (NH 4 OH / H 2 O 2 / H 2 O). 제 1 항 또는 제 2 항에 있어서, 상기 터널 산화막은 750 내지 950℃의 온도에서 습식, 건식 또는 라디컬 산화 방식을 이용하여 20 내지 150Å의 두께로 형성하는 플래쉬 메모리 소자의 제조 방법.The method of claim 1, wherein the tunnel oxide layer is formed to a thickness of 20 to 150 kV using a wet, dry, or radical oxidation method at a temperature of 750 to 950 ° C. 4. 제 1 항 또는 제 2 항에 있어서, 상기 측벽 산화막은 라디컬 산화 공정으로 형성하는 플래쉬 메모리 소자의 제조 방법.The method of claim 1, wherein the sidewall oxide film is formed by a radical oxidation process. 제 6 항에 있어서, 상기 라디컬 산화 공정은 750 내지 950℃의 온도와 0.1 내지 3Torr의 압력에서 산소(O2) 및 수소(H2)의 혼합 가스를 이용하여 실시하는 플래쉬 메모리 소자의 제조 방법.The method of claim 6, wherein the radical oxidation process is performed using a mixed gas of oxygen (O 2 ) and hydrogen (H 2 ) at a temperature of 750 to 950 ° C. and a pressure of 0.1 to 3 Torr. . 제 7 항에 있어서, 상기 산소와 수소의 혼합 가스는 상기 산소와 상기 수소가 9:1 내지 6:4의 비율로 혼합되어 1 내지 10slm의 유량으로 유입시키는 플래쉬 메모리 소자의 제조 방법.The method of claim 7, wherein the mixed gas of oxygen and hydrogen is mixed with the oxygen at a ratio of 9: 1 to 6: 4 and flows at a flow rate of 1 to 10 slm. 제 1 항 또는 제 2 항에 있어서, 상기 버퍼 질화막은 LPCVD 방식을 이용하여 10 내지 50Å의 두께로 형성하는 플래쉬 메모리 소자의 제조 방법.The method of claim 1, wherein the buffer nitride film is formed to a thickness of 10 to 50 microseconds by using an LPCVD method. 제 1 항 또는 제 2 항에 있어서, 상기 제 2 폴리실리콘막은 상기 셀 영역의 트렌치 폭의 1/5 내지 1/3 의 두께로 형성하는 플래쉬 메모리 소자의 제조 방법.The method of claim 1, wherein the second polysilicon layer is formed to have a thickness of 1/5 to 1/3 of a trench width of the cell region. 제 1 항 또는 제 2 항에 있어서, 상기 제 2 폴리실리콘막은 480 내지 550℃의 온도와 0.1 내지 3Torr의 압력에서 형성하는 플래쉬 메모리 소자의 제조 방법.The method of claim 1, wherein the second polysilicon film is formed at a temperature of 480 to 550 ° C. and a pressure of 0.1 to 3 Torr. 제 1 항 또는 제 2 항에 있어서, 상기 제 2 폴리실리콘막은 언도프트 폴리실리콘막 또는 비정질 실리콘막을 이용하여 형성하는 플래쉬 메모리 소자의 제조 방법.The method of claim 1, wherein the second polysilicon film is formed using an undoped polysilicon film or an amorphous silicon film. 제 1 항 또는 제 2 항에 있어서, 상기 제 1 산화막은 상기 제 2 폴리실리콘막 두께의 2배의 산화막 형성 타겟으로 습식 또는 건식 방법으로 산화시켜 형성하는 플래쉬 메모리 소자의 제조 방법.The method of claim 1, wherein the first oxide film is formed by oxidation in a wet or dry manner with an oxide film forming target twice the thickness of the second polysilicon film. 제 1 항 또는 제 2 항에 있어서, 상기 제 1 산화막은 HF 또는 BOE를 이용하여 제거하되, 두께 대비 10%로 과도 식각하여 제거하는 플래쉬 메모리 소자의 제조 방법.The method of claim 1, wherein the first oxide layer is removed using HF or BOE, but is removed by over-etching at a thickness of 10%. 제 1 항 또는 제 2 항에 있어서, 상기 제 2 산화막은 상기 버퍼 질화막 두께의 두배의 타겟으로 라디컬 산화 공정을 실시하여 형성하는 플래쉬 메모리 소자의 제조 방법.The method of claim 1, wherein the second oxide film is formed by performing a radical oxidation process to a target twice the thickness of the buffer nitride film. 제 15 항에 있어서, 상기 라디컬 산화 공정은 750 내지 950℃의 온도와 0.1 내지 3Torr의 압력에서 산소(O2) 및 수소(H2)의 혼합 가스를 이용하여 실시하는 플래쉬 메모리 소자의 제조 방법.The method of claim 15, wherein the radical oxidation process is performed using a mixed gas of oxygen (O 2 ) and hydrogen (H 2 ) at a temperature of 750 to 950 ° C. and a pressure of 0.1 to 3 Torr. . 제 16 항에 있어서, 상기 산소와 수소의 혼합 가스는 상기 산소와 상기 수소가 9:1 내지 6:4의 비율로 혼합되어 1 내지 10slm의 유량으로 유입시키는 플래쉬 메모리 소자의 제조 방법.The method of claim 16, wherein the mixed gas of oxygen and hydrogen is introduced at a flow rate of 1 to 10 slm by mixing the oxygen and the hydrogen at a ratio of 9: 1 to 6: 4. 제 1 항 또는 제 2 항에 있어서, 상기 소자 분리막을 형성한 후 상기 소자 분리막을 소정 두께 식각하는 단계를 더 포함하는 플래쉬 메모리 소자의 제조 방법.The method of claim 1, further comprising etching the device isolation layer to a predetermined thickness after forming the device isolation layer. 제 1 항 또는 제 2 항에 있어서, 상기 제 1 산화막은 상기 제 2 폴리실리콘막 두께보다 두껍게 형성되는 플래쉬 메모리 소자의 제조 방법.The method of claim 1, wherein the first oxide film is formed thicker than the thickness of the second polysilicon film. 제 1 항 또는 제 2 항에 있어서, 상기 제 2 산화막은 상기 버퍼 질화막 두께보다 두껍게 형성되는 플래쉬 메모리 소자의 제조 방법.The method of claim 1, wherein the second oxide layer is formed to be thicker than the buffer nitride layer.
KR1020050126758A 2005-12-21 2005-12-21 Method of manufacturing a flash memory device KR100870303B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050126758A KR100870303B1 (en) 2005-12-21 2005-12-21 Method of manufacturing a flash memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050126758A KR100870303B1 (en) 2005-12-21 2005-12-21 Method of manufacturing a flash memory device

Publications (2)

Publication Number Publication Date
KR20070066054A KR20070066054A (en) 2007-06-27
KR100870303B1 true KR100870303B1 (en) 2008-11-25

Family

ID=38365148

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050126758A KR100870303B1 (en) 2005-12-21 2005-12-21 Method of manufacturing a flash memory device

Country Status (1)

Country Link
KR (1) KR100870303B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888321A (en) * 1994-09-16 1996-04-02 Nissan Motor Co Ltd Manufacture of semiconductor device and structure of semiconductor device
KR19990024548A (en) * 1997-09-04 1999-04-06 구본준 Method for manufacturing isolation structure of semiconductor device
KR20010073704A (en) * 2000-01-19 2001-08-01 윤종용 Method for trench isolation in semiconductor device without void
KR20040053440A (en) * 2002-12-14 2004-06-24 주식회사 하이닉스반도체 Method of manufacturing a semiconductor device
KR20040053441A (en) * 2002-12-14 2004-06-24 주식회사 하이닉스반도체 Method of manufacturing a flash memory device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888321A (en) * 1994-09-16 1996-04-02 Nissan Motor Co Ltd Manufacture of semiconductor device and structure of semiconductor device
KR19990024548A (en) * 1997-09-04 1999-04-06 구본준 Method for manufacturing isolation structure of semiconductor device
KR20010073704A (en) * 2000-01-19 2001-08-01 윤종용 Method for trench isolation in semiconductor device without void
KR20040053440A (en) * 2002-12-14 2004-06-24 주식회사 하이닉스반도체 Method of manufacturing a semiconductor device
KR20040053441A (en) * 2002-12-14 2004-06-24 주식회사 하이닉스반도체 Method of manufacturing a flash memory device

Also Published As

Publication number Publication date
KR20070066054A (en) 2007-06-27

Similar Documents

Publication Publication Date Title
US7977205B2 (en) Method of forming isolation layer of semiconductor device
US20080003773A1 (en) Method for forming isolation structure of semiconductor device
US6964913B2 (en) Method for forming floating gate in flash memory device
US20090311856A1 (en) Flash memory device having recessed floating gate and method for fabricating the same
US20070232019A1 (en) Method for forming isolation structure in nonvolatile memory device
US20020048897A1 (en) Method of forming a self-aligned shallow trench isolation
KR100616193B1 (en) Method for forming gate electrode in non volatile memory device
KR100875067B1 (en) Manufacturing Method of Flash Memory Device
KR100870303B1 (en) Method of manufacturing a flash memory device
KR100554835B1 (en) Method of manufacturing a flash device
JP2008294394A (en) Method of forming element isolating film of flash memory element
KR100419754B1 (en) A method for forming a field oxide of a semiconductor device
KR100792376B1 (en) Method for fabricating isolation layer of flash memory device
KR100500943B1 (en) Method for protecting moat in semiconductor device with selective silicon recess
US7790620B2 (en) Method for fabricating semiconductor device
US7192883B2 (en) Method of manufacturing semiconductor device
KR100476704B1 (en) Method of manufacturing a semiconductor device
KR100854905B1 (en) Method of manufacturing a flash memory device
KR100734088B1 (en) Method of manufacturing transistor
KR20070001740A (en) Method of fabricating trench isolation for semiconductor device
KR20060070034A (en) Method of forming a isolation layer in semiconductor device
KR20070008978A (en) Method for forming isolation layer of semiconductor device
KR20070002293A (en) Method for fabricating flash memory device
KR20060113265A (en) Method for manufacturing semiconductor device using recess gate process
KR20050002248A (en) Method for forming a floating gate in flash memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee