KR100866868B1 - 채널 등화 방법 - Google Patents
채널 등화 방법 Download PDFInfo
- Publication number
- KR100866868B1 KR100866868B1 KR1020020010569A KR20020010569A KR100866868B1 KR 100866868 B1 KR100866868 B1 KR 100866868B1 KR 1020020010569 A KR1020020010569 A KR 1020020010569A KR 20020010569 A KR20020010569 A KR 20020010569A KR 100866868 B1 KR100866868 B1 KR 100866868B1
- Authority
- KR
- South Korea
- Prior art keywords
- error
- decision
- error value
- value
- signal
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03178—Arrangements involving sequence estimation techniques
- H04L25/03248—Arrangements for operating in conjunction with other apparatus
- H04L25/03254—Operation with other circuitry for removing intersymbol interference
- H04L25/03267—Operation with other circuitry for removing intersymbol interference with decision feedback equalisers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/426—Internal components of the client ; Characteristics thereof
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Multimedia (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
훈련열이 없는 신호에 대해 자력 등화 방식으로 필터의 탭 계수를 갱신하여 채널 등화를 수행하는 채널 등화 방법에 관한 것으로서, 특히 입력 신호가 분포할 수 있는 신호 성상도의 전 구간을 실수 부분과 허수 부분의 결정 지향 에러 값이 잘못될 확률이 매우 낮은 영역, 실수 부분은 결정 지향 에러 값이 잘못될 확률이 매우 낮으나 허수 부분은 결정 지향 에러값이 잘못될 확률이 매우 높은 영역, 실수 부분은 결정 지향 에러 값이 잘못될 확률이 매우 높으나 허수 부분은 결정 지향 에러값이 잘못될 확률이 매우 낮은 영역, 실수 부분과 허수 부분의 결정 지향 에러 값이 잘못될 확률이 매우 높은 영역으로 구분한 후 구분된 각 영역 별로 에러를 구하는 방법과 에러 갱신 비율을 다르게 적용하여 필터의 탭 계수 갱신을 수행함으로써, 잘못 수렴하거나 수렴할 수 없는 신호 왜곡이 심한 환경에서도 신호 왜곡을 줄여서 수렴 특성을 향상시킬 수 있다.
채널 등화, 자력 등화, stop&go 에러
Description
도 1은 일반적인 디지털 TV 수신기의 개략적인 구성 블록도
도 2는 도 1의 채널 등화부의 일 예를 보인 블록도
도 3은 본 발명에 따른 채널 등화 방법을 위해 신호 성상도를 구분한 예를 보인 도면
도면의 주요부분에 대한 부호의 설명
105 : 채널 등화부 106 : 등화 제어부
201 : 피드 포워드 필터 202 : 피드백 필터
203 : 감산기
본 발명은 훈련열이 필요없는 자력 등화 알고리즘(Blind Algorithm)을 이용하여 채널 등화를 수행하는 채널 등화 방법에 관한 것이다.
일반적으로 통신이란 송신단에서 변조하여 보내준 신호를 수신단에서 수신하여 원 신호로 복조하는 것이다. 그러나, 송.수신단에 있는 증폭기, 필터등의 소자들에 의한 신호의 왜곡이 생기고, 또한 통신 경로의 여러 가지 요인에 의하여 신호 의 왜곡이 생겨 수신단에 불완전한 신호가 들어오게 되므로, 수신단에서 원 신호를 복원하기 어렵게 한다.
또한, 이러한 왜곡은 시간에 따라 특성이 달라지므로 수신단에서 더욱 더 원신호를 복원하기 어렵게 한다. 그래서, 수신단에서는 이러한 왜곡을 보상해서 원 신호를 복원할 수 있도록 적응 채널 등화기(Adaptive Equalizer)를 사용한다.
상기 적응 채널 등화기는 자력 등화기(Blind Equalizer)와 비자력 등화기(Non-Blind Equalizer)로 구분되는데, 상기 비자력 등화기는 전송되는 신호열에 주기적으로 훈련 신호열을 삽입해서 이 훈련 신호열을 가지고 채널 등화를 행하는 방법이다. 그리고, 상기 자력 등화기는 이러한 훈련 신호의 도움없이 수신되는 신호만을 가지고 자력으로 채널 등화를 행하는 방법을 말한다.
도 1은 이러한 채널 등화기가 적용되는 디지털 TV 수신기의 개략적인 구성 블록도로서, A/D 변환부(101)는 입력되는 IF 아날로그 신호를 디지털화하여 재샘플부(102)로 출력한다. 상기 재샘플부(102)는 기저대역 신호처리를 통해 나온 현재 심볼들의 타이밍 에러를 입력받아 상기 A/D 변환부(101)에서 디지털화된 신호와 신호 사이의 에러를 줄이는 방향으로 보간을 한다. 위상 분리부(103)는 상기 재샘플부(102)의 출력 신호를 통과대역 디지털 I,Q 신호로 분리하고, 복조부(104)는 통과대역 디지털 I,Q 신호를 기저대역 디지털 I,Q 신호로 복조하여 채널 등화부(105)로 출력한다.
상기 채널 등화부(105)는 등화 제어부(107)의 제어에 따라 채널 등화부 내의 필터의 계수 갱신을 수행하여 전송채널을 통한 데이터의 전송 중에 발생되는 신호 의 채널왜곡을 보상하여 디로테이터(Derotator)(106)로 출력한다. 상기 디로테이터(106)는 상기 채널 등화부(105)에서 채널 왜곡이 보상된 기저대역 디지털 I,Q 신호의 위상을 보상하여 출력함과 동시에 상기 등화 제어부(107)로 피드백시킨다.
도 2는 상기 채널 등화부(105)의 상세 블록도로서, 피드 포워드 필터(feed forward filter)(201)는 입력 데이터와 피드 포워드 에러값에 따라 계수 갱신을 수행하여 가까운 고스트의 영향을 상쇄하고, 피드백 필터(feedback filter)(202)는 결정 데이터와 피드백 에러 값에 따라 계수 갱신을 수행하여 먼 고스트의 영향을 상쇄한다. 그리고, 가산기(203)는 상기 피드 포워드 필터(201)의 출력과 피드백 필터(202)의 출력을 더하여 디로테이터(106)로 출력한다. 여기서, 상기 피드 포워드 필터(201)와 피드백 필터(202)의 스텝 사이즈를 크게 하면 채널 등화부(105)의 수렴속도는 빨라지는 반면 수렴 후 잔류에러가 크다는 단점이 있으며, 반면에 스텝 사이즈를 작게 하면 수렴속도는 늦어지지만 수렴 후 잔류 에러가 작다는 장점이 있다. 상기 피드 포워드 필터(201)로 입력되는 피드 포워드 에러와 피드백 필터(202)로 입력되는 결정 데이터 그리고, 피드백 에러는 상기 등화 제어부(107)로부터 제공받는다.
이때, 상기 채널 등화부(105)는 전술한 바와 같이 채널 등화를 수행하는 방법에 따라 비자력 등화기와 자력 등화기로 구분된다.
상기 비자력 등화기는 송신단에서 보내는 똑같은 신호인 훈련 신호열을 가지고 채널 등화를 하므로 빠른 시간에 수렴할 수 있고 또한, 수렴 특성도 우수하다. 그러나, 주기적으로 훈련 신호열을 보내야 하므로 전송 효율이 좋지 않다.
한편, 상기 자력 등화기는 크게 축소 신호군 알고리즘(Reduced Constellation Algorithm ; RCA)과 등반경 알고리즘(Constant Modulus Algorithm ; CMA)으로 나뉜다.
상기 축소 신호군 알고리즘의 대표적인 예는 Sato 알고리즘이고, 에러는 등화 제어부(107)에서 하기의 수학식 1과 같이 구해진다.
yn : 등화기 출력값, an : 송신에서 보낸 원 신호
그리고, 상기 채널 등화부(105) 내의 피드 포워드 필터(201)와 피드백 필터(202)의 탭 계수의 갱신식은 하기의 수학식 2와 같이 주어진다.
cn : 등화기 계수값, xn : 등화기 입력값
그런데, 이러한 축소 신호군 알고리즘은 구현이 간단하고 훈련 신호열을 필요로 하지 않으므로 전송 효율이 좋으며, 신호 왜곡이 심하지 않은 환경에서는 잘 수렴하는 장점이 있지만, 수렴하는데 많은 시간이 필요하고 수렴 후 잔류 에러가 크고 또한, 신호 왜곡이 큰 환경에서는 잘 수렴하지 못하거나 잘못된 곳으로 수렴 하는 단점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 입력 신호가 분포할 수 있는 전 구간을 다수개의 여러 구간으로 나눈 후 각 구간별로 에러를 구하는 방법과 에러 갱신 비율을 다르게 적용하여 자력 채널 등화를 수행하는 채널 등화 방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 채널 등화 방법은, 훈련열이 없는 신호에 대해 자력 등화 방식으로 필터의 탭 계수를 갱신하여 채널 등화를 수행하는 디지털 TV의 채널 등화 방법에 있어서, 입력 신호가 분포할 수 있는 신호 성상도의 전 구간을 결정 지향 에러 값이 잘못될 확률에 따라 다수개의 영역으로 구분하는 단계; 상기 구분된 각 영역 별로 에러를 구하는 단계; 상기 에러의 갱신 비율을 다르게 적용하여 필터의 탭 계수 갱신을 수행함으로써 채널 등화된 신호를 구하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 다른 목적, 특징 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예의 구성과 그 작용을 설명하며, 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시예로서 설명되는 것이며, 이것에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.
일반적으로 채널 등화부(105)에 들어오는 입력 신호들은 원 신호 값들을 중심으로 가우시안 분포를 가지므로 신호 왜곡이 없는 경우에는 표준 편차값이 작아 서 신호들은 원신호 주위에 가깝게 모여 있어서, 신호 성상(Constellation)들이 각 신호별로 뚜렷히 구분이 된다. 그러나, 신호 왜곡이 심해지기 시작하면 표준 편차 값이 점점 커져서 각 신호들이 서로 겹치기 시작하여 각 신호간의 구분이 없어지고, 신호 왜곡이 없을때에 비해 신호 성상의 크기도 더 커지게 된다.
그래서 이런 경우 결정 지향 에러를 사용하여서는 신호 왜곡을 줄여갈 수가 없다. 이런 경우에는 자력 등화 에러를 이용하여 신호 왜곡을 줄여가야 하는데, 모든 입력 신호에 대해서 자력 등화 에러를 사용하는 것보다는 입력 신호의 위치에 따라 에러를 취하는 방법과 비율을 틀리게 해주는 것이 효과적이다.
즉, 신호 왜곡이 생겼을 때 원래의 신호 성상의 안쪽으로는 서로의 신호들이 겹쳐져서 올바른 결정 지향 에러 값을 구하기가 어렵지만 바깥쪽으로 멀어져 갈수록 다른 신호의 간섭이 줄어들어서 올바른 결정 지향 에러값을 가질 확률이 높아진다.
따라서, 본 발명은 이런 특성을 이용하여 신호 성상도를 다수개의 영역으로 구분한다.
도 3은 일 실시예로서, 실수 부분과 허수 부분의 결정 지향 에러 값이 잘못될 확률이 매우 낮은 ① 영역, 실수 부분은 결정 지향 에러 값이 잘못될 확률이 매우 낮으나 허수 부분은 결정 지향 에러값이 잘못될 확률이 매우 높은 ② 영역, 실수 부분은 결정 지향 에러 값이 잘못될 확률이 매우 높으나 허수 부분은 결정 지향 에러값이 잘못될 확률이 매우 낮은 ③ 영역, 실수 부분과 허수 부분의 결정 지향 에러 값이 잘못될 확률이 매우 높은 ④ 영역으로 신호 성상도를 구분한다. 이때, 상기 신호 성상도를 다수개의 영역으로 구분하기 위한 기준은 실험에 의해 정해진다.
그리고, 상기 구분된 각 영역에 따라 채널 등화에 영향을 미치는 에러 갱신 비율 즉, 실수, 허수 상수(kreal,kimag)값을 다르게 설정한다. 즉, ① 영역은 값을 1로 설정하고, ② 영역은 허수 부분의 결정 지향 에러값이 잘못될 확률이 매우 높으므로 탭 계수 갱신시 허수 부분의 에러가 실수 부분의 에러보다 영향을 적게 미치도록 허수 상수 를 1보다 작은 값으로 설정한다. 마찬가지로, ③ 영역은 실수 상수 를 1보다 작은 값으로 설정하고, ④ 영역은 실수, 허수 상수 를 모두 1보다 작은 값으로 설정한다.
다음은 구분된 각 영역에 따라 채널 등화부(105) 내의 피드 포워드 필터와 피드백 필터의 탭 계수를 갱신하는 예를 상세히 설명한다.
즉, 채널 등화부(105)의 출력 신호가 ① 영역에 위치하면 실수 부분과 허수 부분의 결정 지향 에러 값이 잘못될 확률이 매우 낮으므로 실수 부분과 허수 부분의 탭 계수를 결정 지향 에러만을 사용하여 갱신한다.
이때의 필터의 탭 계수 갱신식은 하기의 수학식 3과 같이 주어진다.
c : 등화기 계수값, x : 등화기 입력값, eDD
: 결정 지향 에러값
여기서, 상기 실수, 허수 상수 는 모두 1의 값으로 설정되며, 생략해도 된다. 그리고, 기저대역으로 복조된 신호를 기 설정된 슬라이스 레벨로 슬라이스하여 결정 신호를 생성하고, 상기 결정 신호와 복조된 신호와의 차를 구하면 이 값이 결정 지향 에러값(eDD)이 된다.
다음은 채널 등화부(105)의 출력 신호가 ② 영역에 위치하면 실수 부분은 결정 지향 에러 값이 잘못될 확률이 매우 낮으므로 결정 지향 에러만을 사용하고, 허수 부분은 결정 지향 에러값이 잘못될 확률이 매우 높으므로 자력 등화 에러를 사용하는데 그 중 stop&go 에러를 사용하는 것이 바람직하다.
이때의 피드 포워드 필터와 피드백 필터의 탭 계수 갱신식은 하기의 수학식 4와 같다.
c : 등화기 계수값, x : 등화기 입력값, eDD
: 결정 지향 에러값,
상기 stop&go 알고리즘은 결정 지향 알고리즘에 의해 검출된 에러의 부호와 sato 알고리즘에 의해 검출된 에러의 부호가 같을 때에만 탭 계수를 갱신한다. 그 이외의 경우에는 탭 계수 갱신을 하지 않는다.
다음은 상기 채널 등화부(105)의 출력 신호가 ③ 영역에 위치하면 허수 부분은 결정 지향 에러 값이 잘못될 확률이 매우 낮으므로 결정 지향 에러를 사용하고, 실수 부분은 결정 지향 에러 값이 잘못될 확률이 매우 높으므로 자력 등화 에러를 사용한다.
이때의 필터의 탭 계수 갱신식은 하기의 수학식 5와 같다.
c : 등화기 계수값, x : 등화기 입력값, eDD
: 결정 지향 에러값,
이때, 상수 kreal는 1보다는 작은 적당한 상수 값으로, 허수 상수 kimag는 1의 값으로 설정한다.
다음은 채널 등화부(105)의 출력 신호가 ④ 영역에 위치하면 실수와 허수 부분 모두 결정 지향 에러 값이 잘못될 확률이 매우 높으므로 자력 등화 에러를 사용한다.
이때의 필터의 탭 계수 갱신식은 하기의 수학식 6과 같다.
c : 등화기 계수값, x : 등화기 입력값, eDD
: 결정 지향 에러값,
이때, 실수, 허수 상수 kreal,kimag의 값은 1보다는 작은 적당한 상수 값으로 설정한다.
이상에서와 같이 본 발명에 따른 채널 등화 방법에 의하면, 자력 등화 방법 으로 채널 등화를 수행함으로써, 신호 훈련열 없이도 신호 왜곡을 감소시킬 수 있으므로 전송 효율을 좋게 할 수 있다. 특히, 자력 등화 방법을 이용하면서도 입력 신호의 위치에 따라 다른 방법으로 채널 등화를 수행함으로써, 잘못 수렴하거나 수렴할 수 없는 신호 왜곡이 심한 환경에서도 신호 왜곡을 줄여서 수렴 특성을 향상시키는 효과가 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.
Claims (5)
- 입력 신호가 분포할 수 있는 신호 성상도의 전 구간을 결정 지향 에러 값의 에러 확률에 따라 다수개의 영역으로 구분하는 단계;채널 등화된 신호가 위치하는 영역의 특성에 따라 자력 등화 알고리즘과 결정 지향 등화 알고리즘 중 적어도 하나를 적용하여 실수 부분과 허수 부분의 에러를 구하는 단계; 및상기 단계에서 구한 실수 부분과 허수 부분의 에러 값에 해당 영역의 특성에 따라 다르게 정해진 에러 갱신 비율을 적용하여, 실수 부분과 허수 부분의 필터의 탭 계수 갱신을 수행함에 의해 입력 신호를 채널 등화하는 단계를 포함하는 것을 특징으로 하는 채널 등화 방법.
- 제 1 항에 있어서,실수 부분의 결정 지향 에러 값이 잘못될 확률이 낮고, 허수 부분의 결정 지향 에러 값이 잘못될 확률이 높은 영역에 채널 등화된 신호가 위치하는 경우,하기의 식을 적용하여 실수 부분은 결정 지향 에러 값을 사용하고, 허수 부분은 stop&go 에러 값을 사용하여 필터의 탭 계수를 갱신하는 것을 특징으로 하는 채널 등화 방법.c : 등화기 계수값, x : 등화기 입력값, eDD : 결정 지향 에러값,
- 제 1 항에 있어서,실수 부분의 결정 지향 에러 값이 잘못될 확률이 높고, 허수 부분의 결정 지향 에러 값이 잘못될 확률이 낮은 영역에 채널 등화된 신호가 위치하는 경우,하기의 식을 적용하여 실수 부분은 stop&go 에러 값을 사용하고, 허수 부분은 결정 지향 에러 값을 사용하여 필터의 탭 계수를 갱신하는 것을 특징으로 하는 채널 등화 방법.c : 등화기 계수값, x : 등화기 입력값, eDD : 결정 지향 에러값,
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020010569A KR100866868B1 (ko) | 2002-02-27 | 2002-02-27 | 채널 등화 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020010569A KR100866868B1 (ko) | 2002-02-27 | 2002-02-27 | 채널 등화 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030071047A KR20030071047A (ko) | 2003-09-03 |
KR100866868B1 true KR100866868B1 (ko) | 2008-11-04 |
Family
ID=32222836
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020020010569A KR100866868B1 (ko) | 2002-02-27 | 2002-02-27 | 채널 등화 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100866868B1 (ko) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0134339B1 (ko) * | 1993-06-02 | 1998-04-27 | 김광호 | 디 디(dd) 알고리즘 제어방법 |
KR19980063934A (ko) * | 1996-12-12 | 1998-10-07 | 오파라치제이제이 | 수신기에서의 블라인드 등화 방법 및 장치 |
KR20000046149A (ko) * | 1998-12-31 | 2000-07-25 | 구자홍 | 채널 왜곡 보상 방법 및 장치 |
US6894728B2 (en) * | 2001-04-16 | 2005-05-17 | Thomas Licensing S.A. | Method for equalizing a VSB high definition television signal in the presence of co-channel interference |
-
2002
- 2002-02-27 KR KR1020020010569A patent/KR100866868B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0134339B1 (ko) * | 1993-06-02 | 1998-04-27 | 김광호 | 디 디(dd) 알고리즘 제어방법 |
KR19980063934A (ko) * | 1996-12-12 | 1998-10-07 | 오파라치제이제이 | 수신기에서의 블라인드 등화 방법 및 장치 |
KR20000046149A (ko) * | 1998-12-31 | 2000-07-25 | 구자홍 | 채널 왜곡 보상 방법 및 장치 |
US6894728B2 (en) * | 2001-04-16 | 2005-05-17 | Thomas Licensing S.A. | Method for equalizing a VSB high definition television signal in the presence of co-channel interference |
Also Published As
Publication number | Publication date |
---|---|
KR20030071047A (ko) | 2003-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3527634B2 (ja) | 等化器を収束させる方法 | |
US6563868B1 (en) | Method and apparatus for adaptive equalization in the presence of large multipath echoes | |
US7944964B2 (en) | Apparatus and method for stable DEF using selective FBF | |
US20030219085A1 (en) | Self-initializing decision feedback equalizer with automatic gain control | |
US20020150155A1 (en) | Convergence speed, lowering the excess noise and power consumption of equalizers | |
US8135058B2 (en) | Adaptive known signal canceller | |
KR20010053055A (ko) | Hdtv 채널 이퀄라이저 | |
US7907691B2 (en) | Dual-mode equalizer in an ATSC-DTV receiver | |
KR20060089429A (ko) | 디지털 수신장치를 위한 판정 궤환 채널 등화기 및 그 방법 | |
EP0952712A2 (en) | Blind equalization algorithm with joint use of the constant modulus algorithm and the multimodulus algorithm | |
EP0806854A2 (en) | Method and apparatus for blind equalization | |
KR100451750B1 (ko) | 디지털 텔레비전 수신기의 채널 등화 장치 | |
JP3884217B2 (ja) | 受信器において用いる装置 | |
US8644369B1 (en) | Equalizer adaptation for heavily compressed or clipped communications signals | |
KR100866868B1 (ko) | 채널 등화 방법 | |
KR100442255B1 (ko) | 채널 등화 장치 | |
JP2002111624A (ja) | Ofdm信号受信装置 | |
JP4425520B2 (ja) | 高精細度テレビジョン信号用のブラインド等化装置 | |
KR100921479B1 (ko) | 채널 등화기 및 이를 이용한 채널 등화 방법 | |
KR100937407B1 (ko) | 채널 등화기 및 채널 등화 방법 | |
JP2000083072A (ja) | デュアル・モ―ドcap―qam受信機のブラインド・スタ―トアップ | |
KR100556387B1 (ko) | 시간영역 적응 등화 장치 및 그 방법 | |
KR100525431B1 (ko) | 채널 등화 장치 | |
KR100281390B1 (ko) | 8-vsb 적응 채널등화기 및 계수 갱신방법 | |
KR20020014252A (ko) | 블라인드 등화를 이용한 채널 등화기에서의 스텝 크기제어방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120926 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20130924 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140924 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150924 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160923 Year of fee payment: 9 |