KR100866253B1 - Method for manufacturing of the image sensor - Google Patents

Method for manufacturing of the image sensor Download PDF

Info

Publication number
KR100866253B1
KR100866253B1 KR1020070047983A KR20070047983A KR100866253B1 KR 100866253 B1 KR100866253 B1 KR 100866253B1 KR 1020070047983 A KR1020070047983 A KR 1020070047983A KR 20070047983 A KR20070047983 A KR 20070047983A KR 100866253 B1 KR100866253 B1 KR 100866253B1
Authority
KR
South Korea
Prior art keywords
layer
forming
gate electrode
semiconductor substrate
salicide
Prior art date
Application number
KR1020070047983A
Other languages
Korean (ko)
Inventor
기안도
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070047983A priority Critical patent/KR100866253B1/en
Application granted granted Critical
Publication of KR100866253B1 publication Critical patent/KR100866253B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689MOS based technologies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

A method for manufacturing am image sensor is provided to prevent the deterioration of device caused by etch damages and to obtain the reliability of device. A method for manufacturing am image sensor comprises a step for forming a salicide prevention layer(121) in a photodiode formation region on the semiconductor substrate; a step for forming a gate electrode(141) and a gate insulating layer by patterning and depositing an oxide layer and polysilicon on the semiconductor substrate; a step for forming a spacer at a sidewall of the gate electrode; a step for forming a photodiode(160) at one side of the gate electrode; a step for forming a floating diffusion layer(170) at the other side of the gate electrode; a step for forming a salicide layer on the upper surface of the gate electrode and floating diffusion layer.

Description

이미지 센서의 제조방법{Method for Manufacturing of the Image Sensor}Method for Manufacturing of the Image Sensor

도 1 내지 도 6은 종래의 이미지 센서의 제조 공정을 나타내는 도면이다.1 to 6 are diagrams illustrating a manufacturing process of a conventional image sensor.

도 7 내지 도 11은 실시예의 이미지 센서의 제조 공정을 나타내는 도면이다. 7 to 11 are diagrams illustrating a manufacturing process of the image sensor of the embodiment.

실시예에서는 이미지 센서의 제조방법이 개시된다.In an embodiment, a method of manufacturing an image sensor is disclosed.

이미지 센서는 광학적 영상(Optical Image)을 전기 신호로 변환시키는 반도체 소자로서, 크게 전하결합소자(charge coupled device:CCD) 이미지 센서와 씨모스(Complementary Metal Oxide Silicon:CMOS) 이미지 센서(CIS)로 구분된다. An image sensor is a semiconductor device that converts an optical image into an electrical signal, and is classified into a charge coupled device (CCD) image sensor and a complementary metal oxide silicon (CMOS) image sensor (CIS). do.

CCD 이미지 센서는 구동방식이 복잡하고, 전력소비가 클 뿐만 아니라, 다단계의 포토공정이 요구되므로 제조공정이 복잡한 단점을 갖고 있으므로, 최근에는 상기 전하결합소자의 단점을 극복하기 위한 차세대 이미지 센서로서 씨모스 이미지 센서가 주목을 받고 있다. CCD image sensor has complex driving method, high power consumption, multi-stage photo process, and manufacturing process has complicated disadvantage. Therefore, as a next generation image sensor to overcome the disadvantage of the charge coupling device, Morse image sensor is attracting attention.

씨모스 이미지 센서는 제어회로(control circuit) 및 신호 처리 회로(signal processing circuit)를 주변 회로로 사용하는 CMOS 기술을 이용하여 화소(pixel)수 만큼 MOS 트랜지스터를 만들고 이것을 이용하여 순차적으로 출력을 검출하는 스위 칭 방식을 채용하는 소자이다.CMOS image sensor uses CMOS technology that uses a control circuit and a signal processing circuit as peripheral circuits to make MOS transistors by the number of pixels and sequentially detects the output using them. The device adopts the switching method.

이러한, 씨모스 이미지 센서의 화소는 빛을 받아 광 전하를 생성하는 1개의 포토다이오드와 4개의 MOS 트랜지스터를 포함한다.The pixel of the CMOS image sensor includes one photodiode and four MOS transistors that receive light to generate photoelectric charges.

4개의 MOS 트랜지스터는 포토다이오드와 연결되어 모아진 광전하를 플로팅 확산부로 운송하는 트랜스퍼 트랜지스터와, 원하는 값으로 플로팅 확산부의 전위를 세팅하고 전하를 배출시켜 플로팅 확산부를 리셋시키는 리셋 트랜지스터와, 플로팅 확산부의 전압이 게이트로 인가되어 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier) 역할을 하는 드라이브 트랜지스터 및 스위칭(Switching) 역할로 어드레싱(Addressing) 역할을 수행하는 셀렉트 트랜지스터로 구성된다. The four MOS transistors include a transfer transistor that transfers the photocharges collected by the photodiode to the floating diffusion, a reset transistor that sets the potential of the floating diffusion to a desired value and discharges charge to reset the floating diffusion, and a voltage of the floating diffusion. The gate transistor includes a drive transistor applied to the gate and serving as a source follower buffer amplifier, and a select transistor serving as a switching role.

씨모스 이미지 센서 제조 공정에서 활성영역 및 폴리실리콘 게이트의 저항을 낮추기 위해 살리사이드(salicide) 공정을 채택하고 있다. 이 살리사이드 공정에 적용되는 금속막들은 빛에 대한 반사율이 높기 때문에 포토다이오드와 게이트가 인접하는 픽셀 구조에서는 게이트에만 살리사이드를 적용해야한다. In the CMOS image sensor manufacturing process, a salicide process is adopted to lower the resistance of the active region and the polysilicon gate. Since the metal films used in the salicide process have high reflectance to light, the salicide should be applied only to the gate in the pixel structure in which the photodiode and the gate are adjacent to each other.

도 1 및 도 6을 참조하여 종래의 이미지 센서의 제조공정을 설명한다.A manufacturing process of a conventional image sensor will be described with reference to FIGS. 1 and 6.

도 1을 참조하여, 소자분리막(11)이 형성된 반도체 기판(10) 상에 희생산화막(20)이 형성된다. 상기 희생 산화막(20)은 회로영역(미도시)의 웰 형성을 위한 이온 주입시 상기 반도체 기판(10)의 표면이 손상되는 것을 방지하기 위한 것이다.Referring to FIG. 1, a sacrificial oxide film 20 is formed on a semiconductor substrate 10 on which an isolation layer 11 is formed. The sacrificial oxide film 20 is to prevent the surface of the semiconductor substrate 10 from being damaged during ion implantation for well formation of a circuit region (not shown).

그리고, 상기 희생 산화막(20)이 형성된 반도체 기판(10) 상에 웰 형성을 위한 이온주입 완료 후 상기 희생 산화막(20)은 습식식각 공정에 의해서 모두 제거된다.After completion of ion implantation for well formation on the semiconductor substrate 10 on which the sacrificial oxide film 20 is formed, all of the sacrificial oxide film 20 is removed by a wet etching process.

도 2 및 도 3을 참조하여, 상기 반도체 기판(10) 상에 산화막(30) 및 폴리실리콘막(40)이 형성된 후, 식각 공정을 통하여 게이트 산화막(31) 및 게이트 전극(41)이 형성된다. 상기 게이트 전극(41)은 포토다이오드에 인접하는 트랜스퍼 트랜지스터의 게이트 전극(141)이다. 2 and 3, after the oxide film 30 and the polysilicon film 40 are formed on the semiconductor substrate 10, the gate oxide film 31 and the gate electrode 41 are formed through an etching process. . The gate electrode 41 is a gate electrode 141 of a transfer transistor adjacent to the photodiode.

여기서, 상기 게이트 전극(41) 형성시 상기 게이트 산화막(31)도 패터닝 되지만 상기 반도체 기판의 표면에 있는 산화막(32)은 모두 제거되지는 않고 얇은 상태로 남아있게 된다.Here, the gate oxide layer 31 is also patterned when the gate electrode 41 is formed, but all of the oxide layer 32 on the surface of the semiconductor substrate is not removed but remains in a thin state.

그리고, 상기 게이트 전극(41) 및 별도의 감광막 패턴을 마스크로 이용한 불순물 이온주입을 통해 포토다이오드(60)가 형성된다.The photodiode 60 is formed by implanting impurity ions using the gate electrode 41 and a separate photoresist pattern as a mask.

그리고, 상기 게이트 전극(41)의 양측벽에 접하는 스페이서(51)가 형성된 후, 상기 게이트 전극(41) 및 스페이서(51)를 이온주입 마스크로 이용하여 게이트 전극(41) 타측의 스페이서(51)에 정렬되는 플로팅 디퓨전 영역(70)이 형성된다. After the spacers 51 are formed in contact with both sidewalls of the gate electrode 41, the spacers 51 on the other side of the gate electrode 41 are formed using the gate electrode 41 and the spacer 51 as an ion implantation mask. A floating diffusion region 70 is formed that is aligned with.

도 4를 참조하여, 상기 반도체 기판(10) 상에 TEOS 물질을 증착한 후 포토레지스트 패턴을 형성하여 상기 포토다이오드(60) 상부에만 보호막(80)을 형성한다. Referring to FIG. 4, after the TEOS material is deposited on the semiconductor substrate 10, a photoresist pattern is formed to form the passivation layer 80 only on the photodiode 60.

도 5 및 도 6을 참조하여, 상기 포토다이오드(60) 이외의 영역에 남아있는 산화막(32)은 세정공정을 통해 제거한 후 상기 게이트 전극(141) 및 소스/드레인 영역에 살리사이드막(90)이 형성된다. 5 and 6, the oxide film 32 remaining in the region other than the photodiode 60 is removed through a cleaning process and then the salicide layer 90 is formed in the gate electrode 141 and the source / drain regions. Is formed.

상기와 같은 종래의 이미지 센서는 희생 산화막을 제거하기 위하여 습식식각 공정이 사용되는데, 상기 습식식각 시 식각액에 의하여 상기 포토다이오드 표면 영역이 손상되어 다크 커런트가 유발된다.In the conventional image sensor as described above, a wet etching process is used to remove the sacrificial oxide layer. In the wet etching, the photodiode surface region is damaged by the etchant to cause dark current.

또한, 상기 게이트 전극(141) 형성시 건식식각 공정에 의하여 상기 포토다이오드의 표면이 손상되어 다크 커런트를 유발시킨다. In addition, when the gate electrode 141 is formed, the surface of the photodiode is damaged by a dry etching process to cause dark current.

또한, 상기 포토다이오드 상부의 보호막 형성시 이온식각(Reactive Ion Ecthing) 공정이 사용되는데 상기 이온 식각시 상기 반도체 기판 표면과 게이트 산화막에 손상이 가해져서 주변 회로영역의 문턱전압 지연 현상이 발생되어 품질이 저하되는 문제가 있다. In addition, when the protective layer is formed on the photodiode, a reactive ion etching process is used. The ion etching damages the surface of the semiconductor substrate and the gate oxide layer, causing a threshold voltage delay of the peripheral circuit region, thereby improving the quality. There is a problem of deterioration.

실시예에서는 식각 데미지로 인한 소자 특성의 열화를 방지하여 소자의 신뢰성을 확보할 수 있는 이미지 센서 및 그 제조방법을 제공한다.The embodiment provides an image sensor and a method of manufacturing the same, which can secure device reliability by preventing deterioration of device characteristics due to etching damage.

실시예의 이미지 센서의 제조방법은, 반도체 기판 상의 포토다이오드 형성 예정영역에 살리사이드 방지층을 형성하는 단계; 상기 반도체 기판 상에 산화막 및 폴리실리콘을 증착하고 패터닝하여 게이트 전극 및 게이트 절연막을 형성하는 단계; 상기 게이트 전극의 측벽에 스페이서를 형성하는 단계; 상기 게이트 전극 일측의 상기 반도체 기판 내에 포토다이오드를 형성하는 단계; 상기 게이트 전극의 타측에 플로팅 확산부를 형성하는 단계; 및 상기 게이트 전극의 상부표면 및 플로팅 확산부 상부 표면에 살리사이드층을 형성하는 단계를 포함한다.In another embodiment, a method of manufacturing an image sensor includes: forming a salicide prevention layer on a photodiode formation region on a semiconductor substrate; Depositing and patterning an oxide film and polysilicon on the semiconductor substrate to form a gate electrode and a gate insulating film; Forming a spacer on sidewalls of the gate electrode; Forming a photodiode in the semiconductor substrate on one side of the gate electrode; Forming a floating diffusion on the other side of the gate electrode; And forming a salicide layer on an upper surface of the gate electrode and an upper surface of the floating diffusion.

이하, 실시예에 따른 이미지 센서의 제조방법을 첨부된 도면을 참조하여 상세히 설명한다. Hereinafter, a method of manufacturing an image sensor according to an embodiment will be described in detail with reference to the accompanying drawings.

실시예의 설명에 있어서, 각 층의 "상/위(on/over)"에 형성되는 것으로 기재 되는 경우에 있어, 상/위(on/over)는 직접(directly)와 또는 다른 층을 개재하여(indirectly) 형성되는 것을 모두 포함한다. In the description of the embodiments, where described as being formed "on / over" of each layer, the on / over may be directly or through another layer ( indirectly) includes everything formed.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.In the drawings, the thickness or size of each layer is exaggerated, omitted, or schematically illustrated for convenience and clarity of description. In addition, the size of each component does not necessarily reflect the actual size.

도 7 내지 도 11을 참조하여 실시예의 이미지 센서의 제조방법을 설명한다.A method of manufacturing the image sensor of the embodiment will be described with reference to FIGS. 7 to 11.

도 7을 참조하여, 반도체 기판(100) 상에 희생 절연막(120)이 형성된다.Referring to FIG. 7, a sacrificial insulating layer 120 is formed on the semiconductor substrate 100.

상기 반도체 기판(100)은 고농도의 P++ 반도체 기판(100) 일 수 있으며, 상기 반도체 기판에 에피택셜 공정을 진행하여 저농도의 p형 에피층(미도시)이 형성될 수 있다.The semiconductor substrate 100 may be a high concentration P ++ semiconductor substrate 100, and a low concentration p-type epi layer (not shown) may be formed by performing an epitaxial process on the semiconductor substrate.

실시예에서는 반도체 기판(100)과 에피층을 p형으로 사용하지만 이에 한정하는 것은 아니다.In the exemplary embodiment, the semiconductor substrate 100 and the epi layer are used as p-types, but the present invention is not limited thereto.

상기 p형 에피층이 형성된 반도체 기판(100)의 일정 영역에 액티브 영역과 필드 영역을 정의하고 단위화소를 분리하기 위한 소자분리막(110)이 형성된다. An isolation layer 110 is formed in a predetermined region of the semiconductor substrate 100 on which the p-type epitaxial layer is formed to define an active region and a field region and separate unit pixels.

상기 희생 절연막(120)은 주변 회로영역(미도시)의 웰 형성을 위한 이온주입 시 상기 반도체 기판(100)의 표면을 보호하기 위하여 형성된다. 예를 들어, 상기 희생 절연막(120)은 산화막으로 형성될 수 있으며 약 100~200Å의 두께로 형성될 수 있다.The sacrificial insulating layer 120 is formed to protect the surface of the semiconductor substrate 100 during ion implantation for well formation of a peripheral circuit region (not shown). For example, the sacrificial insulating layer 120 may be formed of an oxide film and may be formed to a thickness of about 100 to about 200 Å.

상기 희생 절연막(120)이 형성된 반도체 기판(100) 상으로 이온을 주입하여 웰 영역(미도시)이 형성되면, 상기 희생 절연막(120) 상에 포토레지스트 패턴(200) 을 형성하여 상기 희생 절연막(120)을 식각한다. When a well region (not shown) is formed by implanting ions onto the semiconductor substrate 100 on which the sacrificial insulating film 120 is formed, a photoresist pattern 200 is formed on the sacrificial insulating film 120 to form the sacrificial insulating film ( Etch 120).

상기 포토레지스트 패턴(200)은 상기 희생 절연막(120) 상에 포토레지스트막을 도포한 후 패터닝하여 형성되는 것으로 포토다이오드 형성 예정영역 상에만 형성된다.The photoresist pattern 200 is formed by coating and patterning a photoresist layer on the sacrificial insulating layer 120. The photoresist pattern 200 is formed only on a photodiode formation region.

도 8을 참조하여, 상기 반도체 기판(100)의 포토다이오드 형성 예정 영역 상에 살리사이드 방지막(121)이 형성된다. Referring to FIG. 8, a salicide prevention layer 121 is formed on a region on which a photodiode is to be formed of the semiconductor substrate 100.

상기 살리사이드 방지막(121)은 후 공정에서 포토다이오드의 살리사이드화를 방지하기 위한 것으로, 상기 포토레지스트 패턴(200)을 식각 마스크로 하여 상기 희생 절연막(120)을 식각함으로써 상기 포토다이오드 형성 예정영역에만 상기 희생 절연막(120)이 남아있게 되어 살리사이드 방지막(121)이 형성된다. . The salicide preventing layer 121 is to prevent salicide of the photodiode in a later step, and the sacrificial insulating layer 120 is etched by using the photoresist pattern 200 as an etching mask to form the photodiode formation region. Only the sacrificial insulating layer 120 remains so that the salicide barrier layer 121 is formed. .

상기 살리사이드 방지막(121) 형성을 위한 희생 절연막(120)의 식각은 습식식각 공정으로 진행되어, 상기 포토다이오드 형성 예정 영역에만 상기 희생 절연막(120)이 남고 나머지 영역의 희생 절연막(120)은 모두 식각되어 씨모스 회로 및 주변 회로 영역이 형성되는 반도체 기판(100) 표면이 노출된다.Etching of the sacrificial insulating layer 120 for forming the salicide barrier layer 121 is performed by a wet etching process, so that the sacrificial insulating layer 120 remains only in a region where the photodiode is to be formed and all of the sacrificial insulating layers 120 in the remaining region are formed. The surface of the semiconductor substrate 100 that is etched to form the CMOS circuit and the peripheral circuit region is exposed.

상기 포토다이오드 형성 예정 영역에 살리사이드 방지막(121)이 형성되어 있으므로, 상기 희생 절연막(120)의 식각공정에 의해서 상기 포토다이오드 형성 예정영역의 반도체 기판(100)의 표면을 보호할 수 있다.Since the salicide preventing layer 121 is formed in the photodiode formation region, the surface of the semiconductor substrate 100 of the photodiode formation region may be protected by an etching process of the sacrificial insulating layer 120.

도 9 및 도 10을 참조하여, 상기 반도체 기판(100) 상에 게이트 절연막(131) 및 게이트 전극(141)이 형성된다. 9 and 10, a gate insulating layer 131 and a gate electrode 141 are formed on the semiconductor substrate 100.

상기 게이트 절연막(131) 및 게이트 전극(141)은 상기 반도체 기판(100) 상 에 산화막(130) 및 폴리실리콘막(140)을 적층한 후 상기 폴리실리콘막(140) 상에 게이트용 포토레지스트 패턴(미도시)을 형성한다. 그리고, 상기 포토레지스트 패턴을 식각마스크로 사용하여 하부의 폴리실리콘막(140)을 식각하면 상기 게이트 전극(141)이 형성된다. The gate insulating layer 131 and the gate electrode 141 are stacked with an oxide film 130 and a polysilicon film 140 on the semiconductor substrate 100, and then a gate photoresist pattern on the polysilicon film 140. (Not shown) is formed. The gate electrode 141 is formed by etching the lower polysilicon layer 140 using the photoresist pattern as an etching mask.

상기 게이트 전극(141) 형성시 하부의 산화막(130)도 식각되어 상기 게이트 전극(141) 하부의 게이트 절연막(131)이 형성된다. When the gate electrode 141 is formed, the lower oxide layer 130 is also etched to form a gate insulating layer 131 under the gate electrode 141.

이때, 상기 반도체 기판(100) 상에 형성된 산화막(130)은 상기 게이트 전극(141) 형성시 식각되지만 모두 제거되지는 않으므로 상기 반도체 기판(100) 상에는 얇은 두께의 산화막(132)이 남아있는 상태가 된다. In this case, since the oxide film 130 formed on the semiconductor substrate 100 is etched when the gate electrode 141 is formed, but not all of them are removed, the oxide film 132 having a thin thickness remains on the semiconductor substrate 100. do.

또한, 상기 살리사이드 방지막(121) 상에도 상기 산화막(132)이 형성되므로 상기 살리사이드 방지막(121)의 두께는 두꺼워진다. In addition, since the oxide film 132 is formed on the salicide barrier 121, the thickness of the salicide barrier 121 is increased.

상기와 같이 게이트 전극(141) 형성을 위한 식각 시 상기 포토다이오드 형성 예정영역에는 상기 살리사이드 방지막(121)이 형성되어 있으므로 포토다이오드 형성 예정 영역의 반도체 기판(100)의 표면이 손상되는 것을 방지할 수 있다.As described above, since the salicide barrier layer 121 is formed in the photodiode formation region, the surface of the semiconductor substrate 100 in the photodiode formation region is prevented from being damaged during etching to form the gate electrode 141. Can be.

상기 게이트 전극(141) 및 별도의 감광막 패턴을 마스크로 이용한 불순물 주입을 통해 상기 게이트 전극(141)의 일측의 포토다이오드 형성 예정 영역에 n-영역 형성한다. 그리고, 상기 게이트 전극(141) 및 별도의 감막광 패턴을 마스크로 이용한 불순물 주입 공정을 통해 상기 포토다이오드 형성 예정 영역의 n- 영역 내에 얕은 깊이의 p0 영역이 형성됨으로써 포토다이오드(160)가 형성된다.The n-region is formed in the photodiode formation region on one side of the gate electrode 141 through impurity implantation using the gate electrode 141 and a separate photoresist pattern as a mask. In addition, a photodiode 160 is formed by forming a p0 region having a shallow depth in an n− region of the photodiode formation region through an impurity implantation process using the gate electrode 141 and a separate photosensitive light pattern as a mask. .

그 다음, 상기 게이트 전극(141)의 양 측벽에 접하는 스페이서(151)를 형성하고, 상기 게이트 전극(141) 및 스페이서(151)를 이온주입 마스크로 이용한 불순물의 이온주입 공정을 통해 게이트 전극(141)의 타측에 플로팅 확산 영역(170)이 형성된다.Next, a spacer 151 is formed to contact both sidewalls of the gate electrode 141, and a gate electrode 141 is formed through an ion implantation process of impurities using the gate electrode 141 and the spacer 151 as an ion implantation mask. Floating diffusion region 170 is formed on the other side of the substrate.

다시 도 9를 참조하여, 상기 반도체 기판(100)에 대한 표면 세정공정을 진행하여 상기 반도체 기판(100) 표면에 남아있는 산화막(132)을 게거한다. 그러면 도 10에 도시된 바와 같이 상기 반도체 기판(100) 상에는 살리사이드 방지막(121), 게이트 전극(141), 스페이서(151)가 남이있게 된다.9, an oxide film 132 remaining on the surface of the semiconductor substrate 100 is removed by performing a surface cleaning process on the semiconductor substrate 100. Then, as shown in FIG. 10, the salicide barrier layer 121, the gate electrode 141, and the spacer 151 remain on the semiconductor substrate 100.

예를 들어, 상기 산화막(132) 제거를 위한 세정공정 시 사용되는 세정액은 HF가 사용되며, 상기 산화막(132)은 약 100~125Å 정도 제거된다.For example, HF is used as the cleaning liquid used in the cleaning process for removing the oxide film 132, and the oxide film 132 is removed about 100 to 125 kPa.

특히, 상기 살리사이드 방지막(121)의 두께는 상기 살리사이드 방지막(121)이외의 영역에 형성된 산화막(132) 보다 100Å 이상 두꺼운 두께로 형성되어 있으므로 상기 산화막(132)이 모두 제거되어도 상기 살리사이드 방지막(121)은 제거되지 않고 남아 있게 되어 상기 포토다이오드(160)의 표면을 보호할 수 있게 된다.In particular, since the thickness of the salicide barrier 121 is formed to a thickness of 100 μm or more greater than that of the oxide layer 132 formed in the region other than the salicide barrier 121, the salicide barrier may be removed even if all of the oxide layer 132 is removed. The 121 may remain without being removed to protect the surface of the photodiode 160.

도 11을 참조하여, 상기 게이트 전극(141) 및 플로팅 확산 영역(170)의 상면에 살리사이드층(190)이 형성된다. Referring to FIG. 11, a salicide layer 190 is formed on an upper surface of the gate electrode 141 and the floating diffusion region 170.

상기 살리사이드층(190)은 상기 반도체 기판(100) 상으로 금속물질을 증착함으로써 상기 게이트 전극(141) 및 플로팅 확산 영역(170) 상에 형성된다. The salicide layer 190 is formed on the gate electrode 141 and the floating diffusion region 170 by depositing a metal material on the semiconductor substrate 100.

예를 들어 상기 살리사이드층(190)은 티타늄, 코발트 니켈, 몰리브덴 및 니켈 합급으로 이루어진 그룹 중 선택된 하나의 금속막을 상기 반도체 기판(100) 상으로 증착한다. 그리고, 금속막와 실리콘 사이의 실리사이드 반응을 유도하여 상기 게이트 전극(141) 및 플로팅 확산 영역(170) 상에 살리사이드층(190)을 형성할 수 있다.For example, the salicide layer 190 deposits one metal film selected from the group consisting of titanium, cobalt nickel, molybdenum, and nickel alloy onto the semiconductor substrate 100. In addition, a salicide layer 190 may be formed on the gate electrode 141 and the floating diffusion region 170 by inducing a silicide reaction between the metal layer and the silicon.

이때, 상기 포토다이오드(160)의 상부에는 살리사이드 방지막(121)이 형성되 어 있으므로 상기 포토다이오드(160)는 살리사이드화 되지 않게 된다. In this case, since the salicide prevention layer 121 is formed on the photodiode 160, the photodiode 160 is not salicided.

따라서, 상기 게이트 전극(141) 및 플로팅 확산 영역(170)의 상부는 살리사이드화되고 상기 포토다이오드(160) 상부는 살리사이드 방지막(121)에 의하여 넌살리사이드화되므로 상기 포토다이오드(160)의 집광율을 향상시킬 수 있다. Therefore, the upper portion of the gate electrode 141 and the floating diffusion region 170 is salicided, and the upper portion of the photodiode 160 is nonsalicided by the salicide barrier layer 121, The condensing rate can be improved.

또한, 상기 살리사이드 방지막(121)은 희생 절연막(120)과 게이트 절연막(131) 형성을 위한 증착공정에 의해 형성된 것이므로, 종래의 포토다이오드(160) 상부에 보호막 형성시 진행되는 식각공정을 생략할 수 있으므로 공정을 단순화 시킬 수 있으며, 또한 상기 식각공정에 생략에 의하여 주변 회로영역의 문턱 전압 지연 불량을 방지할 수 있다. In addition, since the salicide preventing layer 121 is formed by a deposition process for forming the sacrificial insulating film 120 and the gate insulating film 131, the etching process that is performed when the protective film is formed on the conventional photodiode 160 may be omitted. Since the process can be simplified, and the etching process can be omitted, the threshold voltage delay defect of the peripheral circuit region can be prevented.

이상에서 설명한 실시예는 전술한 실시에 및 도면에 한정되는 것이 아니고, 본 실시예의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경할 수 있다는 것은 본 실시예가 속하는 기술 분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.The embodiments described above are not limited to the above-described embodiments and drawings, and it is to be understood that various changes, modifications, and changes can be made without departing from the technical spirit of the present embodiments. It will be obvious to those who have it.

실시예에 의한 이미지 센서 및 그의 제조방법은, 희생 산화막을 포토다이오드 표면에만 남겨둠으로써 상기 희생 산화막이 실리사이드 방지층이 되어 이후 식각공정에서 포토다이오드의 표면손상을 방지함으로써 다크 커런트 유발을 사전에 차단할 수 있는 효과가 있다.In the image sensor and the method of manufacturing the same, the sacrificial oxide is left on the surface of the photodiode so that the sacrificial oxide becomes a silicide prevention layer, thereby preventing the surface damage of the photodiode in the etching process, thereby preventing the occurrence of dark current in advance. It has an effect.

또한, 게이트 형성에 따른 식각 공정시 실리사이드 방지층에 포토다이오드 상부를 보호하고 있으므로 상기 식각 공정에 따른 포토다이오드의 표면 손상을 방지하여 소자의 신뢰성을 향상시킬 수 있는 효과가 있다. In addition, since the upper portion of the photodiode is protected on the silicide prevention layer during the etching process according to the gate formation, it is possible to prevent surface damage of the photodiode according to the etching process to improve the reliability of the device.

Claims (6)

반도체 기판 상의 포토다이오드 형성 예정영역에 살리사이드 방지층을 형성하는 단계;Forming a salicide barrier layer on a region in which a photodiode is to be formed on the semiconductor substrate; 상기 살리사이드 방지층 일측의 상기 반도체 기판 상에 게이트 전극 및 게이트 절연막을 형성하는 단계;Forming a gate electrode and a gate insulating film on the semiconductor substrate on one side of the salicide preventing layer; 상기 게이트 전극 일측에 정렬되도록 상기 살리사이드 방지층 하부의 상기 반도체 기판 내에 포토다이오드를 형성하는 단계;Forming a photodiode in the semiconductor substrate under the salicide barrier layer so as to be aligned with one side of the gate electrode; 상기 게이트 전극의 측벽에 스페이서를 형성하는 단계;Forming a spacer on sidewalls of the gate electrode; 상기 게이트 전극의 타측의 상기 반도체 기판 내에 플로팅 확산부를 형성하는 단계; 및Forming a floating diffusion in the semiconductor substrate on the other side of the gate electrode; And 상기 게이트 전극의 상부표면 및 플로팅 확산부 상부 표면에 살리사이드층을 형성하는 단계를 포함하는 이미지 센서의 제조방법.Forming a salicide layer on an upper surface of the gate electrode and an upper surface of the floating diffusion. 제1항에 있어서,The method of claim 1, 상기 살리사이드 방지층을 형성하는 단계는,Forming the salicide prevention layer, 상기 반도체 기판 상에 희생 절연막을 형성하는 단계;Forming a sacrificial insulating film on the semiconductor substrate; 상기 희생 절연막이 형성된 반도체 기판으로 이온을 주입하여 웰 영역을 형성하는 단계;Implanting ions into the semiconductor substrate on which the sacrificial insulating film is formed to form a well region; 상기 희생 절연막 상의 포토다이오드 형성 예정 영역에만 포토레지스트 패턴을 형성하는 단계; 및Forming a photoresist pattern only on a region in which the photodiode is to be formed on the sacrificial insulating film; And 상기 포토레지스트 패턴을 사용하여 상기 희생 산화막을 식각하는 단계를 포 함하는 이미지 센서의 제조방법.And etching the sacrificial oxide layer using the photoresist pattern. 제1항에 있어서,The method of claim 1, 상기 살리사이드 방지층은 산화막으로 형성된 것을 포함하는 이미지 센서의 제조방법.The salicide blocking layer is formed of an oxide film. 제1항에 있어서,The method of claim 1, 상기 살리사이드층을 형성하기 전에 상기 포토다이오드 상부에만 산화막이 남아있도록 세정공정을 진행하는 단계를 포함하는 이미지 센서의 제조방법.And performing a cleaning process such that an oxide film remains only on the photodiode before forming the salicide layer. 제2항에 있어서,The method of claim 2, 상기 희생 절연막은 습식식각 공정에 의해 식각되는 것을 포함하는 이미지 센서의 제조방법.And the sacrificial insulating layer is etched by a wet etching process. 제1항에 있어서,The method of claim 1, 상기 포토다이오드는 상기 살리사이드 방지층이 형성된 반도체 기판 내부로 이온주입하여 형성되는 것을 포함하는 이미지 센서의 제조방법.And the photodiode is formed by ion implantation into the semiconductor substrate on which the salicide prevention layer is formed.
KR1020070047983A 2007-05-17 2007-05-17 Method for manufacturing of the image sensor KR100866253B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070047983A KR100866253B1 (en) 2007-05-17 2007-05-17 Method for manufacturing of the image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070047983A KR100866253B1 (en) 2007-05-17 2007-05-17 Method for manufacturing of the image sensor

Publications (1)

Publication Number Publication Date
KR100866253B1 true KR100866253B1 (en) 2008-10-30

Family

ID=40177879

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070047983A KR100866253B1 (en) 2007-05-17 2007-05-17 Method for manufacturing of the image sensor

Country Status (1)

Country Link
KR (1) KR100866253B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040007968A (en) * 2002-07-15 2004-01-28 주식회사 하이닉스반도체 Method for forming gate electrode of imase sensor
KR20040036048A (en) * 2002-10-23 2004-04-30 주식회사 하이닉스반도체 Method of manufacturing image sensor using salicide process

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040007968A (en) * 2002-07-15 2004-01-28 주식회사 하이닉스반도체 Method for forming gate electrode of imase sensor
KR20040036048A (en) * 2002-10-23 2004-04-30 주식회사 하이닉스반도체 Method of manufacturing image sensor using salicide process

Similar Documents

Publication Publication Date Title
US7005315B2 (en) Method and fabricating complementary metal-oxide semiconductor image sensor with reduced etch damage
KR100672729B1 (en) Method for manufacturing of CMMS image sensor
KR20090090776A (en) Image sensor and method for manufacturing the same
JP4398917B2 (en) Solid-state imaging device and manufacturing method thereof
KR100731064B1 (en) Method for manufacturing of cmos image sensor
CN101064281B (en) Method of manufacturing cmos image sensor with plasma damage free photodiode
US20080017900A1 (en) Cmos image sensor
CN100483683C (en) CMOS image sensor and manufacturing method thereof
KR100606934B1 (en) Method of fabricating a CMOS image sensor
KR100869744B1 (en) CMOS Image Sensor and Method of Manufaturing Thereof
KR100866253B1 (en) Method for manufacturing of the image sensor
KR100521807B1 (en) CMOS Image Sensor And Method For Manufacturing The Same
KR100748315B1 (en) Fabricating method of image sensor
KR101024825B1 (en) Image sensor and Manufacturing method of image sensor
US8039324B2 (en) Image sensor and method of fabricating the same
KR100776126B1 (en) Method for fabricating semiconductor device
TWI824874B (en) Image sensor
KR20070033694A (en) MOS image sensor manufacturing method
KR100847845B1 (en) CMOS Image Sensor and Method of Manufaturing Thereof
KR100792343B1 (en) Method for manufacturing of cmos image sensor
KR100718780B1 (en) Method for fabricating cmos image sensor
KR100837560B1 (en) Cmos image sensor and method for manufacturing thereof
KR100724257B1 (en) Photo diode of image sensor and method for forming the same
KR20040058708A (en) Method for fabricating CMOS image sensor with spacer etching buffer nitride layer
KR20060077115A (en) Method for fabrication of cmos image sensor capable of protecting attack in active region by etch process

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20120926

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee