KR20040058708A - Method for fabricating CMOS image sensor with spacer etching buffer nitride layer - Google Patents

Method for fabricating CMOS image sensor with spacer etching buffer nitride layer Download PDF

Info

Publication number
KR20040058708A
KR20040058708A KR1020020085085A KR20020085085A KR20040058708A KR 20040058708 A KR20040058708 A KR 20040058708A KR 1020020085085 A KR1020020085085 A KR 1020020085085A KR 20020085085 A KR20020085085 A KR 20020085085A KR 20040058708 A KR20040058708 A KR 20040058708A
Authority
KR
South Korea
Prior art keywords
forming
transistor
region
spacer
photodiode
Prior art date
Application number
KR1020020085085A
Other languages
Korean (ko)
Other versions
KR100495411B1 (en
Inventor
이주일
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0085085A priority Critical patent/KR100495411B1/en
Priority to US10/669,996 priority patent/US6974715B2/en
Priority to TW092126469A priority patent/TWI332262B/en
Priority to JP2003430858A priority patent/JP2004214665A/en
Publication of KR20040058708A publication Critical patent/KR20040058708A/en
Application granted granted Critical
Publication of KR100495411B1 publication Critical patent/KR100495411B1/en
Priority to US11/244,512 priority patent/US7183129B2/en
Priority to JP2011233129A priority patent/JP5306436B2/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area

Abstract

PURPOSE: A method for manufacturing a CMOS image sensor is provided to reduce dark current by using a spacer etch buffer nitride layer for protecting the surface of a photodiode. CONSTITUTION: A field oxide layer(32) is formed on an epitaxial layer(31) to define an active region and a field region. Gates(33a,33b) are formed on the active region. An oxide layer(35) is formed on the epitaxial layer between the field oxide layer and the gates. A buried doping region(37) for a photodiode is formed in the epitaxial layer. A spacer etch buffer nitride layer(39) is formed on the resultant structure. Then, a spacer(41) is formed at both sidewalls of the gates. The residual buffer nitride layer on the photodiode is removed.

Description

스페이서 식각 버퍼질화막을 적용한 시모스 이미지센서의 제조방법{Method for fabricating CMOS image sensor with spacer etching buffer nitride layer}Method for fabricating CMOS image sensor with spacer etching buffer nitride layer

본 발명은 시모스 이미지센서의 제조방법에 관한 것으로 특히, 스페이서 식각 버퍼질화막(buffer nitride)을 이용하여 스페이서(spacer) 형성을 위한 식각공정시에, 포토다이오드의 표면을 보호하여 암전류를 감소시킨 시모스 이미지센서의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a CMOS image sensor. In particular, in an etching process for forming a spacer using a spacer etching buffer nitride film, a CMOS image having a dark current reduced by protecting a surface of a photodiode It relates to a method for manufacturing a sensor.

일반적으로, 이미지센서라 함은 광학 영상(optical image)을 전기 신호로 변환시키는 반도체소자로서, 전하결합소자(CCD : charge coupled device)는 개개의 MOS(Metal-Oxide-Silicon) 캐패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 캐패시터에 저장되고 이송되는 소자이며, 시모스 이미지센서는 제어회로(control circuit) 및 신호처리회로(signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수 만큼의 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력(output)을 검출하는 스위칭 방식을 채용하는 소자이다.In general, an image sensor is a semiconductor device that converts an optical image into an electrical signal. A charge coupled device (CCD) is a device in which individual metal-oxide-silicon (MOS) capacitors are very close to each other. It is a device in which charge carriers are stored and transported in a capacitor while being positioned, and the CMOS image sensor uses a CMOS technology that uses a control circuit and a signal processing circuit as peripheral circuits. It is a device that adopts a switching method that makes a transistor and sequentially detects output using the transistor.

잘 알려진 바와 같이, 칼라 이미지를 구현하기 위한 이미지센서는 외부로부터의 빛을 받아 광전하를 생성 및 축적하는 광감지부분 상부에 칼라 필터가 어레이되어 있다. 칼라필터어레이(CFA : Color Filter Array)는 레드(Red), 그린(Green) 및 블루(Blue)의 3가지 칼라로 이루어지거나, 옐로우(Yellow), 마젠타(Magenta) 및 시안(Cyan)의 3가지 칼라로 이루어진다.As is well known, an image sensor for implementing a color image has an array of color filters on the light sensing portion that receives and receives light from the outside to generate and accumulate photocharges. The color filter array (CFA) consists of three colors: red, green, and blue, or three colors: yellow, magenta, and cyan. It is made of collar.

또한, 이미지센서는 빛을 감지하는 광감지부분과 감지된 빛을 전기적 신호로 처리하여 데이터화하는 로직회로 부분으로 구성되어 있는바, 광감도를 높이기 위하여 전체 이미지센서 소자에서 광감지부분의 면적이 차지하는 비율(Fill Factor)을 크게 하려는 노력이 진행되고 있지만, 근본적으로 로직회로 부분을 제거할 수 없기 때문에 제한된 면적하에서 이러한 노력에는 한계가 있다. 따라서 광감도를 높여주기 위하여 광감지부분 이외의 영역으로 입사하는 빛의 경로를 바꿔서 광감지부분으로 모아주는 집광기술이 등장하였는데, 이러한 집광을 위하여 이미지센서는 칼리필터 상에 마이크로렌즈(microlens)를 형성하는 방법을 사용하고 있다.In addition, the image sensor is composed of a light sensing part for detecting light and a logic circuit part for processing the detected light as an electrical signal to make data. The ratio of the area of the light sensing part to the overall image sensor element is increased to increase the light sensitivity. Efforts have been made to increase the fill factor, but these efforts are limited in a limited area because the logic circuit part cannot be removed. Therefore, a condensing technology has emerged to change the path of light incident to a region other than the light sensing portion to raise the light sensitivity, and to collect the light sensing portion. For this purpose, the image sensor forms microlens on the kali filter. I'm using the method.

도1a는 통상의 CMOS 이미지센서에서 1개의 포토다이오드(PD)와 4개의 MOS 트랜지스터로 구성된 단위화소(Unit Pixel)를 도시한 회로도로서, 빛을 받아 광전하를 생성하는 포토다이오드(100)와, 포토다이오드(100)에서 모아진 광전하를 플로팅확산영역(102)으로 운송하기 위한 트랜스퍼 트랜지스터(101)와, 원하는 값으로 플로팅확산영역의 전위를 세팅하고 전하를 배출하여 플로팅확산영역(102)를 리셋시키기 위한 리셋 트랜지스터(103)와, 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier) 역할을 하는 드라이브 트랜지스터(104), 및 스위칭(Switching)역할로 어드레싱(Addressing)을 할 수 있도록 하는 셀렉트 트랜지스터(105)로 구성된다. 단위 화소 밖에는 출력신호(Output Signal)를 읽을 수 있도록 로드(load) 트랜지스터(106)가 형성되어 있다.FIG. 1A is a circuit diagram showing a unit pixel composed of one photodiode PD and four MOS transistors in a conventional CMOS image sensor, and includes a photodiode 100 for generating photocharges by receiving light. The transfer transistor 101 for transporting the photocharges collected from the photodiode 100 to the floating diffusion region 102 and resets the floating diffusion region 102 by setting the potential of the floating diffusion region to a desired value and discharging electric charges. To the reset transistor 103, the drive transistor 104 to act as a source follower buffer amplifier, and the select transistor 105 to address the switching role. It is composed. Outside the unit pixel, a load transistor 106 is formed to read an output signal.

도1b 내지 도1g는 이러한 단위화소를 형성하는 제조공정을 트랜스퍼 트랜지스터와 리셋 트랜지스터를 중심으로 도시한 공정 단면도로서 이를 참조하면, 먼저 도1b에 도시된 바와같이 고농도의 p형 기판(10) 상에 저농도의 p형 에피층(11)을 형성한다. 이와 같이 저농도의 에피층(11)을 사용하는 이유는 포토다이오드의 공핍층 깊이를 증가시켜 특성을 향상시킬 수 있으며, 또한 고농도의 기판은 단위화소간의 크로스토크(cross talk)를 방지할 수 있기 때문이다.1B to 1G are cross-sectional views illustrating a manufacturing process for forming such unit pixels with a transfer transistor and a reset transistor as the center. Referring to FIG. 1B, first, as shown in FIG. 1B, a high concentration of p-type substrate 10 is shown. A low concentration p-type epi layer 11 is formed. The reason for using the low concentration epi layer 11 is to increase the depth of the depletion layer of the photodiode to improve the characteristics, and also because the high concentration substrate can prevent cross talk between unit pixels to be.

다음으로, 에피층의 일정영역에 열산화막을 이용하여 활성영역과 필드영역을 정의하는 필드절연막(12)을 형성한다. 다음으로 활성영역 상에 게이트 절연막(미도시)과 게이트 폴리실리콘(13) 및 텅스텐 실리사이드(14)를 증착하고 이를 패터닝하여 트랜스퍼 트랜지스터(13a) 및 리셋 트랜지스터(13b)의 게이트를 형성한다. 도1b에는 도시되어 있지 않지만, 드라이브 트랜지스터(Dx) 및 셀렉트 트랜지스터(Sx)의 게이트 전극도 같이 패터닝된다.Next, a field insulating film 12 defining an active region and a field region is formed in a predetermined region of the epi layer using a thermal oxide film. Next, a gate insulating film (not shown), a gate polysilicon 13, and a tungsten silicide 14 are deposited on the active region and patterned to form gates of the transfer transistor 13a and the reset transistor 13b. Although not shown in FIG. 1B, the gate electrodes of the drive transistor Dx and the select transistor Sx are also patterned.

다음으로 도1c 내지 도1d에 도시된 바와같이 포토다이오드가 형성될 영역을 오픈시키는 제 1 마스크(15)를 형성한 후, 고에너지 이온주입공정을 수행하여 포토다이오드용 n형 이온주입영역(16)을 트랜스퍼 트랜지스터(13a)와 필드절연막(12) 사이의 에피층(11) 내부에 형성한다. 연속적으로 저에너지 이온주입공정을 진행하여 포토다이오드용 p형 이온주입영역(17)을 상기 n형 이온주입영역(16)과 에피층의표면 사이에 형성한다. 이와같은 공정을 통해 저전압 매몰 포토다이오드(Low Voltage Buried Photo Diode : LVBPD)가 완성된다. 통상적으로 이온주입공정을 진행하는 경우에 고에너지를 이용한 이온주입공정으로부터 반도체 기판 표면을 보호하기 위한 산화막등이 사용되나 도1c 내지 도1d에는 도시하지 않았다.Next, as shown in FIGS. 1C to 1D, after forming the first mask 15 to open the region where the photodiode is to be formed, an n-type ion implantation region 16 for photodiode is performed by performing a high energy ion implantation process. ) Is formed in the epi layer 11 between the transfer transistor 13a and the field insulating film 12. A low energy ion implantation process is continuously performed to form a p-type ion implantation region 17 for photodiode between the n-type ion implantation region 16 and the surface of the epi layer. Through this process, a low voltage buried photo diode (LVBPD) is completed. Typically, an oxide film or the like is used to protect the surface of the semiconductor substrate from the ion implantation process using high energy when the ion implantation process is performed, but not illustrated in FIGS. 1C to 1D.

다음으로 도1e 내지 도1f에 도시된 바와같이 트랜지스터의 게이트 전극의 양 측벽에 질화막 또는 산화막으로 구성된 스페이서(18)를 형성하기 위해, 스페이서 형성용 절연막(18)을 전체 구조 상에 증착한다. 이어서 도1f에 도시된 바와같이 전면 건식식각공정을 진행하여 게이트 전극의 양 측벽에 스페이서(18)를 형성한다.Next, as shown in FIGS. 1E to 1F, a spacer forming insulating film 18 is deposited on the entire structure to form a spacer 18 composed of a nitride film or an oxide film on both sidewalls of the gate electrode of the transistor. Subsequently, as shown in FIG. 1F, a front dry etching process is performed to form spacers 18 on both sidewalls of the gate electrode.

이때, 포토다이오드의 표면이 상기 전면 건식식각공정에서 손상을 입게 되어 결정격자구조에 결함이 발생하게 된다. 이와같은 결함을 암전류를 발생시키는 소스로 작용한다. 암전류란 빛이 전혀 없는 상태에서도 포토다이오드에서 플로팅확산영역으로 이동하는 전자에 기인하는 것으로, 이러한 암전류는 주로 활성영역의 엣지 부분에 존재하는 각종 결함들(line defect, point defect, etc)이나 댕글링 본드(Dangling bond)에서 비롯된다고 보고되고 있으며, 암전류는 저조도 (low illumunation) 환경에서는 심각한 문제를 야기할 수도 있다.In this case, the surface of the photodiode is damaged in the front dry etching process, and defects occur in the crystal lattice structure. This defect acts as a source of dark current. The dark current is caused by electrons moving from the photodiode to the floating diffusion region even in the absence of light. The dark current is mainly caused by various defects (line defects, point defects, etc.) existing at the edge of the active region. It is reported that it originates from a bonding bond, and dark currents can cause serious problems in low illumunation environments.

다음으로 도1g에 도시된 바와같이, 플로팅확산영역(20)과 소스/드레인 영역(21)을 형성하기 위한 제 2 마스크(19)를 형성하고 n형 이온주입공정을 진행한다. 다음으로 통상적인 후속공정을 진행하여 단위화소 제조공정을 마무리한다.Next, as shown in FIG. 1G, a second mask 19 for forming the floating diffusion region 20 and the source / drain region 21 is formed and an n-type ion implantation process is performed. Next, the normal subsequent process is performed to finish the unit pixel manufacturing process.

이와같은 종래기술에서는 스페이서 형성을 위한 전면식각시에 포토다이오드의 표면이 손상을 받게 되고, 손상을 받은 실리콘 표면에 존재하는댕글링본드(dangling bond) 등이 암전류를 유발할 수 있는 소스로 작용하는 문제점이 있었다.In the prior art, the surface of the photodiode is damaged when the entire surface is etched to form the spacer, and the dangling bonds, etc., present on the damaged silicon surface act as a source that can cause dark current. There was this.

또한, 포토다이오드로 입사하는 광은 절연막(주로 산화막)을 지나 에피층으로 입사하는데, 산화막과 같이 반사계수가 적은 물질로부터 에피층과 같이 반사계수가 큰 물질로 입사하는 경우에, 청색광과 같은 단파장을 가진 빛은 반사가 심하여 광감도가 떨어지는 문제가 있었다.In addition, the light incident on the photodiode passes through the insulating film (mainly an oxide film) and enters the epi layer. When light enters a material having a small reflection coefficient, such as an oxide film, into a material having a large reflection coefficient, such as an epi layer, a short wavelength such as blue light is used. There was a problem that the light has a low light sensitivity due to reflection.

본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 스페이서 식각 버퍼질화막을 사용하여 스페이서 형성을 위한 전면식각공정에서 포토다이오드의 표면을 보호하여 암전류를 감소시키며 또한, 포토다이오드 표면에 잔존한 스페이서 식각 버퍼질화막을 이용하여 단파장의 광에 대한 특성을 향상시킨 시모스 이미지센서의 제조방법을 제공함을 목적으로 한다.The present invention is to solve the above-mentioned conventional problems, by using a spacer etching buffer nitride film to protect the surface of the photodiode in the front etching process for forming the spacer to reduce the dark current, and also to the spacer etching remaining on the photodiode surface It is an object of the present invention to provide a method for manufacturing a CMOS image sensor using a buffer nitride film to improve characteristics of short wavelength light.

도1a는 통상적인 시모스 이미지센서의 단위화소 구조를 도시한 회로도,1A is a circuit diagram showing a unit pixel structure of a conventional CMOS image sensor;

도1b 내지 도1g는 종래기술에 따른 시모스 이미지센서의 제조방법을 도시한 공정단면도,1B to 1G are cross-sectional views illustrating a method of manufacturing a CMOS image sensor according to the prior art;

도2a 내지 도2f는 본 발명의 일실시예에 따른 시모스 이미지센서의 제조방법을 도시한 공정단면도,2A through 2F are cross-sectional views illustrating a method of manufacturing a CMOS image sensor according to an embodiment of the present invention;

도3a 내지 도3c는 본 발명의 일실시예에 따른 시모스 이미지센서에서 단파장을 갖는 빛이 포토다이오드로 입사하는 경우의 광 특성을 도시한 그래프.3A to 3C are graphs showing optical characteristics when light having a short wavelength is incident on a photodiode in the CMOS image sensor according to an embodiment of the present invention.

*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

30 : 기판 31 : 에피층30 substrate 31 epi layer

32 : 필드전연막32: field smoke screen

33a : 트랜스퍼 트랜지스터 게이트 폴리실리콘33a: transfer transistor gate polysilicon

33b : 리셋 트랜지스터 게이트 폴리실리콘33b: Reset Transistor Gate Polysilicon

34 : 텅스텐 실리사이드 35 : 이온주입용 산화막34: tungsten silicide 35: oxide film for ion implantation

36 : 제 1 마스크 37 : 깊은 n형 이온주입영역36: first mask 37: deep n-type ion implantation region

38 : p형 이온주입영역 39 : 스페이서 식각 버퍼질화막38: p-type ion implantation region 39: spacer etching buffer nitride film

40 : 스페이서 형성용 산화막 41 : 스페이서40 oxide film for spacer formation 41 spacer

42 : 제 2 마스크 43 : 플로팅확산영역42: second mask 43: floating diffusion region

44 : 소스/드레인 영역44: source / drain area

상기한 목적을 달성하기 위한 본 발명은, 저전압 매몰 포토다이오드와 트랜지스터를 포함하여 이루어진 시모스 이미지센서의 제조방법에 있어서, 기판 상에 형성된 에피층의 일정영역에 활성영역과 필드영역을 정의하는 필드절연막을 형성하고, 상기 활성영역의 상기 에피층 상에 트랜지스터의 게이트를 형성하는 단계; 상기 필드절연막과 상기 트랜지스터의 게이트 사이의 에피층상에 이온주입용 산화막을 형성하고 그 하부의 에피층 내에 상기 저전압 매몰 포토다이오드용 도핑영역을 형성하는 단계; 전체 구조상에 스페이서 식각 버퍼질화막을 형성하고, 상기 스페이서 식각 버퍼질화막 상에 스페이서 형성용 산화막을 형성하는 단계; 전면식각을 실시하여 트랜지스터의 양 측벽에 스페이서를 형성하는 단계; 습식식각으로 상기 포토다이오드 표면에 잔존하는 상기 스페이서 식각 버퍼질화막을 제거하고, 상기 트랜스퍼 트랜지스터의 타측에 플로팅확산영역을 형성하는 단계를 포함하여 이루어진다.The present invention for achieving the above object, in the method for manufacturing a CMOS image sensor comprising a low voltage buried photodiode and a transistor, a field insulating film defining an active region and a field region in a predetermined region of the epi layer formed on the substrate Forming a gate of a transistor on the epitaxial layer of the active region; Forming an ion implantation oxide film on an epitaxial layer between the field insulating film and the gate of the transistor and forming a doped region for the low voltage buried photodiode in an epitaxial layer underneath; Forming a spacer etch buffer nitride film on the entire structure, and forming an oxide film for forming a spacer on the spacer etch buffer nitride film; Performing surface etching to form spacers on both sidewalls of the transistor; And removing the spacer etch buffer nitride film remaining on the surface of the photodiode by wet etching, and forming a floating diffusion region on the other side of the transfer transistor.

본 발명은 시모스 이미지센서의 제조방법에 관한 것으로 특히, 스페이서 형성을 위한 식각공정시에, 스페이서 식각 버퍼질화막을 이용하여 포토다이오드의 표면을 보호하여 암전류를 감소시킨 시모스 이미지센서의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a CMOS image sensor, and more particularly, to a method of manufacturing a CMOS image sensor in which a dark current is reduced by protecting a surface of a photodiode using a spacer etching buffer nitride film during an etching process for forming a spacer. .

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.Hereinafter, the most preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention.

도2a 내지 도2f는 본 발명의 일실시예에 따른 시모스 이미지센서의 제조공정을 트랜스퍼 트랜지스터와 리셋 트랜지스터를 중심으로 도시한 도면으로, 이를 참조하여 본 발명의 일실시예에 따른 시모스 이미지센서를 설명한다.2A to 2F are views illustrating a manufacturing process of a CMOS image sensor according to an embodiment of the present invention with reference to a transfer transistor and a reset transistor, and a CMOS image sensor according to an embodiment of the present invention will be described with reference to the figure. do.

먼저, 도2a에 도시된 바와같이 고농도의 p형 기판(30) 상에 저농도의 p형 에피층(31)을 형성한다. 이와 같이 저농도의 에피층(31)을 사용하는 이유는 포토다이오드의 공핍층 깊이를 증가시켜 특성을 향상시킬 수 있으며, 또한 고농도의 기판은 단위화소간의 크로스토크(cross talk)를 방지할 수 있기 때문이다.First, as shown in FIG. 2A, a low concentration p-type epitaxial layer 31 is formed on the high concentration p-type substrate 30. The reason why the low concentration epitaxial layer 31 is used is to increase the depth of the depletion layer of the photodiode to improve the characteristics, and the high concentration substrate can prevent cross talk between unit pixels. to be.

다음으로, 에피층(31)의 일정영역에 소자분리막을 형성하는데, 소자분리막으로는 열산화막을 이용한 필드절연막(32)을 형성한다. 본 발명의 일실시예에서는 열산화막을 이용한 필드절연막을 소자분리막으로 사용하였으나, 트렌치 구조를 이용한 소자분리막을 사용할 수도 있다.Next, an element isolation film is formed in a predetermined region of the epitaxial layer 31, and as the device isolation film, a field insulating film 32 using a thermal oxide film is formed. In an embodiment of the present invention, a field insulating film using a thermal oxide film is used as the device isolation film, but a device isolation film using a trench structure may be used.

다음으로 활성영역 상에 게이트 절연막(미도시)과 게이트 폴리실리콘(33) 및 텅스텐 실리사이드(34)를 연속적으로 증착하고, 이를 패터닝하여 트랜스퍼 트랜지스터(33a) 및 리셋 트랜지스터(33b)의 게이트를 형성한다. 도2a에는 도시되어 있지 않지만, 드라이브 트랜지스터(Dx) 및 셀렉트 트랜지스터(Sx)의 게이트도 같이 패터닝된다.Next, a gate insulating film (not shown), a gate polysilicon 33, and a tungsten silicide 34 are sequentially deposited on the active region, and patterned to form a gate of the transfer transistor 33a and the reset transistor 33b. . Although not shown in FIG. 2A, the gates of the drive transistor Dx and the select transistor Sx are also patterned.

다음으로 도2b내지 도2c에 도시된 바와같이 저전압 매몰 포토다이오드(Low Voltage Buried Photo Diode : LVBPD)를 형성하기 위한 이온주입공정을 진행하는데, 이와같은 이온주입공정시에 반도체 기판 표면이 손상되는 것을 방지하기 위하여 이온주입용 산화막(35)을 포토다이오드용 도핑영역이 형성될 에피층(31) 상에 형성한다. 이온주입용 산화막(35)은 100 ∼500Å의 두께를 갖게 형성된다.Next, as shown in FIGS. 2B to 2C, an ion implantation process for forming a low voltage buried photo diode (LVBPD) is performed, and the surface of the semiconductor substrate is damaged during such an ion implantation process. In order to prevent this, an ion implantation oxide film 35 is formed on the epitaxial layer 31 on which the photodiode doped region is to be formed. The ion implantation oxide film 35 is formed to have a thickness of 100 to 500 kPa.

다음으로, 포토다이오드가 형성될 영역을 오픈시키는 제 1 마스크(36)를 형성한 후, 고에너지 이온주입공정을 수행하여 포토다이오드용 n형 이온주입영역(37)을 트랜스퍼 트랜지스터(33a)와 필드절연막(32) 사이의 에피층(31) 내부에 형성한다. 연속적으로 제 1 마스크(36)를 이용한 저에너지 이온주입공정을 진행하여 포토다이오드용 p형 이온주입영역(38)을 상기 n형 이온주입영역(37)과 에피층(31)의 표면 사이에 형성한다. 이와같은 공정을 통해 저전압 매몰 포토다이오드(Low VoltageBuried Photo Diode : LVBPD)가 완성된다.Next, after forming the first mask 36 to open the region where the photodiode is to be formed, a high energy ion implantation process is performed to transfer the n-type ion implantation region 37 for the photodiode to the transfer transistor 33a and the field. The epitaxial layer 31 is formed inside the epitaxial layer 31 between the insulating films 32. The low energy ion implantation process using the first mask 36 is successively formed to form a p-type ion implantation region 38 for the photodiode between the n-type ion implantation region 37 and the surface of the epi layer 31. . Through this process, a low voltage buried photo diode (LVBPD) is completed.

다음으로 도2d에 도시된 바와같이 트랜스퍼 트랜지스터의 게이트(33a)와 리셋 트랜지스터의 게이트(33b) 및 이온주입용 산화막(35)을 포함하는 전체 구조상에 스페이서 식각 버퍼질화막(39)을 형성하고, 상기 스페이서 식각 버퍼질화막(39) 상에 스페이서 형성용 산화막(40)을 형성한다. 스페이서 식각 버퍼질화막(39)은 100 ∼ 500Å의 두께를 갖게 형성된다.Next, as shown in FIG. 2D, a spacer etch buffer nitride film 39 is formed on the entire structure including the gate 33a of the transfer transistor, the gate 33b of the reset transistor, and the ion implantation oxide film 35. An oxide film 40 for forming a spacer is formed on the spacer etching buffer nitride layer 39. The spacer etch buffer nitride film 39 is formed to have a thickness of 100 to 500 kPa.

스페이서 식각 버퍼질화막(39)은 스페이서 형성용 산화막(40)을 전면식하여 스페이서(41)를 형성하는 공정에서 포토다이오드의 표면을 보호하기 위한 것이며, 상기 전면식각공정에서 상당한 과도식각(over-etching)이 행해지더라도, 스페이서 식각 버퍼질화막(39)은 스페이서 형성용 산화막(40)과 비교하여 상당한 식각선택비를 갖고 있음으로, 포토다이오드의 표면을 보호하는데 아무 문제가 없다.The spacer etch buffer nitride film 39 is to protect the surface of the photodiode in the process of forming the spacer 41 by the front surface of the oxide film 40 for forming a spacer, and a significant over-etching in the front surface etching process. Is performed, the spacer etching buffer nitride film 39 has a considerable etching selectivity compared with the spacer film 40 for forming spacers, so that there is no problem in protecting the surface of the photodiode.

다음으로 도2e에 도시된 바와같이 전면 건식식각을 진행하여 트랜지스터 게이트 전극의 양 측벽에 산화막 스페이서(41)를 형성한다. 이후에 남아있는 스페이서 식각 버퍼질화막(39)은 습식식각법으로 제거한다. 본 발명의 일실시예에서는 스페이서 식각 버퍼질화막(39)을 이용하여 포토다이오드의 표면을 전면식각공정으로부터 보호하였으며 또한, 이러한 스페이서 식각 버퍼질화막(39)을 제거하는 경우에도 습식식각법을 이용함으로써 포토다이오드 표면에 가해지는 손상을 최소화하였다.Next, as shown in FIG. 2E, dry etching is performed on the entire surface to form oxide spacers 41 on both sidewalls of the transistor gate electrode. The remaining spacer etch buffer nitride layer 39 is then removed by wet etching. In an embodiment of the present invention, the surface of the photodiode is protected from the entire surface etching process by using the spacer etching buffer nitride film 39. Also, when the spacer etching buffer nitride film 39 is removed, the photo etching is performed by using the wet etching method. Damage to the diode surface is minimized.

다음으로 도2f에 도시된 바와같이 플로팅확산영역과 소스/드레인 영역을 형성하기 위한 제 2 마스크(42)를 형성한 후, n형 이온주입공정을 진행하여 트랜스퍼트랜지스터의 게이트(33a)와 리셋 트랜지스터의 게이트(33b) 사이에 플로팅확산영역을(43) 형성하며, 리셋 트랜지스터의 타측에는 소스/드레인 영역(44)을 형성한다. 다음으로 통상적인 후속공정을 진행하여 시모스 이미지센서를 완성한다.Next, as shown in FIG. 2F, after forming the second mask 42 for forming the floating diffusion region and the source / drain region, an n-type ion implantation process is performed to perform the gate transistor 33a and the reset transistor of the transfer transistor. A floating diffusion region 43 is formed between the gate 33b of the transistor, and a source / drain region 44 is formed on the other side of the reset transistor. Next, the CMOS image sensor is completed by performing a normal subsequent process.

본 발명의 다른 실시예에서는 스페이서 식각 버퍼질화막(39)을 제거하지 않고 잔존시킬 수도 있는데, 이는 단파장인 청색광에 대한 광특성 향상을 위한 것이다. 본 발명의 다른 실시예에서는 도2e에 도시된 스페이서 식각 버퍼질화막(39)을 습식식각으로 제거하지 않고, 포토다이오드의 표면에 잔존시켜 광특성을 향상시켰다. 이와같이, 포토다이오드의 표면에 잔존한 스페이서 식각 버퍼질화막(39)을 이용하여 청색광과 같은 단파장의 광에 대한 광특성을 향상시키는 방법에 대해 설명한다.In another embodiment of the present invention, the spacer etch buffer nitride layer 39 may be left without being removed. This is to improve optical characteristics of blue light having a short wavelength. In another embodiment of the present invention, the spacer etch buffer nitride film 39 shown in FIG. 2E is left on the surface of the photodiode without being wet-etched to improve optical characteristics. As described above, a method of improving optical characteristics with respect to light having a short wavelength such as blue light by using the spacer etch buffer nitride film 39 remaining on the surface of the photodiode will be described.

도3a 내지 도3c는 스페이서 식각 버퍼질화막(39)을 포토다이오드의 표면에 잔존시키고 스페이서 식각 버퍼질화막(39)의 하부에는 이온주입용 산화막(35)이 형성되어 있는 경우에, 포토다이오드 입사하는 빛의 투과율에 대한 실험결과를 도시한 그래프로서 이를 참조하여 설명한다.3A to 3C show light incident on the photodiode when the spacer etch buffer nitride film 39 remains on the surface of the photodiode and the ion implantation oxide film 35 is formed under the spacer etch buffer nitride film 39. As a graph showing the experimental results for the transmittance of is described with reference to this.

도3a는 포토다이오드의 표면에 200Å의 두께를 갖는 이온주입 산화막(35)과 360 ∼ 480Å의 두께를 갖는 스페이서 식각 버퍼질화막(39)이 적층되어 형성된 경우와 종래기술에 따른 일반적인 경우(도3a에서 'normal' 로 표시)에, 포토다이오드로 입사하는 광의 투과율을 도시한 그래프로서, 광원으로 0.45㎛ 또는 0.55㎛의 파장을 갖는 빛을 사용하는 경우를 도시한 그래프이다.FIG. 3A illustrates a case in which an ion implantation oxide film 35 having a thickness of 200 μs and a spacer etch buffer nitride film 39 having a thickness of 360 to 480 μs are stacked on a surface of a photodiode and in a general case according to the related art (FIG. 3A). is a graph showing the transmittance of light incident on the photodiode, and a case where light having a wavelength of 0.45 mu m or 0.55 mu m is used as the light source.

도3a를 참조하면 종래의 일반적인 경우의 광투과율의 평균치와 광원으로0.45㎛ 또는 0.55㎛의 파장을 갖는 빛을 사용하는 경우의 광투과율의 평균치가 도시되어 있다.(도3a에서 직선에 가까운 선으로 평균치를 표시함.)Referring to Fig. 3A, the average value of the light transmittance in the conventional general case and the average value of the light transmittance when light having a wavelength of 0.45 mu m or 0.55 mu m is used as the light source are shown. Show average value.)

청색광에 해당하는 단파장영역을 참조하면, 스페이서 식각 버퍼질화막(39)과 이온주입 산화막(35)이 적층된 경우에는 종래에 비해 광투과율이 증가하였음을 알 수 있다. 도3a에 도시된 그래프에서 X축은 빛의 파장을 나타내며(단위는 ㎛), Y 축은 광투과율을 나타낸다.Referring to the short wavelength region corresponding to the blue light, when the spacer etch buffer nitride film 39 and the ion implantation oxide film 35 are stacked, it can be seen that the light transmittance is increased compared to the conventional art. In the graph shown in FIG. 3A, the X axis represents the wavelength of light (unit is μm), and the Y axis represents the light transmittance.

도3b는 포토다이오드의 표면에 300Å의 두께를 갖는 이온주입 산화막(35)과 260 ∼ 380Å의 두께를 갖는 스페이서 식각 버퍼질화막(39)이 적층되어 형성된 경우와 종래기술에 따른 일반적인 경우에, 포토다이오드로 입사하는 광의 투과율을 도시한 그래프이고, 도3c는 포토다이오드의 표면에 500Å의 두께를 갖는 이온주입 산화막(35)과 180Å의 두께를 갖는 스페이서 식각 버퍼질화막(39)이 적층되어 형성된 경우와 종래기술에 따른 일반적인 경우에, 포토다이오드로 입사하는 광의 투과율을 도시한 그래프이다. 도3b 내지 도3c에서도 도3a에서와 같이 광원으로 0.45㎛ 또는 0.55㎛의 파장을 갖는 빛을 사용하였다.FIG. 3B shows a photodiode in which the ion implantation oxide film 35 having a thickness of 300 kPa and the spacer etch buffer nitride film 39 having a thickness of 260-380 kPa are formed on the surface of the photodiode and in a general case according to the prior art. 3C is a graph showing the transmittance of light incident on the photodiode, and FIG. 3C is a case where the ion implantation oxide film 35 having a thickness of 500 mV and the spacer etch buffer nitride film 39 having a thickness of 180 m are formed on the photodiode. In the general case according to the technique, it is a graph showing the transmittance of light incident on the photodiode. 3B to 3C, light having a wavelength of 0.45 μm or 0.55 μm was used as the light source as in FIG. 3A.

도3b 내지 도3c 역시 도3a와 마찬가지로, 종래의 일반적인 경우의 광투과율의 평균치와 광원으로 0.45㎛ 또는 0.55㎛의 파장을 갖는 빛을 사용하는 경우의 광투과율의 평균치가 도시되어 있다.(도3b 내지 도3c에서 직선에 가까운 선으로 평균치를 표시함.)3B to 3C also show the average value of the light transmittance in the conventional general case and the average value of the light transmittance when light having a wavelength of 0.45 mu m or 0.55 mu m is used as the light source. 3C, the average value is indicated by a line close to a straight line.)

도3b 내지 도3c를 참조하여 청색광에 해당하는 단파장영역을 참조하여 보면, 스페이서 식각 버퍼질화막(39)과 이온주입 산화막(35)이 적층된 경우에는 종래에비해 광투과율이 증가하였음을 알 수 있다.Referring to FIGS. 3B to 3C, when the spacer etch nitride film 39 and the ion implantation oxide film 35 are stacked, the light transmittance is increased compared to the prior art. .

즉, 도3a 내지 도3c를 참조하여 보면, 포토다이오드이 표면에 이온주입 산화막(35)과 스페이서 식각 버퍼질화막(39)이 적층된 경우에는 청색광과 같이 단파장을 갖는 빛에 대해 광투과율이 향상됨을 알 수 있다.That is, referring to FIGS. 3A to 3C, when the ion implantation oxide layer 35 and the spacer etch buffer nitride layer 39 are stacked on the surface of the photodiode, light transmittance is improved for light having a short wavelength such as blue light. Can be.

이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.As described above, the present invention is not limited to the above-described embodiments and the accompanying drawings, and the present invention may be variously substituted, modified, and changed without departing from the spirit of the present invention. It will be apparent to those of ordinary skill in the art.

본 발명을 이미지센서에 적용하면, 포토다이오드 표면이 손상되어 암전류의 소스로 작용하는 단점을 극복할 수 있으며 또한, 포토다이오드로 입사하는 단파장의 빛에 대해 광특성을 향상시킬 수 있는 효과가 있다.When the present invention is applied to an image sensor, the surface of the photodiode may be damaged to act as a source of dark current, and the optical characteristic may be improved with respect to light having a short wavelength incident on the photodiode.

Claims (4)

저전압 매몰 포토다이오드와 트랜지스터를 포함하여 이루어진 시모스 이미지센서의 제조방법에 있어서,In the method of manufacturing a CMOS image sensor comprising a low voltage buried photodiode and a transistor, 기판 상에 형성된 에피층의 일정영역에 활성영역과 필드영역을 정의하는 필드절연막을 형성하고, 상기 활성영역의 상기 에피층 상에 트랜지스터의 게이트를 형성하는 단계;Forming a field insulating film defining an active region and a field region in a predetermined region of an epi layer formed on the substrate, and forming a gate of a transistor on the epi layer of the active region; 상기 필드절연막과 상기 트랜지스터의 게이트 사이의 에피층상에 이온주입용 산화막을 형성하고 그 하부의 에피층 내에 상기 저전압 매몰 포토다이오드용 도핑영역을 형성하는 단계;Forming an ion implantation oxide film on an epitaxial layer between the field insulating film and the gate of the transistor and forming a doped region for the low voltage buried photodiode in an epitaxial layer underneath; 전체 구조상에 스페이서 식각 버퍼질화막을 형성하고, 상기 스페이서 식각 버퍼질화막 상에 스페이서 형성용 산화막을 형성하는 단계;Forming a spacer etch buffer nitride film on the entire structure, and forming an oxide film for forming a spacer on the spacer etch buffer nitride film; 전면식각을 실시하여 트랜지스터의 양 측벽에 스페이서를 형성하는 단계; 및Performing surface etching to form spacers on both sidewalls of the transistor; And 습식식각으로 상기 포토다이오드 표면에 잔존하는 상기 스페이서 식각 버퍼질화막을 제거하고, 상기 트랜스퍼 트랜지스터의 타측에 플로팅확산영역을 형성하는 단계Removing the spacer etch buffer nitride film remaining on the surface of the photodiode by wet etching, and forming a floating diffusion region on the other side of the transfer transistor 를 포함하여 이루어진 시모스 이미지센서의 제조방법.Method of manufacturing a CMOS image sensor comprising a. 제 1 항에 있어서,The method of claim 1, 상기 이온주입 산화막은 100 ∼ 500Å의 두께로 형성되며, 상기 스페이서 식각 버퍼질화막은 100 ∼ 500Å의 두께로 형성되는 것을 특징으로 하는 시모스 이미지센서의 제조방법.The ion implantation oxide film is formed to a thickness of 100 ~ 500Å, the spacer etching buffer nitride film is a method of manufacturing a CMOS image sensor, characterized in that formed in a thickness of 100 ~ 500Å. 제 1 항에 있어서,The method of claim 1, 상기 저전압 매몰 포토다이오드용 도핑영역를 형성하는 공정은,The step of forming the doped region for the low voltage buried photodiode, 상기 상기 저전압 매몰 포토다이오드용 도핑영역을 오픈시키는 마스크를 이용하여 연속적으로 n형 이온주입 및 p형 이온주입을 수행하는 것을 특징으로 하는 시모스 이미지센서의 제조방법.And n-type implantation and p-type implantation are successively performed using a mask for opening the doped region for the low voltage buried photodiode. 저전압 매몰 포토다이오드와 트랜지스터를 포함하여 이루어진 시모스 이미지센서의 제조방법에 있어서,In the method of manufacturing a CMOS image sensor comprising a low voltage buried photodiode and a transistor, 기판 상에 형성된 에피층의 일정영역에 활성영역과 필드영역을 정의하는 필드절연막을 형성하고, 상기 활성영역의 상기 에피층 상에 트랜지스터의 게이트를 형성하는 단계;Forming a field insulating film defining an active region and a field region in a predetermined region of an epi layer formed on the substrate, and forming a gate of a transistor on the epi layer of the active region; 상기 필드절연막과 상기 트랜지스터의 게이트 사이의 에피층상에 이온주입용 산화막을 형성하고 그 하부의 에피층 내에 상기 저전압 매몰 포토다이오드용 도핑영역을 형성하는 단계;Forming an ion implantation oxide film on an epitaxial layer between the field insulating film and the gate of the transistor and forming a doped region for the low voltage buried photodiode in an epitaxial layer underneath; 전체 구조상에 스페이서 식각 버퍼질화막을 형성하고, 상기 스페이서 식각 버퍼질화막 상에 스페이서 형성용 산화막을 형성하는 단계;Forming a spacer etch buffer nitride film on the entire structure, and forming an oxide film for forming a spacer on the spacer etch buffer nitride film; 전면식각을 실시하여 트랜지스터의 양 측벽에 스페이서를 형성하는 단계; 및Performing surface etching to form spacers on both sidewalls of the transistor; And 상기 트랜스퍼 트랜지스터의 타측에 플로팅확산영역을 형성하는 단계Forming a floating diffusion region on the other side of the transfer transistor 를 포함하여 이루어진 시모스 이미지센서의 제조방법.Method of manufacturing a CMOS image sensor comprising a.
KR10-2002-0085085A 2002-12-27 2002-12-27 Method for fabricating CMOS image sensor with spacer etching buffer nitride layer KR100495411B1 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR10-2002-0085085A KR100495411B1 (en) 2002-12-27 2002-12-27 Method for fabricating CMOS image sensor with spacer etching buffer nitride layer
US10/669,996 US6974715B2 (en) 2002-12-27 2003-09-24 Method for manufacturing CMOS image sensor using spacer etching barrier film
TW092126469A TWI332262B (en) 2002-12-27 2003-09-25 Method for manufacturing cmos image sensor using spacer etching barrier film
JP2003430858A JP2004214665A (en) 2002-12-27 2003-12-25 Method of manufacturing cmos image sensor
US11/244,512 US7183129B2 (en) 2002-12-27 2005-10-05 Method for manufacturing CMOS image sensor using spacer etching barrier film
JP2011233129A JP5306436B2 (en) 2002-12-27 2011-10-24 Manufacturing method of CMOS image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0085085A KR100495411B1 (en) 2002-12-27 2002-12-27 Method for fabricating CMOS image sensor with spacer etching buffer nitride layer

Publications (2)

Publication Number Publication Date
KR20040058708A true KR20040058708A (en) 2004-07-05
KR100495411B1 KR100495411B1 (en) 2005-06-14

Family

ID=37350782

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0085085A KR100495411B1 (en) 2002-12-27 2002-12-27 Method for fabricating CMOS image sensor with spacer etching buffer nitride layer

Country Status (1)

Country Link
KR (1) KR100495411B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100731064B1 (en) * 2005-12-28 2007-06-22 동부일렉트로닉스 주식회사 Method for manufacturing of cmos image sensor
KR100772316B1 (en) * 2006-04-28 2007-10-31 매그나칩 반도체 유한회사 Method of manufacturing cmos image sensor with prlasma damage free photodiode

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100731064B1 (en) * 2005-12-28 2007-06-22 동부일렉트로닉스 주식회사 Method for manufacturing of cmos image sensor
US7572663B2 (en) 2005-12-28 2009-08-11 Dongbu Electronics, Co., Ltd. Method for manufacturing CMOS image sensor
KR100772316B1 (en) * 2006-04-28 2007-10-31 매그나칩 반도체 유한회사 Method of manufacturing cmos image sensor with prlasma damage free photodiode
US7629216B2 (en) 2006-04-28 2009-12-08 Han-Seob Cha Method for fabricating CMOS image sensor with plasma damage-free photodiode
US8460993B2 (en) 2006-04-28 2013-06-11 Intellectual Ventures Ii Llc Method for fabricating CMOS image sensor with plasma damage-free photodiode

Also Published As

Publication number Publication date
KR100495411B1 (en) 2005-06-14

Similar Documents

Publication Publication Date Title
US6974715B2 (en) Method for manufacturing CMOS image sensor using spacer etching barrier film
US7338832B2 (en) CMOS image sensor and method of fabricating the same
US11948956B2 (en) Image sensors including an amorphous region and an electron suppression region
US7566925B2 (en) Image sensor and method of fabricating the same
US7005315B2 (en) Method and fabricating complementary metal-oxide semiconductor image sensor with reduced etch damage
KR100494645B1 (en) Method for fabricating CMOS image sensor with spacer block mask
KR100523668B1 (en) Fabricating method of CMOS image sensor having reduced dark current with nitride layer and hydrogen annealing
KR100495411B1 (en) Method for fabricating CMOS image sensor with spacer etching buffer nitride layer
KR100365744B1 (en) Photodiode in image sensor and method for fabricating the same
KR20030002877A (en) Image sensor and fabricating method of thesame
KR100671699B1 (en) Image sensor and fabricating method of the same
KR100429557B1 (en) Image sensor and fabricating method of the same
KR100440775B1 (en) Image sensor and fabricating method of the same
KR100461971B1 (en) CMOS image sensor with protecting heavy metal ions for reducing dark current
KR100873812B1 (en) Image sensor with improved charge capacity and fabricating method of the same
KR20030056060A (en) Image sensor with improved charge capacity and fabricating method of the same
KR20040003990A (en) Imase sensor with improved capability of low light level and method for fabricating thereof
KR20050039159A (en) Pixel in cmos image sensor and fabricting method thereof
KR20030058269A (en) Image sensor with improved light sensitivityy and fabricating method of the same

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140529

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150526

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160527

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170526

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180529

Year of fee payment: 14