KR100865707B1 - 극초단파 ｒｆｉｄ 태그를 위한 클럭 발생기 - Google Patents

극초단파 ｒｆｉｄ 태그를 위한 클럭 발생기 Download PDF

Info

Publication number
KR100865707B1
KR100865707B1 KR1020070050800A KR20070050800A KR100865707B1 KR 100865707 B1 KR100865707 B1 KR 100865707B1 KR 1020070050800 A KR1020070050800 A KR 1020070050800A KR 20070050800 A KR20070050800 A KR 20070050800A KR 100865707 B1 KR100865707 B1 KR 100865707B1
Authority
KR
South Korea
Prior art keywords
signal
output
clock
transistor
switching
Prior art date
Application number
KR1020070050800A
Other languages
English (en)
Inventor
이수주
양병도
김영석
Original Assignee
충북대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 충북대학교 산학협력단 filed Critical 충북대학교 산학협력단
Priority to KR1020070050800A priority Critical patent/KR100865707B1/ko
Application granted granted Critical
Publication of KR100865707B1 publication Critical patent/KR100865707B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356165—Bistable circuits using complementary field-effect transistors using additional transistors in the feedback circuit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature

Abstract

극초단파 RFID 태그를 위한 클럭 발생기로서, RFID 리더가 RFID 태그로 전송하는 프리앰블 신호와 클럭 신호를 입력받아, 프리앰블 신호에 포함된 타리 신호가 인가되는 동안 발생하는 클럭 신호의 개수에 따라 보정 신호를 생성하는 보정 신호 생성부, 보정 신호에 의해 구동되는 복수의 스위칭 수단과, 스위칭 수단에 각각 병렬 접속되는 저항 소자를 구비하고, 클럭 신호 및 전원전압을 입력받아, 스위칭 수단이 보정 신호에 의해 온 또는 오프됨에 따라 클럭 신호에 대한 저항값을 변경하는 스위칭부 및 스위칭부의 출력 신호 및 전원전압을 입력받아 보정된 클럭 신호를 출력하는 출력부를 포함한다.
RFID 태그, 클럭

Description

극초단파 ＲＦＩＤ 태그를 위한 클럭 발생기{Clock Generator for UHF-RFID Tag}
도 1은 본 발명에 적용되는 RFID 태그의 개략 구성도,
도 2는 RFID 리더로부터 RFID 태그로 전송되는 프리앰블 신호를 설명하기 위한 도면,
도 3은 본 발명의 일 실시예에 의한 클럭 발생기의 블록도,
도 4는 도 3에 도시한 보정신호 생성부의 일 예시도,
도 5는 도 3에 도시한 스위칭부 및 출력부의 일 예시도,
도 6은 본 발명에 의한 클럭 발생기의 동작을 설명하기 위한 타이밍도,
도 7a 내지 7d는 PVT 변화에 따른 기존 클럭 발생기와 본 발명에 의한 클럭발생기의 출력 신호를 비교 설명하기 위한 그래프이다.
<도면의 주요 부분에 대한 부호 설명>
100 : 클럭 발생기 110 : 보정신호 생성부
120 : 스위칭부 130 : 출력부
112 : D-플립플롭 114 : 제 1 논리소자
116 : 제 1 카운터 118-1, 118-2 : 레지스터
142 : 제 2 카운터 144 : 제 2 논리소자
146 : 펄스 발생기 148 : 제 4 논리소자
150 : 제 3 논리소자 S11, S12, S13, S14 : 스위칭 수단
R11, R12, R13, R14 : 저항 소자 1221 : 반전 수단
1222 : 충전 수단
본 발명은 클럭 발생기에 관한 것으로, 보다 구체적으로는 극초단파(Ultra High Frequency; UHF) RFID(Radio Frequency Identification) 태그를 위한 클럭 발생기에 관한 것이다.
RFID 기술은 최근 주목 받고 있는 유비쿼터스(Ubiquitous)의 대표 기술로 인식되고 있으며, 바코드를 대체하여 물류, 전자지불, 출입통제, 교통카드 등에 광범위하게 적용되고 있다.
RFID 시스템의 하드웨어는 크게 태그(또는 트랜스폰터(transponder)), 리더(또는 인터로게이터(interrogator)) 및 호스트 컴퓨터로 구성되며, 소프트웨어는 운영체계, 미들웨어, 호스트 어플리케이션으로 구성되어, 유무선 통신망과 연동되어 사용된다. 태그는 태그가 부착되는 사물의 ID 코드 및 사물의 정보를 리더에 보내기 위해 리더와 통신하며, 수동형과 능동형으로 구분된다. 또한, 리더는 네트워크를 통하거나 직접 미들웨어와 통신하면서 미들웨어의 제어에 따라 태그로부터 태그 ID 및 관련 정보를 읽어 미들웨어에 제공한다. 아울러, 미들웨어는 태그 정 보를 호스트 컴퓨터로 보내 태그의 구체적인 정보를 얻어 리더로 제공한다.
이러한 RFID 시스템을 상용화하기 위해 조직된 EPC(Electronic Product Code) 글로벌은 실용 주파수 대역인 UHF 대역의 무선 인터페이스 데이터 전송 방식 등에 대한 표준화 작업을 진행 중에 있으며, 이를 바탕으로 하여 기술 기준을 확정해 나가고 있다.
UHF 대역 RFID 태그는 리더의 900MHz 캐리어를 이용하여 클럭을 복원하기에는 전력 소비가 증가하기 때문에, 태그 내에 별도의 클럭 발생기를 구비하여야 한다.
도 1은 본 발명에 적용되는 RFID 태그의 개략 구성도이다.
도시한 것과 같이, UHF RFID 태그는 클럭 발생기(10), 클럭 발생기(10)로부터 입력되는 클럭 신호에 응답하여 전체적인 동작을 제어하는 제어부(20), 리더로부터 전송되는 신호를 안테나를 통해 수신하여 복조하는 복조기(30), 제어부(20)의 제어에 의해 리더로 전송하고자 하는 신호를 변조하는 변조기(40), 태그가 부착된 사물에 관련된 정보를 저장하는 메모리(50) 및 각 구성부에 전압을 공급하는 전압 증배기(Voltage Multiplier)(60)를 포함한다.
이러한 RFID 태그의 클럭 발생기(10)는 리더의 신호를 정확히 복원하여 디지털단 즉, 제어부(20)로 데이터를 보내 주어야 하기 때문에 정확한 클럭 주파수가 요구된다.
그러나, 태그의 PVT(Process, Voltage and Temperature) 변화는 클럭 발생기의 동작에 영향을 주기 때문에 정확한 클럭 주파수를 발생시키기 어려운 문제가 있 다. 클럭 발생기의 주파수는 [수학식 1]과 같이 결정된다.
[수학식 1]
Figure 112007038278469-pat00001
여기에서, ID는 클럭 발생기를 구성하는 트랜지스터의 드레인 전류, N은 단 수, Ct는 캐패시터의 총량, VDD는 공급 전압을 의미한다. 이와 같이, 클럭 주파수는 전류량과 공급 전압에 영향을 받기 때문에 PVT가 변경되는 경우 클럭 주파수가 변화하고, 이로 인하여 리더로부터의 신호를 정확하게 복원할 수 없는 문제가 있다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, RFID 리더로부터 태그로 전송되는 프리앰블 신호를 이용하여 정확한 클럭 신호를 생성하는 UHF RFID 태그를 위한 클럭 발생기를 제공하는 데 그 기술적 과제가 있다.
본 발명의 다른 기술적 과제는 PVT의 변화에 의해 클럭 주파수가 변동된 경우 변동된 클럭 주파수의 고저에 따라 저항값을 조절하여, 보정된 클럭 주파수를 생성하는 클럭 발생기를 제공하는 데 있다.
상술한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 의한 UHF RFID 태그를 위한 클럭 발생기는 RFID 리더가 상기 RFID 태그로 전송하는 프리앰블 신호 와 클럭 신호를 입력받아, 상기 프리앰블 신호에 포함된 타리 신호가 인가되는 동안 발생하는 클럭 신호의 개수에 따라 보정 신호를 생성하는 보정 신호 생성부; 상기 보정 신호에 의해 구동되는 복수의 스위칭 수단과, 상기 스위칭 수단에 각각 병렬 접속되는 저항 소자를 구비하고, 상기 클럭 신호 및 전원전압을 입력받아, 상기 스위칭 수단이 상기 보정 신호에 의해 온 또는 오프됨에 따라 상기 클럭 신호에 대한 저항값을 변경하는 스위칭부; 및 상기 스위칭부의 출력 신호 및 전원전압을 입력받아 보정된 클럭 신호를 출력하는 출력부;를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 구체적으로 설명한다.
본 발명에서는 RFID 리더로부터 태그로 전송되는 프리앰블(Preamble) 신호 를 이용하여 클럭 주파수를 보정한다. 프리앰블 신호는 태그와 리더가 통신을 시작할 때 데이터 전송률을 설정하기 위해 리더가 태그로 전송하는 신호로, 도 2에 도시한 것과 같이 딜리미터(Delimiter) 신호, 타리(Type A Reference Interval; Tari) 신호, 리더에서 태그로의 교정 부호 신호(Reader-to-Tag calibration symbol; RTcal), 태그에서 리더로의 교정 부호 신호(Tag-to-Reader calibration symbol; TRcal)를 포함한다.
이러한 프리앰블 신호는 PVT에 영향을 받지 않는 신호이며, 특히 타리 신호는 포워드 링크의 참조시간 간격 즉, 데이터-0(data-0)의 지속 시간을 나타낸다. 타리 신호의 주기는 고정된 길이로 설정되기 때문에, RFID 태그가 PVT에 의한 영향을 받지 않는다면, 타리 신호 한 주기 동안 발생하는 클럭 신호의 개수는 일정하게 된다.
따라서, 타리 신호 한 주기 동안 발생하는 클럭 신호의 개수에 따라 클럭 주파수의 변동 여부를 판단하고, 클럭 신호의 주파수가 낮아지거나 높아진 경우 클럭 신호를 보정하여 출력할 수 있게 된다.
도 3은 본 발명의 일 실시예에 의한 클럭 발생기의 블록도이다.
도시한 것과 같이, 본 발명의 클럭 발생기(100)는 프리앰블 신호와 클럭 신호(Clk)를 입력받아 프리앰블 신호에 포함된 타리 신호 한 주기 동안 발생하는 클럭 신호의 개수에 따라 보정 신호를 생성하고, RFID 태그와 리더와의 통신 개시 전 준비 신호(Ready)에 따라 초기화 신호를 생성하는 보정 신호 생성부(110), 보정 신호 생성부(110)의 출력 신호, 전원전압(VDD) 및 클럭 신호(Clk)를 입력받아 보정 신호에 따라 클럭 신호에 작용하는 저항값을 변경하는 스위칭부(120) 및 스위칭부(120)의 출력 신호 및 전원전압(VDD)을 입력받아 보정된 클럭 신호를 출력하는 출력부(130)를 포함하여 이루어진다. 여기에서, 출력부(130)에서 출력되는 클럭 신호(Clk)는 보정 신호 생성부(110) 및 스위칭부(120)로 궤환되어 이후 클럭 신호 생성에 재사용된다.
본 발명에서는 보정 신호 생성부(110)에 의해 출력되는 보정 신호에 따라 스위칭부(120)에서 클럭 신호에 대한 저항값을 변경시킨다. UHF RFID 태그에 본 발명의 클럭 발생기(100)를 적용하고, 신뢰할 수 있는 룰 파일을 이용하여 시뮬레이션하면, 클럭 신호는 +/- 11% 정도의 변화를 갖는 것을 확인할 수 있다. 시뮬레이션시에 사용하는 룰 파일은 공정, 온도, 전압에 따른 측정치를 기반으로 하여 만들 어진다.
따라서, 본 발명의 클럭 발생기(100)는 정상 주파수를 갖는 클럭 신호의 검출 개수에 대하여 +/- 11%의 변화율을 감안하여 설계하는 것으로 충분하다.
예를 들어, 정상적인 경우 클럭 주파수가 1.28MHz이고 한 주기의 타리 신호가 입력되는 동안 16개의 클럭 신호가 검출된다면, 클럭 주파수는 1.14MHz 내지 1.42MHz 사이에서 변화될 것이다. 즉, 한 주기의 타리 신호가 입력되는 동안 클럭 주파수는 14개 내지 18개 검출되며, 이 범위를 벗어나는 경우는 고려하지 않아도 무방하다.
도 4는 도 3에 도시한 보정신호 생성부의 일 예시도이다.
도시한 것과 같이, 보정 신호 생성부(110)는 프리앰블 신호를 클럭 신호로 하여, 반전 출력 단자(
Figure 112007038278469-pat00002
)에 인가되는 신호를 입력 단자(D)로 궤환받는 D-플립플롭(112), D-플립플롭(112)의 출력 신호와 클럭 신호를 입력받아 D-플립플롭(112)에 클럭 신호로 인가되는 프리앰블 신호 중 한 주기의 타리 신호가 인가되는 동안 발생하는 클럭 신호를 검출하는 제 1 논리소자(114), 제 1 논리소자(114)의 출력 신호에 따라 클럭 신호(Clk)의 개수를 카운트하여 후 보정 신호를 출력하는 제 1 카운터(116), 제 1 카운터(116)에서 출력되는 보정 신호를 저장한 후 출력 제어 신호에 응답하여 제 1 및 제 2 보정 신호를 출력하는 제 1 및 제 2 레지스터(118-1, 118-2), 제 1 논리소자(114)의 출력 신호에 따라 클럭 신호(Clk)의 개수를 카운트하는 제 2 카운터(142), 제 2 카운터(142)의 출력 신호가 지정된 계수값 이상인 경 우 출력 제어 신호 생성을 위한 보조 신호를 출력하는 제 2 논리소자(144), D-플립플롭(112)의 출력 신호를 입력받아 D-플립플롭(112)의 출력 신호의 상태가 변경되는 시점 즉, 프리앰블 신호에 포함된 타리 신호 인가 후 리더에서 태그로의 교정 부호 신호가(RTcal)가 인가되는 시점에 펄스를 출력하는 펄스 발생기(146), 준비(Ready) 신호와 펄스 발생기(146)의 출력 신호에 따라 제 1 및 제 2 카운터(116, 142)를 리셋하기 위한 초기화 신호를 출력하는 제 4 논리소자(148) 및 제 2 논리소자(144)의 출력 신호와 펄스 발생기(146)의 출력 신호를 입력으로 하여, 제 1 및 제 2 레지스터(118-1, 118-2)를 구동하기 위한 출력 제어 신호를 출력하는 제 3 논리소자(150)를 포함한다.
여기에서, 제 1 및 제 3 논리소자(114, 150)는 앤드(AND) 게이트로 구성할 수 있고, 제 2 및 제 4 논리소자(144, 148)는 오아(OR) 게이트로 구성할 수 있다. 아울러, 제 1 카운터(116)는 3비트 카운터로, 제 2 카운터(142)는 5비트 카운터로 구성할 수 있고, 제 1 및 제 2 레지스터(118-1, 118-2)는 D-플립플롭으로 구성할 수 있다.
또한, 준비 신호(Ready)는 RFID 태그의 동작 완료 후, 다음 동작이 개시되기 전 RFID 태그의 제어부에서 출력되는 신호이다.
도 4에 도시한 보정 신호 생성부(110)의 동작을 설명하면 다음과 같다.
먼저, RFID 태그와 리더 간의 통신이 개시되기 전, 준비 신호에 의해 제 1 및 제 2 카운터(116, 142)가 초기화된다.
이후 D-플립플롭(112)으로 프리앰블 신호가 입력되는 동안 입력단자(D)로는 반전 출력 단자(
Figure 112007038278469-pat00003
)의 출력 신호가 입력되고, 딜리미터 신호 이후 타리 신호가 입력됨에 따라, D-플립플롭(112)으로부터 하이 레벨의 출력 신호가 출력된다.
제 1 논리소자(114)는 D-플립플롭(112)의 출력 신호(Q)와 클럭 신호(Clk)를 입력받아 논리 연산한 후, 그 결과를 제 1 및 제 2 카운터(116, 142)로 제공한다.
펄스 발생기(146)는 D-플립플롭(112)의 출력 신호의 상태가 변경되는 경우 펄스를 출력하며, 펄스 발생기(146)로부터 펄스가 발생되면 제 1 및 제 2 카운터(116, 142)가 리셋되게 된다. 결국 제 1 카운터(116)는 프리앰블 신호에 포함된 타리 신호가 D-플립플롭(112)으로 입력되는 동안만 몇 번의 클럭 신호(Clk)가 발생하는지 카운트하게 되며, 제 1 카운터(116)의 계수 결과 중 상위 2비트 신호(Q3, Q2)는 제 1 및 제 2 레지스터(118-1, 118-2)로 입력된다.
마찬가지로, 제 2 카운터(142)는 프리앰블 신호에 포함된 타리 신호가 D-플립플롭(112)으로 입력되는 동안 몇 번의 클럭 신호가(Clk)가 발생하는지 카운트하고, 제 2 논리소자(144)는 제 2 카운터(142)의 카운트 횟수 중 상위 2비트 신호(Q5, Q4)에 따라, 출력 제어 신호가 생성되도록 하기 위한 보조 신호를 생성하여 제 3 논리 소자(150)로 제공한다.
이후, 타리 신호가 모두 인가되어 D-플립플롭(112)의 상태가 천이하면, 펄스 발생기(146)로부터 펄스가 발생되어 제 1 및 제 2 카운터(116, 142)가 초기화되고, 제 2 논리소자(144)에서 출력되는 출력 제어 보조 신호 및 펄스 발생기(146)의 출력 신호는 제 3 논리소자(150)로 입력되며, 제 3 논리소자(150)는 하이 레벨의 펄 스를 출력 제어 신호로서 출력한다.
즉, D-플립플롭(112)으로 타리 신호 인가가 완료되는 시점에, 펄스 발생기(146)의 출력 신호를 이용하여 제 1 및 제 2 카운터(116, 142)를 리셋함과 동시에, 펄스 발생기(146)의 출력 신호 및 제 2 논리소자(144)에서 출력되는 출력 제어 보조 신호를 이용하여 제 1 및 제 2 레지스터(118-1, 118-2)를 구동함으로써, 제 1 및 제 2 레지스터(118-1, 118-2)로부터 보정신호가 출력되게 된다.
도 5는 도 3에 도시한 스위칭부 및 출력부의 일 예시도이다.
도 5에 도시한 것과 같이, 본 발명의 일 실시예에 의한 스위칭부(120)는 전원단자(VDD)에 접속되어 제 1 보정 신호를 입력받는 제 1 스위칭 소자(S11), 제 1 스위칭 소자(S11)에 직렬 접속되어 제 2 보정 신호를 입력받는 제 2 스위칭 소자(S12), 전원단자(VDD)에 제 1 스위칭 소자(S11)와 병렬 접속되는 제 1 저항 소자(R11), 제 1 저항 소자(R11)에 제 2 스위칭 소자(S12)와 병렬 접속되는 제 2 저항 소자(R12), 제 2 저항 소자(R12)와 제 1 노드(K1) 간에 접속되어 클럭 신호를 반전 및 증폭시켜 출력하는 증폭 수단(122), 제 1 노드(K1)에 접속되어 제 2 보정 신호를 입력받는 제 3 스위칭 소자(S13), 제 3 스위칭 소자(S13)와 접지단자 간에 직렬 접속되어 제 1 보정 신호를 입력받는 제 4 스위칭 소자(S14), 제 1 노드(K1)에 제 3 스위칭 소자(S13)와 병렬 접속되는 제 3 저항 소자(R13), 제 3 저항 소자(R13)와 접지 단자 간에 제 4 스위칭 소자(S14)와 병렬 접속되는 제 4 저항 소자(R14)를 포함한다.
여기에서, 제 1 내지 제 4 저항 소자(R11, R12, R13, 14)는 각기 다른 저항 값을 갖도록 구현하는 것이 바람직하며, 정상 주파수를 갖는 클럭 신호가 입력되는 경우 온 상태로 되는 스위칭 소자에 접속되는 저항값의 합이, 정상 주파수보다 낮은 주파수를 갖는 클럭 신호가 입력되는 경우 온 상태로 되는 스위칭 소자에 접속되는 저항값의 합보다 크도록 제어할 수 있다.
한편, 증폭 수단(122)은 반전 수단(1221) 및 충전 수단(1222)으로 이루어지고, 반전 수단(1221)은 제 2 저항 소자(R12)에 접속되어 접지전압에 의해 구동되는 제 1 트랜지스터(P11), 제 1 트랜지스터(P11)에 접속되어 클럭 신호에 의해 구동되는 제 2 트랜지스터(P12), 제 2 트랜지스터(P12)에 접속되어 클럭 신호에 의해 구동되는 제 3 트랜지스터(N11) 및 제 3 트랜지스터와 제 1 노드(K1) 간에 접속되어 전원전압에 의해 구동되는 제 4 트랜지스터(N12)로 구현할 수 있다. 여기에서, 제 1 및 제 2 트랜지스터(P11, P12)는 P-타입 트랜지스터로, 제 3 및 제 4 트랜지스터(N11, N12)는 N-타입 트랜지스터로 구현하는 것이 바람직하다.
아울러, 충전 수단(1222)은 제 2 트랜지스터(P12)와 제 3 트랜지스터(N11)의 접속 노드인 제 2 노드(K2)와 접지 단자 간에 접속되며, 제 2 노드(K2)에 인가되는 전압에 의해 구동되고, 소스 및 드레인 단자가 접지 단자에 접속되는 제 5 트랜지스터로 구현할 수 있다. 또한, 제 5 트랜지스터는 N-타입 트랜지스터로 구현하는 것이 바람직하다.
계속해서 도 5를 참조하여, 출력부(130)의 상세 구성 예를 설명하면 다음과 같다.
출력부(130)는 스위칭부(120)의 출력 노드(K3)에 인가되는 전압과, 전원전압 을 입력받아 보정된 클럭 신호를 출력하는 슈미트 트리거(Schmitt trigger)로 구현할 수 있다.
보다 구체적으로 설명하면, 출력부(130)는 전원단자(VDD)에 접속되어 접지 전압에 의해 구동되는 제 6 트랜지스터(P21), 제 3 노드(K3)에 인가되는 전압에 의해 구동되고 제 6 트랜지스터(P21)에 직렬 접속되는 제 7 내지 제 10 트랜지스터(P22, P23, N21, N22), 제 10 트랜지스터와 접지 단자 간에 접속되어 전원전압에 의해 구동되는 제 11 트랜지스터(N23), 제 7 트랜지스터(P22)와 제 8 트랜지스터(P23)의 접속 노드와 접지 단자 간에 접속되어 제 8 트랜지스터(P23)의 출력 노드인 제 4 노드(K4)에 인가되는 전압에 의해 구동되는 제 12 트랜지스터(P24), 제 9 트랜지스터(N21)와 제 10 트랜지스터(N22)의 접속 노드와 전원단자 간에 접속되어 제 4 노드(K4)에 인가되는 전압에 의해 구동되는 제 13 트랜지스터(N24), 전원단자와 접지 단자 간에 직렬 접속되며 각각 제 4 노드(K4)에 인가되는 전압에 의해 구동되는 제 14 및 제 15 트랜지스터(P25, N25)를 포함한다.
여기에서, 제 6 내지 제 8 트랜지스터(P21, P22, P23), 제 12 트랜지스터(P24) 및 제 14 트랜지스터(P25)는 P-타입 트랜지스터로 구현할 수 있고, 제 9 내지 제 11 트랜지스터(N21, N22, N23), 제 13 트랜지스터(N24) 및 제 15 트랜지스터(N25)는 N-타입 트랜지스터로 구현할 수 있다.
도 6은 본 발명에 의한 클럭 발생기의 동작을 설명하기 위한 타이밍도이며, 도 4 내지 도 6을 참조하여, 본 발명에 의한 클럭 발생기(100)의 동작을 설명하면 다음과 같다.
설명의 편의를 위하여, 클럭 신호의 정상 주파수가 1.28MHz이고, 타리 신호의 한 주기가 12.5㎛인 경우 즉, 정상적인 상태에서 한 주기의 타리 신호가 인가되는 동안 16개의 클럭 주파수가 검출되는 경우를 예로 들어 설명하기로 한다.
D-플립플롭(112)은 프리앰블 신호를 클럭 신호로 사용하고, 반전 출력 단자(
Figure 112007038278469-pat00004
)의 출력 신호를 입력 단자(D)로 궤환받아 타리 신호가 인가되는 동안 출력 단자(Q)를 통해 하이 레벨의 신호를 출력한 후, 리더에서 태그로의 교정 부호 신호(RTcal)가 인가되는 시점까지 출력 신호의 상태를 유지한다.
제 1 논리소자(114)로는 D-플립플롭(112)의 출력 신호와 클럭 신호(Clk)가 입력되고, 제 1 카운터(116)는 프리앰블 신호에 포함된 타리 신호가 인가되는 동안 입력되는 클럭 신호의 개수를 검출하며, 출력 신호로서 3비트의 카운트 신호 중 상위 2비트 신호(Q2, Q3)를 출력한다.
아울러, 제 2 카운터(142)는 타리 신호가 인가되는 동안 입력되는 클럭 신호의 개수를 검출하며, 출력 신호로서 5비트의 카운트 신호 중 상위 2비트 신호(Q4, Q6)를 출력한다.
도 6은 클럭 신호가 정상적으로 입력되는 경우의 타이밍도를 나타낸 것으로, 한 주기의 타리 신호가 입력되는 동안(T) 제 1 카운터(116)의 상위 2비트 출력 신호(Q3Q2)는 각각 로우(low) 레벨(00)이 되며, 제 2 카운터(142)의 상위 2비트 출력 신호(Q5Q4)는 10이 된다. 이에 따라, 제 2 논리 소자(144)로부터 하이 레벨의 출력 제어 보조 신호가 출력되게 된다.
타리 신호 인가 완료 후, 펄스 발생기(146)로부터 펄스가 출력됨에 따라, 제 3 논리소자(150)로부터 출력 제어 신호가 발생, 제 1 및 제 2 레지스터(118-1, 118-2)를 구동시켜, 제 1 보정 신호(Q3) 및 제 2 보정 신호(Q2)가 스위칭부(120)로 입력된다.
이에 따라, 제 1 스위칭 소자(S11) 및 제 4 스위칭 소자(S14)가 턴오프되고, 제 2 스위칭소자(S12) 및 제 3 스위칭 소자(S13)는 턴온된다. 그 결과, 제 2 노드(K2)에 인가되는 전압이 충전수단(1222)에 의해 증폭되어 출력부(130)로 입력되고, 출력부(130)는 보정 신호 생성부(110)로 입력된 정상적인 클럭 신호를 그대로 출력한다.
한편, 입력되는 클럭 주파수가 정상 주파수보다 낮은 경우, 타리 신호가 입력되는 동안 클럭 신호의 검출 횟수가 줄어들게 된다. 예를 들어, 검출된 클럭 신호의 개수가 14개라면 제 1 카운터(116)의 상위 2비트 출력 신호(Q3Q2)는 모두 하이 레벨(11)이 되며, 제 1 스위칭 소자(S11) 및 제 4 스위칭 소자(S14)가 턴온되는 반면 제 2 스위칭 소자(S12) 및 제 3 스위칭 소자(S13)는 턴오프된다.
본 발명에서, 제 2 및 제 3 저항 소자(R12, R13)의 저항값의 합은 제 1 및 제 4 저항 소자(R11, R14)의 저항값보다 크므로, 결국 제 2 및 제 3 스위칭 소자(S12, S13)가 턴온된 경우 보다 즉, 클럭 신호가 정상적으로 입력되는 경우보다 저항값이 내려가고, 시정수가 작아져서 주파수가 올라가게 되며, 결국 출력부(130)를 통해서 주파수가 정상적으로 보정된 클럭 신호(Clk)가 출력되게 된다.
반면, 입력되는 클럭 주파수가 정상 주파수보다 높은 경우, 타리 신호가 입 력되는 동안 카운트되는 클럭 신호의 검출 횟수가 증가하게 된다. 예를 들어, 검출된 클럭 신호의 개수가 18개라면 제 1 카운터(116)의 상위 2비트 출력 신호(Q3Q2)는 각각 로우 레벨(0) 및 하이 레벨(1)이 되며, 제 1 스위칭 소자(S11) 내지 제 4 스위칭 소자(S14)가 모두 턴오프된다. 이 경우, 제 2 및 제 3 스위칭 소자(S12, S13)만 턴오프된 경우보다 즉, 클럭 신호가 정상적으로 입력되는 경우보다 저항값이 증가하고, 시정수가 증가하여 주파수가 낮아지게 되며, 결국 출력부(130)를 통해서 주파수가 정상적으로 보정된 클럭 신호(Clk)가 출력되게 된다.
이와 같이, 본 발명에서는 한 주기의 타리 신호가 인가되는 동안 클럭 신호의 개수를 검출하고, 클럭 신호의 계수 결과에 따라 클럭 신호에 대한 저항값을 조절하여 클럭 발생기에서 정확한 클럭 신호를 생성할 수 있다.
아울러, 스위칭 소자의 개수 및 이에 대응하는 저항소자를 추가하게 되면 클럭 주파수를 더욱 미세하게 보정할 수 있다.
한편, 본 발명에서는 리더에서 태그로 전송하는 프리앰블 신호를 기준으로 클럭 신호를 보정하기 때문에, 프리앰블 신호의 왜곡에 의해 클럭 발생기가 오동작하는 상황이 발생할 수 있다.
이러한 문제를 해결하기 위해, 제 2 카운터(142)의 계수 결과가 8이상 31이하인 경우에만 클럭 발생기를 동작시키고, 이 범위를 벗어난 경우에는 클럭 발생기가 동작하지 않도록 한다. 즉, 한 주기의 타리 신호가 인가되는 동안 8개 미만 또는 32개 이상의 클럭 신호가 검출된 경우에는 프리앰블 신호가 왜곡된 것으로 간주하여 보정 신호를 출력하지 않고, 다만 펄스 발생기(146)에서 출력되는 펄스에 의 해 RFID 태그를 초기화시켜, 리더로부터 프리앰블 신호를 재수신하도록 하는 것이다.
도 7a 내지 7d는 PVT 변화에 따른 기존 클럭 발생기와 본 발명에 의한 클럭 발생기의 출력 신호를 비교 설명하기 위한 그래프이다.
먼저, 도 7a는 온도가 일정하고(25℃) 소자 파라미터를 TT(Typical 모델)로 한 경우, 전원전압(VDD)의 변화에 따라 기존의 클럭 발생기에서 출력되는 클럭 신호(■)와, 본 발명에 의한 클럭 발생기에서 출력되는 클럭 신호(▲)를 나타내고, 도 7b는 온도와 전압이 일정한 경우(25℃, 1.5V), 소자 파라미터(SS(Slow 모델), SF(Slow/Fast 모델), TT(Typical 모델), FS(Fast/Slow 모델), FF(Fast 모델))별로 출력되는 클럭 주파수를 비교한 결과이다.
또한, 도 7c는 입력 전압이 일정하고(VDD=1.5V) 소자 파라미터를 TT(Typical 모델)로 한 경우, 온도 변화에 따라 기존의 클럭 발생기에서 출력되는 클럭 신호와, 본 발명에 의한 클럭 발생기에서 출력되는 클럭 신호를 나타내고, 도 7d는 PVT를 모두 변화시킨 경우 종래 및 본 발명에 의한 클럭 발생기에서 출력되는 클럭 신호를 나타낸다.
도 7a 내지 7d에서 알 수 있는 바와 같이, 본 발명에 의한 클럭 발생기를 적용한 경우, 온도, 전압, 소자 파라미터, 또는 이들 모두가 변화한 경우 기존의 클럭 발생기에 비하여 정상적인 주파수를 갖는 클럭 신호가 출력되는 것을 알 수 있다.
여기에서, 공정 조건(SS, SF, TT, FS, TT)은 소자의 응답 속도에 따른 분류 로서, FF가 가장 빠른 응답 속도를 갖는 모델을 나타내고, SS가 가장 느린 응답 속도를 갖는 모델을 나타낸다.
도 7a 내지 7d에서, 종래의 클럭 발생기에 비하여, 본 발명의 클럭 발생기를 이용하는 경우 공정 변화에 의해 14%, 전압 변화에 의해 16%, 온도 변화에 의해 3%의 동작 성능이 개선된 것을 알 수 있으며, 다음의 [표 1]은 PVT 변화에 따른 클럭 주파수를 비교한 결과를 나타낸다.
[표 1]
조건 종래 본 발명 개선율
PVT (기준: tt, 1.5V, -25˚C) 공정 ss ~ ff ~21% ~7% 14%
전압[V] 1.3 ~ 1.7 ~18% ~2% 16%
온도[℃] -20 ~ 80 ~14% ~11% 3%
ss, 1.3V, -20˚C 50% 50% 0%
ff, 1.7v, 80˚C 19% 1% 18%
[표 1]에서 알 수 있는 바와 같이, 본 발명의 클럭 발생기는 PVT 중 온도에 의한 변화가 가장 크며, 변화율은 11%인 것을 알 수 있다. 즉, 클럭 주파수가 변화하여도 정상 주파수의 11% 범위 내의 변화율을 갖는다.
아울러, [표 2]는 종래의 클럭 발생기와 본 발명에 의한 클럭 발생기에서 코어의 크기 및 전력 소모량을 비교한 결과로서, 본 발명에 의한 클럭 발생기의 경우 기존에 비하여 코어의 크기는 증가하였으나, 전력 소모량은 감소한 것을 알 수 있다.
[표 2]
종래 본 발명
Core 크기[㎛2] 2,001(23ㅧ87) 8,618(278ㅧ31)
전력소모[Uw] 7.7 5.6
한편, UHF RFID 태그는 점차 소형화되고 있으며, 이를 위해 0.18㎛ CMOS 공 정으로 제조되고 있다. 이에 따라 RFID 태그의 클럭 발생기는 PVT에 더욱 민감하게 반응하게 되는데, 본 발명에서와 같이 PVT에 영향을 받지 않는 고정 길이의 타리 신호를 이용하게 되면, RFID 태그에서 정확한 주파수를 갖는 클럭 신호를 생성할 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
본 발명에 의하면, UHF RFID 태그에서 프리앰블 신호를 이용하여 클럭 주파수를 보정하여, PVT가 변화하더라도 정확한 주파수를 갖는 클럭 신호를 생성할 수 있다. 이에 따라, RFID 태그가 외부 환경에 독립적으로 동작할 수 있으며, RFID 태그가 리더로부터의 신호를 정확하게 복원할 수 있는 이점이 있다.

Claims (19)

  1. 극초단파 RFID(Radio Frequency Identification) 태그를 위한 클럭 발생기로서,
    RFID 리더가 상기 RFID 태그로 전송하는 프리앰블 신호와 클럭 신호를 입력받아, 상기 프리앰블 신호에 포함된 타리 신호가 인가되는 동안 발생하는 클럭 신호의 개수에 따라 보정 신호를 생성하는 보정 신호 생성부;
    상기 보정 신호에 의해 구동되는 복수의 스위칭 수단과, 상기 스위칭 수단에 각각 병렬 접속되는 저항 소자를 구비하고, 상기 클럭 신호 및 전원전압을 입력받아, 상기 스위칭 수단이 상기 보정 신호에 의해 온 또는 오프됨에 따라 상기 클럭 신호에 대한 저항값을 변경하는 스위칭부; 및
    상기 스위칭부의 출력 신호 및 전원전압을 입력받아 보정된 클럭 신호를 출력하는 출력부;
    를 포함하는 것을 특징으로 하는 극초단파 RFID 태그를 위한 클럭 발생기.
  2. 제 1 항에 있어서,
    상기 보정 신호 생성부는, 상기 프리앰블 신호에 응답하여 동작하며, 반전 출력 단자의 출력 신호를 입력 신호로 하는 D-플립플롭;
    상기 D-플립플롭의 출력 신호와 상기 클럭 신호를 입력받아, 상기 타리 신호가 인가되는 동안 발생하는 상기 클럭 신호를 검출하는 제 1 논리소자;
    상기 제 1 논리소자의 출력 신호에 응답하여 상기 클럭 신호의 개수를 카운트하여 보정 신호를 출력하는 제 1 카운터;
    상기 제 1 카운터에서 출력되는 보정 신호를 입력받아 저장하며, 출력 제어 신호에 응답하여 제 1 및 제 2 보정 신호를 출력하는 제 1 및 제 2 레지스터;
    상기 제 1 논리소자의 출력 신호에 응답하여 상기 클럭 신호의 개수를 카운트하는 제 2 카운터;
    상기 제 2 카운터의 출력 신호 중 상위 2비트 신호를 입력으로 하여 출력 제어 보조 신호를 출력하는 제 2 논리소자;
    상기 D-플립플롭의 출력 신호의 상태가 변경되는 시점에 펄스를 출력하는 펄스 발생기; 및
    상기 제 2 논리소자에서 출력되는 출력 제어 보조 신호와, 상기 펄스 발생기에서 출력되는 펄스를 입력으로 하여, 상기 제 1 및 제 2 레지스터를 구동하기 위한 출력 제어 신호를 출력하는 제 3 논리소자;
    를 포함하는 것을 특징으로 하는 극초단파 RFID 태그를 위한 클럭 발생기.
  3. 제 2 항에 있어서,
    상기 보정신호 생성부는, 준비 신호와 상기 펄스 발생기의 출력 신호를 입력으로 하여 상기 제 1 및 제 2 카운터를 초기화시키기 위한 초기화 신호를 출력하는 제 4 논리소자를 더 포함하는 것을 특징으로 하는 RFID 태그를 위한 클럭 발생기.
  4. 제 2 항에 있어서,
    상기 제 1 및 제 3 논리소자는 앤드(AND) 게이트인 것을 특징으로 하는 극초단파 RFID 태그를 위한 클럭 발생기.
  5. 제 2 항에 있어서,
    상기 제 2 논리소자는 오아(OR) 게이트인 것을 특징으로 하는 극초단파 RFID 태그를 위한 클럭 발생기.
  6. 제 3 항에 있어서,
    상기 제 4 논리소자는 오아(OR) 게이트인 것을 특징으로 하는 극초단파 RFID 태그를 위한 클럭 발생기.
  7. 제 2 항에 있어서,
    상기 제 1 카운터는 3비트 카운터인 것을 특징으로 하는 극초단파 RFID 태그를 위한 클럭 발생기.
  8. 제 2 항에 있어서,
    상기 제 2 카운터는 5비트 카운터인 것을 특징으로 하는 극초단파 RFID 태그를 위한 클럭 발생기.
  9. 제 2 항에 있어서,
    상기 제 1 및 제 2 레지스터는 D-플립플롭인 것을 특징으로 하는 극초단파 RFID 태그를 위한 클럭 발생기.
  10. 제 1 항에 있어서,
    상기 스위칭부는, 전원단자에 접속되어 상기 보정 신호를 입력받는 제 1 스위칭 소자;
    상기 제 1 스위칭 소자에 직렬 접속되어 상기 보정 신호를 입력받는 제 2 스위칭 소자;
    상기 전원단자에 상기 제 1 스위칭 소자와 병렬 접속되는 제 1 저항 소자;
    상기 제 1 저항 소자에 상기 제 2 스위칭 소자와 병렬 접속되는 제 2 저항 소자;
    상기 제 2 저항 소자와 제 1 노드 간에 접속되어 상기 클럭 신호를 반전 및 증폭시켜 출력하는 증폭 수단;
    상기 제 1 노드에 접속되어 상기 보정 신호를 입력받는 제 3 스위칭 소자;
    상기 제 3 스위칭 소자와 접지단자 간에 직렬 접속되어 상기 보정 신호를 입력받는 제 4 스위칭 소자;
    상기 제 1 노드에 상기 제 3 스위칭 소자와 병렬 접속되는 제 3 저항 소자; 및
    상기 제 3 저항 소자와 접지 단자 간에 상기 제 4 스위칭 소자와 병렬 접속 되는 제 4 저항 소자;
    를 포함하는 것을 특징으로 하는 극초단파 RFID 태그를 위한 클럭 발생기.
  11. 제 10 항에 있어서,
    상기 증폭 수단은, 상기 제 2 저항 소자와 상기 제 3 저항 소자 간에 접속되어 상기 클럭 신호를 반전시키는 반전 수단; 및
    상기 반전 수단의 출력 신호를 증폭하는 충전 수단;
    을 포함하는 것을 특징으로 하는 극초단파 RFID 태그를 위한 클럭 발생기.
  12. 제 11 항에 있어서,
    상기 반전 수단은, 상기 제 2 저항 소자에 접속되어 접지전압에 의해 구동되는 제 1 트랜지스터;
    상기 제 1 트랜지스터에 접속되어 상기 클럭 신호에 의해 구동되는 제 2 트랜지스터;
    상기 제 2 트랜지스터에 접속되어 상기 클럭 신호에 의해 구동되는 제 3 트랜지스터; 및
    상기 제 3 트랜지스터와 상기 제 1 노드 간에 접속되어 전원전압에 의해 구동되는 제 4 트랜지스터;
    를 포함하는 것을 특징으로 하는 극초단파 RFID 태그를 위한 클럭 발생기.
  13. 제 12 항에 있어서,
    상기 제 1 및 제 2 트랜지스터는 P-타입 트랜지스터이고, 상기 제 3 및 제 4 트랜지스터는 N-타입 트랜지스터인 것을 특징으로 하는 극초단파 RFID 태그를 위한 클럭 발생기.
  14. 제 11 항에 있어서,
    상기 충전 수단은, 상기 반전 수단의 출력 단자와 접지 단자 간에 접속되며, 상기 반전 수단의 출력 단자에 인가되는 전압에 의해 구동되고, 소스 및 드레인 단자가 접지 단자에 접속되는 제 5 트랜지스터인 것을 특징으로 하는 극초단파 RFID 태그를 위한 클럭 발생기.
  15. 제 14 항에 있어서,
    상기 제 5 트랜지스터는 N-타입 트랜지스터인 것을 특징으로 하는 극초단파 RFID 태그를 위한 클럭 발생기.
  16. 제 1 항 또는 제 10 항에 있어서,
    상기 저항 소자는, 각기 다른 저항값을 갖는 것을 특징으로 하는 극초단파 RFID 태그를 위한 클럭 발생기.
  17. 제 1 항에 있어서,
    상기 출력부는, 상기 스위칭 수단의 출력 신호를 입력 신호로 하여, 보정된 클럭 신호를 출력하는 슈미트 트리거인 것을 특징으로 하는 극초단파 RFID 태그를 위한 클럭 발생기.
  18. 제 1 항에 있어서,
    상기 출력부는, 전원단자에 접속되어 접지 전압에 의해 구동되는 제 6 트랜지스터;
    상기 스위칭부의 출력 단자에 인가되는 전압에 의해 구동되고, 상기 제 6 트랜지스터에 직렬 접속되는 제 7 내지 제 10 트랜지스터;
    상기 제 10 트랜지스터와 접지 단자 간에 접속되어 전원전압에 의해 구동되는 제 11 트랜지스터;
    상기 제 7 트랜지스터와 제 8 트랜지스터의 접속 노드와, 접지 단자 간에 접속되어 상기 제 8 트랜지스터의 출력 노드에 인가되는 전압에 의해 구동되는 제 12 트랜지스터;
    제 9 트랜지스터와 제 10 트랜지스터의 접속 노드와, 전원단자 간에 접속되어 상기 제 8 트랜지스터의 출력 노드에 인가되는 전압에 의해 구동되는 제 13 트랜지스터; 및
    상기 전원단자와 접지 단자 간에 직렬 접속되며 각각 상기 제 8 트랜지스터의 출력 노드에 인가되는 전압에 의해 구동되는 제 14 및 제 15 트랜지스터;
    를 포함하는 것을 특징으로 하는 극초단파 RFID 태그를 위한 클럭 발생기.
  19. 제 18 항에 있어서,
    상기 제 6 내지 제 8 트랜지스터, 제 12 트랜지스터 및 제 14 트랜지스터는 P-타입 트랜지스터이고, 상기 제 9 내지 제 11 트랜지스터, 제 13 트랜지스터 및 제 15 트랜지스터는 N-타입 트랜지스터인 것을 특징으로 하는 극초단파 RFID 태그를 위한 클럭 발생기.
KR1020070050800A 2007-05-25 2007-05-25 극초단파 ｒｆｉｄ 태그를 위한 클럭 발생기 KR100865707B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070050800A KR100865707B1 (ko) 2007-05-25 2007-05-25 극초단파 ｒｆｉｄ 태그를 위한 클럭 발생기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070050800A KR100865707B1 (ko) 2007-05-25 2007-05-25 극초단파 ｒｆｉｄ 태그를 위한 클럭 발생기

Publications (1)

Publication Number Publication Date
KR100865707B1 true KR100865707B1 (ko) 2008-10-28

Family

ID=40177705

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070050800A KR100865707B1 (ko) 2007-05-25 2007-05-25 극초단파 ｒｆｉｄ 태그를 위한 클럭 발생기

Country Status (1)

Country Link
KR (1) KR100865707B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160102753A (ko) * 2015-02-23 2016-08-31 전자부품연구원 Mimo 기반 p2p 무선 전력 및 데이터 통신 시스템

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002319821A (ja) 2001-04-24 2002-10-31 Toyo Commun Equip Co Ltd 周波数補正機能付き水晶発振器
JP2003224421A (ja) 2002-01-30 2003-08-08 Seiko Epson Corp 発振器とこれを用いた電子機器
JP2006309479A (ja) 2005-04-28 2006-11-09 Nec Electronics Corp クロック補正回路及びクロック補正方法並びにマイクロコントローラ
JP2007068183A (ja) 2005-09-01 2007-03-15 Atmel Germany Gmbh 電圧制御発振器、温度検出ユニットおよび集積回路
KR100702306B1 (ko) 2005-11-09 2007-03-30 주식회사 하이닉스반도체 불휘발성 강유전체 메모리를 포함하는 ｒｆｉｄ에서의 클록발생 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002319821A (ja) 2001-04-24 2002-10-31 Toyo Commun Equip Co Ltd 周波数補正機能付き水晶発振器
JP2003224421A (ja) 2002-01-30 2003-08-08 Seiko Epson Corp 発振器とこれを用いた電子機器
JP2006309479A (ja) 2005-04-28 2006-11-09 Nec Electronics Corp クロック補正回路及びクロック補正方法並びにマイクロコントローラ
JP2007068183A (ja) 2005-09-01 2007-03-15 Atmel Germany Gmbh 電圧制御発振器、温度検出ユニットおよび集積回路
KR100702306B1 (ko) 2005-11-09 2007-03-30 주식회사 하이닉스반도체 불휘발성 강유전체 메모리를 포함하는 ｒｆｉｄ에서의 클록발생 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160102753A (ko) * 2015-02-23 2016-08-31 전자부품연구원 Mimo 기반 p2p 무선 전력 및 데이터 통신 시스템
KR101967861B1 (ko) * 2015-02-23 2019-04-11 전자부품연구원 Mimo 기반 p2p 무선 전력 및 데이터 통신 시스템

Similar Documents

Publication Publication Date Title
US8593254B2 (en) Semiconductor integrated circuit, card comprising the same, and operating method of semiconductor integrated circuit
US7405659B1 (en) RFID tag switched capacitor slicer threshold
US20060000917A1 (en) Multi-mode integrated circuit devices including mode detection and methods of operating the same
Chan et al. A low-power continuously-calibrated clock recovery circuit for UHF RFID EPC class-1 generation-2 transponders
TW200412725A (en) Current integrating sense amplifier for memory modules in RFID
KR100450765B1 (ko) 무선통신매체 및 그 동작방법
US6138918A (en) Portable data carrier and method for selecting operating mode thereof
KR100865707B1 (ko) 극초단파 ｒｆｉｄ 태그를 위한 클럭 발생기
EP1509999B1 (en) Demodulator using digital circuitry
Lu et al. A fully integrated HF RFID tag chip with LFSR-based light-weight tripling mutual authentication protocol
CN101655922B (zh) 无源超高频射频识别芯片反向散射链路频率生成电路及方法
US7611066B2 (en) Differential input circuit with process variation and temperature compensation
Li et al. A− 20 dBm Passive UHF RFID Tag IC With MTP NVM in 0.13-μm Standard CMOS Process
US6944246B1 (en) Data processing device for switching between terminal mode and RF mode with a digital circuit
EP3840223A1 (en) Duty cycle correction circuit and applications thereof
CN109586749B (zh) 一种物联网信息感知soc芯片的射频模拟前端系统
CN101789069B (zh) 时序控制方法和读卡器
KR101939239B1 (ko) Ｒｆｉｄ 통신용 포락선 검출기
Neto et al. A semi-passive UHF RFID tag compliant with Brazilian national automated vehicle identification system (SINIAV)
Wang et al. Design of a passive UHF RFID transponder featuring a variation-tolerant baseband processor
US20160134450A1 (en) Non-contact communication apparatus
Fernández et al. A low power voltage limiter for a full passive UHF RFID sensor on a 0.35 μm CMOS process
Wang et al. VLSI Implementation of Area and Power Efficient Digital Control Circuit for HF RFID Tag Chip
CN110176266B (zh) 超高频射频芯片的nvm快速编码系统
Ismail et al. Modelling and simulation of baseband processor for UHF RFID reader on FPGA

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121018

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131018

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141014

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee