KR100864072B1 - 유체의 이동을 온도에 의해 조절할 수 있는 다공질 실리콘박막의 제조 방법 - Google Patents

유체의 이동을 온도에 의해 조절할 수 있는 다공질 실리콘박막의 제조 방법 Download PDF

Info

Publication number
KR100864072B1
KR100864072B1 KR1020080002486A KR20080002486A KR100864072B1 KR 100864072 B1 KR100864072 B1 KR 100864072B1 KR 1020080002486 A KR1020080002486 A KR 1020080002486A KR 20080002486 A KR20080002486 A KR 20080002486A KR 100864072 B1 KR100864072 B1 KR 100864072B1
Authority
KR
South Korea
Prior art keywords
silicon wafer
thin film
pores
photoresist
silicon
Prior art date
Application number
KR1020080002486A
Other languages
English (en)
Other versions
KR20080042774A (ko
Inventor
유상필
박제균
김창수
이원용
윤영기
양태현
박석희
엄석기
임성대
박구곤
김민진
박진수
조중원
Original Assignee
한국에너지기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국에너지기술연구원 filed Critical 한국에너지기술연구원
Priority to KR1020080002486A priority Critical patent/KR100864072B1/ko
Publication of KR20080042774A publication Critical patent/KR20080042774A/ko
Application granted granted Critical
Publication of KR100864072B1 publication Critical patent/KR100864072B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Silicon Compounds (AREA)

Abstract

본 발명은 물과 기체를 통과시키는 다수의 기공들을 포함한 다공질 실리콘 박막에서, 기공 입구 주위에 열변형 구조체를 설치하여 기공을 통과하는 물의 이동을 조절하는 것에 관한 것이다.
구체적으로 물과 접촉하는 면에서 친수성 물질로 코팅된 박막 표면으로부터 기공의 주위에 설치되는 열변형 구조체는 표면에서의 온도 변화에 따라 기공의 크기를 조절함으로써 모세관압에 의해 기공을 통과하는 물의 이동량을 조절할 수 있다.
실리콘 박막, 열변형율

Description

유체의 이동을 온도에 의해 조절할 수 있는 다공질 실리콘 박막의 제조 방법 {Manufacturing method of Silicon based water control membrane}
본 발명은 물과 기체를 동시에 투과시킬 수 있는 기공을 포함하는 다공질 실리콘 박막의 제조방법에 관한 것이다.
이러한 다공질 실리콘 박막에서 바람직한 물성을 얻기 위해서는 박막의 제조 공정에서 이종의 물질을 포함시키고, 제조된 다공질 실리콘 박막을 화합물 기체에 노출시킴으로써 실리콘 박막 표면에 소수성 화합물로 피복하기도 한다.
이중에서 물과 기체를 동시에 투과시키는 다공질 실리콘 박막을 제조하기 위해 물을 통과시키는 영역 및 기체를 통과시키는 영역의 박막 표면을 이종의 화합물로 피복하는 방법이 사용되어 왔다.
구체적으로, 다공질 실리콘 박막에서 물을 통과시키는 영역에는 표면을 공기중에 노출하여 산화막(SiO2막)을 자연생성시켜 물과 접촉하는 면으로부터 물이 기공내의 모세관 현상에 의해 미크론 크기의 기공을 통해 박막을 횡단하도록 한다. 반면, 기체를 통과시키는 영역에서는 박막 표면을 실란(Silane)과 같은 소수성 물질 로 코팅한다.
이러한 다공질 실리콘 박막은 박막전체 표면에 접촉하는 물에 의해 모든 기공이 막히지 않고, 오로지 친수성 처리를 한 영역의 기공은 물을 통과시키고, 소수성 처리를 한 영역의 기공은 공기를 통과시키는 특성을 갖게 된다.
이러한 다공질 실리콘 박막을 통과하는 유체의 양 및 이동 속도는 기공의 크기 및 분포에 따라 조절될 수 있다. 그러나, 유체 이동의 양 및 속도를 증가시키기 위해 박막의 다공도(박막 전체 부피에 대한 기공의 부피)를 크게 하는 것은 박막의 밀도를 떨어뜨려, 박막이 바람직한 강도를 가지지 못하게 되는 문제점이 발생한다.
또한, 다공질 박막의 제조시에 결정되는 다공도는 그 후에 더 이상 조절될 수 없이 고정되어 버리는 것이어서 한번 제조된 박막에서 그것을 통과하는 유체의 이동을 조절할 수 없다는 한계가 있다.
또한, 한번 결정된 다공도를 가지는 다공질 실리콘 박막에서 유체의 이동을 조절할 수 있는 수단이 요구된다.
본 발명은 다공도가 결정된 다공질 실리콘 박막에서 그것을 통과하는 유체의 이동을 조절하는 방법 및 그러한 성능을 가진 다공질 실리콘 박막의 제조방법을 제공하는 것을 목적으로 한다.
또한 본 발명은 온도에 따라 유체의 투과율을 제어하는 다공질 실리콘 박막의 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명은 다수의 기공을 포함하는 다공질 박막에 있어서 상기 기공 입구 주위에 열변형 구조체를 포함하고 있는 것을 특징으로 하는 다공질 박막의 제조방법을 제공한다.
상기 다공질 박막에서 다공질이란 박막의 한쪽 표면으로부터 박막을 통하여 박막의 다른 쪽 표면에 이르는 물 및 기체를 포함하는 유체가 이동할 수 있게 하는 다수의 기공(공극)을 포함하고 있는 것을 의미한다. 다공질의 정도, 즉 다공도는 박막의 밀도 및 강도와 관련이 있다.
본 발명의 다공질 박막을 위해 바람직하게 사용되는 박막 재료는 단결정실리콘, 다결정실리콘 또는 에피실리콘 등의 실리콘이다.
본 발명에 의하면, 기공을 통해 물과 공기를 동시에 물에 의한 막힘없이 출입시킬 수 있는 다공질 박막을 제조할 수 있다.
또한, 본 발명의 다공질 박막은 박막 표면의 온도에 따라 기공을 통해 이동하는 물의 이동 속도 및 양을 조절할 수 있다.
이하, 도면을 참조하여 상세히 설명하면 다음과 같다.
도 1은 다공질 실리콘 박막을 나타내는 개략도이고, 도 2는 본 발명의 다공질 실리콘 박막의 제조를 위한 하나의 실시예로서의 개략도이다
본 발명에서 제시하는 유체의 이동을 온도에 의해 조절할 수 있는 다공질 실리콘 박막제조 방법은 실리콘 웨이퍼 표면에 포토레지스트를 바르고, 위에 도면이 그려진 포토마스크를 통해 빛을 투영시켜 도면과 같은 링 형상 패턴을 갖는 패턴의 포토레지스트를 상기 실리콘 웨이퍼 표면에 형성하는 단계:
극반응성 이온 에칭법(DIRE 공정)을 수행하여 링 형상의 구멍을 상기 실리콘 웨이퍼의 두께보다 작은 깊이로 형성한 후 상단의 포토레지스트를 제거하는 단계
상기 실리콘 웨이퍼 바닥면에 포토레지스트를 바르고, 구멍이 그려진 포토마스크를 통해 빛을 투영시키면 구멍형상의 패턴을 가진 포토레지스트를 상기 실리콘 웨이퍼 바닥면에 형성하는 단계;
극반응성 이온 에칭법(DIRE 공정)을 수행하여 상기 실리콘 웨이퍼를 관통하는 다수의 기공들을 형성하는 단계;
상기 실리콘 웨이퍼 바닥면의 포토레지스트를 제거하는 단계;
실리콘 웨이퍼 상면에 열변형 부재를 코팅하는 단계;
상기 코팅된 열변형 부재를 노광과정을 통하여 상기 기공들 주위에 링 형상 의 열변형 구조체만을 남기고 제거하는 단계로 구성된다.
이하, 각 단계를 도면 2을 참조하여 상세히 설명한다.
먼저, 실리콘 웨이퍼 표면에 포토레지스트를 바르고, 위에 도면이 그려진 포토마스크를 통해 빛을 투영시키면 도면과 같은 링 패턴을 갖는 패턴의 포토레지스트가 상기 실리콘 웨이퍼 표면에 형성된다. 이 때 광학적 장치를 이용하면 복잡한 회로나 도면을 매우 작은 면적의 실리콘 웨이퍼 표면에 집적시킬 수 있다.
다음으로, 전자기파로 가속시킨 플라즈마 상태의 이온들을 상기 실리콘 웨이퍼 표면에 때려주어 다른 에칭 공정에 비해 상대적으로 깊은 구멍(hole)을 형성시킬 수 있는 극반응성 이온 에칭법(DIRE 공정)을 수행하여 링 형상의 구멍을 형성한 후 상단의 포토레지스트를 제거한다. 이때 상기 링 형상의 구멍의 깊이는 50 마이크론 정도로 형성하는 것이 바람직하다.
다음으로, 상기 실리콘 웨이퍼 바닥면에 약 8.5 마이크론 두께 정도의 포토레지스트를 바르고, 위에 구멍이 그려진 포토마스크를 통해 빛을 투영시키면 구멍형상의 패턴 포토레지스트가 상기 실리콘 웨이퍼 바닥면에 형성된다.
다음으로, 극반응성 이온 에칭법(DIRE 공정)을 수행하여 상기 실리콘 웨이퍼를 관통하는 다수의 기공들을 가공한다. 이 때 상기 실리콘 웨이퍼의 두께는 대략 500 마이크론 정도인 것이 바람직하다.
다음으로 상기 바닥면의 포토레지스트를 제거하게 된다.
그리고, 상기 실리콘 웨이퍼 상면에 열변형 부재의 코팅을 수행한다. 이 때 상기 열변형 부재는 열에 의해 팽창되는 성질을 가지는 것을 의미한다. 구체적으로 상기 열변형 부재는 SU-8, PDMS, PMMA 등 중 하나를 사용하는 것이 바람직하다.
마지막 단계는 상기 코팅된 열변형 부재를 노광과정을 통하여 상기 기공 주위에 링 형상의 열변형 구조체만을 남기고 제거하는 단계이다. 이러한 단계를 이용하여 본 발명에서 추구하는 기공 입구 주위에 열변형 구조체를 포함하고 있는 다공질 박막을 제조할 수 있다.
상기 열변형 구조체는 다공질 박막의 상기 기공 입구 표면으로부터 상기 기공의 깊이보다 작은 깊이를 가지도록 설치된다.
도 3 및 도 4은 이렇게 형성된 열변형 구조체를 포함하는 다공질 박막의 기공 부위의 정면도 및 단면도를 나타낸다. 그리고 도 5는 본 발명에 의해서 형성된 다공질 박막의 기공에 대한 사진이다.
도시된 바와 같이 기공 주위에 일정깊이의 홈을 형성하여 열변형 구조체가 형성된 것을 알 수 있다
이렇게 상기 열변형 구조체가 설치된 기공에서는 박막 표면의 온도가 변함에 따라 상기 열변형 구조체의 변형이 일어나고, 따라서 상기 기공의 직경 크기가 변하게 된다. 상기 기공 직경의 변화는 상기 기공내 물 접촉각의 변화를 유도하고 이는 모세관압에 변화를 주어 상기 기공을 이동하는 물의 이동량을 변화시키는 것이다.
즉, 박막 표면의 온도가 높아지면 상기 열변형 구조체가 팽창하므로 상기 기공의 직경 크기를 감소시킨다. 줄어든 상기 기공 직경은 상기 기공 내 물의 접촉각을 변화시켜 모세관압의 차이가 커지게 됨으로써 상기 기공을 이동하는 시간당 물의 배출량을 더욱 증가시킬 수 있다.
따라서, 본 발명에 의하면 박막 표면의 온도에 따라 기공의 크기를 조절할 수 있어 기공을 통과하는 유체의 유량을 조절할 수 있는 것이다.
도 1은 다공질 실리콘 박막을 나타내는 개략도이다.
도 2은 본 발명의 다공질 실리콘 박막의 제조를 위한 개략도이다.
도 3는 도 1의 "A" 부분을 확대한 정면도이다.
도 4은 도 1의 "A" 부분에 대한 단면도이다.
도 5은 본 발명에 의해서 제조된 기공에 대한 사진이다.
<도면 주요 부분에 대한 부호의 설명>
1:기공 2: 폴리머
3: 실리콘 박막

Claims (8)

  1. 실리콘 웨이퍼 표면에 포토레지스트를 바르고, 위에 도면이 그려진 포토마스크를 통해 빛을 투영시켜 도면과 같은 링 형상 패턴을 갖는 패턴의 포토레지스트를 상기 실리콘 웨이퍼 표면에 형성하는 단계:
    극반응성 이온 에칭법(DIRE 공정)을 수행하여 링 형상의 구멍을 상기 실리콘 웨이퍼의 두께보다 작은 깊이로 형성한 후 상단의 포토레지스트를 제거하는 단계
    상기 실리콘 웨이퍼 바닥면에 포토레지스트를 바르고, 구멍이 그려진 포토마스크를 통해 빛을 투영시키면 구멍형상의 패턴을 가진 포토레지스트를 상기 실리콘 웨이퍼 바닥면에 형성하는 단계;
    극반응성 이온 에칭법(DIRE 공정)을 수행하여 상기 실리콘 웨이퍼를 관통하는 다수의 기공들을 형성하는 단계;
    상기 실리콘 웨이퍼 바닥면의 포토레지스트를 제거하는 단계;
    실리콘 웨이퍼 상면에 열변형 부재를 코팅하는 단계;
    상기 코팅된 열변형 부재를 노광과정을 통하여 상기 기공들 주위에 링 형상의 열변형 구조체만을 남기고 제거하는 단계;
    를 포함하는 것을 특징으로 하는 유체의 이동을 온도에 의해 조절할 수 있는 다공질 실리콘 박막제조 방법.
  2. 제 1 항에 있어서, 극반응성 이온 에칭법(DIRE 공정)은 전자기파로 가속시킨 플라즈마 상태의 이온들을 이용하는 것을 특징으로 하는 유체의 이동을 온도에 의해 조절할 수 있는 다공질 실리콘 박막제조 방법.
  3. 제 1 항에 있어서, 상기 링 형상의 구멍의 깊이는 50 마이크론인 것을 특징으로 하는 유체의 이동을 온도에 의해 조절할 수 있는 다공질 실리콘 박막제조 방법.
  4. 제 1 항에 있어서, 실리콘 웨이퍼 바닥면에 바르는 포토레지스트의 두께는 8.5 마이크론인 것을 특징으로 하는 유체의 이동을 온도에 의해 조절할 수 있는 다공질 실리콘 박막제조 방법.
  5. 제 1 항에 있어서, 상기 실리콘 웨이퍼의 두께는 500 마이크론인 것을 특징으로 하는 유체의 이동을 온도에 의해 조절할 수 있는 다공질 실리콘 박막제조 방법.
  6. 삭제
  7. 제 1 항에 있어서, 상기 열변형 부재는 SU-8, PDMS 또는 PMMA 중 하나를 포 함하는 것을 특징으로 하는 유체의 이동을 온도에 의해 조절할 수 있는 다공질 실리콘 박막제조 방법.
  8. 제 1 항에 있어서, 상기 실리콘 웨이퍼의 재질은 단결정실리콘, 다결정실리콘 또는 에피실리콘 중의 하나임을 특징으로 하는 유체의 이동을 온도에 의해 조절할 수 있는 다공질 실리콘 박막제조 방법.
KR1020080002486A 2008-01-09 2008-01-09 유체의 이동을 온도에 의해 조절할 수 있는 다공질 실리콘박막의 제조 방법 KR100864072B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080002486A KR100864072B1 (ko) 2008-01-09 2008-01-09 유체의 이동을 온도에 의해 조절할 수 있는 다공질 실리콘박막의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080002486A KR100864072B1 (ko) 2008-01-09 2008-01-09 유체의 이동을 온도에 의해 조절할 수 있는 다공질 실리콘박막의 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020060110929A Division KR100835703B1 (ko) 2006-11-10 2006-11-10 유체의 이동을 온도에 의해 조절할 수 있는 다공질 실리콘 박막

Publications (2)

Publication Number Publication Date
KR20080042774A KR20080042774A (ko) 2008-05-15
KR100864072B1 true KR100864072B1 (ko) 2008-10-16

Family

ID=39649351

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080002486A KR100864072B1 (ko) 2008-01-09 2008-01-09 유체의 이동을 온도에 의해 조절할 수 있는 다공질 실리콘박막의 제조 방법

Country Status (1)

Country Link
KR (1) KR100864072B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050004886A (ko) * 2002-05-30 2005-01-12 가부시끼가이샤 한도따이 센단 테크놀로지스 무기 다공질막의 형성 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050004886A (ko) * 2002-05-30 2005-01-12 가부시끼가이샤 한도따이 센단 테크놀로지스 무기 다공질막의 형성 방법

Also Published As

Publication number Publication date
KR20080042774A (ko) 2008-05-15

Similar Documents

Publication Publication Date Title
Chang et al. Etching submicrometer trenches by using the Bosch process and its application to the fabrication of antireflection structures
Tsougeni et al. “Smart” polymeric microfluidics fabricated by plasma processing: controlled wetting, capillary filling and hydrophobic valving
US8679975B2 (en) Method for forming trenches in a semiconductor component
WO2022068191A1 (zh) 基于空气模法的光滑倾斜底面微结构阵列表面制备方法
KR100864072B1 (ko) 유체의 이동을 온도에 의해 조절할 수 있는 다공질 실리콘박막의 제조 방법
KR100835703B1 (ko) 유체의 이동을 온도에 의해 조절할 수 있는 다공질 실리콘 박막
US6930051B1 (en) Method to fabricate multi-level silicon-based microstructures via use of an etching delay layer
CN105036063B (zh) 一种压电驻极体基体的mems工艺制备方法
US20050133479A1 (en) Equipment and process for creating a custom sloped etch in a substrate
Chen et al. An investigation into the characteristics of deep reactive ion etching of quartz using SU-8 as a mask
Iliescu et al. Deep wet etching-through 1mm pyrex glass wafer for microfluidic applications
CN105206557A (zh) 一种光刻对准标记的制备方法
JP5481438B2 (ja) インプリント用モールドおよびパターン形成方法
US20120018779A1 (en) Method for producing micromechanical patterns having a relief-like sidewall outline shape or an adjustable angle of inclination
JP2021532407A (ja) 少なくとも１つの湾曲したパターンを有する構造体を製造するための方法
CN103539064B (zh) Mems结构的牺牲层湿法腐蚀方法及mems结构
WO2022185557A1 (ja) ガラス基板に微細凹凸表面構造を製造する方法
JP2006501072A (ja) 単結晶基板から微細構造物を形成する方法
KR20120131379A (ko) 나노 다공성 멤브레인 및 그 제작 방법
Parviz et al. A geometric etch-stop technology for bulk micromachining
JP5003321B2 (ja) マスクブランクおよびマスクブランク製造方法
Mekaru et al. Control of inclination angle of glass-like carbon mold by defocus UV exposure on Si-containing photoresist
Li et al. Frozen water for MEMS fabrication and packaging applications
Ghodssi et al. Development and Optimization of Integrative MEMS-Based Gray-Scale Technology In Silicon For Power MEMS Applications
Mori Silicon-on-insulator (SOI) technology for micro-electromechanical systems (MEMS) and nano-electromechanical systems (NEMS) sensors

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121011

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131001

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141007

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151008

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160817

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180411

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee