KR100861644B1 - 이미지센서 및 그 제조방법 - Google Patents

이미지센서 및 그 제조방법 Download PDF

Info

Publication number
KR100861644B1
KR100861644B1 KR1020070139391A KR20070139391A KR100861644B1 KR 100861644 B1 KR100861644 B1 KR 100861644B1 KR 1020070139391 A KR1020070139391 A KR 1020070139391A KR 20070139391 A KR20070139391 A KR 20070139391A KR 100861644 B1 KR100861644 B1 KR 100861644B1
Authority
KR
South Korea
Prior art keywords
lower electrode
wiring
electrode
forming
layer
Prior art date
Application number
KR1020070139391A
Other languages
English (en)
Inventor
윤기준
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070139391A priority Critical patent/KR100861644B1/ko
Application granted granted Critical
Publication of KR100861644B1 publication Critical patent/KR100861644B1/ko
Priority to US12/341,864 priority patent/US8102017B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

실시예에 따른 이미지센서는 기판의 층간절연층에 제1 하부배선, 제2 하부배선을 포함하여 형성된 회로(circuitry); 상기 제1 하부배선 상에 순차적으로 형성된 제1 하부전극, 포토다이오드, 상부전극; 상기 제2 하부배선 상에 보호막을 포함하여 형성된 제2 하부전극; 및 상기 상부전극과 전기적으로 연결되도록 상기 제2 하부전극에 형성된 상부배선;을 포함하는 것을 특징으로 한다.
이미지센서, 보호막

Description

이미지센서 및 그 제조방법{Image Sensor and Method for Manufacturing the same}
실시예는 이미지센서 및 그 제조방법에 관한 것이다.
일반적으로, 이미지 센서(Image sensor)는 광학적 영상(optical image)을 전기적 신호로 변환시키는 반도체 소자로써, 크게 전하결합소자(charge coupled device: CCD)와 씨모스(CMOS; Complementary Metal Oxide Silicon) 이미지 센서(Image Sensor)(CIS)로 구분된다.
씨모스 이미지 센서는 단위 화소 내에 포토 다이오드와 모스 트랜지스터를 형성시킴으로써 스위칭 방식으로 각 단위 화소의 전기적 신호를 순차적으로 검출하여 영상을 구현한다.
기존의 CMOS 이미지센서 제조공정은, 포토다이오드 형성 후 복수의 메탈라인과 절연막을 포함하는 멀티 레이어(Multilayer)형성을 위한 화학기계적연마(Chemical Mechanical Polishing; 이하 CMP라 함) 공정 등이 수반된다.
이는 포토다이오드에서 칼라필터 등에 이르는 간격의 증가로 인한 광감도 저하 및 디펙트(Defect) 증가로 인한 배드 픽셀(Bad pixel)의 증가를 야기한다.
실시예는 두개의 칩을 이용하여 포토다이오드 형성 후 칼라필터 어레이와 마이크로렌즈를 바로 형성시키는 이미지 칩과, 이를 구동하는 드라이버 IC 및 기타 부가 기능을 부여할 수 있는 로직 어레이로 구성되는 로직 칩으로 분리하여 이미지 칩과 로직 칩을 하나의 패드를 이용하여 3차원 집적할 수 있는 이미지센서 및 그 제조방법을 제공하고자 한다.
따라서, 포토다이오드 상부에서의 다수의 메탈라인이 생략됨으로 인해 포토다이오드와 마이크로렌즈 사이의 거리를 줄여 광경로를 획기적으로 감소시킴으로써, 광감도를 향상시킬 수 있다.
실시예는 포토다이오드와 마이크로렌즈 상의 거리를 줄임으로써, 필수적으로 사용되는 Cr 애슁(Ashing)에 관한 것으로, O2와 반응성이 좋은 Cr의 경우 Cr 식각시 사용되는 PR을 제거시 O2와 반응하여 Cr이 거의 날아가 버리는 문제가 있다.
이를 막기 위해 개발된 발명들은 wet process를 통해 제거하는 방법을 사용하고 있다. 하지만 wet을 이용할 경우 공정시간이 매우 길어질 뿐만 아니라, 효과적으로 PR 제거가 힘들며, 가장 중요한 것은 wet 공정시 사용하는 Chemical과 Cr이 반응되어 Cr의 두께가 심하게 감소하는 단점이 있으며, 또한 Cr metal의 상부가 chemical에 의해 오염되어 Rs를 증가시키는 등 소자의 성능을 떨어뜨리는 문제가 있다.
이에 실시예는 기존에 사용되어진 Cr 식각 공정 후 패턴을 위해 사용된 PR을 Wet 공정이 아닌 Dry ashing공정을 사용 가능하도록 구조를 변경하며, 이로 인해 공정 시간을 감소시키고, Cr 두께의 손실이나, 오염을 제거하여 소자 성능을 최적화 시키는데 그 목적이 있다.
또한, 실시예는 기존에 사용되어진 Cr 식각 공정 후 패턴을 위해 사용된 PR을 Wet 공정이 아닌 Dry ashing공정을 사용할 경우 oxide로 보호되지 않은 측벽이 산소와 반응하여 Loss가 되는 영역을 식각 중 발생하는 산화물 부산물(Oxide byproduct)을 이용하여 보호함으로 측벽 역시 Loss가 없이 Cr 상단의 PR을 제거할 수 있다는 데 그 목적이 있다.
실시예에 따른 이미지센서는 기판의 층간절연층에 제1 하부배선, 제2 하부배선을 포함하여 형성된 회로(circuitry); 상기 제1 하부배선 상에 순차적으로 형성된 제1 하부전극, 포토다이오드, 상부전극; 상기 제2 하부배선 상에 보호막을 포함하여 형성된 제2 하부전극; 및 상기 상부전극과 전기적으로 연결되도록 상기 제2 하부전극에 형성된 상부배선;을 포함하는 것을 특징으로 한다.
또한, 실시예에 따른 이미지센서의 제조방법은 기판의 층간절연층에 제1 하부배선, 제2 하부배선을 포함하는 회로(circuitry)를 형성하는 단계; 상기 제1 하부배선 상에 순차적으로 제1 하부전극, 포토다이오드, 상부전극을 형성하는 단계; 보호막을 포함한 제2 하부전극을 상기 제2 하부배선 상에 형성하는 단계; 상기 상부전극과 전기적으로 연결되는 상부배선을 상기 제2 하부전극에 형성하는 단계;를 포함하는 것을 특징으로 한다.
실시예에 따른 이미지센서 및 그 제조방법에 의하면, 앞서 설명한 바와 같이 포토다이오드가 회로의 상측에 배치되는 Above IC 이미지센서 제작에 있어 Cr을 통한 포토다이오드(Photo diode)의 위치 상승은 그 차체로도 큰 효과가 있다. 그 구현에 있어 cathode역할을 하는 Cr의 형성은 무엇보다 중요하다. 실시예는 Cr cathode의 프로파일(Profile)을 유지함으로, wet 공정 때 발생하는 오염문제를 해결할 수 있고, 공정시간을 혁신적으로 단축하며, Cr의 두께를 유지하여 전기적 특성을 개선할 수 있다.
또한, 실시예에 의하면 Cr 식각 후 산소 플라즈마 애슁공정에서 Cr의 Loss를 없도록 만들어 원하는 디자인 룰에 맞게 Cr의 사이즈를 컨트롤할 수 있다. 또한, 손실없은 Cr의 보호로 인하여 Cathode의 회선방향을 자유롭게 변경가능하며, 소자의 회로를 결정함에 있어 그 마진(Margin)이 대폭 증가할 수 있다는 강점이 있다.
이하, 실시예에 따른 이미지센서 및 그 제조방법을 첨부된 도면을 참조하여 상세히 설명한다.
실시예의 설명에 있어서, 각 층의 "상/아래(on/under)"에 형성되는 것으로 기재되는 경우에 있어, 상/아래는 직접(directly)와 또는 다른 층을 개재하여(indirectly) 형성되는 것을 모두 포함한다.
본 발명은 씨모스이미지센서에 한정되는 것이 아니며, CCD 이미지센서 등 모 든 이미지센서에 적용이 가능하다.
(제1 실시예)
도 1은 제1 실시예에 따른 이미지센서의 단면도이다.
도 1은 하부배선과 상부배선이 형성되는 로직영역에 대한 중점도면으로서 , 포토다이오드가 형성된 픽셀영역에 대한 부분은 로직영역의 일측에 형성될 수있으며, 다만 구체적으로 도시되지 않은 상태이다.
제1 실시예에 따른 이미지센서는 기판(100)의 층간절연층(120)에 제1 하부배선(미도시), 제2 하부배선(110)을 포함하여 형성된 회로(circuitry)(미도시); 상기 제1 하부배선(미도시) 상에 형성된 제1 하부전극(미도시); 상기 제1 하부전극(미도시) 상에 형성된 포토다이오드(미도시); 상기 포토다이오드 상에 형성된 상부전극(미도시); 상기 제2 하부배선(110) 상에 보호막을 포함하여 형성된 제2 하부전극(140); 및 상기 상부전극과 전기적으로 연결되도록 상기 제2 하부전극(140)에 형성된 상부배선(170);을 포함할 수 있다.
상기 보호막을 포함한 제2 하부전극(140)은 상기 제2 하부전극(140)의 상면에 보호절연막(150)이 형성된 것일 수 있다.
실시예에 따른 이미지센서에 의하면, 보호절연막(150)에 의해 제2 하부전극(140)이 보호됨으로써, 제2 하부전극(140), 예를 들어 Cr cathode의 프로파일(Profile)을 유지함으로, wet 공정 때 발생하는 오염문제를 해결할 수 있고, 공정시간을 혁신적으로 단축하며, Cr의 두께를 유지하여 전기적 특성을 개선할 수 있다.
또한, 실시예에 의하면 Cr 식각 후 산소 플라즈마 애슁공정에서 Cr의 Loss를 없도록 만들어 원하는 디자인 룰에 맞게 Cr의 사이즈를 컨트롤할 수 있다. 또한, 손실 없는 Cr의 보호로 인하여 Cathode의 회선방향을 자유롭게 변경가능하며, 소자의 회로를 결정함에 있어 그 마진(Margin)이 대폭 증가할 수 있다는 강점이 있다.
이하, 도 2 내지 도 7을 참조하여 제1 실시예에 따른 이미지센서의 제조방법을 설명한다. 도 2 내지 도 7은 하부배선과 상부배선이 형성되는 로직영역에 대한 중점도면으로서 , 포토다이오드가 형성된 픽셀영역에 대한 부분은 로직영역의 일측에 형성될 수 있으며, 다만 구체적으로 도시되지 않은 상태이다.
우선, 도 2와 같이 기판(100)의 층간절연층(120)에 제1 하부배선(미도시), 제2 하부배선(110)을 포함하는 회로(circuitry)를 형성한다. 상기 제1 하부배선은 포토다이오드에서 생성된 전자의 통로의 역할을 할 수 있다. 상기 제2 하부배선(110)은 탑메탈(111)과 플러그(113)를 포함할 수 있으며, 패드 역할을 할 수 있다. 탑메탈(111)이 기판(100)에 형성되고, 플러그(113)는 제1 층간절연층(121), 제2 층간절연층(123), 제3 층간절연층(125)에 형성될 수 있다.
이후, 상기 제1 하부배선 상에 제1 하부전극(미도시)을 형성하고, 상기 제1 하부전극 상에 포토다이오드(미도시)를 형성하고, 상기 포토다이오드(미도시) 상에 상부전극(미도시)을 형성할 수 있다.
예를 들어, 상기 제1 하부배선 상에 Cr 등으로 제1 하부전극을 형성할 수 있으나 이에 한정되는 것이 아니다.
이하, 상기 제1 하부전극 상에 포토다이오드(미도시)를 형성하는 공정을 설 명한다. 실시예는 포토다이오드가 비정질층에 형성되는 예이다.
우선, 상기 제1 하부전극 상에 제1 도전형 전도층을 형성한다. 한편, 경우에 따라서는 상기 제1 도전형 전도층이 형성되지 않고 이후의 공정이 진행될 수도 있다. 상기 제1 도전형 전도층은 실시예에서 채용하는 PIN 다이오드의 N층의 역할을 할 수 있다. 즉, 상기 제1 도전형 전도층은 N 타입 도전형 전도층일 수 있으나 이에 한정되는 것은 아니다.
상기 제1 도전형 전도층은 N 도핑된 비정질 실리콘(n-doped amorphous silicon)을 이용하여 형성될 수 있으나, 이에 한정되는 것은 아니다. 즉, 상기 제1 도전형 전도층은 비정질 실리콘에 게르마늄, 탄소, 질소 또는 산소 등을 첨가하여 a-Si:H, a-SiGe:H, a-SiC, a-SiN:H a-SiO:H 등으로 형성될 수도 있다.
다음으로, 상기 제1 도전형 전도층 상에 진성층(intrinsic layer)을 형성한다. 상기 진성층은 실시예에서 채용하는 PIN 다이오드의 I층의 역할을 할 수 있다. 상기 진성층은 비정질 실리콘(amorphous silicon)을 이용하여 형성될 수 있다. 상기 진성층은 화학기상증착(CVD) 특히, PECVD 등에 의해 형성될 수 있다. 예를 들어, 상기 진성층은 실란가스(SiH4) 등을 이용하여 PECVD에 의해 비정질 실리콘으로 형성될 수 있다.
그 후, 상기 진성층 상에 제2 도전형 전도층을 형성한다. 상기 제2 도전형 전도층은 상기 진성층의 형성과 연속공정으로 형성될 수 있다. 상기 제2 도전형 전도층은 실시예에서 채용하는 PIN 다이오드의 P층의 역할을 할 수 있다. 즉, 상기 제2 도전형 전도층은 P 타입 도전형 전도층일 수 있으나 이에 한정되는 것은 아니 다.
상기 제2 도전형 전도층은 P 도핑된 비정질 실리콘(p-doped amorphous silicon)을 이용하여 형성될 수 있으나, 이에 한정되는 것은 아니다. 상기 제2 도전형 전도층은 화학기상증착(CVD) 특히, PECVD 등에 의해 형성될 수 있다. 예를 들어, 상기 제2 도전형 전도층은 실란가스(SiH4)에 보론 등을 혼합하여 PECVD에 의해 비정질 실리콘으로 형성될 수 있다.
이후, 상기 제2 도전형 전도층 상에 상부전극을 형성할 수 있다. 예를 들어, 상기 상부전극은 빛의 투과성이 높고 전도성이 높은 투명전극으로 형성될 수 있다. 예를 들어, 상기 상부전극은 ITO(indium tin oxide) 또는 CTO(cardium tin oxide) 등으로 형성될 수 있다.
다음으로, 도 2와 같이 상기 제2 하부배선(110)을 포함하는 기판(100) 상에 하부전극용 금속층(140a)을 형성한다. 예를 들어, Cr 에 의해 하부전극용 금속층(140a)을 형성할 수 있으나 이에 한정되는 것은 아니다.
이후, 도 2와 같이 상기 하부전극용 금속층(140a) 상에 보호절연막(150)을 형성한다. 예를 들어, 약 550~1,500 Å의 산화막으로 보호절연막(150)을 형성할 수 있으나 이에 한정되는 것은 아니다.
다음으로, 도 3과 같이 상기 보호절연막(150) 상에 하부전극용 마스크패턴(160)을 형성한다. 예를 들어, PR에 의해 상기 제2 하부전극(140) 상측에 하부전극용 마스크 패턴(160)을 형성할 수 있다.
다음으로, 도 4와 같이 상기 하부전극용 마스크패턴(160)을 마스크로 상기 보호절연막(150)을 선택적으로 식각하여 상기 제2 하부배선(110) 상측에 보호절연막(150)을 잔존시킨다. 예를 들어, 상기 보호절연막(150)의 식각은 건식식각에 의할 수 있으나 이에 한정되는 것은 아니다.
다음으로, 도 5와 같이 상기 하부전극용 마스크패턴(160)을 마스크로 상기 하부전극용 금속층(140a)을 식각하여 제2 하부전극(140)을 형성한다. 예를 들어, 상기 하부전극용 금속층(140a)은 건식식각에 의할 수 있으나 이에 한정되는 것은 아니다.
다음으로, 도 6과 같이 상기 하부전극용 마스크패턴(160)을 제거한다. 예를 들어, Cr 식각 후 상단에 남아있는 PR을 O2 플라즈마 애슁(Plasma ashing)공정을 이용하여 제거할 수 있다.
그 다음으로, 도 7과 같이 상기 상부전극과 전기적으로 연결되는 상부배선(170)을 상기 제2 하부전극(140)에 형성할 수 있다. 예를 들어, 상기 상부배선(170)은 다크메탈(Dark metal)로 형성되어 로직부분으로 빛이 들어오는 것을 차단할 수 있으며, 제2 하부전극(140)의 측면과 전기적으로 접촉할 수 있다.
실시예에 따른 이미지센서의 제조방법에 의하면, 보호절연막에 의해 제2 하부전극이 보호됨으로써, 제2 하부전극, 예를 들어 Cr cathode의 프로파일(Profile)을 유지함으로, wet 공정 때 발생하는 오염문제를 해결할 수 있고, 공정시간을 혁신적으로 단축하며, Cr의 두께를 유지하여 전기적 특성을 개선할 수 있다.
또한, 실시예에 의하면 Cr 식각 후 산소 플라즈마 애슁공정에서 Cr의 Loss를 없도록 만들어 원하는 디자인 룰에 맞게 Cr의 사이즈를 컨트롤할 수 있다. 또한, 손실 없는 Cr의 보호로 인하여 Cathode의 회선방향을 자유롭게 변경가능하며, 소자의 회로를 결정함에 있어 그 마진(Margin)이 대폭 증가할 수 있다는 강점이 있다.
(제2 실시예)
도 8은 제2 실시예에 따른 이미지센서의 단면도이다.
제2 실시예에 따른 이미지센서는 기판(100)의 층간절연층(120)에 제1 하부배선(미도시), 제2 하부배선(110)을 포함하여 형성된 회로(circuitry)(미도시); 상기 제1 하부배선(미도시) 상에 형성된 제1 하부전극(미도시); 상기 제1 하부전극(미도시) 상에 형성된 포토다이오드(미도시); 상기 포토다이오드 상에 형성된 상부전극(미도시); 상기 제2 하부배선(110) 상에 보호막을 포함하여 형성된 제2 하부전극(140); 및 상기 상부전극과 전기적으로 연결되도록 상기 제2 하부전극(140)에 형성된 상부배선(175);을 포함할 수 있다.
제2 실시예에서 상기 보호막은 상기 제2 하부전극(140)의 측면에 형성된 폴리머 보호막(155)일 수 있다.
제2 실시예에 따른 이미지센서의 제조방법에 의하면, 보호절연막과 폴리머 보호막에 의해 제2 하부전극이 보호됨으로써, 제2 하부전극, 예를 들어 Cr cathode의 프로파일(Profile)을 유지함으로, wet 공정 때 발생하는 오염문제를 해결할 수 있고, 공정시간을 혁신적으로 단축하며, Cr의 두께를 유지하여 전기적 특성을 개선할 수 있다.
또한, 실시예에 의하면 Cr 식각 후 산소 플라즈마 애슁공정에서 Cr의 Loss를 없도록 만들어 원하는 디자인 룰에 맞게 Cr의 사이즈를 컨트롤할 수 있다. 또한, 손실 없는 Cr의 보호로 인하여 Cathode의 회선방향을 자유롭게 변경가능하며, 소자의 회로를 결정함에 있어 그 마진(Margin)이 대폭 증가할 수 있다는 강점이 있다.
이하, 도 9 내지 도 10을 참조하여 제2 실시예에 따른 이미지센서의 제조방법을 설명한다.
제2 실시예에 따른 이미지센서의 제조방법은 상기 제1 실시예의 기술적인 특징을 채용할 수 있다. 예를 들어, 도 2 내지 도 5의 공정을 채용할 수 있다.
예를 들어, 도 2와 같이 상기 제2 하부배선(110)을 포함하는 기판(100) 상에 하부전극용 금속층(140a)을 형성한다. 이후, 상기 하부전극용 금속층(140a) 상에 보호절연막(150)을 형성한다.
다음으로, 도 3과 같이 상기 보호절연막(150) 상에 하부전극용 마스크패턴(160)을 형성한다. 이후, 도 4와 같이 상기 하부전극용 마스크패턴(160)을 마스크로 상기 보호절연막(150)을 선택적으로 식각하여 상기 제2 하부배선(110) 상측에 보호절연막(150)을 잔존시킨다. 이후, 도 5와 같이 상기 하부전극용 마스크패턴(160)을 마스크로 상기 하부전극용 금속층(140a)을 식각하여 제2 하부전극(140)을 형성한다
그 다음으로, 도 9와 같이 상기 하부전극용 마스크패턴(160)을 마스크로 상기 기판의 층간절연층(120)을 선택적으로 식각하여 상기 제2 하부전극(140) 측면에 폴리머 보호막(155)을 형성한다.
예를 들어, Cr 식각 후 하부의 층간절연층(IMD)을 식각하는 과정에서 IMD 물질과 반응이 좋은 Gas를 사용하여 산화막 폴리머(Oxide Polymer)를 많이 발생시키 는 식각방법을 이용하여 식각하며, 이때 발생되는 Polymer를 Cr 측벽을 보호하는 역할을 하는 폴리머 보호막(155)이 형성되도록 식각을 진행한다.
예를 들어, 상기 제2 하부전극(140) 측면에 폴리머 보호막(155)을 형성하는 레서피 조건(Recipe Condition)은 다음과 같다.
파워(Power: Source or High frequency)는 약 1200W ±30%이며, 상기 파워를 초과하면 Polymer 양이 너무 적으며, 상기 파워 미만의 경우에는 E/R 떨어져 양산성 없을 수 있다.
Gas 종류로는 CH2F2, CHF3, C5F8 등을 포함하는 polymer generation gas를 이용할 수 있고, Gas 종류에 상관없이 평균레이트(average Rate)는 15sccm ± 30%일 수 있다. 상기 가스양의 기준을 초과하면 과다 polymer 생성(generation)으로 에치스탑(Etch stop)이 발생할 수 있고, 가스양의 기준 미만이면 Polymer 발생이 적어 실시예의 보호막의 효과가 없게 될 수 있다.
압력(Pressure)은 약 20m torr 이상으로서 상기 압력 미만의 경우 Polymer 양이 너무 적게되고, 너무 압력이 높으면 RIE Uniformity가 안 좋을 수 있다.
다음으로, 도 10과 같이 폴리머 보호막(155)으로 상기 하부전극용 마스크패턴(160)을 제거하여 상기 보호절연막(150)을 노출시킨다. 예를 들어, PR을 O2 플라즈마 애슁(Plasma ashing)공정을 이용하여 제거할 수 있다.
이때, 제2 실시예에 의하면 보호절연막(150)과 폴리머 보호막(155)에 의해 제2 하부전극(140)이 보호됨으로써, 제2 하부전극, 예를 들어 Cr cathode의 프로파 일(Profile)을 유지함으로, wet 공정 때 발생하는 오염문제를 해결할 수 있고, 공정시간을 혁신적으로 단축하며, Cr의 두께를 유지하여 전기적 특성을 개선할 수 있다.
그 다음으로, 상기 노출된 보호절연막(150)을 제거하여 상기 제2 하부전극(140)의 상면을 노출시킨다. 예를 들어, 에치백에 의해 상기 보호절연막(150)을 제거할 수 있으나 이에 한정되는 것은 아니다.
그 다음으로, 상기 상부전극과 전기적으로 연결되는 상부배선(175)을 상기 제2 하부전극(140)의 상면에 형성할 수 있다. 예를 들어, 상기 상부배선(175)은 다크메탈(Dark metal)로 형성되어 로직부분으로 빛이 들어오는 것을 차단할 수 있으며, 제2 하부전극(140)의 상면과 전기적으로 접촉할 수 있다.
본 발명은 기재된 실시예 및 도면에 의해 한정되는 것이 아니고, 청구항의 권리범위에 속하는 범위 안에서 다양한 다른 실시예가 가능하다.
도 1은 제1 실시예에 따른 이미지센서의 단면도.
도 2 내지 도 7은 제1 실시예에 따른 이미지센서의 제조방법의 공정단면도.
도 8은 제2 실시예에 따른 이미지센서의 단면도.
도 9 내지 도 10은 제2 실시예에 따른 이미지센서의 제조방법의 공정단면도.

Claims (8)

  1. 삭제
  2. 기판의 층간절연층에 제1 하부배선, 제2 하부배선을 포함하여 형성된 회로(circuitry);
    상기 제1 하부배선 상에 순차적으로 형성된 제1 하부전극, 포토다이오드, 상부전극;
    상기 제2 하부배선 상에 보호막을 포함하여 형성된 제2 하부전극; 및
    상기 상부전극과 전기적으로 연결되도록 상기 제2 하부전극에 형성된 상부배선;을 포함하며,
    상기 제1 하부배선과 상기 제2 하부배선 사이에는 상기 제1 하부전극, 상기 포토다이오드, 상기 상부전극, 상기 상부배선, 상기 보호막을 포함한 상기 제2 하부전극이 개재되어 있으며,
    상기 보호막을 포함한 제2 하부전극은,
    상기 제2 하부전극의 상면에 보호절연막이 형성된 것을 특징으로 하는 이미지센서.
  3. 기판의 층간절연층에 제1 하부배선, 제2 하부배선을 포함하여 형성된 회로(circuitry);
    상기 제1 하부배선 상에 순차적으로 형성된 제1 하부전극, 포토다이오드, 상부전극;
    상기 제2 하부배선 상에 보호막을 포함하여 형성된 제2 하부전극; 및
    상기 상부전극과 전기적으로 연결되도록 상기 제2 하부전극에 형성된 상부배선;을 포함하며,
    상기 제1 하부배선과 상기 제2 하부배선 사이에는 상기 제1 하부전극, 상기 포토다이오드, 상기 상부전극, 상기 상부배선, 상기 보호막을 포함한 상기 제2 하부전극이 개재되어 있으며,
    상기 보호막을 포함한 제2 하부전극은,
    상기 제2 하부전극의 측면에 형성된 폴리머 보호막인 것을 특징으로 하는 이미지센서.
  4. 삭제
  5. 기판의 층간절연층에 제1 하부배선, 제2 하부배선을 포함하는 회로(circuitry)를 형성하는 단계;
    상기 제1 하부배선 상에 순차적으로 제1 하부전극, 포토다이오드, 상부전극을 형성하는 단계;
    보호막을 포함한 제2 하부전극을 상기 제2 하부배선 상에 형성하는 단계; 및
    상기 상부전극과 전기적으로 연결되는 상부배선을 상기 제2 하부전극에 형성하는 단계;를 포함하며,
    상기 제1 하부배선과 상기 제2 하부배선 사이에는 상기 제1 하부전극, 상기 포토다이오드, 상기 상부전극, 상기 상부배선, 상기 보호막을 포함한 상기 제2 하부전극이 개재되어 있으며,
    상기 보호막을 포함한 제2 하부전극을 형성하는 단계는,
    상기 제2 하부전극의 상면에 보호절연막을 형성하는 것을 특징으로 하는 이미지센서의 제조방법.
  6. 제5 항에 있어서,
    상기 보호절연막을 상기 제2 하부전극의 상면에 형성하는 단계는,
    상기 제2 하부배선을 포함하는 기판상에 하부전극용 금속층을 형성하는 단계;
    상기 하부전극용 금속층 상에 보호절연막을 형성하는 단계;
    상기 보호절연막 상에 하부전극용 마스크패턴을 형성하는 단계;
    상기 하부전극용 마스크패턴을 마스크로 상기 보호절연막을 일부 식각하여 상기 하부전극용 금속층의 제2 하부전극이 형성될 영역 상에 보호절연막을 잔존시키는 단계;
    상기 하부전극용 마스크패턴을 마스크로 상기 하부전극용 금속을 식각하여 제2 하부전극을 형성하는 단계; 및
    상기 하부전극용 마스크패턴을 제거하는 단계;를 포함하는 것을 특징으로 하는 이미지센서의 제조방법.
  7. 기판의 층간절연층에 제1 하부배선, 제2 하부배선을 포함하는 회로(circuitry)를 형성하는 단계;
    상기 제1 하부배선 상에 순차적으로 제1 하부전극, 포토다이오드, 상부전극을 형성하는 단계;
    보호막을 포함한 제2 하부전극을 상기 제2 하부배선 상에 형성하는 단계; 및
    상기 상부전극과 전기적으로 연결되는 상부배선을 상기 제2 하부전극에 형성하는 단계;를 포함하며,
    상기 제1 하부배선과 상기 제2 하부배선 사이에는 상기 제1 하부전극, 상기 포토다이오드, 상기 상부전극, 상기 상부배선, 상기 보호막을 포함한 상기 제2 하부전극이 개재되어 있으며,
    상기 보호막을 포함한 제2 하부전극을 형성하는 단계는,
    상기 제2 하부전극의 측면에 폴리머 보호막을 형성하는 것을 특징으로 하는 이미지센서의 제조방법.
  8. 제7 항에 있어서,
    상기 폴리머 보호막을 상기 제2 하부전극의 측면에 형성하는 단계는,
    상기 제2 하부배선을 포함하는 기판상에 하부전극용 금속층을 형성하는 단계;
    상기 하부전극용 금속층 상에 보호절연막을 형성하는 단계;
    상기 보호절연막 상에 하부전극용 마스크패턴을 형성하는 단계;
    상기 하부전극용 마스크패턴을 마스크로 상기 보호절연막을 일부 식각하여 상기 하부전극용 금속층의 제2 하부전극이 형성될 영역 상에 보호절연막을 잔존시키는 단계;
    상기 하부전극용 마스크패턴을 마스크로 상기 하부전극용 금속을 식각하여 제2 하부전극을 형성하는 단계; 및
    상기 하부전극용 마스크패턴을 마스크로 상기 기판의 층간절연층을 선택적으로 식각하여 상기 제2 하부전극 측면에 폴리머 보호막을 형성하는 단계;
    상기 하부전극용 마스크패턴을 제거하여 상기 보호절연막을 노출시키는 단계; 및
    상기 노출된 보호절연막을 제거하여 상기 제2 하부전극의 상면을 노출시키는 단계;를 포함하는 것을 특징으로 하는 이미지센서의 제조방법.
KR1020070139391A 2007-12-27 2007-12-27 이미지센서 및 그 제조방법 KR100861644B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070139391A KR100861644B1 (ko) 2007-12-27 2007-12-27 이미지센서 및 그 제조방법
US12/341,864 US8102017B2 (en) 2007-12-27 2008-12-22 Image sensor and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070139391A KR100861644B1 (ko) 2007-12-27 2007-12-27 이미지센서 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100861644B1 true KR100861644B1 (ko) 2008-10-07

Family

ID=40152729

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070139391A KR100861644B1 (ko) 2007-12-27 2007-12-27 이미지센서 및 그 제조방법

Country Status (2)

Country Link
US (1) US8102017B2 (ko)
KR (1) KR100861644B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6215164B1 (en) 1999-07-26 2001-04-10 Agilent Technologies, Inc. Elevated image sensor array which includes isolation between uniquely shaped image sensors
US6841411B1 (en) 2003-06-30 2005-01-11 Agilent Technologies, Inc. Method of utilizing a top conductive layer in isolating pixels of an image sensor array

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5656543A (en) * 1995-02-03 1997-08-12 National Semiconductor Corporation Fabrication of integrated circuits with borderless vias
US6228757B1 (en) * 1998-03-05 2001-05-08 Philips Semiconductors, Inc. Process for forming metal interconnects with reduced or eliminated metal recess in vias
US5936261A (en) * 1998-11-18 1999-08-10 Hewlett-Packard Company Elevated image sensor array which includes isolation between the image sensors and a unique interconnection
EP1412987A2 (de) * 2001-05-16 2004-04-28 STMicroelectronics N.V. Optoelektronisches bauelement mit leitfähiger kontaktstruktur
KR100889365B1 (ko) 2004-06-11 2009-03-19 이상윤 3차원 구조의 영상센서와 그 제작방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6215164B1 (en) 1999-07-26 2001-04-10 Agilent Technologies, Inc. Elevated image sensor array which includes isolation between uniquely shaped image sensors
US6841411B1 (en) 2003-06-30 2005-01-11 Agilent Technologies, Inc. Method of utilizing a top conductive layer in isolating pixels of an image sensor array

Also Published As

Publication number Publication date
US20090166790A1 (en) 2009-07-02
US8102017B2 (en) 2012-01-24

Similar Documents

Publication Publication Date Title
KR100851756B1 (ko) 이미지 센서 및 그 제조방법
KR100935771B1 (ko) 이미지 센서 및 그 제조방법
US9030587B2 (en) Solid-state image sensor with light-guiding portion
KR20080109134A (ko) 이미지 센서 및 그 제조방법
US7812350B2 (en) Image sensor and method for manufacturing the same
US8133754B2 (en) Image sensor and method for manufacturing the same
KR100843965B1 (ko) 이미지센서 및 그 제조방법
KR100872990B1 (ko) 이미지 센서 및 그의 제조 방법
KR100922935B1 (ko) 이미지센서 및 그 제조방법
US20090090989A1 (en) Image Sensor and Method of Manufacturing the Same
US7989858B2 (en) Image sensor and method of fabricating the same
KR100861644B1 (ko) 이미지센서 및 그 제조방법
US20080230783A1 (en) Image Sensor and Method for Manufacturing the Same
KR20090046170A (ko) 이미지센서 및 그 제조방법
US7786545B2 (en) Image sensor and method for manufacturing the same
KR20080083971A (ko) 이미지센서 및 그 제조방법
KR100901055B1 (ko) 이미지센서의 제조방법
KR100904828B1 (ko) 이미지센서 및 그 제조방법
US7952124B2 (en) Image sensor and a method for manufacturing the same
KR20100078108A (ko) 이미지 센서의 제조 방법
KR100959451B1 (ko) 이미지센서 및 그 제조방법
KR100905595B1 (ko) 이미지센서의 제조방법
KR100935768B1 (ko) 이미지 센서 제조방법
KR20100037208A (ko) 이미지 센서 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110809

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20120827

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee