KR100858312B1 - 저 왜곡 완충기 - Google Patents

Abstract

저 왜곡 완충기(Buffer)가 개시된다. 본 발명의 완충기는 기본적으로 그 출력이 아날로그 입력과 동일하며, 입력 왜곡 성분 및 전원 잡음에 대하여 왜곡이 적은 저 왜곡 특성이 있다. 나아가, 본 발명의 다른 실시 예에 따른 완충기는 아날로그 입력이 없고 후단에 일정 기준전압으로 동작하는 아날로그 회로가 있는 경우, 입력 신호 및 전원 잡음에 영향을 받지 않고 그 일정 기준전압을 후단 회로에 제공할 수 있다.

완충기, Buffer, 입력 왜곡, 전원 잡음, 왜곡

Description

저 왜곡 완충기{Low Distortion Buffer}

도 1은 종래의 아날로그 완충기의 회로도,

도 2는 잡음이 포함된 도 1의 아날로그 완충기의 등가회로도,

도 3은 본 발명의 아날로그 저 왜곡 완충기의 동작원리의 설명에 제공되는 블록도,

도 4는 본 발명의 일 실시 예에 따른 완충기의 회로도,

도 5는 본 발명의 다른 실시 예에 따른 저 왜곡 완충기의 회로도,

도 6은 스위치 SW1, SW2가 턴 오프된 경우의 도 5의 완충기의 등가회로도, 그리고

도 7은 본 발명의 완충기를 이용한 합산기의 블록도이다.

본 발명은, 출력이 아날로그 입력과 동일하며, 입력 왜곡 성분 및 전원 잡음에 대하여 왜곡이 적은 저 왜곡 완충기(Buffer)에 관한 것이다.

도 1은 종래의 아날로그 완충기의 회로도이다. 도 1을 참조하면, 종래의 아날로그 완충기(Buffer)는 연산증폭기의 출력 Vo를 (-) 단자의 입력으로 궤환시켜 아날로그 입력 Vi가 출력 Vo와 동일하도록 함으로써 완충기로 동작한다.

도 1의 완충기에서 사용된 연산 증폭기의 개방 루프이득(open loop gain)을 A라 할 때, 아날로그 입력 Vi에 대한 출력 Vo와의 관계는 다음의 수학식 1과 같다.

연산 증폭기의 이득 A가 매우 클 경우에는 Vo/Vi=1로서 입력 Vi 신호를 Vo에 그대로 출력시키게 된다. 입력 왜곡 또는 전원 잡음이 개입될 경우에는 다르게 해석된다.

도 2는 잡음이 포함된 도 1의 아날로그 완충기의 등가회로도이다.

도 2를 참조하면, 완충기의 출력 Vo는 다음의 수학식 2와 같다.

여기서, Vd는 오프셋(Offset) 등의 입력 왜곡신호이고, Vn은 전원 잡음이다. 실질적으로 도 1의 완충기는 연산증폭기의 이득이 클 경우, 입력 왜곡신호 Vd가 입 력 신호와 같이 출력된다는 문제점이 있다. 또한, 연산증폭기의 이득이 작은 경우, 전원 잡음 Vn에 대한 완충기의 출력은 1/(1+A)로서, 출력 Vo에 전원 잡음에 대한 영향이 나타나게 된다. 이러한 점들은 고정밀 아날로그 신호를 처리하는데 제약이 된다.

본 발명의 목적은, 출력이 아날로그 입력과 동일하며, 입력 왜곡 성분 및 전원 잡음에 대하여 왜곡이 적은 저 왜곡 완충기(Buffer)를 제공함에 있다.

본 발명의 다른 목적은, 아날로그 입력이 없고 후단에 일정 기준전압으로 동작하는 아날로그 회로가 있는 경우, 입력 신호 및 전원 잡음에 영향을 받지 않고 그 일정 기준전압을 후단 회로에 제공할 수 있는 저 왜곡 완충기를 제공함에 있다.

상기 목적을 달성하기 위해 본 발명에 따른 저 왜곡 완충기(Buffer)는 두 개의 입력단자를 통해 아날로그 입력신호(Vi) 및 최종 출력(Vo)을 각각 입력받아 그 차이를 증폭하는 제1 증폭기, 두 개의 입력단자를 통해 상기 제1 증폭기의 출력 및 상기 최종 출력(Vo)을 각각 입력받아 그 차이를 증폭하여 상기 최종 출력(Vo)을 출력하는 제2 증폭기 및 상기 제2 증폭기에서 출력되는 상기 최종 출력(Vo)을 상기 제1 증폭기 및 제2 증폭기의 입력으로 궤환하는 궤환루프를 포함한다.

이에 더하여, 본 발명의 저 왜곡 완충기는 상기 입력신호 Vi와 상기 제1 증 폭기의 입력단자 사이에 연결되어 상기 입력신호 Vi의 입력을 단속하는 스위치 SW1, 상기 스위치 SW1이 연결된 상기 제1 증폭기의 입력단자와 접지 사이에 연결되며 상기 스위치 SW1의 온(on) 또는 오프(off) 동작과 반대로 동작하는 스위치 SW1b 및 상기 제2 증폭기의 출력단자와 상기 궤환루프의 시작점 사이에 연결되어 상기 스위치 SW1과 동일하게 온 또는 오프되면서 상기 최종 출력(Vo)의 출력을 단속하는 스위치 SW2를 더 포함할 수 있다.

나아가, 상기 입력신호 Vi는 서브마이크론(Submicron) 씨모스(CMOS) 공정에 의한 본딩 패드를 통해 상기 스위치 SW1에 연결될 때, 상기 스위치 SW1은 다음의 수학식들을 만족하도록 설계될 수 있다.

, 및

(여기서, R_SW1off는 상기 스위치 SW1의 턴 오프 누설 저항, R_SW1bon는 상기 스위치 SW1b의 턴 온 저항, R_PAD1는 전원과 상기 본딩 패드 간 누설 저항, 그리고 R_PAD2는 상기 본딩 패드와 접지 간 누설 저항)

또한, 필요에 따라, 상기 궤환루프의 시작점과 소정의 기준전압 사이에 연결되어 상기 스위치 SW2의 온(on) 또는 오프(off) 동작과 반대로 동작하는 스위치 SW2b를 더 포함할 수도 있다.

여기서, 상기 스위치 SW2b는 다음의 수학식을 만족하도록 설계될 수 있다.

(여기서, R_SW2off는 상기 스위치 SW2의 턴오프 누설 저항, 그리고 R_SW2bon는 상기 스위치 SW2b의 턴온 저항)

여기서, 주파수 보상을 위하여, 저 왜곡 완충기는 상기 제1 증폭기의 출력단과 접지 사이에 연결되는 커패시터를 더 포함할 수 있다.

이하에서는, 도면을 참조하여 본 발명을 상세히 설명한다.

도 3은 본 발명의 아날로그 저 왜곡 완충기의 동작원리의 설명에 제공되는 블록도이다.

도 3의 저 왜곡 완충기(300)는 아날로그 입력신호를 버퍼링하여 처리하는 다양한 회로에 포함될 수 있다. 예를 들어, 고성능 오디오 신호를 처리하는 아날로그-디지털 변환기 및 파워 아날로그 오디오 증폭기는 그 하나의 예이다.

도 3의 완충기(300)는 입력 왜곡 성분 및 전원 잡음에 대한 출력의 영향을 줄이면서, 입력 신호를 그대로 출력하여 완충기로 동작한다.

도 3을 참조하면, 완충기(300)는 개방 루프이득(Open Loop Gain)이 각각 A₁, A₂인 제1 및 제2 증폭기(301, 303)를 포함하며, 입력 왜곡 Vd와 전원 잡음 Vn이 개 입될 수 있다. 여기서, 제1 증폭기(301)는 출력에 포함될 입력 왜곡이나 잡음에 대한 영향을 수정한다.

아날로그 입력을 Vi, 아날로그 출력을 Vo라 할 때, 완충기(300)의 아날로그 출력 Vo는 다음의 수학식 3 및 4와 같다.

수학식 3을 정리하면,

여기서, 제1 및 제2 증폭기(301, 303)의 개방루프이득 A₁, A₂가 매우 크다고 할 때, 출력신호 Vo는 다음의 수학식 5와 같다.

수학식 5에 의하면, 완충기(300)의 출력 Vo는 아날로그 입력 Vi를 그대로 포함하되, 입력 왜곡 성분과 전원 잡음에 대해서는 각각 1/A₁과 1/A₁A₂만큼 감소한 성분을 포함한다. 따라서 본 발명의 완충기(300)의 출력은 종래 완충기에 비해 입력 왜곡 성분과 전원 잡음이 1/A₁ 만큼 감소하였다.

이하에서는 도 3을 기초로 하는 구체적인 실시 예를 보인다.

도 4는 본 발명의 일 실시 예에 따른 완충기의 회로도이다.

도 4의 저 왜곡 완충기(400)는 제1 증폭기(401), 제2 증폭기(403), 궤환루프(Feedback Loop)(405) 및 커패시터(407)를 포함한다.

완충기(400)의 최종 출력인 Vo는 궤환루프(405)를 통해 제1 증폭기(401) 및 제2 증폭기(403)의 (-) 단자로 궤환(feedback)된다. 완충기(400)의 입력 신호 Vi는 제1 증폭기(401)의 (+) 단자로 입력되고, 제1 증폭기(401)의 출력은 제2 증폭기(403)의 (+) 단자로 입력된다.

커패시터는 주파수 보상용으로서, 제1 증폭기(401)의 출력과 접지 사이에 연결된다. 제1 증폭기(401)가 주파수에 대해 안정한 것이라면, 커패시터(407)는 완충기(400)에 포함되지 않을 수 있다.

제2 증폭기(403)의 출력 Vo가 궤환루프(405)를 통해 제2 증폭기(403)의 (-) 단자로 궤환되기 때문에, 제2 증폭기(403)와 궤환루프(405)는 완충기의 역할을 수행한다. 제2 증폭기(403)의 출력 Vo에 삽입되는 왜곡 성분과 전원 잡음은 궤환루프(405)을 통해 제1 증폭기(401)의 (-) 단자로 궤환됨으로써, 제1 증폭기(401)는 (+)단자로 들어오는 아날로그 입력신호 Vi와 출력 Vo의 차이를 증폭하여 제2 증폭기(403)의 (+)단자로 출력한다. 이를 통해 제1 증폭기(401)는 에러를 수정한다.

도 4에 따른 출력신호 Vo는 도 3의 등가 모델에 기초하는 수학식 3 내지 5와 같이 해석되어 다음의 수학식 6이 된다.

따라서 아날로그 입력Vi는 완충기(400)의 출력 Vo에 그대로 포함되고, 입력 왜곡 성분 Vd과 전원 잡음 Vn은 각각 1/A₁과 1/A₁A₂만큼 감소하여 포함된다.

도 4의 완충기(400)의 입력단은 서브마이크론(Submicron) 씨모스(CMOS) 공정을 통해 연결된 입력용 본딩 패드(Bonding Pad)를 통해 아날로그 신호 Vi를 입력받는다. 그러나 입력 본딩 패드로부터 발생하는 누설 전류 성분에 의해 전원과 입력 본딩 패드 간 누설 저항과 입력 본딩 패드와 접지 간 누설 저항이 존재하게 된다.

입력 신호 Vi가 있는 경우에는 입력단의 누설 저항에 의한 영향을 상쇄시켜야 하고, 입력 신호 Vi가 입력되지 않는 경우에도 입력단의 누설 저항에 의한 영향이 출력에 반영되지 않아야 한다. 나아가 완충기의 후단에 소정의 직류 기준전압을 기초로 동작하는 회로가 있는 경우, 완충기는 해당 기준전압을 출력할 필요가 있다. 이러한 경우를 위한 본 발명의 또 다른 실시 예를 다음의 도 5를 기초로 설명한다.

도 5는 본 발명의 다른 실시 예에 따른 저 왜곡 완충기의 회로도이고, 도 6 은 스위치 SW1, SW2가 턴 오프된 경우의 도 5의 완충기의 등가회로도이다.

도 5를 참조하면, 완충기(500)는 도 4의 완충기(400)에 더하여 아날로그 스위치 SW1, SW1b, SW2 및 SW2b를 더 포함한다.

아날로그 입력 Vi는 본딩패드(601)로 입력되어 스위치 SW1을 거쳐 제1 증폭기의 (+)단자로 입력된다. 스위치 SW1b의 일 측은 제1 증폭기(401)의 (+)단자에 연결되고, 다른 일 측은 접지된다.

스위치 SW2는 그 일 측이 제2 증폭기(403)의 출력에 연결되고 타 측은 완충기(500)의 출력단(B)과 궤환루프(405)에 연결된다. 스위치 SW2b는 그 일 측이 완충기(500)의 출력단(B) 및 궤환루프(405)에 연결되고 타 측은 소정 기준전압 V_REF가 연결된다. 여기서 기준전압 V_REF는 완충기(500)의 후단 회로에서 사용되는 기준전압이다. 다만, 본 발명의 또 다른 실시 예에 의한 완충기는, 후단에 기준전압 V_REF를 사용하는 회로가 오지 않는 경우라면 도 5 및 도 6의 등가회로에 포함된 스위치 SW2b를 생략할 수 있다.

스위치 SW1, SW1b, SW2 및 SW2b의 동작과 관련하여, 바람직하게는 스위치 SW1, SW2가 턴 온(Turn On)될 때 스위치 SW1b, SW2b가 턴 오프(Off)되고, 스위치 SW1, SW2가 턴 오프될 때 스위치 SW1b, SW2b가 턴 온 된다. 스위치 SW1, SW1b, SW2 및 SW2b는 완충기(500) 외부의 제어신호에 의해 제어될 수 있다. 그리고 제어신호는 입력 신호 Vi와 관련될 수 있다. 예를 들어, 완충기(500)가 입력신호 Vi를 수신하여야 할 경우이면, 스위치 SW1, SW2를 턴 온시킨다. 그리고 외부로부터 아날로그 입력 Vi를 입력받지 않고자 하는 경우, 제어신호는 스위치 SW1, SW2를 턴 오프시킨다. 이때 스위치 SW1b, SW2b의 동작은 스위치 SW1, SW2와 반대가 된다.

이하에서는 도 6을 참조하여, 스위치 SW1, SW2가 턴 오프되고, 스위치 SW1b, SW2b가 턴 온 된 경우를 설명한다. 완충기(500)가 아날로그 입력 Vi를 입력받지 않고자 하는 경우가 된다. 이때 제1 증폭기(401)와 제2 증폭기(403)는 파워 다운된다.

도 6을 참조하면, 본딩패드(601)에 발생하는 패드의 누설 전류 성분에 의해, 전원과 본딩패드(601)간 누설 저항 R_PAD1가 형성되고, 본딩패드(601)와 접지 간 누설 저항 R_PAD2가 형성된다.

이에 따라 제1 증폭기(401)의 (+)단자의 전압 V_A는 다음의 수학식 7과 같다.

여기서, R_SW1off는 스위치 SW1의 턴오프 누설 저항, R_SW1bon는 SW1b 턴온 저항, R_SW2off는 스위치 SW2의 턴오프 누설 저항, R_SW2bon는 SW2b의 턴온 저항, 그리고 Vpi는 전원 잡음이다.

여기서, R_SW1bon << R_SW1off 이고, R_PAD1≒R_PAD2 << R_SW1off 이도록 아날로그 스위치 SW1 소자의 크기를 조절하고, 수학식 7을 다시 정리하면 V_A ≒ 0 이 된다. 따라서 입력신호 Vi와 전원 잡음 Vpi의 영향이 없는 V_A값을 얻을 수 있다.

제1 증폭기(401)와 제2 증폭기(403)가 파워(Power) 오프되므로, 궤환루프(405)를 통해 궤환되는 제2 증폭기(403)의 출력단은 접지가 된 것으로 보인다.

도 6을 참조하여, 출력 Vo를 구하면 다음의 수학식 8과 같다.

여기서, R_SW2bon<<R_SW2off가 되도록 아날로그 스위치 SW2b 소자의 크기를 조절하고, 수학식 8을 다시 정리하면, V_O ≒ V_REF가 된다. 완충기(500)는 입력 신호 Vi와 전원 전압 Vpi에 무관한 직류 기준전압 V_REF가 출력된다. 따라서 후단에 기준전압 V_REF를 기준으로 신호를 처리하는 회로 블록이 존재할 경우에, 완충기(500)가 입력신호 Vi를 입력받지 않더라도 완충기(500)의 출력 Vo는 V_REF 레벨로 출력된다.

도 5의 완충기(500)는 복수 개의 아날로그 신호를 입력받아 처리하는 멀티플렉서(Multiplexer)나 합산기 회로 등에 사용될 수 있다.

예를 들어, 음성처리시스템에 포함되어, 마이크로폰(Microphone)입력, 외부입력 및 라인(Line)입력 단자를 구비하고 그 입력들 중 하나만을 수신하여 처리하 는 멀티플렉서에 도 5의 완충기가 복수 개 포함될 수 있다. 이러한 경우, 하나의 완충기만이 동작하도록 각 완충기 내의 스위치를 제어할 수 있으며, 나머지 완충기들은 외부의 입력을 수신하지 않도록 할 수 있다. 이러한 경우 출력 Vo는 입력 Vi와 전원잡음 Vpi에 영향을 받지 않는다.

다른 실시 예로서, 다음의 도 7과 같이 합산기 회로에 포함될 수 있다.

도 7은 본 발명의 완충기를 이용한 합산기의 블록도이다. 이러한 경우, 제1 내지 제3 완충기(601, 603, 605)는 각각 저항을 거쳐, 후단에 기준전압 V_REF를 사용하는 연산 증폭기(607)와 연결된다. 이 경우에 제1 내지 제3 완충기(601, 603, 605) 중 어느 하나에 입력이 없는 경우에도 후단에 전압 V_REF을 공급할 수 있다.

본 발명은 방법, 디바이스 및 시스템으로 구현될 수 있다. 또한 본 발명이 컴퓨터 소프트웨어로 구현될 때는, 본 발명의 구성요소는 필요한 동작의 수행에 필요한 코드 세그먼트(code segment)로 대치될 수 있다. 프로그램이나 코드 세그먼트는 마이크로프로세서에 의해 처리될 수 있는 매체에 저장될 수 있으며, 전송매체나 통신 네트워크를 통하여 반송파(carrier waves)와 결합된 컴퓨터 데이터로서 전송될 수 있다.

마이크로프로세서에 의해 처리될 수 있는 매체는 전자회로, 반도체 메모리 소자, 롬(ROM), 플래시(Flash) 메모리, EEPROM(Electrically Erasable Programmable Read-Only Memory), 플로피 디스크(Floppy Disk), 광학적 디스크, 하 드(Hard) 디스크, 광섬유, 무선 네트워크 등과 같이 정보를 전달하고 저장할 수 있는 것을 포함한다. 또한, 컴퓨터 데이터는 전기적 네트워크 채널, 광섬유, 전자기장, 무선 네트워크 등을 통해 전송될 수 있는 데이터를 포함한다.

또한, 이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안 될 것이다.

이상에서 상세히 설명한 바와 같이 본 발명에 따른 완충기는 입력 왜곡 성분 및 전원 잡음에 대하여 왜곡이 적고 아날로그 입력과 동일한 신호를 출력할 수 있어 고정밀 아날로그 신호를 처리하기 위해 사용될 수 있다. 나아가 아날로그 입력이 없고 후단에 일정 기준전압으로 동작하는 아날로그 회로가 있는 경우, 본 발명의 완충기는 입력 신호 및 전원 잡음에 영향을 받지 않고 그 일정 기준전압을 후단 회로에 제공할 수 있다.

Claims (6)

1. 두 개의 입력단자를 통해, 아날로그 입력신호(Vi) 및 최종 출력(Vo)을 각각 입력받아 그 차이를 증폭하는 제1 증폭기;

   두 개의 입력단자를 통해, 상기 제1 증폭기의 출력 및 상기 최종 출력(Vo)을 각각 입력받아 그 차이를 증폭하여 상기 최종 출력(Vo)을 출력하는 제2 증폭기; 및

   상기 제2 증폭기에서 출력되는 상기 최종 출력(Vo)을 상기 제1 증폭기 및 제2 증폭기의 입력으로 궤환하는 궤환 루프;를 포함하는 것을 특징으로 하는 저 왜곡 완충기(Buffer).
2. 제1항에 있어서,

   상기 입력신호 Vi와 상기 제1 증폭기의 입력단자 사이에 연결되어 상기 입력신호 Vi의 입력을 단속하는 스위치 SW1;

   상기 스위치 SW1이 연결된 상기 제1 증폭기의 입력단자와 접지 사이에 연결되며, 상기 스위치 SW1의 온(on) 또는 오프(off) 동작과 반대로 동작하는 스위치 SW1b; 및

   상기 제2 증폭기의 출력단자와 상기 궤환루프의 시작점 사이에 연결되어, 상기 스위치 SW1과 동일하게 온 또는 오프되면서 상기 최종 출력(Vo)의 출력을 단속하는 스위치 SW2; 를 더 포함하는 것을 특징으로 하는 저 왜곡 완충기.
3. 제 2항에 있어서,

   상기 입력신호 Vi는 서브마이크론(Submicron) 씨모스(CMOS) 공정에 의한 본딩 패드를 통해 상기 스위치 SW1에 연결되고,

   상기 스위치 SW1은 다음의 수학식들

   

   , 및

   

   (여기서, R_SW1off는 상기 스위치 SW1의 턴 오프 누설 저항, R_SW1bon는 상기 스위치 SW1b의 턴 온 저항, R_PAD1는 전원과 상기 본딩 패드 간 누설 저항, 그리고 R_PAD2는 상기 본딩 패드와 접지 간 누설 저항)을 만족하도록 설계되는 것을 특징으로 하는 저 왜곡 완충기.
4. 제 2항 또는 제3항에 있어서,

   상기 궤환루프의 시작점과 소정의 기준전압 사이에 연결되어 상기 스위치 SW2의 온(on) 또는 오프(off) 동작과 반대로 동작하는 스위치 SW2b;를 더 포함하는 것을 특징으로 하는 저 왜곡 완충기.
5. 제 4항에 있어서,

   상기 스위치 SW2b는 다음의 수학식

   

   (여기서, R_SW2off는 상기 스위치 SW2의 턴오프 누설 저항, 그리고 R_SW2bon는 상기 스위치 SW2b의 턴온 저항)을 만족하도록 설계되는 것을 특징으로 하는 저 왜곡 완충기.
6. 제1항 또는 제3항에 있어서,

   상기 제1 증폭기의 출력단과 접지 사이에 연결되는 커패시터;를 더 포함하는 것을 특징으로 하는 저 왜곡 완충기.

Images