KR100858311B1 - Low Distortion Differential Input Single Ended Output Continuous-Time Filter - Google Patents

Low Distortion Differential Input Single Ended Output Continuous-Time Filter Download PDF

Info

Publication number
KR100858311B1
KR100858311B1 KR1020070001807A KR20070001807A KR100858311B1 KR 100858311 B1 KR100858311 B1 KR 100858311B1 KR 1020070001807 A KR1020070001807 A KR 1020070001807A KR 20070001807 A KR20070001807 A KR 20070001807A KR 100858311 B1 KR100858311 B1 KR 100858311B1
Authority
KR
South Korea
Prior art keywords
operational amplifier
output
impedance
filter
input signal
Prior art date
Application number
KR1020070001807A
Other languages
Korean (ko)
Other versions
KR20080064924A (en
Inventor
신윤태
Original Assignee
(주)위더스비젼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)위더스비젼 filed Critical (주)위더스비젼
Priority to KR1020070001807A priority Critical patent/KR100858311B1/en
Publication of KR20080064924A publication Critical patent/KR20080064924A/en
Application granted granted Critical
Publication of KR100858311B1 publication Critical patent/KR100858311B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H19/00—Networks using time-varying elements, e.g. N-path filters
    • H03H19/004—Switched capacitor networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/06—Frequency selective two-port networks including resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters

Landscapes

  • Amplifiers (AREA)
  • Networks Using Active Elements (AREA)

Abstract

저 왜곡 차동 입력 단일 출력의 연속시간 필터(Low Distortion Differential Input Single Ended Output Continuous-Time Filter)가 개시된다. 본 발명의 필터는 필터(Filter)를 구성하는 연산 증폭기의 오프셋(Offset) 등으로 인한 입력 신호의 왜곡에 의해 발생하는 출력 왜곡과 전원잡음으로 인해 발생하는 출력 왜곡을 줄일 수 있다.A low distortion differential input single ended output continuous-time filter is disclosed. The filter of the present invention can reduce the output distortion caused by the distortion of the input signal due to the offset of the operational amplifier constituting the filter and the output distortion caused by the power noise.

필터, 전원 잡음, 입력 왜곡, 연산 증폭기 Filters, Supply Noise, Input Distortion, Op Amps

Description

저 왜곡 차동 입력 단일 출력의 연속시간 필터{Low Distortion Differential Input Single Ended Output Continuous-Time Filter}Low Distortion Differential Input Single Ended Output Continuous-Time Filter

도 1은 종래의 차동 입력 단일 출력의 연속시간 저역통과 필터의 회로도,1 is a circuit diagram of a continuous time lowpass filter of a conventional differential input single output;

도 2는 본 발명의 일 실시 예에 따른 차동 입력 단일 출력 연속시간 필터의 회로도, 2 is a circuit diagram of a differential input single output continuous time filter according to an embodiment of the present invention;

도 3은 도 2의 연속시간 필터의 동작설명에 제공되는 회로도,3 is a circuit diagram provided to explain the operation of the continuous time filter of FIG.

도 4는 본 발명의 일 실시 예에 따른 차동 입력 단일 출력의 연속시간 저역통과 필터의 회로도,4 is a circuit diagram of a continuous time low pass filter of a differential input single output according to an embodiment of the present invention;

도 5는 도 5의 저역통과 필터의 동작설명에 제공되는 회로도,5 is a circuit diagram provided to explain the operation of the low pass filter of FIG.

도 6은 도 5의 저역통과 필터의 동작설명에 제공되는 파형도, 그리고6 is a waveform diagram provided to explain the operation of the lowpass filter of FIG.

도 7은 본 발명의 다른 실시 예에 따른 차동 입력 단일 출력의 연속시간 저역통과 필터의 회로도이다.7 is a circuit diagram of a continuous time low pass filter of a differential input single output according to another embodiment of the present invention.

본 발명은 필터(Filter)를 구성하는 연산 증폭기의 오프셋(Offset) 등으로 인한 입력에 의해 발생하는 출력 왜곡과 전원잡음으로 인해 발생하는 출력 왜곡을 줄여 고정밀 아날로그 신호를 처리하는 차동 입력 단일 출력의 연속시간 필터(Differential Input Single Ended Continuous-Time Filter)에 관한 것이다.The present invention reduces the output distortion caused by the input due to the offset of the operational amplifier constituting the filter and the output distortion caused by the power noise to reduce the output distortion caused by power noise. A differential input single ended continuous-time filter.

오디오(audio) 아날로그 신호와 같이 높은 동적 범위(dynamic range)를 얻기 위해서나 유입되는 잡음을 간단히 제거하기 위해 차동입력 형태의 증폭회로가 사용된다.Differential input amplification circuits are used to achieve high dynamic range, such as audio analog signals, or to simply remove incoming noise.

도 1은 종래의 차동 입력 단일 출력의 연속시간 저역통과 필터의 회로도이다. 1 is a circuit diagram of a continuous time lowpass filter of a conventional differential input single output.

도 1의 저역통과 필터(100)는 아날로그 차동 입력을 단일 출력으로 변환시키면서 고주파 신호를 제거할 수 있다. 도 1에는 설명의 편리를 위해, 연산 증폭기의 입력에서 발생한 오프셋(Offset) 등을 포함한 입력 왜곡 성분 Vd와 전원 잡음 성분 Vn이 함께 도시되어 있다.The lowpass filter 100 of FIG. 1 may remove high frequency signals while converting the analog differential input into a single output. 1 illustrates an input distortion component Vd and a power supply noise component Vn including an offset generated at an input of an operational amplifier for convenience of description.

입력 왜곡 성분 Vd와 전원 잡음 성분 Vn을 고려하지 않을 경우, 종래의 저역통과 필터(100)의 주파수 특성은 다음의 수학식 1과 같다. When the input distortion component Vd and the power supply noise component Vn are not considered, the frequency characteristics of the conventional low pass filter 100 are represented by Equation 1 below.

Figure 112007001436410-pat00001
Figure 112007001436410-pat00001

여기서, Vinp=-Vinn이다. Where Vinp = -Vinn.

수학식 1을 참조하면, 도 1의 저역통과 필터(100)는 직류 이득이 2이고, 차단 주파수(Cut-off Frequency)가 1/(2πRC)인 저역통과 필터로 동작한다. Referring to Equation 1, the low pass filter 100 of FIG. 1 operates as a low pass filter having a DC gain of 2 and a cut-off frequency of 1 / (2πRC).

그러나, 입력 왜곡 성분 Vd와 전원 잡음 성분을 Vn을 고려할 경우, 저역통과 필터(100)의 주파수 특성은 다음의 수학식 2와 같다. However, when considering the input distortion component Vd and the power supply noise component Vn, the frequency characteristic of the lowpass filter 100 is expressed by Equation 2 below.

Figure 112007001436410-pat00002
Figure 112007001436410-pat00002

여기서, A는 연산 증폭기 U1의 유한 직류 이득(Finite DC Gain, 또는 Finite Open Loop Gain)이다. Here, A is the finite DC gain or finite open loop gain of the operational amplifier U1.

수학식 2에서, 유한 직류 이득 A가 상당히 크다고 가정하면, 출력 Vo는 다음의 수학식 3과 같이 정리된다.In Equation 2, assuming that the finite DC gain A is quite large, the output Vo is arranged as Equation 3 below.

Figure 112007001436410-pat00003
Figure 112007001436410-pat00003

수학식 3을 참고하면, 아날로그 출력신호 Vo는 입력신호 Vinp를 직류 이득 2로 반전 증폭시키고, 차단 주파수는 1/(2πRC) 인 저역 통과 필터의 주파수 특성이 있다. 그러나, 저역통과 필터(100)는 연산 증폭기 U1의 입력에서 발생한 왜곡 성분 Vd와 전원 잡음 Vn에 대해서 전역통과 필터(All-Pass Filter)로 동작한다. Referring to Equation 3, the analog output signal Vo inverts and amplifies the input signal Vinp to DC gain 2, and has a frequency characteristic of a low pass filter having a cutoff frequency of 1 / (2πRC). However, the low pass filter 100 operates as an all-pass filter on the distortion component Vd and the power supply noise Vn generated at the input of the operational amplifier U1.

따라서 입력에서 발생한 왜곡 성분이 차동 입력 단일 출력의 연속시간 저역 통과 필터의 특성을 결정 짓는 주요 성분이 되어 출력을 왜곡시킨다. 나아가 연산 증폭기의 유한 직류 이득 A가 낮을 경우에는 전원 잡음레벨에 따라서도 출력이 왜곡된다는 문제점을 갖는다. Therefore, the distortion component at the input becomes the main component that characterizes the continuous-time low pass filter of the differential input single output, distorting the output. Furthermore, when the finite DC gain A of the operational amplifier is low, the output is distorted according to the power supply noise level.

본 발명의 목적은, 필터(Filter)를 구성하는 연산 증폭기의 오프셋(Offset) 등으로 인한 입력 신호의 왜곡에 의해 발생하는 출력 왜곡과 전원잡음으로 인해 발생하는 출력 왜곡을 줄여 고정밀 아날로그 신호를 처리하는 차동 입력 단일 출력의 연속시간 필터(Differential Input Single Ended Continuous-Time Filter)를 제공함에 있다. An object of the present invention is to reduce the output distortion caused by the distortion of the input signal due to the offset of the operational amplifier constituting the filter and output distortion caused by power noise to process the high-precision analog signal Differential Input Single Ended Continuous-Time Filter.

상기 목적을 달성하기 위해 본 발명에 따른 차동 입력 단일 출력의 연속시간 필터는, 유한 직류이득 A1을 가지며 최종 출력 Vo를 출력하는 제1연산증폭기, 임피던스 Z1, Z2, Z3, Z4, 및 제2연산증폭기를 포함한다. In order to achieve the above object, the continuous input filter of the differential input single output according to the present invention has a finite direct current gain A 1 and outputs a final output Vo, an impedance Z 1 , Z 2 , Z 3 , Z 4 , And a second operational amplifier.

상기 임피던스 Z1은 아날로그 신호인 제1입력신호와 상기 제1연산증폭기의 (-)단자 사이에 연결되고, 상기 임피던스 Z2는 상기 제1연산증폭기의 출력 Vo가 상기 제1연산증폭기의 (-)단자로 궤환되는 경로 상에 형성된다. The impedance Z 1 is connected between the first input signal, which is an analog signal, and the negative terminal of the first operational amplifier, and the impedance Z 2 is an output Vo of the first operational amplifier. Is formed on the path fed back to the terminal.

상기 제2연산증폭기는 유한 직류이득 A2를 가지고 자신의 (-)단자가 상기 제1연산증폭기의 (-)단자와 연결되며, 증폭한 신호를 상기 제1연산증폭기의 (+)단자로 출력한다. The second operational amplifier has a finite direct current gain A 2 and its (-) terminal is connected to the (-) terminal of the first operational amplifier, and the amplified signal is output to the (+) terminal of the first operational amplifier. do.

상기 임피던스 Z3는 상기 제1입력신호와 차동인 제2입력신호와 상기 제2연산증폭기의 (+)단자 사이에 연결되며 상기 임피던스 Z1과 같은 값을 가지고, 상기 임피던스 Z4는 상기 제2연산증폭기의 (+)단자와 접지 사이에 연결되며 상기 임피던스 Z2와 같은 값을 가진다.The impedance Z 3 is connected between the second input signal differential from the first input signal and the positive terminal of the second operational amplifier and has the same value as the impedance Z 1 , wherein the impedance Z 4 is the second input signal. It is connected between the positive terminal of the operational amplifier and the ground and has the same value as the impedance Z 2 .

차동 입력 단일 출력의 연속시간 필터는 상기 임피던스 Z1과 임피던스 Z2의 조합에 의해 상기 제1입력신호 및 제2입력신호를 필터링하는 필터로 동작한다.The continuous input filter of the differential input single output operates as a filter for filtering the first input signal and the second input signal by the combination of the impedance Z 1 and the impedance Z 2 .

본 발명의 차동 입력 단일 출력의 연속시간 필터는, 상기 제1연산증폭기의 (-)단자와 접지 사이에 연결되는 스위치 SW1, 상기 제2연산증폭기의 (+)단자와 접지 사이에 연결되는 스위치 SW2, 상기 제1연산증폭기의 출력단과 전원 전압 사이에 연결되는 스위치 SW3, 상기 제1연산증폭기의 (-)단자로 궤환되는 경로의 시작점과 상기 제1연산증폭기의 출력단 사이에 연결되는 스위치 SW4 및 상기 제1연산증폭기의 (-)단자로 궤환되는 경로의 시작점과 소정의 직류 기준전압 사이에 연결되는 스위치 SW5를 더 포함할 수 있다. The continuous input filter of the differential input single output of the present invention includes a switch SW1 connected between the negative terminal of the first operational amplifier and the ground, and a switch SW2 connected between the positive terminal of the second operational amplifier and the ground. A switch SW3 connected between the output terminal of the first operational amplifier and a power supply voltage, a switch SW4 connected between a start point of a path fed back to the negative terminal of the first operational amplifier and an output terminal of the first operational amplifier; The switch SW5 may further include a switch SW5 connected between a start point of a path fed back to the negative terminal of the first operational amplifier and a predetermined DC reference voltage.

상기 제1입력신호 및 제2입력신호를 수신하지 않을 경우에 상기 스위치 SW1, SW2, SW3 및 SW5는 턴 온 되고, 스위치 SW4는 턴 오프 된다. 나아가, 상기 스위치 SW4가 턴 오프 될 때, 상기 제1연산증폭기 및 제2연산증폭기도 파워 다운(Power down) 되는 것이 바람직하다.When the first input signal and the second input signal are not received, the switches SW1, SW2, SW3, and SW5 are turned on and the switch SW4 is turned off. Further, when the switch SW4 is turned off, the first operational amplifier and the second operational amplifier are preferably powered down.

여기서, 상기 임피던스 Z1과 임피던스 Z2의 조합은 저역통과 필터링을 위한 것으로, 상기 임피던스 Z1은 저항이고 상기 임피던스 Z2는 저항과 커패시터의 병렬일 수 있다.Here, the combination of the impedance Z 1 and the impedance Z 2 is for low pass filtering. The impedance Z 1 may be a resistor and the impedance Z 2 may be a parallel of a resistor and a capacitor.

이하에서는, 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the drawings.

도 2는 본 발명의 일 실시 예에 따른 차동 입력 단일 출력 연속시간 필터의 회로도이고, 도 3은 도 2의 연속시간 필터의 동작설명에 제공되는 회로도이다. FIG. 2 is a circuit diagram of a differential input single output continuous time filter according to an embodiment of the present invention, and FIG. 3 is a circuit diagram provided to explain an operation of the continuous time filter of FIG.

본 발명의 연속시간 필터(Filter)(200)는 아날로그 신호를 처리하는 회로에 포함될 수 있으며, 바람직하게는 서브마이크론(Submicron) 씨모스(CMOS: Complementary Metal-Oxide Semiconductor) 공정에 의해 하나의 칩(Chip)으로 집적될 수 있다. The continuous time filter 200 of the present invention may be included in a circuit for processing an analog signal, and preferably, a single chip may be formed by a submicron CMOS (Complementary Metal-Oxide Semiconductor) process. Chip).

본 발명의 연속시간 필터(200)는 두 개의 아날로그 차동 신호를 입력받아 증폭하여 하나의 아날로그 신호를 출력하며, 소정의 주파수 대역 신호를 필터링하는 필터로서 동작한다. 연속시간 필터(200)의 동작 특성은 임피던스 Z1(=Z3), Z2(=Z4)의 조합에 의해 다양하게 구현될 수 있다. 연속시간 필터(200)의 필터기능은 능동(Active) RC 필터 뿐 아니라, 스위치드 커패시터(Switched Capacitor) 필터로 구현될 수도 있다. The continuous time filter 200 according to the present invention receives two analog differential signals, amplifies and outputs one analog signal, and operates as a filter for filtering a predetermined frequency band signal. Operation characteristics of the continuous time filter 200 may be variously implemented by a combination of impedances Z 1 (= Z 3 ) and Z 2 (= Z 4 ). The filter function of the continuous time filter 200 may be implemented as a switched capacitor filter as well as an active RC filter.

본 발명의 연속시간 필터(200)는 입력신호의 왜곡에 따라 출력이 왜곡되는 것을 줄이고 전원잡음에 의해 출력이 왜곡되는 것을 줄일 수 있다. 여기서, 연산증폭기 회로의 출력에 영향을 줄 수 있는 입력신호의 왜곡에는 낮은 전원 전압 또는 내부 바이어스(Bias) 전류의 증가에 기인하는 연산 증폭기의 작은 유한 직류 이득(Finite Dc Gain, 또는 Finite Open Loop Gain)에 의해 발생할 수 있는 입력신호의 왜곡과 연산 증폭기의 오프셋(Offset)으로 인한 입력신호의 왜곡 등이 있다.The continuous time filter 200 of the present invention can reduce the distortion of the output according to the distortion of the input signal and reduce the distortion of the output due to power supply noise. Here, the distortion of the input signal that may affect the output of the operational amplifier circuit includes a small finite DC gain or finite open loop gain of the operational amplifier due to a low supply voltage or an increase in the internal bias current. Distortion of the input signal, and distortion of the input signal due to the offset of the operational amplifier.

연속시간 필터(200)는 입력 왜곡에 의한 아날로그 출력의 왜곡과 전원 잡음에 의한 아날로그 출력의 왜곡을 줄이기 위해, 필터링을 위한 제1 연산 증폭기(도 2의 연산 증폭기 U3) 이외에 에러 수정용 제2 연산 증폭기(도 2의 연산 증폭기 U2)를 더 사용한다. 에러 수정용 제2 연산 증폭기를 사용함으로써, 이러한 입력 왜곡 성분과 전원 잡음 성분이 에러 수정용 제2 연산 증폭기의 유한 직류 이득(Finite DC Gain, 또는 Finite Open Loop Gain) A1에 의해 수학적으로 나누어져 출력에서의 영향이 감소된다. The continuous time filter 200 includes a second operation for error correction in addition to the first operational amplifier (operation amplifier U3 of FIG. 2) for filtering in order to reduce distortion of the analog output due to input distortion and distortion of the analog output due to power supply noise. The amplifier (op amp U2 of FIG. 2) is further used. By using the second op amp for error correction, this input distortion component and the power supply noise component are mathematically divided by the finite DC gain or finite open loop gain A 1 of the second op amp for error correction. The influence on the output is reduced.

본 발명에서 사용하는 에러 수정용 증폭기로는 폴디드-캐스코드 연산증폭기(Folded-Cascode Operational Amplifier), 주파수 보상된 2단 연산 증폭기(Frequency Compensated 2 Stage Operational Amplifier), 와이드 스윙 연산증폭기(Wide Swing Operational Amplifier) 또는 레일-투-레일 연산증폭기(Rail-to-Rail Operational Amplifier) 등과 같은 통상의 증폭기를 사용할 수 있다. The error correction amplifier used in the present invention includes a folded-cascode operational amplifier, a frequency compensated two stage operational amplifier, a wide swing operational amplifier. Conventional amplifiers such as Amplifier or Rail-to-Rail Operational Amplifier can be used.

임피던스 Z1(=Z3) 및 Z2(=Z4)는 필터를 구현하기 위한 것으로, 임피던스 Z1(=Z3) 및 Z2(=Z4)의 조합에 의해 각종 필터가 구현될 수 있다. Impedances Z 1 (= Z 3 ) and Z 2 (= Z 4 ) are for implementing a filter, and various filters can be implemented by a combination of impedances Z 1 (= Z 3 ) and Z 2 (= Z 4 ). have.

커패시터 C는 제2연산 증폭기 U2의 출력단과 접지 사이에 연결되어, 제2연산 증폭기 U2의 출력의 주파수 특성을 안정화시킨다. 만약 제2연산 증폭기 U2의 주파수 특성이 안정된 경우라면, 커패시터 C는 제거될 수 있다.The capacitor C is connected between the output terminal of the second operational amplifier U2 and the ground to stabilize the frequency characteristic of the output of the second operational amplifier U2. If the frequency characteristic of the second operational amplifier U2 is stable, the capacitor C can be removed.

연속시간 필터(200)는 서로 차동인 제1입력신호 Vinp와 제2입력신호 Vinn(Vinn = - Vinp)을 입력받는다. 이하에서는 제1입력신호 Vinp는 소정의 직류 기준전압 VREF를 기준으로 피크 투 피크(Peak to Peak) 전압의 크기가 Vin인 아날로그 신호라 한다. 따라서, 제2입력신호 Vinn은 제1입력신호 Vinp와 위상이 동일하고 그 전압의 극성이 반대이다.The continuous time filter 200 receives the first input signal Vinp and the second input signal Vinn (Vinn =-Vinp) which are differential from each other. Hereinafter, the first input signal Vinp is an analog signal having a magnitude of a peak to peak voltage Vin based on a predetermined DC reference voltage V REF . Therefore, the second input signal Vinn is in phase with the first input signal Vinp and its polarity is reversed.

이하, 도 3을 참조하여 본 발명의 연속시간 필터(200)의 동작을 설명한다. Hereinafter, the operation of the continuous time filter 200 of the present invention will be described with reference to FIG. 3.

b점의 전압 Vb와 a점의 전압 Va를 각각 입력으로 하는 제2연산 증폭기 U2는 Vb와 Va의 차 전압을 증폭하여 c점으로 출력하므로 Vb=Va=Vc이다. The second operational amplifier U2, which inputs the voltage V b at the point b and the voltage V a at the point a , respectively, amplifies the difference voltage between V b and V a and outputs it to the point c so that V b = V a = Vc.

제1연산 증폭기 U3의 입력 왜곡 성분을 Vd, 제1연산 증폭기 U3의 출력의 전원 잡음을 Vn, 제2연산 증폭기 U2의 유한 직류 이득을 A1, 제1연산 증폭기 U3의 유한 직류 이득을 A2, Vinp=-Vinn, Z1=Z3, Z2=Z4 라 할 때, 도 3의 등가 모델로부터 아날로그 출력 신호 Vo는 다음의 수학식 4와 같다. The input distortion component of the first operational amplifier U3 is Vd, the power supply noise of the output of the first operational amplifier U3 is Vn, the finite direct current gain of the second operational amplifier U2 is A 1 , and the finite direct current gain of the first operational amplifier U3 is A 2. , Vinp = -Vinn, Z 1 = Z 3 , Z 2 = Z 4 In this case, the analog output signal Vo from the equivalent model of FIG. 3 is expressed by Equation 4 below.

Figure 112007001436410-pat00004
Figure 112007001436410-pat00004

여기서, 제2연산 증폭기 U2 및 U3의 유한 직류 이득 A1과 A2가 상당히 크다고 할 때 수학식 4는 다음의 수학식 5와 같이 정리된다.Here, when the finite direct current gains A 1 and A 2 of the second operational amplifiers U2 and U3 are considerably large, Equation 4 is summarized as in Equation 5 below.

Figure 112007001436410-pat00005
Figure 112007001436410-pat00005

수학식 5를 참조하면, 연속시간 필터(200)는 제1입력신호 Vinp(=-Vinn)를 직류 이득 2로 반전 증폭시키면서 임피던스의 조합에 따른 소정 차단 주파수를 가지는 필터로 동작할 수 있다.Referring to Equation 5, the continuous time filter 200 may operate as a filter having a predetermined cutoff frequency according to a combination of impedances while inverting and amplifying the first input signal Vinp (= − Vinn) to DC gain 2.

그러면서, 종래의 저역통과 필터(100)의 주파수 특성인 수학식 3과 비교할 때, 제1연산 증폭기 U3의 입력에서 발생한 왜곡 성분 Vd와 전원 잡음 Vn은 1/A1만큼 감소하였음을 알 수 있다. 결국, 본 발명의 연속시간 필터(200)는 입력 왜곡 신호와 전원 잡음으로부터 출력이 왜곡되는 것을 줄일 수 있게 될 뿐만 아니라 연산 증폭기의 낮은 유한 직류 이득으로도 입력 왜곡 신호와 전원 잡음으로부터 출력이 왜곡되는 것을 줄일 수 있게 된다는 장점이 있다. As compared with Equation 3, which is a frequency characteristic of the conventional low pass filter 100, it can be seen that the distortion component Vd and the power supply noise Vn generated at the input of the first operational amplifier U3 are reduced by 1 / A 1 . As a result, the continuous time filter 200 of the present invention not only reduces the distortion of the output from the input distortion signal and the power noise, but also outputs the distortion from the input distortion signal and the power noise even with a low finite DC gain of the operational amplifier. There is an advantage that can be reduced.

이하에서는 본 발명의 연속시간 필터(200)의 일 예로서 저역통과 필터를 설 명한다. Hereinafter, a low pass filter will be described as an example of the continuous time filter 200 of the present invention.

도 4는 본 발명의 일 실시 예에 따른 차동 입력 단일 출력의 연속시간 저역통과 필터의 회로도이고, 도 5는 도 4의 저역통과 필터의 동작설명에 제공되는 회로도이다. FIG. 4 is a circuit diagram of a continuous time lowpass filter of a differential input single output according to an embodiment of the present invention, and FIG. 5 is a circuit diagram provided to explain an operation of the lowpass filter of FIG.

저역통과 필터(400)는 연산 증폭기 U4, 연산 증폭기 U5, 저항 R1, R2, R3 및 커패시터 C1, C2, C3를 포함한다. 여기서, 저항 R3는 저항 R1의 값과 동일하고, 저항 R2는 저항 R4의 값과 동일하며, 커패시터 C1의 값은 커패시터 C2와 동일하다. Lowpass filter 400 includes operational amplifier U4, operational amplifier U5, resistors R1, R2, R3 and capacitors C1, C2, C3. Here, the resistor R3 is equal to the value of the resistor R1, the resistor R2 is equal to the value of the resistor R4, and the value of the capacitor C1 is equal to the capacitor C2.

여기서 연산 증폭기 U4는 에러 수정 연산 증폭기로서 도 2의 제2연산 증폭기 U2에 대응되고, 연산 증폭기 U5는 반전 증폭 및 저역통과 필터링을 위한 증폭기로서 도 2의 제1연산 증폭기 U3에 대응된다. 이하에서는 연산 증폭기 U4의 유한 직류 이득을 A1이라 하고, 연산 증폭기 U5의 유한 직류 이득을 A2라 한다.Here, the operational amplifier U4 corresponds to the second operational amplifier U2 of FIG. 2 as an error correcting operational amplifier, and the operational amplifier U5 corresponds to the first operational amplifier U3 of FIG. 2 as an amplifier for inverted amplification and low pass filtering. Hereinafter, the finite direct current gain of the operational amplifier U4 is called A 1 , and the finite direct current gain of the operational amplifier U5 is called A 2 .

연산 증폭기 U5를 중심으로 저역통과 필터링 및 반전 증폭을 수행하기 위해, 병렬로 연결된 커패시터 C1과 저항 R2는 최종 출력 Vo와 연산 증폭기 U5의 (-) 단자 사이에 연결되어, 연산 증폭기 U5의 최종 아날로그 출력 Vo가 연산 증폭기 U5의 (-) 단자로 궤환되는 경로를 제공한다. 연산 증폭기 U5의 (+) 단자에는 연산 증폭기 U4의 출력이 연결된다. 차동 입력 신호의 하나인 제1입력신호 Vinp는 저항 R1을 거쳐 연산 증폭기 U5의 (-) 단자와 연산 증폭기 U4의 (-) 단자로 입력된다. To perform lowpass filtering and inverted amplification around op amp U5, capacitor C1 and resistor R2 connected in parallel are connected between the final output Vo and the negative terminal of op amp U5, resulting in the final analog output of op amp U5. Provide a path for Vo to be fed back to the negative terminal of op amp U5. The output of the operational amplifier U4 is connected to the positive terminal of the operational amplifier U5. The first input signal Vinp, which is one of the differential input signals, is input to the negative terminal of the operational amplifier U5 and the negative terminal of the operational amplifier U4 via a resistor R1.

차동 입력 신호의 다른 하나인 제2입력신호 Vinn은 저항 R3을 거쳐 연산 증폭기 U4의 (+) 단자로 입력된다. 저항 R4와 커패시터 C2는 각각 연산 증폭기 U4의 (+) 단자와 접지(또는 기준전압 VREF) 사이에 연결된다. The second input signal Vinn, the other of the differential input signals, is input to the positive terminal of the operational amplifier U4 via the resistor R3. Resistor R4 and capacitor C2 are connected between the positive terminal of op amp U4 and ground (or reference voltage V REF ), respectively.

커패시터 C3는 도 2의 커패시터 C에 대응된다. Capacitor C3 corresponds to capacitor C of FIG.

저역통과 필터(400)의 출력 Vo를 구하기 위하여, 먼저 연산 증폭기 U5의 (+) 단자를 접지 또는 기준 전압 VREF에 연결된 경우를 고려하여 전압 Vo를 구하면, 다음의 수학식 6과 같다. 이때, 저역통과 필터(400)는 저항 R1, 저항 R2와 커패시터 C1을 포함하는 1차 저역 통과 필터로 동작한다.In order to obtain the output Vo of the low pass filter 400, first, a voltage Vo is obtained by considering the case in which the positive terminal of the operational amplifier U5 is connected to ground or the reference voltage V REF . In this case, the low pass filter 400 operates as a first order low pass filter including a resistor R 1, a resistor R 2, and a capacitor C 1.

Figure 112007001436410-pat00006
Figure 112007001436410-pat00006

수학식 6을 참조하면, 출력 Vo는 직류 이득이 R2/R1이고, 아날로그 입력 Vinp를 반전시킨 값이며, 그 차단 주파수가 1/(2πR2C1)인 저역 통과 필터의 특성이 있다.Referring to Equation 6, the output Vo has a characteristic of a low pass filter having a DC gain of R 2 / R 1 , an inverted analog input Vinp, and a cutoff frequency of 1 / (2πR 2 C 1 ).

이번에는, 제2입력신호 Vinn(Vinn=-Vinp, Vinn은 Vinp의 차동신호)가 저항 R3, 저항 R4 및 커패시터 C2에 의해 분배된 b점의 전압 Vb를 구하면, 다음의 수학식 7과 같다. This time, when the second input signal Vinn (Vinn = -Vinp, where Vinn is the differential signal of Vinp) obtains the voltage V b at point b divided by the resistor R3, the resistor R4, and the capacitor C2, the following equation (7) is obtained. .

Figure 112007001436410-pat00007
Figure 112007001436410-pat00007

여기서, 저항 R3=R1, R4=R2, C2=C1이며, 전압 Vb도 직류 이득이 R4/(R3+R4)=R2/(R1+R2)이고, 차단 주파수가 1/[2π(R3R4C2)/(R3+R4)]=1/[2π(R1R2C1)/(R1+R2)]인 1차 저역 통과 필터의 특성이 있다.Here, the resistances R 3 = R 1 , R 4 = R 2 , C 2 = C 1 , and the voltage V b also has a DC gain of R 4 / (R 3 + R 4 ) = R 2 / (R 1 + R 2 ) 1 with a cutoff frequency of 1 / [2π (R 3 R 4 C 2 ) / (R 3 + R 4 )] = 1 / [2π (R 1 R 2 C 1 ) / (R 1 + R 2 )] There is a characteristic of a low pass filter.

도 5를 참조하여, 도 4의 저역통과 필터(400)의 동작을 설명한다.Referring to FIG. 5, the operation of the low pass filter 400 of FIG. 4 will be described.

b점의 전압 Vb와 a점의 전압 Va를 각각 입력으로 하는 연산 증폭기 U4는 Vb와 Va의 차 전압을 증폭하여 c점으로 출력하므로 Vb=Va=Vc이다. The operational amplifier U4 which inputs the voltage V b at the b point and the voltage V a at the a point, respectively, amplifies the difference voltage between V b and V a and outputs it to the point c so that V b = V a = Vc.

연산 증폭기 U5의 입력 왜곡 성분을 Vd, 연산 증폭기 U5의 출력의 전원 잡음을 Vn, 연산 증폭기 U4의 유한 직류 이득을 A1, 연산 증폭기 U5의 유한 직류 이득을 A2, Vinp=-Vinn, R1=R2=R3=R4=R, C1=C2=C라 할 때, 도 5의 등가 모델로부터 아날로그 출력 신호 Vo는 다음의 수학식 8과 같다. Vd input distortion component of operational amplifier U5, power supply noise of output of operational amplifier U5 Vn, finite direct current gain of operational amplifier U4 A 1 , finite direct current gain of operational amplifier U5 A 2 , Vinp = -Vinn, R 1 = R 2 = R 3 = R 4 = R, C 1 = C 2 = C, the analog output signal Vo from the equivalent model of FIG.

Figure 112007001436410-pat00008
Figure 112007001436410-pat00008

여기서, 연산 증폭기 U4 및 U5의 유한 직류 이득 A1과 A2가 상당히 크다고 할 때 수학식 8은 다음의 수학식 9와 같이 정리된다.Here, when the finite direct current gains A 1 and A 2 of the operational amplifiers U4 and U5 are considerably large, Equation 8 is summarized as in Equation 9 below.

Figure 112007001436410-pat00009
Figure 112007001436410-pat00009

수학식 9를 참조하면, 저역통과 필터(400)는 제1입력신호 Vinp(=-Vinn)를 직류 이득 2로 반전 증폭시키면서 차단 주파수가 1/(2πRC)인 저역 통과 필터로 동작한다.Referring to Equation 9, the low pass filter 400 operates as a low pass filter having a cutoff frequency of 1 / (2πRC) while inverting and amplifying the first input signal Vinp (= − Vinn) with a DC gain of 2.

그러면서, 종래의 저역통과 필터(100)의 주파수 특성인 수학식 3과 비교할 때, 연산 증폭기 U5의 입력에서 발생한 왜곡 성분 Vd와 전원 잡음 Vn은 1/A1만큼 감소되었음을 알 수 있다. As compared with Equation 3, which is a frequency characteristic of the conventional low pass filter 100, it can be seen that the distortion component Vd and the power supply noise Vn generated at the input of the operational amplifier U5 are reduced by 1 / A 1 .

도 6은 도 4의 저역통과 필터의 동작설명에 제공되는 파형도이다. 6 is a waveform diagram provided to explain the operation of the low pass filter of FIG.

도 6은, 차동인 제1입력신호 Vinp와 제2입력신호 Vinn이 직류 기준 전압 VREF를 중심으로 피크 투 피크 전압의 크기가 Vin인 정현파(Sine wave)이고, 저항 R1=R2=R3=R4, 커패시터 C1=C2인 경우의 각 지점의 전압을 도시하고 있다. FIG. 6 shows a sine wave in which a differential first input signal Vinp and a second input signal Vinn have a magnitude of a peak-to-peak voltage Vin around a DC reference voltage V REF , and resistor R 1 = R 2 = R The voltage at each point when 3 = R 4 and capacitor C 1 = C 2 is shown.

에러 수정 연산 증폭기 U4의 출력 VC는The output V C of the error correcting operational amplifier U4 is

Figure 112007001436410-pat00010
이며,
Figure 112007001436410-pat00010
Is,

그 위상(phase)은 제2입력신호 Vinn과 동일하다. The phase is the same as the second input signal Vinn.

Va=VC=Vin/2이므로, 아날로그 출력 Vo는 그 위상이 제2입력신호 Vinn과 동일하고, 제1입력신호 Vinp와는 반대이며, 그 크기는Since V a = V C = Vin / 2, the analog output Vo has the same phase as the second input signal Vinn, opposite to the first input signal Vinp, and its magnitude is

Figure 112007001436410-pat00011
임을 알 수 있다.
Figure 112007001436410-pat00011
It can be seen that.

도 2의 연속시간 필터(200)의 후단에는 소정의 기준전압 VREF를 기준으로 동작하는 아날로그 신호처리기가 위치할 수 있다. 이 경우, 소비전력을 감소시키기 위해 도 2의 연속시간 필터(200)를 파워다운(power-down) 시키더라도 기존에 형성된 경로에 의해 입력 차동 신호가 출력 Vo에 영향을 주지않도록 할 필요가 있다. 이러한 경우를 위해, 도 2의 연속시간 필터(200)는 부가적인 구성을 포함할 수 있다. 이하에서는 도 4의 저역통과 필터를 기초로 이러한 구성을 설명한다.An analog signal processor operating based on a predetermined reference voltage V REF may be positioned at a rear end of the continuous time filter 200 of FIG. 2. In this case, even if the continuous time filter 200 of FIG. 2 is powered down in order to reduce power consumption, it is necessary to prevent the input differential signal from affecting the output Vo by the existing path. For this case, the continuous time filter 200 of FIG. 2 may include an additional configuration. Hereinafter, this configuration will be described based on the low pass filter of FIG. 4.

도 7은 본 발명의 다른 실시 예에 따른 차동 입력 단일 출력의 연속시간 저역통과 필터의 회로도이다. 이하에서는, 도 4 내지 도 7을 참조하여 본 발명의 차동 입력 단일 출력의 연속시간 저역통과 필터의 다른 실시 예를 설명한다.7 is a circuit diagram of a continuous time low pass filter of a differential input single output according to another embodiment of the present invention. Hereinafter, another embodiment of the continuous time low pass filter of the differential input single output according to the present invention will be described with reference to FIGS. 4 to 7.

도 7을 참조하면, 본 발명의 저역통과 필터(710)의 전단에 기준전압 VREF를 기준으로 동작하는 제1아날로그 신호처리기(730)가 위치하고, 저역통과 필터(710)의 후단에는 기준전압 VREF를 기준으로 동작하는 제2아날로그 신호처리기(750)가 위 치하고 있다.Referring to FIG. 7, the first analog signal processor 730 operating based on the reference voltage V REF is positioned at the front of the low pass filter 710 of the present invention, and at the rear of the low pass filter 710. The second analog signal processor 750 operating based on REF is located.

저역통과 필터(710)는 제1아날로그 신호처리기(730)로부터 제1입력신호 Vinp 및 제2입력신호 Vinn를 입력받으며, 제1입력신호 Vinp 및 제2입력신호 Vinn은 도 6의 그것과 동일하다. The low pass filter 710 receives the first input signal Vinp and the second input signal Vinn from the first analog signal processor 730, and the first input signal Vinp and the second input signal Vinn are the same as those of FIG. 6. .

저역통과 필터(710)는 도 4의 저역통과 필터(400)에 포함된 구성과 함께 아날로그 스위치 SW1, SW2, SW3, SW4, SW5를 더 포함한다. 따라서, 저역통과 필터(710)는 기본적으로 수학식 9와 같은 출력 Vo를 제2아날로그 신호처리기(750)로 출력한다. The low pass filter 710 further includes analog switches SW1, SW2, SW3, SW4, and SW5 together with the configuration included in the lowpass filter 400 of FIG. 4. Accordingly, the low pass filter 710 basically outputs an output Vo as shown in Equation 9 to the second analog signal processor 750.

스위치 SW1은 일 측이 a점에 연결되고 다른 한 측은 접지된다. 스위치 SW2는 일 측이 b점에 연결되고 다른 한 측은 접지된다. 스위치 SW3은 일 측이 연산 증폭기 U5의 출력에 연결되고 다른 일 측은 전원에 연결된다. The switch SW1 has one side connected to a point and the other side grounded. Switch SW2 has one side connected to point b and the other side grounded. The switch SW3 has one side connected to the output of the operational amplifier U5 and the other side connected to the power supply.

스위치 SW4는 그 일 측이 연산 증폭기 U5의 출력단에 연결되고 다른 일 측은 저역통과 필터(710)의 최종 출력 Vo에 연결되어, 연산 증폭기 U5의 출력단과 최종 출력 Vo 사이를 단속(斷續)한다. 스위치 SW5는 일 측이 최종 출력 Vo에 연결되고, 다른 한 측은 직류 기준 전압 VREF에 연결된다.One end of the switch SW4 is connected to the output terminal of the operational amplifier U5 and the other side is connected to the final output Vo of the low pass filter 710 to intercept between the output terminal of the operational amplifier U5 and the final output Vo. The switch SW5 has one side connected to the final output Vo and the other side connected to the DC reference voltage V REF .

스위치 SW1, SW2, SW3, SW4 및 SW5는 저역통과 필터(710) 외부의 제어신호에 의해 제어될 수 있다. 그리고 제어신호는 제1아날로그 신호처리기(730)로부터의 입력신호와 관련될 수 있다. 예를 들어, 저역통과 필터(710)가 제1아날로그 신호처리기(730)의 출력을 수신하지 않을 경우이면, 스위치 SW1, SW2, SW3 및 SW5를 턴 온(Turn on) 시키고, 스위치 SW4는 턴 오프(Off) 한다. 그리고 제1아날로그 신호처리기(730)의 출력을 입력받고자 할 경우, 제어신호는 스위치 SW1, SW2, SW3 및 SW5를 턴 오프시키고, 스위치 SW4를 턴 온 한다. 다시 말해 스위치 SW4는 나머지 다른 스위치의 동작과 반대로 제어된다.The switches SW1, SW2, SW3, SW4, and SW5 may be controlled by a control signal external to the low pass filter 710. The control signal may be related to an input signal from the first analog signal processor 730. For example, when the low pass filter 710 does not receive the output of the first analog signal processor 730, the switches SW1, SW2, SW3, and SW5 are turned on, and the switch SW4 is turned off. (Off) When the output of the first analog signal processor 730 is input, the control signal turns off the switches SW1, SW2, SW3, and SW5, and turns on the switch SW4. In other words, switch SW4 is controlled as opposed to the operation of the other switches.

또한 스위치의 동작과 연동되어, 스위치 SW1, SW2, SW3 및 SW5가 턴 온 되면 연산 증폭기 U5와 연산 증폭기 U4는 파워 다운(Power down)되고, 스위치 SW1, SW2, SW3 및 SW5가 턴 오프 되면 연산 증폭기 U5와 연산 증폭기 U4는 파워 온(on) 된다. In conjunction with the operation of the switch, the operational amplifier U5 and operational amplifier U4 are powered down when the switches SW1, SW2, SW3, and SW5 are turned on, and the operational amplifier when the switches SW1, SW2, SW3, and SW5 are turned off. U5 and op amp U4 are powered on.

스위치 SW1, SW2, SW3 및 SW5가 턴 온 될 때, 연산 증폭기 U5과 연산 증폭기 U4의 (-) 단자와 연산 증폭기 U4의 (+) 단자는 접지됨으로써, 연산 증폭기 U4의 출력 Vc는 0 V가 된다. 따라서, 연산 증폭기 U5의 (+) 단자와 (-) 단자는 모두 0 V가 되므로, 연산 증폭기 U5의 출력단은 임의의 전압 값을 가지게 된다. 이러한 연산 증폭기 U5의 출력단 전압은 스위치 SW3에 의해 전원 전압이 된다. 이때 스위치 SW4는 턴 오프되고, 스위치 SW5은 턴 온 되므로, 저역통과 필터(710)의 출력 Vo는 차동 입력 신호와 무관한 직류 기준 전압 VREF를 출력한다.When the switches SW1, SW2, SW3, and SW5 are turned on, the negative terminal of the operational amplifier U5, the operational amplifier U4 and the positive terminal of the operational amplifier U4 are grounded, so that the output Vc of the operational amplifier U4 becomes 0 V. . Accordingly, since both the positive terminal and the negative terminal of the operational amplifier U5 become 0 V, the output terminal of the operational amplifier U5 has an arbitrary voltage value. The output terminal voltage of this operational amplifier U5 becomes the power supply voltage by the switch SW3. At this time, since the switch SW4 is turned off and the switch SW5 is turned on, the output Vo of the low pass filter 710 outputs a DC reference voltage V REF independent of the differential input signal.

스위치 SW1, SW2, SW3 및 SW5가 턴 오프될 때, 연산 증폭기 U5와 연산 증폭기 U4는 파워 온 되고 스위치 SW4는 턴 온 된다. 따라서, 저역통과 필터(710)는 도 4의 저역통과 필터(400)와 같이 동작하여, 제1아날로그 신호처리기(730)로부터 입력되는 차동인 제1입력신호 Vinp, 제2입력신호 Vinn을 증폭하고 저역통과 필터링한 단일 출력 Vo를 제2아날로그 신호처리기(750)로 출력한다. When switches SW1, SW2, SW3 and SW5 are turned off, operational amplifier U5 and operational amplifier U4 are powered on and switch SW4 is turned on. Accordingly, the low pass filter 710 operates like the low pass filter 400 of FIG. 4 to amplify the differential first input signal Vinp and the second input signal Vinn input from the first analog signal processor 730. The low pass filtered single output Vo is output to the second analog signal processor 750.

이때 연산 증폭기 U4의 유한 직류 이득을 A1, 연산 증폭기 U5의 유한 직류 이득을 A2, Vinp=-Vinn, R1=R2=R3=R4=R, C1=C2=C라 하면, 저역통과 필터(710)의 출력 Vo는 도 5의 등가 모델로부터 수학식 8과 동일하고, 연산 증폭기 U4와 연산 증폭기 U5의 유한 직류 이득 A1, A2가 크다고 할 때 수학식 9와 동일하다.In this case, the finite DC gain of the operational amplifier U4 is A 1 , and the finite DC gain of the operational amplifier U5 is A 2 , Vinp = -Vinn, R 1 = R 2 = R 3 = R 4 = R, C 1 = C 2 = C. In other words, the output Vo of the low pass filter 710 is equal to Equation 8 from the equivalent model of FIG. 5, and is equal to Equation 9 when the finite DC gains A 1 and A 2 of the operational amplifier U4 and the operational amplifier U5 are large. Do.

따라서, 도 7의 저역통과 필터(710)는 소비전력을 감소시키기 위해 연산 증폭기 U4 및 U5를 파워 다운시키더라도 입력되는 차동 신호에 의한 영향이 출력 Vo에 포함되지 아니하며, 후단 회로의 동작에 필요한 직류 기준전압을 제공할 수 있다.Accordingly, the low pass filter 710 of FIG. 7 does not include the influence of the input differential signal on the output Vo even when the operational amplifiers U4 and U5 are powered down to reduce the power consumption, and the direct current required for the operation of the rear circuit. A reference voltage can be provided.

이상에서, 본 발명의 연속시간 필터의 다른 실시 예를 설명하면서 도 7에 기초한 저역통과 필터를 예로 들었다. 그러나, 도 2의 임피던스 Z1, Z2의 조합에 의해, 스위치 SW1, SW2, SW3, SW4 및 SW5를 포함하는 고역통과 필터(HPF: High Pass Filter), 대역통과 필터(BPF: Band Pass Filter), 대역제거필터(BSF: Band Stop Filter) 등으로 구현할 수 있다. 이 경우, 각 스위치(예를 들어, 도 7의 스위치 SW1, SW2, SW3 및 SW5)는 필터로의 입력신호가 출력 쪽으로 인가되지 않도록 하는 방법으로 설계되어야 하며, 스위치들 중 하나(예를 들어, 도 7의 스위치 SW5)는 필터가 파워 다운되었을 때 소정 기준전압을 후단 회로에 공급할 수 있도록 기준전압과 연결되어야 할 것이다. In the above, the low-pass filter based on FIG. 7 was mentioned as an example, demonstrating another embodiment of the continuous time filter of this invention. However, the combination of impedances Z1 and Z2 in FIG. 2 results in a high pass filter (HPF), a band pass filter (BPF), and a band including switches SW1, SW2, SW3, SW4, and SW5. A band stop filter (BSF) may be implemented. In this case, each switch (e.g., switches SW1, SW2, SW3 and SW5 in FIG. 7) should be designed in such a way that an input signal to the filter is not applied to the output, and one of the switches (e.g., Switch SW5 of FIG. 7 should be connected to a reference voltage so that a predetermined reference voltage can be supplied to a subsequent circuit when the filter is powered down.

본 발명은 디바이스 및 시스템으로 구현될 수 있다. 또한, 본 발명이 컴퓨터 소프트웨어로 구현될 때는, 본 발명의 구성요소는 필요한 동작의 수행에 필요한 코드 세그먼트(code segment)로 대치될 수 있다. 프로그램이나 코드 세그먼트는 마이크로프로세서에 의해 처리될 수 있는 매체에 저장될 수 있으며, 전송매체나 통신 네트워크를 통하여 반송파(carrier waves)와 결합된 컴퓨터 데이터로서 전송될 수 있다.The invention can be implemented in devices and systems. In addition, when the present invention is implemented in computer software, the components of the present invention may be replaced with code segments necessary for performing necessary operations. The program or code segment may be stored in a medium that can be processed by a microprocessor and transmitted as computer data coupled with carrier waves via a transmission medium or communication network.

마이크로프로세서에 의해 처리될 수 있는 매체는 전자회로, 반도체 메모리 소자, 롬(ROM), 플래시(Flash) 메모리, EEPROM(Electrically Erasable Programmable Read-Only Memory), 플로피 디스크(Floppy Disk), 광학적 디스크, 하드(Hard) 디스크, 광섬유, 무선 네트워크 등과 같이 정보를 전달하고 저장할 수 있는 것을 포함한다. 또한, 컴퓨터 데이터는 전기적 네트워크 채널, 광섬유, 전자기장, 무선 네트워크 등을 통해 전송될 수 있는 데이터를 포함한다. The media that can be processed by the microprocessor include electronic circuits, semiconductor memory devices, ROMs, flash memory, electrically erasable programmable read-only memory (EEPROM), floppy disks, optical disks, and hard disks. (Hard) Includes the ability to transmit and store information such as disks, fiber optics, wireless networks, and the like. Computer data also includes data that can be transmitted over electrical network channels, optical fibers, electromagnetic fields, wireless networks, and the like.

또한, 이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안 될 것이다.In addition, although the preferred embodiment of the present invention has been shown and described above, the present invention is not limited to the above-described specific embodiment, the technical field to which the invention belongs without departing from the spirit of the invention claimed in the claims. Of course, various modifications can be made by those skilled in the art, and these modifications should not be individually understood from the technical spirit or the prospect of the present invention.

이상에서 상세히 설명한 바와 같이 본 발명에 따른 차동 입력 단일 출력의 연속시간 필터는 전원전압이 낮아 연산 증폭기의 유한 직류 이득이 낮을 때와 연산 증폭기의 내부 바이어스 전류가 증가하여 연산 증폭기의 유한 직류 이득이 낮을 때 발생하는 연산 증폭기의 오프셋(Offset) 등으로 인한 입력 신호의 왜곡에 의한 출력의 왜곡과 전원 잡음에 의한 출력의 왜곡을 줄일 수 있다. As described in detail above, the continuous input filter of the differential input single output according to the present invention has a low power supply voltage so that the finite direct current gain of the op amp is low and the internal bias current of the op amp is increased so that the finite direct current gain of the op amp is low. The distortion of the output due to the distortion of the input signal due to the offset of the operational amplifier, and the distortion of the output due to power supply noise can be reduced.

이에 따라, 차동 입력 아날로그 신호를 입력으로 하여 단일 아날로그 신호를 출력할 필요가 있는 고정밀 아날로그 신호를 처리에 본 발명의 필터가 사용될 수 있다.Accordingly, the filter of the present invention can be used for processing a high precision analog signal that needs to output a single analog signal with a differential input analog signal as an input.

또한 본 발명의 연속시간 필터는 입력신호를 처리하지 않기 위하여 파워 다운되는 경우에도 후단회로를 위한 소정의 직류 기준전압을 제공할 수 있다.In addition, the continuous time filter of the present invention can provide a predetermined DC reference voltage for the after-stage circuit even when powered down to not process the input signal.

Claims (4)

유한 직류이득 A1을 가지고 증폭하며 출력단이 최종출력 Vo에 연결된 제1연산증폭기;A first operational amplifier, amplified with a finite DC gain A 1 and having an output stage coupled to the final output Vo; 아날로그 신호인 제1입력신호와 상기 제1연산증폭기의 (-)단자 사이에 연결되는 임피던스 Z1; An impedance Z 1 connected between the first input signal, which is an analog signal, and the negative terminal of the first operational amplifier; 상기 최종출력 Vo가 상기 제1연산증폭기의 (-)단자로 궤환되는 경로 상에 형성된 임피던스 Z2;An impedance Z 2 formed on a path through which the final output Vo is fed back to the negative terminal of the first operational amplifier; 유한 직류이득 A2를 가지고 자신의 (-)단자가 상기 제1연산증폭기의 (-)단자와 연결되며, 증폭한 신호를 상기 제1연산증폭기의 (+)단자로 출력하는 제2연산증폭기;A second operational amplifier having a finite DC gain A 2 and having its negative terminal connected to the negative terminal of the first operational amplifier and outputting the amplified signal to the positive terminal of the first operational amplifier; 상기 제1입력신호와 차동인 제2입력신호와 상기 제2연산증폭기의 (+)단자 사이에 연결되며, 상기 임피던스 Z1과 같은 값의 임피던스 Z3; 및The first input signal and a differential of the second input signal and the second of the operational amplifier (+) is connected between the terminals, the impedance of the same value as the impedance Z 1, Z 3; And 상기 제2연산증폭기의 (+)단자와 접지 사이에 연결되며, 상기 임피던스 Z2와 같은 값의 임피던스 Z4를 포함하고,It is connected between the positive terminal of the second operational amplifier and the ground, and comprises an impedance Z 4 of the same value as the impedance Z 2 , 상기 임피던스 Z1과 임피던스 Z2의 조합에 의해 상기 제1입력신호 및 제2입력신호를 저역통과 필터링하는 필터로 동작하는 것을 특징으로 하는 차동 입력 단일 출력의 연속시간 필터.And a filter for low-pass filtering the first input signal and the second input signal by a combination of the impedance Z 1 and the impedance Z 2 . 제 1항에 있어서,The method of claim 1, 상기 제1연산증폭기의 (-)단자와 접지 사이에 연결되는 스위치 SW1;A switch SW1 connected between the negative terminal of the first operational amplifier and a ground; 상기 제2연산증폭기의 (+)단자와 접지 사이에 연결되는 스위치 SW2;A switch SW2 connected between the positive terminal of the second operational amplifier and a ground; 상기 제1연산증폭기의 출력단과 전원 전압 사이에 연결되는 스위치 SW3;A switch SW3 connected between the output terminal of the first operational amplifier and a power supply voltage; 상기 제1연산증폭기의 출력단과 상기 최종출력 Vo 사이를 단속(斷續)하는 스위치 SW4; 및A switch SW4 intermittent between the output terminal of the first operational amplifier and the final output Vo; And 상기 최종출력 Vo와 소정의 직류 기준전압 사이에 연결되는 스위치 SW5를 더 포함하고, And a switch SW5 connected between the final output Vo and a predetermined DC reference voltage. 상기 제1입력신호 및 제2입력신호를 수신하지 않을 경우에 상기 스위치 SW1, SW2, SW3 및 SW5는 턴 온 되고, 스위치 SW4는 턴 오프 되는 것을 특징으로 하는 차동 입력 단일 출력의 연속시간 필터.And the switch SW1, SW2, SW3, and SW5 are turned on and the switch SW4 is turned off when the first input signal and the second input signal are not received. 제 2항에 있어서,The method of claim 2, 상기 스위치 SW4가 턴 오프 될 때, 상기 제1연산증폭기 및 제2연산증폭기도 파워 다운(Power down) 되는 것을 특징으로 하는 차동 입력 단일 출력의 연속시간 필터.And the first operational amplifier and the second operational amplifier are also powered down when the switch SW4 is turned off. 제 1항에 있어서,The method of claim 1, 상기 임피던스 Z1과 임피던스 Z2의 조합은 저역통과 필터링을 위한 것으로, 상기 임피던스 Z1은 저항이고 상기 임피던스 Z2는 저항과 커패시터의 병렬인 것을 특징으로 하는 차동 입력 단일 출력의 연속시간 필터. Wherein the combination of impedance Z 1 and impedance Z 2 is for low pass filtering, wherein impedance Z 1 is a resistor and the impedance Z 2 is a parallel of resistor and capacitor.
KR1020070001807A 2007-01-06 2007-01-06 Low Distortion Differential Input Single Ended Output Continuous-Time Filter KR100858311B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070001807A KR100858311B1 (en) 2007-01-06 2007-01-06 Low Distortion Differential Input Single Ended Output Continuous-Time Filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070001807A KR100858311B1 (en) 2007-01-06 2007-01-06 Low Distortion Differential Input Single Ended Output Continuous-Time Filter

Publications (2)

Publication Number Publication Date
KR20080064924A KR20080064924A (en) 2008-07-10
KR100858311B1 true KR100858311B1 (en) 2008-09-11

Family

ID=39815994

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070001807A KR100858311B1 (en) 2007-01-06 2007-01-06 Low Distortion Differential Input Single Ended Output Continuous-Time Filter

Country Status (1)

Country Link
KR (1) KR100858311B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10224180A (en) 1997-01-23 1998-08-21 Nat Science Council Of Roc Secondary high-frequency differential filter
KR20010009197A (en) * 1999-07-08 2001-02-05 윤종용 Band pass filter for tuner

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10224180A (en) 1997-01-23 1998-08-21 Nat Science Council Of Roc Secondary high-frequency differential filter
KR20010009197A (en) * 1999-07-08 2001-02-05 윤종용 Band pass filter for tuner

Also Published As

Publication number Publication date
KR20080064924A (en) 2008-07-10

Similar Documents

Publication Publication Date Title
US7671672B2 (en) Baseband noise reduction
US6734723B2 (en) Chopper chopper-stabilized operational amplifiers and methods
KR101893856B1 (en) Dc offset tracking circuit
US20070096812A1 (en) Switching amplifier with output filter feedback
KR20030027801A (en) Self-operating pwm amplifier
JP2002534884A (en) Noise reduction mechanism for operational amplifier
KR100902002B1 (en) Digital microphone with high input impedance linear pre-amplifier
KR100968807B1 (en) Variable gain amplifier and reciver including the same
KR100858311B1 (en) Low Distortion Differential Input Single Ended Output Continuous-Time Filter
WO2018061386A1 (en) Class d amplifier
EP3453112B1 (en) Single-ended instrumentation folded cascode amplifier
CN113169711B (en) Audio amplifier with integrated filter
CN109275071B (en) Audio processing device, chip, system and method
JP6512826B2 (en) Differential amplifier
KR20090047619A (en) Wide band amplifier
JP2004282544A (en) D-class power amplifying circuit
TWI841604B (en) Audio amplifier with integrated filter
JP3612474B2 (en) Amplifier circuit
KR101094705B1 (en) Differential Amplifier Circuit
KR101128451B1 (en) Input signal amplifying device
KR100858314B1 (en) Low Distortion Inverting Amplifier Circuit
KR100834038B1 (en) Low distortion inverting amplifier circuit and analog signal processing apparatus using the inverting amplifier circuit
CN209659248U (en) A kind of onboard audio signal single supply filtering and amplifying circuit
CN107959911B (en) Amplifier device
KR100834041B1 (en) Low distortion non-inverting amplifier circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120903

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130906

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140904

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170905

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180905

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190903

Year of fee payment: 12