KR101128451B1 - Input signal amplifying device - Google Patents

Input signal amplifying device Download PDF

Info

Publication number
KR101128451B1
KR101128451B1 KR1020040074758A KR20040074758A KR101128451B1 KR 101128451 B1 KR101128451 B1 KR 101128451B1 KR 1020040074758 A KR1020040074758 A KR 1020040074758A KR 20040074758 A KR20040074758 A KR 20040074758A KR 101128451 B1 KR101128451 B1 KR 101128451B1
Authority
KR
South Korea
Prior art keywords
output
differential
differential amplifier
amplifier
pass filter
Prior art date
Application number
KR1020040074758A
Other languages
Korean (ko)
Other versions
KR20060025892A (en
Inventor
김성렬
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040074758A priority Critical patent/KR101128451B1/en
Publication of KR20060025892A publication Critical patent/KR20060025892A/en
Application granted granted Critical
Publication of KR101128451B1 publication Critical patent/KR101128451B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45484—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit
    • H03F3/45596—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit by offset reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/06—Frequency selective two-port networks including resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/168—Two amplifying stages are coupled by means of a filter circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 입력신호 증폭 장치에 관한 것으로써, 특히, 차동증폭기에서 입력신호의 증폭시 DC 오프셋 전압을 보상하여 차동 신호의 증폭 이득을 최대화시킬 수 있도록 하는 기술을 개시한다. 이를 위해, 본 발명은 서로 반대 위상을 갖는 차동 입력신호를 차동증폭하고, 차동증폭된 신호에서 DC 전압을 추출하여 주파수가 낮은 공통 모드 전압을 각각 출력하며, 출력된 공통 모드 전압을 이용하여 AC 전압을 차동증폭하여 차동 출력신호를 출력하도록 함으로써 입력신호의 주파수 변화에 따른 DC 오프셋 전압의 변화를 최소화할 수 있도록 하는 효과를 제공한다. The present invention relates to an input signal amplification apparatus, and more particularly, discloses a technique for maximizing amplification gain of a differential signal by compensating for a DC offset voltage when amplifying an input signal in a differential amplifier. To this end, the present invention differentially amplifies differential input signals having opposite phases, extracts a DC voltage from the differentially amplified signal, and outputs a common frequency voltage having a low frequency, respectively, using an output common mode voltage. By differentially amplifying and outputting the differential output signal, it is possible to minimize the change of the DC offset voltage according to the frequency change of the input signal.

Description

입력신호 증폭 장치{Input signal amplifying device}Input signal amplifying device

도 1 및 도 2는 종래의 입력신호 증폭 장치에 관한 구성도. 1 and 2 is a block diagram of a conventional input signal amplification device.

도 3은 본 발명에 따른 입력신호 증폭 장치에 관한 구성도. 3 is a block diagram of an input signal amplifying apparatus according to the present invention.

도 4는 본 발명에 따른 입력신호 증폭 장치에 관한 다른 실시예. 4 is another embodiment of an input signal amplifying apparatus according to the present invention;

도 5는 본 발명에 따른 입력신호 증폭 장치에 관한 또 다른 실시예. 5 is another embodiment of an input signal amplifying apparatus according to the present invention.

본 발명은 입력신호 증폭 장치에 관한 것으로써, 특히, 차동증폭기에서 입력신호의 증폭시 DC 오프셋 전압을 보상하여 차동 신호의 증폭 이득을 최대화시킬 수 있도록 하는 기술이다. The present invention relates to an input signal amplification apparatus, and more particularly, a technique for maximizing the amplification gain of a differential signal by compensating a DC offset voltage when amplifying an input signal in a differential amplifier.

도 1은 종래기술에 따른 입력신호 증폭 장치의 구성도이다. 1 is a block diagram of an input signal amplifying apparatus according to the prior art.

종래의 입력신호 증폭 장치는 HPF(High Pass Filter;고대역 통과 필터)(1), 차동증폭기(2) 및 HPF(3)를 구비한다. Conventional input signal amplification apparatus includes a high pass filter (HPF) (1), a differential amplifier (2) and HPF (3).

HPF(1)는 차동 입력신호 IN+,IN-에서 DC 전압은 제거하고 AC 신호만을 필터링하여 주파수가 높은 신호를 차동증폭기(2)에 제공한다. 차동증폭기(2)는 HPF(2)의 출력을 차동증폭하여 출력한다. HPF(3)는 차동증폭기(2)의 출력에서 DC 전압은 제거하고 AC 신호만을 필터링하여 주파수가 높은 신호를 차동 출력신호 OUT-,OUT+로써 제공한다. The HPF 1 removes the DC voltage from the differential input signals IN + and IN- and filters only the AC signal to provide a high frequency signal to the differential amplifier 2. The differential amplifier 2 differentially outputs the output of the HPF 2. The HPF 3 removes the DC voltage at the output of the differential amplifier 2 and filters only the AC signal to provide a high frequency signal as the differential output signals OUT- and OUT +.

여기서, 차동 입력신호 IN+,IN-와 차동 출력신호 OUT-,OUT+는 각각 서로 반대의 위상을 가진다. 그리고, HPF(1,3)는 주로 캐패시터와 저항을 사용하여 DC 성분을 차단한다. 이때, 입력신호 IN+,IN-의 주파수가 높은 경우 비교적 작은 캐패시터를 사용하여 DC 성분을 충분히 차단할 수 있게 된다. Here, the differential input signals IN +, IN- and the differential output signals OUT-, OUT + have opposite phases, respectively. And, the HPF (1, 3) mainly blocks the DC component using a capacitor and a resistor. In this case, when the frequency of the input signals IN + and IN- is high, a DC component can be sufficiently blocked by using a relatively small capacitor.

이러한 구성을 갖는 종래의 입력신호 증폭 장치는 오프셋(Offset) 전압을 포함하는 차동 입력신호 IN+,IN-를 증폭하는 경우 오프셋 전압을 보상하기 위해 고대역 통과 필터(1,3)를 사용한다. The conventional input signal amplifying apparatus having such a configuration uses a high pass filter (1, 3) to compensate for the offset voltage when amplifying the differential input signals IN +, IN- including the offset voltage.

하지만, 입력신호 증폭 장치는 주로 낮은 주파수 신호(60㎐ 이상)를 처리하기 때문에 DC 성분을 차단하기 위해 캐패시터를 사용하는 경우 매우 큰 값의 캐패시터와 큰 저항을 사용해야만 한다. 이에 따라, 레이아웃 면적이 크게 증가하게 되는 문제점이 있다. However, since the input signal amplification device mainly processes low frequency signals (above 60 kHz), when capacitors are used to block DC components, very large capacitors and large resistors must be used. Accordingly, there is a problem that the layout area is greatly increased.

또한, 큰 캐패시터와 저항을 사용할 경우 시정수 값이 매우 커지기 때문에 HPF(1,3)의 시간 지연이 매우 커지게 된다. 이에 따라, 처리하고자 하는 신호의 동작 주파수가 감소되어 신호의 왜곡 현상이 발생하게 되는 문제점이 있다. In addition, the use of large capacitors and resistors increases the time constant of the HPF (1,3) because the time constant is very large. Accordingly, the operating frequency of the signal to be processed is reduced, causing a distortion of the signal.

이러한 문제점을 해결하기 위하여 도 2에서와 같이 DC 성분을 회로적으로 추출하여 증폭단의 입력으로 다시 피드백시키는 입력신호 증폭 장치가 개시된 바 있다. In order to solve this problem, as shown in FIG. 2, an input signal amplifying apparatus for extracting a DC component in a circuit and feeding back to an input of an amplifier stage has been disclosed.

종래의 입력신호 증폭 장치는 공통모드 바이어스부(4)와, DC 오프셋 보상부 (5) 및 차동증폭기(10)를 구비한다. 여기서, DC 오프셋 보상부(5)는 임계전압 검출부(Threshold detector)(6,7), 평균 회로부(Average circuit;8) 및 전압/전류 변환부(Voltage/Current Converter;9)를 구비한다. The conventional input signal amplifying apparatus includes a common mode bias unit 4, a DC offset compensator 5 and a differential amplifier 10. The DC offset compensator 5 includes threshold detectors 6 and 7, an average circuit 8, and a voltage / current converter 9.

공통모드 바이어스부(4)는 차동증폭기(10)의 반전 및 비반전 입력단자 사이에 연결되어 공통 모드 전압 VCM(Common Mode Voltage)을 제공한다. DC 오프셋 보상부(5)는 공통모드 바이어스부(4)의 양단 사이에 연결되어 차동증폭기(10)의 차동 입력신호 IN+,IN-의 오프셋 전압을 보상한다. The common mode bias unit 4 is connected between the inverting and non-inverting input terminals of the differential amplifier 10 to provide a common mode voltage VCM (Common Mode Voltage). The DC offset compensator 5 is connected between both ends of the common mode bias unit 4 to compensate for offset voltages of the differential input signals IN + and IN- of the differential amplifier 10.

또한, 오프셋 전압 보상부(5)의 임계전압 검출부(6,7)는 각각 차동 입력신호 IN+,IN-의 공통 모드 전압 VCM을 추출한다. 평균 회로부(8)는 임계전압 검출부(6,7)에서 검출된 반전 및 비반전 공통 모드 전압을 VCM을 평균한다. 전압/전류 변환부(5)는 평균 회로부(8)의 출력 전압을 전류 값으로 변환하여 차동증폭기(10)의 반전 및 비반전 입력 단자에 출력한다. In addition, the threshold voltage detectors 6 and 7 of the offset voltage compensator 5 extract the common mode voltages VCM of the differential input signals IN + and IN-, respectively. The average circuit section 8 averages the inverted and non-inverted common mode voltages VCM detected by the threshold voltage detectors 6 and 7. The voltage / current conversion section 5 converts the output voltage of the average circuit section 8 into a current value and outputs it to the inverting and non-inverting input terminals of the differential amplifier 10.

이러한 구성을 갖는 종래의 입력신호 증폭장치는 큰 시정수 값을 가지지 않고 저주파수에서 동작하기 때문에 레이아웃 면적을 크게 줄일 수 있게 된다. The conventional input signal amplifying device having such a configuration can greatly reduce the layout area because it operates at a low frequency without having a large time constant value.

하지만, 입력신호로부터 DC 성분을 추출해야 하기 때문에 DC 오프셋 보상부(5)가 필연적으로 구비되어야 한다. 이러한 경우 회로의 구조가 복잡해질 뿐만 아니라 블럭 내부에서 미스매치(Mismatch) 현상이 발생하여 부가적인 DC 오프셋 문제를 유발하게 되다. 또한, 입력신호의 주파수에 따라 충/방전 시간이 변화되어 DC 추출 특성이 달라지기 때문에 균일한 특성을 유지하기 어렵게 되는 문제점이 있다. However, since the DC component must be extracted from the input signal, the DC offset compensator 5 is necessarily provided. In this case, not only is the structure of the circuit complicated, but also a mismatch occurs inside the block, which causes an additional DC offset problem. In addition, since the charge / discharge time is changed according to the frequency of the input signal and the DC extraction characteristic is changed, it is difficult to maintain uniform characteristics.

본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로, 특히, 입력신호의 증폭시 DC 오프셋 전압을 보상하여 차동 신호의 증폭 이득을 최대화시킴으로써 로직 상태를 판별하기 위한 최적화 상태를 구현할 수 있도록 하는데 그 목적이 있다.  The present invention has been made to solve the above problems, and in particular, it is possible to implement an optimized state for determining a logic state by maximizing the amplification gain of the differential signal by compensating the DC offset voltage when the input signal is amplified. There is a purpose.

상기한 목적을 달성하기 위한 본 발명의 입력신호 증폭 장치는, 서로 반대 위상을 갖는 입력신호를 증폭하여 단일 제1출력신호로 출력하는 제 1증폭기; 상기 제 1증폭기의 제1출력신호에서 DC 전압을 추출하여 저주파 공통 모드 전압을 출력하는 저대역 통과 필터; 및 상기 저대역 통과 필터로부터 인가되는 상기 공통 모드 전압과 상기 제 1 출력신호를 증폭하여 단일 제2출력신호로 변환하여 출력하는 제 2증폭기를 구비하되, 상기 제2증폭기는 상기 제1증폭기의 제1 출력신호를 유지하면서 상기 입력신호를 증폭하는 것을 특징으로 한다. The input signal amplification apparatus of the present invention for achieving the above object, a first amplifier for amplifying the input signal having a phase opposite to each other and outputs as a single first output signal; A low pass filter extracting a DC voltage from the first output signal of the first amplifier and outputting a low frequency common mode voltage; And a second amplifier for amplifying the common mode voltage and the first output signal applied from the low pass filter, converting the first output signal into a single second output signal, and outputting the second amplifier. Amplifying the input signal while maintaining the output signal.

또한, 본 발명은 서로 반대 위상을 갖는 차동 입력신호를 차동증폭하여 출력하는 차동증폭기; 상기 차동증폭기의 반전 및 비반전 출력단의 출력에서 DC 전압을 추출하여 저주파 공통 모드 전압을 각각 출력하는 저대역 통과 필터부; 및 상기 저대역 통과 필터부의 출력과 상기 차동증폭기의 출력을 각각 차동증폭하여 서로 반대 위상을 갖는 차동 출력신호를 출력하는 차동증폭수단을 구비하되, 상기 차동증폭수단은 상기 차동증폭기의 출력을 유지하면서 상기 차동 입력신호를 증폭하는 것을 특징으로 한다. In addition, the present invention provides a differential amplifier for differentially amplifying and outputting a differential input signal having a phase opposite to each other; A low pass filter unit extracting a DC voltage from an output of the inverting and non-inverting output terminals of the differential amplifier and outputting a low frequency common mode voltage, respectively; And differential amplifiers for differentially amplifying the outputs of the low pass filter unit and the outputs of the differential amplifiers and outputting differential output signals having opposite phases to each other, wherein the differential amplifiers maintain the outputs of the differential amplifiers. Amplifying the differential input signal.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명에 따른 입력신호 증폭 장치의 구성도이다. 3 is a block diagram of an input signal amplifying apparatus according to the present invention.

본 발명은 증폭기(20), LPF(Low Pass Filter;저대역 통과 필터)(21) 및 증폭 기(22)를 구비한다. The present invention includes an amplifier 20, a low pass filter (LPF) 21, and an amplifier 22.

증폭기(20)는 입력신호 IN+,IN-를 증폭하여 단일 출력신호로 출력함으로써 노이즈 성분을 상쇄시키게 된다. 여기서, 입력신호 IN+,IN-는 서로 반대의 위상을 가진다. The amplifier 20 cancels the noise component by amplifying the input signals IN + and IN- and outputting them as a single output signal. Here, the input signals IN + and IN- have phases opposite to each other.

그리고, LPF(21)는 비교적 간단한 구성을 갖는 저항과 캐패시터로 구성되며, 증폭기(20)의 출력에서 AC 전압은 제거하고 DC 신호만을 필터링하여 주파수가 낮은 신호를 증폭기(22)에 출력한다. 여기서, LPF(21)는 저항 및 캐패시터로 구성되며 증폭기(20)의 출력에서 DC 성분을 추출하여 공통 모드 전압을 후단의 증폭기(22)에 출력한다. The LPF 21 is composed of a resistor and a capacitor having a relatively simple configuration. The LPF 21 removes an AC voltage from the output of the amplifier 20 and filters only a DC signal to output a low frequency signal to the amplifier 22. Here, the LPF 21 is composed of a resistor and a capacitor, and extracts a DC component from the output of the amplifier 20 and outputs a common mode voltage to the amplifier 22 at a later stage.

또한, 증폭기(22)는 포지티브(+) 단자를 통해 증폭기(20)의 출력이 인가되고, 네가티브(-) 단자를 통해 LPF(21)의 출력이 인가되어 차동 출력을 단일 출력으로 변환하여 출력한다. 따라서, 증폭기(22)는 LPF(21)로부터 인가된 신호를 증폭하여 로직 상태를 판별하기에 용이한 신호의 크기로 증폭하게 된다. In addition, the amplifier 22 is applied to the output of the amplifier 20 through the positive (+) terminal, the output of the LPF 21 through the negative (-) terminal is applied to convert the differential output into a single output and outputs it. . Therefore, the amplifier 22 amplifies the signal applied from the LPF 21 and amplifies the signal to a size that is easy to determine the logic state.

이러한 본 발명은 로직 상태를 판별하기 위해 최적화되며, 로직 상태를 판별하기 위해 차동 신호의 경로를 필요로 하지 않는다. 또한, 본 발명은 저항과 캐패시터로 구성되어 비교적 간단한 구성을 갖는 LPF(21)에 따라 DC 전압을 추출하게 된다. 이에 따라, DC 오프셋 전압을 추출하기 위해 구비되는 별도의 구성에 따라 발생할 수 있는 미스매치(Mismatch) 현상을 방지할 수 있도록 한다. This invention is optimized for determining logic states and does not require a path of differential signals to determine logic states. In addition, the present invention extracts the DC voltage according to the LPF (21) having a relatively simple configuration consisting of a resistor and a capacitor. Accordingly, it is possible to prevent a mismatch phenomenon that may occur according to a separate configuration provided to extract the DC offset voltage.

도 4는 본 발명에 따른 입력신호 증폭 장치의 다른 실시예이다. 4 is another embodiment of an input signal amplifying apparatus according to the present invention.

본 발명은 차동증폭기(30), LPF(31,32) 및 차동증폭기(33,34)를 구비한다. The present invention includes differential amplifiers 30, LPFs 31 and 32, and differential amplifiers 33 and 34.                     

차동증폭기(30)는 입력되는 차동 입력신호 IN+,IN-를 차동증폭하여 각각 별도의 LPF(31,32)로 출력한다. The differential amplifier 30 differentially amplifies the input differential input signals IN + and IN- and outputs them to separate LPFs 31 and 32.

그리고, 각각 별도의 LPF(31,32)는 차동증폭기(30)의 출력에서 DC 전압은 제거하고 AC 신호만을 필터링하여 주파수가 낮은 신호를 각각의 차동증폭기(33,34)에 출력한다. Each of the separate LPFs 31 and 32 removes the DC voltage from the output of the differential amplifier 30 and filters only the AC signal to output a low frequency signal to each of the differential amplifiers 33 and 34.

즉, LPF(31)는 차동증폭기(30)의 네가티브(-) 단자의 출력을 필터링하여 주파수가 낮은 신호를 차동증폭기(33)의 포지티브(+) 단자로 출력한다. 그리고, LPF(32)는 차동증폭기(30)의 포지티브(+) 단자의 출력을 필터링하여 주파수가 낮은 신호를 차동증폭기(34)의 네가티브(-) 단자로 출력한다. That is, the LPF 31 filters the output of the negative terminal of the differential amplifier 30 and outputs a low frequency signal to the positive terminal of the differential amplifier 33. The LPF 32 filters the output of the positive terminal of the differential amplifier 30 and outputs a low frequency signal to the negative terminal of the differential amplifier 34.

또한, 차동증폭기(30)의 네가티브(-) 단자의 출력은 후단의 차동증폭기(33)의 네가티브(-) 단자로 출력되고, 차동증폭기(30)의 포지티브(+) 단자의 출력은 후단의 차동증폭기(34)의 포지티브(+) 단자로 출력된다.  In addition, the output of the negative (-) terminal of the differential amplifier 30 is output to the negative (-) terminal of the differential amplifier 33 of the rear stage, and the output of the positive (+) terminal of the differential amplifier 30 is the differential of the rear stage. It is output to the positive (+) terminal of the amplifier 34.

후단의 차동증폭기(33)의 포지티브(+) 단자와 차동증폭기(34)의 네가티브(-) 단자는 공통 연결되어 차동 출력신호 OUT-를 출력한다. 그리고, 후단의 차동증폭기(33)의 네가티브(-) 단자와 차동증폭기(34)의 포지티브(+) 단자는 공통 연결되어 차동 출력신호 OUT+를 출력한다. 여기서, 차동 입력신호 IN+,IN-와 차동 출력신호 OUT-,OUT+는 각각 서로 반대의 위상을 가진다. The positive terminal of the differential amplifier 33 of the rear stage and the negative terminal of the differential amplifier 34 are commonly connected to output the differential output signal OUT-. The negative terminal of the differential amplifier 33 of the rear stage and the positive terminal of the differential amplifier 34 are commonly connected to output the differential output signal OUT +. Here, the differential input signals IN +, IN- and the differential output signals OUT-, OUT + have opposite phases, respectively.

이러한 구성을 갖는 본 발명은 차동증폭기(30)의 출력을 그대로 유지하면서 입력신호를 증폭할 수 있게 된다. 그리고, 차동 입력신호 IN+,IN-를 증폭하기 위한 차동증폭기(33,34)를 각각 별도로 구비한다. 또한, 차동증폭기(33,34)는 차동 출력신호 OUT-,OUT+를 출력하기 위한 출력단자가 서로 어긋나게 연결되어 증폭 특성을 개선할 수 있게 된다.The present invention having such a configuration can amplify the input signal while maintaining the output of the differential amplifier 30 as it is. In addition, differential amplifiers 33 and 34 for amplifying the differential input signals IN + and IN- are provided separately. In addition, the differential amplifiers 33 and 34 output terminals for outputting the differential output signals OUT- and OUT + are alternately connected to each other to improve amplification characteristics.

이에 따라, 차동증폭기(33,34)는 불완전한 DC 성분이 추출될 경우 추출된 DC 전압을 결선에 의해 평균하여 불완전한 전압을 제거할 수 있게 된다. 이러한 본 발명의 실시예는 최소화된 회로의 구성으로 DC 오프셋 전압을 제거하고 입력신호를 증폭할 수 있게 된다. Accordingly, the differential amplifiers 33 and 34 can remove the incomplete voltage by averaging the extracted DC voltage by wiring when an incomplete DC component is extracted. This embodiment of the present invention can eliminate the DC offset voltage and amplify the input signal with the configuration of the minimized circuit.

도 5는 본 발명에 따른 입력신호 증폭 장치의 또 다른 실시예이다. 5 is another embodiment of an input signal amplifying apparatus according to the present invention.

본 발명은 차동증폭기(40), LPF(41,42), 버퍼(43,44) 및 차동증폭기(45,46)를 구비한다. The present invention includes differential amplifiers 40, LPFs 41 and 42, buffers 43 and 44, and differential amplifiers 45 and 46.

여기서, 차동증폭기(40)는 입력되는 차동 입력신호 IN+,IN-를 차동증폭하여 각각 별도의 LPF(41,42)로 출력한다. Here, the differential amplifier 40 differentially amplifies the input differential input signals IN + and IN- and outputs them to separate LPFs 41 and 42, respectively.

그리고, 각각 별도의 LPF(41,42)는 차동증폭기(40)의 출력에서 DC 전압은 제거하고 AC 신호만을 필터링하여 주파수가 낮은 신호를 각각의 버퍼(43,44)에 출력한다. Each of the separate LPFs 41 and 42 removes the DC voltage from the output of the differential amplifier 40 and filters only the AC signal to output a low frequency signal to each of the buffers 43 and 44.

즉, LPF(41)는 차동증폭기(40)의 네가티브(-) 단자의 출력을 필터링하여 주파수가 낮은 신호를 버퍼(43)에 출력한다. 그리고, LPF(42)는 차동증폭기(40)의 포지티브(+) 단자의 출력을 필터링하여 주파수가 낮은 신호를 버퍼(44)에 출력한다. That is, the LPF 41 filters the output of the negative terminal of the differential amplifier 40 and outputs a low frequency signal to the buffer 43. The LPF 42 filters the output of the positive terminal of the differential amplifier 40 and outputs a low frequency signal to the buffer 44.

또한, 버퍼(43)는 LPF(41)로부터 인가되는 신호를 버퍼링하여 후단의 차동증폭기(45)에 출력한다. 그리고, 버퍼(44)는 LPF(42)로부터 인가되는 신호를 버퍼링 하여 후단의 차동증폭기(46)에 출력한다. 이에 따라, LPF(41,42)가 갖는 시정수의 값에 대한 특성을 보상할 수 있게 된다. In addition, the buffer 43 buffers the signal applied from the LPF 41 and outputs the buffered signal to the differential amplifier 45 at the rear stage. The buffer 44 buffers the signal applied from the LPF 42 and outputs the buffered signal to the differential amplifier 46 at the rear stage. Accordingly, the characteristics of the time constants of the LPFs 41 and 42 can be compensated for.

후단의 차동증폭기(45)의 포지티브(+) 단자와 차동증폭기(46)의 네가티브(-) 단자는 공통 연결되어 차동 출력신호 OUT-를 출력한다. 그리고, 후단의 차동증폭기(45)의 네가티브(-) 단자와 차동증폭기(46)의 포지티브(+) 단자는 공통 연결되어 차동 출력신호 OUT+를 출력한다. 여기서, 차동 입력신호 IN+,IN-와 차동 출력신호 OUT-,OUT+는 각각 서로 반대의 위상을 가진다. The positive terminal of the differential amplifier 45 of the rear stage and the negative terminal of the differential amplifier 46 are commonly connected to output the differential output signal OUT-. The negative terminal of the differential amplifier 45 of the rear stage and the positive terminal of the differential amplifier 46 are commonly connected to output the differential output signal OUT +. Here, the differential input signals IN +, IN- and the differential output signals OUT-, OUT + have opposite phases, respectively.

이러한 구성을 갖는 본 발명은 차동증폭기(30)의 출력을 그대로 유지하면서 입력신호를 증폭하는 것이 도 4의 구성과 동일하다. 그리고, DC 성분을 추출함에 있어서 LPF(41,42)가 갖는 시정수의 값에 대한 특성 보상을 고려하여 차동 출력의 특성을 안정화시킨다. In the present invention having such a configuration, amplifying the input signal while maintaining the output of the differential amplifier 30 is the same as that of FIG. In extracting the DC component, the characteristic of the differential output is stabilized in consideration of the compensation of the characteristics of the time constants of the LPFs 41 and 42.

즉, 본 발명은 DC 오프셋 전압을 보상하기 위한 회로의 복잡성과 미스매치 성분을 최소화하기 위해 주로 캐패시터와 저항을 사용하여 DC 성분을 차단하도록 하는 LPF(41,42)를 사용한다. 하지만, 이러한 경우 신호의 주파수 또는 크기가 매우 빠르게 변화할 때 추출된 DC 전압이 요동(Fluctuation) 할 수 있게 된다. That is, the present invention uses LPFs 41 and 42 to block DC components mainly using capacitors and resistors to minimize the complexity and mismatch components of the circuit to compensate for DC offset voltage. However, in this case, when the frequency or magnitude of the signal changes very quickly, the extracted DC voltage may fluctuate.

이에 따라, 본 발명의 버퍼(43,44)는 LPF(41,42)로부터 인가되는 신호를 버퍼링함으로써 DC 전압의 요동(Fluctuation)을 둔감하게 하여 출력 특성을 안정화시킬 수 있다. 따라서, 본 발명은 버퍼(43,44)의 특성에 따라 미스매치에 대한 영향을 극소화할 수 있으며 DC 오프셋 전압을 효과적으로 제거할 수 있도록 한다. Accordingly, the buffers 43 and 44 of the present invention can stabilize the output characteristics by making the fluctuation of the DC voltage insensitive by buffering the signals applied from the LPFs 41 and 42. Accordingly, the present invention can minimize the influence on mismatches according to the characteristics of the buffers 43 and 44 and effectively remove the DC offset voltage.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라 면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다. In addition, the preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art will be able to various modifications, changes, substitutions and additions through the spirit and scope of the appended claims, such modifications and modifications are the following patents It should be regarded as belonging to the claims.

이상에서 설명한 바와 같이, 본 발명은 아날로그 디지탈 인터페이스 회로에 적용되어 입력신호의 주파수 변화에 따른 DC 오프셋 전압의 변화를 최소화하도록 하여 로직 상태의 판별이 용이하도록 하는 효과를 제공한다. As described above, the present invention is applied to the analog digital interface circuit to minimize the change of the DC offset voltage according to the frequency change of the input signal provides an effect that makes it easy to determine the logic state.

Claims (8)

서로 반대 위상을 갖는 입력신호를 증폭하여 단일 제1출력신호로 출력하는 제 1증폭기;A first amplifier for amplifying input signals having opposite phases to each other and outputting the single output signal as a single first output signal; 상기 제 1증폭기의 제1출력신호에서 DC 전압을 추출하여 저주파 공통 모드 전압을 출력하는 저대역 통과 필터; 및 A low pass filter extracting a DC voltage from the first output signal of the first amplifier and outputting a low frequency common mode voltage; And 상기 저대역 통과 필터로부터 인가되는 상기 공통 모드 전압과 상기 제 1 출력신호를 증폭하여 단일 제2출력신호로 변환하여 출력하는 제 2증폭기를 구비하되,A second amplifier for amplifying the common mode voltage and the first output signal applied from the low pass filter, converting the common mode voltage into a single second output signal, and outputting the same; 상기 제2증폭기는 상기 제1증폭기의 제1 출력신호를 유지하면서 상기 입력신호를 증폭하는 것을 특징으로 하는 입력신호 증폭 장치.And the second amplifier amplifies the input signal while maintaining the first output signal of the first amplifier. 제 1항에 있어서, 상기 저대역 통과 필터는 저항과 캐패시터를 구비함을 특징으로 하는 입력신호 증폭 장치. The input signal amplifying apparatus of claim 1, wherein the low pass filter includes a resistor and a capacitor. 제 1항에 있어서, 상기 제 2증폭기는 포지티브(+) 단자를 통해 상기 제 1증폭기의 출력이 인가되고, 네가티브(-) 단자를 통해 상기 저대역 통과 필터의 출력이 인가됨을 특징으로 하는 입력신호 증폭 장치. The input signal of claim 1, wherein the output of the first amplifier is applied through the positive terminal and the output of the low pass filter is applied through the negative terminal. Amplification device. 서로 반대 위상을 갖는 차동 입력신호를 차동증폭하여 출력하는 차동증폭기;A differential amplifier for differentially amplifying and outputting differential input signals having opposite phases to each other; 상기 차동증폭기의 반전 및 비반전 출력단의 출력에서 DC 전압을 추출하여 저주파 공통 모드 전압을 각각 출력하는 저대역 통과 필터부; 및 A low pass filter unit extracting a DC voltage from an output of the inverting and non-inverting output terminals of the differential amplifier and outputting a low frequency common mode voltage, respectively; And 상기 저대역 통과 필터부의 출력과 상기 차동증폭기의 출력을 각각 차동증폭하여 서로 반대 위상을 갖는 차동 출력신호를 출력하는 차동증폭수단을 구비하되,A differential amplifier means for differentially amplifying the output of the low pass filter unit and the output of the differential amplifier and outputting a differential output signal having opposite phases to each other; 상기 차동증폭수단은 상기 차동증폭기의 출력을 유지하면서 상기 차동 입력신호를 증폭하는 것을 특징으로 하는 입력신호 증폭 장치.And the differential amplifying means amplifies the differential input signal while maintaining the output of the differential amplifier. 제 4항에 있어서, 상기 저대역 통과 필터부는 The method of claim 4, wherein the low pass filter portion 상기 차동증폭기의 반전 출력단에서 DC 전압을 필터링하는 제 1저대역 통과 필터; 및A first low pass filter for filtering the DC voltage at the inverting output of the differential amplifier; And 상기 차동증폭기의 비반전 출력단에서 DC 전압을 필터링하는 제 2저대역 통과 필터를 구비함을 특징으로 하는 입력신호 증폭 장치. And a second low pass filter for filtering a DC voltage at a non-inverting output end of the differential amplifier. 제 5항에 있어서, 상기 차동증폭수단은 The method of claim 5, wherein the differential amplifier means 포지티브(+) 단자를 통해 상기 제 1저대역 통과 필터의 출력이 인가되고, 네가티브(-) 단자를 통해 상기 차동증폭기의 반전 출력단의 출력이 인가되는 제 1차동증폭기; 및 A first differential amplifier to which an output of the first low pass filter is applied through a positive terminal, and an output of an inverting output terminal of the differential amplifier is applied through a negative terminal; And 포지티브(+) 단자를 통해 상기 제 2저대역 통과 필터의 출력이 인가되고, 네가티브(-) 단자를 통해 상기 차동증폭기의 비반전 출력단의 출력이 인가되는 제 2차동증폭기를 구비함을 특징으로 하는 입력신호 증폭 장치. And a second differential amplifier to which an output of the second low pass filter is applied through a positive terminal, and an output of a non-inverting output terminal of the differential amplifier is applied through a negative terminal. Input signal amplification device. 제 6항에 있어서, 상기 제 1차동증폭기와 상기 제 2차동증폭기의 반전 및 비반전 출력단자는 각각 서로 교차되어 연결됨을 특징으로 하는 입력신호 증폭 장 치.7. The input signal amplifying device according to claim 6, wherein the inverting and non-inverting output terminals of the first differential amplifier and the second differential amplifier cross each other. 제 4항에 있어서, 상기 저대역 통과 필터부와 상기 차동증폭수단 사이에 연결되어 상기 저대역 통과 필터부의 출력을 버퍼링하는 버퍼부를 더 구비함을 특징으로 하는 입력신호 증폭 장치. 5. The input signal amplifying apparatus according to claim 4, further comprising a buffer unit connected between the low pass filter unit and the differential amplifying means to buffer the output of the low pass filter unit.
KR1020040074758A 2004-09-17 2004-09-17 Input signal amplifying device KR101128451B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040074758A KR101128451B1 (en) 2004-09-17 2004-09-17 Input signal amplifying device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040074758A KR101128451B1 (en) 2004-09-17 2004-09-17 Input signal amplifying device

Publications (2)

Publication Number Publication Date
KR20060025892A KR20060025892A (en) 2006-03-22
KR101128451B1 true KR101128451B1 (en) 2012-03-26

Family

ID=37131257

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040074758A KR101128451B1 (en) 2004-09-17 2004-09-17 Input signal amplifying device

Country Status (1)

Country Link
KR (1) KR101128451B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101811614B1 (en) * 2016-09-26 2017-12-27 (주)알파솔루션즈 Compensation circuit for differential signal and controlling method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101478037B1 (en) * 2014-04-14 2015-01-02 홍익대학교 산학협력단 Low-swing low-power near-ground signaling transceiver and operating method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5264806A (en) 1992-05-26 1993-11-23 Trw Inc. Bipolar microwave monolithic amplifier with active feedback
KR20040008819A (en) * 2002-07-19 2004-01-31 주식회사 하이닉스반도체 Receiver of communication system having offset voltage compensation circuit
KR20040071977A (en) * 2003-02-07 2004-08-16 인티그런트 테크놀로지즈(주) Circuit and Method for DC offset Calibration and Signal Processing Apparatus using the same
KR100459714B1 (en) 2002-05-03 2004-12-03 삼성전자주식회사 DC offset compensation circuit and method of closed loop operational amplifier

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5264806A (en) 1992-05-26 1993-11-23 Trw Inc. Bipolar microwave monolithic amplifier with active feedback
KR100459714B1 (en) 2002-05-03 2004-12-03 삼성전자주식회사 DC offset compensation circuit and method of closed loop operational amplifier
KR20040008819A (en) * 2002-07-19 2004-01-31 주식회사 하이닉스반도체 Receiver of communication system having offset voltage compensation circuit
KR20040071977A (en) * 2003-02-07 2004-08-16 인티그런트 테크놀로지즈(주) Circuit and Method for DC offset Calibration and Signal Processing Apparatus using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101811614B1 (en) * 2016-09-26 2017-12-27 (주)알파솔루션즈 Compensation circuit for differential signal and controlling method thereof

Also Published As

Publication number Publication date
KR20060025892A (en) 2006-03-22

Similar Documents

Publication Publication Date Title
US7764118B2 (en) Auto-correction feedback loop for offset and ripple suppression in a chopper-stabilized amplifier
US7560969B2 (en) Receiver of high speed digital interface
US8531239B2 (en) Differential amplifying apparatus
TWI451692B (en) Pseudo differential switched capacitor circuit
EP2937996B1 (en) Low pass filter with common-mode noise reduction
JP2018061143A (en) Chopper amplifier
CN104639068A (en) Linear programmable gain amplifier realized by switched capacitor
US10972059B2 (en) MEMS sensor
KR101128451B1 (en) Input signal amplifying device
US20170085251A1 (en) Preamplifier
CN111969963B (en) Pre-amplifier
CN109275071B (en) Audio processing device, chip, system and method
JP2008306614A (en) Transimpedance amplifier
KR102424468B1 (en) Amplifier circuit, and multipath nested miller amplifier circuit
CN113169711B (en) Audio amplifier with integrated filter
US8773198B2 (en) Auto-zero amplifier and sensor module using same
JP5612501B2 (en) Chopper type amplifier circuit
JP4087228B2 (en) Switched capacitor amplifier circuit and electronic device
KR20040008819A (en) Receiver of communication system having offset voltage compensation circuit
US9350306B2 (en) Amplification circuit, amplification device, AFE circuit, and signal processing system
CN117395113B (en) Signal demodulation circuit, chip and electronic equipment
CN111865226A (en) Low-power-consumption low-noise front-end sensing amplification system suitable for DNA sequencing signals
KR20230145928A (en) Single to differential conversion in silicon microphone amplifiers
JP2022123526A (en) Amplification device
JP2005065250A (en) Switched capacitor amplification circuit

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150223

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170216

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180221

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190218

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 9