KR100834041B1 - Low distortion non-inverting amplifier circuit - Google Patents

Low distortion non-inverting amplifier circuit Download PDF

Info

Publication number
KR100834041B1
KR100834041B1 KR1020070000959A KR20070000959A KR100834041B1 KR 100834041 B1 KR100834041 B1 KR 100834041B1 KR 1020070000959 A KR1020070000959 A KR 1020070000959A KR 20070000959 A KR20070000959 A KR 20070000959A KR 100834041 B1 KR100834041 B1 KR 100834041B1
Authority
KR
South Korea
Prior art keywords
operational amplifier
inverting
terminal
distortion
output
Prior art date
Application number
KR1020070000959A
Other languages
Korean (ko)
Inventor
신윤태
Original Assignee
램스웨이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램스웨이 주식회사 filed Critical 램스웨이 주식회사
Priority to KR1020070000959A priority Critical patent/KR100834041B1/en
Application granted granted Critical
Publication of KR100834041B1 publication Critical patent/KR100834041B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit

Abstract

A low distortion non-inverting amplifier circuit is provided to process a high-precision inverting analog signal by reducing distortion of an inverting output signal. A low distortion non-inverting amplifier circuit includes a first operational amplifier(U1) having a finite direct gain A in order to amplify and output a predetermined input signal in a non-inversion manner. The low distortion non-inverting amplifier circuit further includes a second operational amplifier(U2). The second operational amplifier is positioned between an input signal and a positive terminal of the first operational amplifier. A negative terminal of the second operational amplifier is connected to a negative terminal of the first operational amplifier. The second operational amplifier receives input signals through the positive terminal, amplifies a difference between the input signals, and outputs the amplified difference to the positive terminal of the first amplifier.

Description

저 왜곡 비반전 증폭회로{Low Distortion Non-inverting Amplifier Circuit}Low Distortion Non-inverting Amplifier Circuit

도 1은 종래의 비반전 증폭기의 회로도, 1 is a circuit diagram of a conventional non-inverting amplifier,

도 2는 도 1의 비반적 증폭기의 해석을 위한 등가 회로도,2 is an equivalent circuit diagram for analyzing the inverse amplifier of FIG.

도 3은 본 발명의 비반전 증폭회로의 설명에 제공되는 회로도, 그리고3 is a circuit diagram provided to explain the non-inverting amplifier circuit of the present invention, and

도 4는 본 발명의 일 실시 예에 따른 비반전 증폭회로의 회로도이다. 4 is a circuit diagram of a non-inverting amplifier circuit according to an embodiment of the present invention.

본 발명은, 아날로그 입력 신호를 비반전 증폭하여 출력함에 있어, 출력에 포함될 수 있는 입력 왜곡이나 전원 잡음 등에 의한 영향을 최소화할 수 있는 저 왜곡 비반전 증폭회로에 관한 것이다.The present invention relates to a low distortion non-inverting amplification circuit capable of minimizing the effects of input distortion, power supply noise, etc., which may be included in an output when non-inverting amplifying and outputting an analog input signal.

비반전 증폭기는 아날로그 회로에 폭 넓게 사용된다. 비반전 증폭기의 출력은 각종 잡음이나 입력 신호의 왜곡 등에 의해 왜곡될 수 있다.Non-inverting amplifiers are widely used in analog circuits. The output of the non-inverting amplifier may be distorted by various noises or distortion of the input signal.

도 1은 종래의 비반전 증폭기의 회로도이고, 도 2는 도 1의 비반적 증폭기의 해석을 위한 등가 회로도이다.1 is a circuit diagram of a conventional non-inverting amplifier, Figure 2 is an equivalent circuit diagram for the analysis of the non-inverting amplifier of FIG.

비반전 증폭기의 출력을 왜곡시킬 수 있는 것으로는, 연산 증폭기의 입력에서 발생한 왜곡 성분 Vd와 전원 잡음 성분 Vn 등이 있다. 입력에서의 왜곡은 연산 증폭기의 유한 직류 이득(Finite Dc Gain, 또는 Finite Open Loop Gain)에 의해 발생하는 왜곡 또는 오프셋(Offset) 등에 의한 발생하는 입력 신호의 왜곡을 말한다.Examples of the distortion of the output of the non-inverting amplifier include the distortion component Vd generated at the input of the operational amplifier, the power supply noise component Vn, and the like. The distortion at the input refers to the distortion of the input signal caused by the distortion or offset generated by the finite DC gain or finite open loop gain of the operational amplifier.

도 1의 비반전 증폭기(100)는 통상의 비반전 증폭회로로서, 입력 왜곡성분 Vd와 전원 잡음 Vn이 유입되는 상황을 등가 적으로 도시하고 있다. 도 1의 비반전 증폭기(100)는 등가적으로 도 2와 같이 다시 그릴 수 있으며, 궤환되는 임피던스는 Z1/(Z1+Z2)이 된다.The non-inverting amplifier 100 of FIG. 1 is a conventional non-inverting amplifier circuit, and equivalently illustrates a situation in which the input distortion component Vd and the power source noise Vn flow in. The non-inverting amplifier 100 of FIG. 1 may be equally redrawn as shown in FIG. 2, and the feedback impedance becomes Z 1 / (Z 1 + Z 2 ).

연산 증폭기 U1의 유한 직류 이득을 A라 할 때, 아날로그 입력 신호 Vi에 대한 아날로그 출력 신호 Vo의 특성은 도 2를 기초로 다음의 수학식 1로부터 구할 수 있다.When the finite DC gain of the operational amplifier U1 is A, the characteristic of the analog output signal Vo with respect to the analog input signal Vi can be obtained from the following equation (1) based on FIG.

Figure 112007000904408-pat00001
Figure 112007000904408-pat00001

수학식 1로부터 연산 증폭기 U1의 출력신호 Vo는 다음의 수학식 2와 같다.The output signal Vo of the operational amplifier U1 from Equation 1 is expressed by Equation 2 below.

Figure 112007000904408-pat00002
Figure 112007000904408-pat00002

여기서, 연산 증폭기 U1의 유한 직류 이득 A가 Z2/Z1 그리고 1 보다 상당히 크다고 하면, 아날로그 출력신호 Vo는 다음의 수학식 3과 같이 정리된다.Here, if the finite DC gain A of the operational amplifier U1 is considerably larger than Z 2 / Z 1 and 1, the analog output signal Vo is summarized as in Equation 3 below.

Figure 112007000904408-pat00003
Figure 112007000904408-pat00003

즉, 아날로그 출력신호 Vo는 입력신호 Vi를 1+(Z2/Z1)만큼 비반전 증폭시키지만, 연산 증폭기 U1의 입력 왜곡 성분 Vd에 1+(Z2/Z1)를 곱한 만큼의 왜곡이 더해진다. 따라서 입력에서 발생한 왜곡 성분이 비반전 증폭기의 특성을 결정짓는 주요 성분이 되어 출력을 왜곡시킨다. 또한 연산 증폭기 U1의 유한 직류 이득 A가 낮을 경우에는 전원 잡음 Vn에 의한 영향이 출력 신호 Vo에 수학식 3의 마지막 항과 같이 포함됨으로써 출력을 왜곡시킨다는 문제점이 있다.That is, the analog output signal Vo non-inverts and amplifies the input signal Vi by 1+ (Z 2 / Z 1 ), but the distortion as much as the input distortion component Vd of the operational amplifier U1 is multiplied by 1+ (Z 2 / Z 1 ). Is added. Therefore, the distortion component generated at the input becomes the main component that determines the characteristics of the non-inverting amplifier, which distorts the output. In addition, when the finite DC gain A of the operational amplifier U1 is low, the influence of the power supply noise Vn is included in the output signal Vo as shown in the last term of Equation 3, thereby distorting the output.

본 발명의 목적은, 아날로그 입력 신호를 비반전 증폭하여 출력함에 있어, 출력에 포함될 수 있는 입력 왜곡이나 전원 잡음 등에 의한 영향을 최소화할 수 있는 저 왜곡 비반전 증폭회로를 제공함에 있다.An object of the present invention is to provide a low distortion non-inverting amplification circuit that can minimize the effects of input distortion, power supply noise, etc. that can be included in the output in the non-inverted amplification output of the analog input signal.

상기 목적을 달성하기 위해 본 발명에 따라 유한 직류 이득 A를 가지는 연산 증폭기 U1을 포함하여 소정의 입력신호를 비반전 궤환방식에 따라 증폭하여 출력하는 비반전 증폭 회로는, 연산 증폭기 U2를 더 포함한다. In order to achieve the above object, a non-inverting amplifier circuit for amplifying and outputting a predetermined input signal according to a non-inverting feedback method including an operational amplifier U1 having a finite DC gain A according to the present invention further includes an operational amplifier U2. .

여기서, 연산 증폭기 U2는 상기 입력신호와 상기 연산 증폭기 U1의 (+) 단자 사이에 위치하며, 상기 연산 증폭기 U1의 (-) 단자와 자신의 (-) 단자가 연결되고, 상기 입력신호를 (+) 단자로 입력받아 그 차를 증폭하여 상기 연산 증폭기 U1의 (+) 단자로 출력한다.Here, the operational amplifier U2 is located between the input signal and the (+) terminal of the operational amplifier U1, the (-) terminal of the operational amplifier U1 and its (-) terminal is connected, and the input signal (+ And amplifies the difference, and outputs it to the (+) terminal of the operational amplifier U1.

나아가, 상기 연산 증폭기 U2의 출력단과 접지 사이에 연결되는 커패시터를 더 포함할 수 있다.Furthermore, the capacitor may further include a capacitor connected between the output terminal of the operational amplifier U2 and a ground.

여기서, 상기 연산 증폭기 U1의 (-) 단자와 접지 사이에 연결된 임피던스를 Z1 라 하고, 상기 연산 증폭기 U1의 (-) 단자와 상기 연산 증폭기 U1의 출력단 사이에 연결된 입력 임피던스를 Z2 라 할 때, 다음의 수학식들, A>>Z2/Z1, A1>>Z2/Z1, A>>1 그리고 A1>>1 여기서, A1은 연산 증폭기 U2의 유한 직류 이득)을 만족하는 것이 바람직하다. Here, when the impedance connected between the negative terminal of the operational amplifier U1 and ground is Z 1 , and the input impedance connected between the negative terminal of the operational amplifier U1 and the output terminal of the operational amplifier U1 is Z 2 . , The following equations: A >> Z 2 / Z 1 , A 1 >> Z 2 / Z 1 , A >> 1 and A 1 >> 1 where A 1 is the finite direct current gain of It is desirable to be satisfied.

이하에서는, 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the drawings.

도 3은 본 발명의 비반전 증폭회로의 설명에 제공되는 회로도이다. 3 is a circuit diagram provided to explain the non-inverting amplifier circuit of the present invention.

본 발명의 비반전 증폭회로(300)는 비반전 궤환방식에 따라 소정의 입력신호를 증폭하여 출력하며, 출력에 포함되는 입력 왜곡성분 및 전원 잡음 등을 간단하게 감소시킬 수 있다. 이에 따라, 본 발명의 비반전 증폭회로(300)는, 입력신호의 왜곡 및 전원잡음으로 인한 왜곡을 줄일 수 있다. 따라서 본 발명의 비반전 증폭회로(300)는 특히 정밀 아날로그 신호를 처리하는데 사용할 수 있다. The non-inverting amplifier circuit 300 of the present invention amplifies and outputs a predetermined input signal according to the non-inverting feedback method, and can easily reduce input distortion components and power noise included in the output. Accordingly, the non-inverting amplifier circuit 300 of the present invention can reduce the distortion caused by the distortion of the input signal and the power noise. Therefore, the non-inverting amplification circuit 300 of the present invention can be used particularly for processing precision analog signals.

여기서, 연산증폭기 회로의 출력에 영향을 줄 수 있는 입력신호의 왜곡에는 낮은 전원 전압 또는 내부 바이어스(Bias) 전류의 증가에 기인하는 연산 증폭기의 작은 유한 직류 이득(Finite Dc Gain, 또는 Finite Open Loop Gain)에 의해 발생할 수 있는 입력신호의 왜곡과 연산 증폭기의 오프셋(Offset)으로 인한 입력신호의 왜곡 등이 있다. 이하에서는 입력신호의 왜곡성분을 입력 왜곡 Vd라 한다.Here, the distortion of the input signal that may affect the output of the operational amplifier circuit includes a small finite DC gain or finite open loop gain of the operational amplifier due to a low supply voltage or an increase in the internal bias current. Distortion of the input signal, and distortion of the input signal due to the offset of the operational amplifier. Hereinafter, the distortion component of the input signal is referred to as input distortion Vd.

출력 왜곡을 줄이기 위해 본 발명의 비반전 증폭회로(300)는 별도의 증폭기(그 유한 직류 이득이 A1)를 사용하여 출력의 왜곡을 감쇄시킨다. 그 별도의 증폭기는 수학적으로 입력 왜곡 Vd와 전원 잡음 Vn을 A1으로 나누어 주게 된다. 이하에서는 도 3을 기초로 본 발명의 비반전 증폭회로(300)의 동작 원리를 설명한다.In order to reduce output distortion, the non-inverting amplifier circuit 300 of the present invention attenuates the distortion of the output by using a separate amplifier (the finite DC gain is A 1 ). The separate amplifier mathematically divides the input distortion Vd and the supply noise Vn by A 1 . Hereinafter, the operation principle of the non-inverting amplifier circuit 300 of the present invention will be described based on FIG.

도 3을 참조하면, 입력 왜곡 Vd와 전원 잡음 Vn이 연산 증폭기 U1의 입력과 출력에 삽입된다. 도 3의 비반전 증폭회로(300)는 유한 직류 이득 A1을 가지는 연산 증폭기 U2를 더 포함하며, 연산 증폭기 U2는 입력 왜곡 및 전원 잡음에 의한 출력 에러를 수정하기 위한 것이다. 3, the input distortion Vd and the power supply noise Vn are inserted into the input and output of the operational amplifier U1. The non-inverting amplifier circuit 300 of FIG. 3 further includes an operational amplifier U2 having a finite DC gain A 1 , which is intended to correct an output error due to input distortion and power supply noise.

전압 Vx는 연산 증폭기 U1 및 U2의 입력단으로 궤환되는 전압으로서, 출력 신호 Vo가 궤환(Feedback) 임피던스 Z1/(Z1+Z2)에 의해 전압 분배된 것이다. 이에 따라 연산 증폭기 U2는 입력 신호 Vi와 전압 Vx의 차를 증폭하여 연산 증폭기 U1의 입력단으로 출력하고, 연산 증폭기 U1은 연산 증폭기 U2의 출력에서 전압 Vx를 빼고 입력 왜곡 Vd를 더하여 증폭하고, 전원 잡음 Vn을 더하여 출력 신호 Vo를 출력한다. The voltage Vx is a voltage fed back to the input terminals of the operational amplifiers U1 and U2, and the output signal Vo is voltage-divided by the feedback impedance Z 1 / (Z 1 + Z 2 ). Accordingly, the operational amplifier U2 amplifies the difference between the input signal Vi and the voltage Vx and outputs it to the input terminal of the operational amplifier U1.The operational amplifier U1 subtracts the voltage Vx from the output of the operational amplifier U2 and adds the input distortion Vd to amplify the power supply noise. The output signal Vo is output by adding Vn.

이 경우, 입력 신호 Vi에 대한 출력 신호 Vo의 관계는 다음의 수학식 4 내지 수학식 9를 통해 구할 수 있다. 이하에서, Vi는 아날로그 입력 신호, Vo는 비반전 증폭회로(300)의 최종 출력으로서 연산 증폭기 U1의 아날로그 출력신호, A는 연산 증폭기 U1의 유한 직류 이득, A1은 연산 증폭기 U2의 유한 직류 이득이고, Vd는 입력 왜곡, Vn은 전원 잡음이다. 도 3으로부터 출력신호 Vo에 관해 다음의 수학식 4가 도출된다.In this case, the relationship of the output signal Vo to the input signal Vi can be obtained through the following equations (4) to (9). In the following, Vi is an analog input signal, Vo is the final output of the non-inverting amplifier circuit 300, the analog output signal of the operational amplifier U1, A is a finite direct current gain of the operational amplifier U1, A 1 is a finite direct current gain of the operational amplifier U2 Where Vd is input distortion and Vn is power supply noise. The following equation (4) is derived for the output signal Vo from FIG.

Figure 112007000904408-pat00004
Figure 112007000904408-pat00004

수학식 4로부터 아날로그 출력 신호 Vo는 다음의 수학식 5와 같이 정리된다.The analog output signal Vo from Equation 4 is summarized as in Equation 5 below.

Figure 112007000904408-pat00005
Figure 112007000904408-pat00005

여기서, 연산 증폭기 U1 및 U2의 유한 직류 이득 A 및 A1이 상당히 크다고 할 때(A 및 A1이 Z2/Z1 및 1 보다 상당히 클 때), 수학식 5는 다음의 수학식 6과 같이 정리된다.Here, when the finite direct current gains A and A 1 of the operational amplifiers U1 and U2 are considerably large (A and A 1 are considerably larger than Z 2 / Z 1 and 1), Equation 5 is expressed as It is cleaned up.

Figure 112007000904408-pat00006
Figure 112007000904408-pat00006

수학식 6을 수학식 3과 비교하면, 본 발명의 비반전 증폭회로(300)의 아날로그 출력 Vo는 종래의 비반전 증폭기(100)의 출력에 비해 입력 왜곡 Vd 및 전원 잡음 Vn이 1/A1 만큼 감소한 것을 확인할 수 있다. 따라서 본 발명의 비반전 증폭회로(300) 출력의 왜곡은 현저히 감소된다.Comparing Equation 6 with Equation 3, the analog output Vo of the non-inverting amplifier circuit 300 of the present invention has an input distortion Vd and a power supply noise Vn of 1 / A 1 compared to the output of the conventional non-inverting amplifier 100. You can see that the decrease. Therefore, the distortion of the output of the non-inverting amplifier circuit 300 of the present invention is significantly reduced.

이하에서는 도 4를 참조하여, 도 3에 기초한 본 발명의 비반전 증폭회로의 일 예를 설명한다.Hereinafter, an example of the non-inverting amplifier circuit of the present invention based on FIG. 3 will be described with reference to FIG. 4.

도 4는 본 발명의 일 실시 예에 따른 비반전 증폭회로의 회로도이다. 4 is a circuit diagram of a non-inverting amplifier circuit according to an embodiment of the present invention.

도 4의 비반전 증폭회로(400)는 도 3의 비반전 증폭회로(300)에 대응되며 동일하게 설명될 수 있다. 비반전 증폭회로(400)는 연산 증폭기 U1, 연산 증폭기 U2, 임피던스 Z1 및 Z2, 그리고 커패시터 C를 포함한다. 연산 증폭기 U2는 입력 왜곡 및 전원 잡음에 의한 출력 에러를 수정하기 위한 것으로, 유한 직류 이득 A1을 가진다. The non-inverting amplifier circuit 400 of FIG. 4 corresponds to the non-inverting amplifier circuit 300 of FIG. 3 and may be described in the same manner. The non-inverting amplifier circuit 400 includes an operational amplifier U1, an operational amplifier U2, and an impedance Z 1 And Z 2 , and capacitor C. The operational amplifier U2 is for correcting the output error due to input distortion and power supply noise, and has a finite DC gain A 1 .

커패시터 C는 연산 증폭기 U2의 출력이 주파수에 대해 안정하도록 하기 위한 것으로, 연산 증폭기 U2의 출력단과 접지 사이에 연결된다. 따라서 커패시터 C는 필수적인 구성이 아니어서, 연산 증폭기 U2가 그 동작 주파수 대역에서 안정하다면 커패시터 C는 반전 증폭회로(300)에서 생략될 수 있다. Capacitor C is to ensure that the output of the operational amplifier U2 is stable with respect to frequency, and is connected between the output terminal of the operational amplifier U2 and ground. Therefore, capacitor C is not an essential configuration, so that capacitor C can be omitted in inverting amplifier circuit 300 if op amp U2 is stable in its operating frequency band.

임피던스 Z1 및 Z2는 저항, 커패시터, 병렬 접속된 저항과 커패시터, 또는 직렬 연결된 저항과 커패시터 중 어느 하나가 해당할 수 있다. 임피던스 Z1은 연산 증폭기 U1의 (-) 단자와 접지 사이에 연결되고, 임피던스 Z2는 연산 증폭기 U1의 출력단과 연산 증폭기 U1의 (-) 단자 사이에 연결된다. 그리고 연산 증폭기 U1 및 U2의 각 (-) 단자는 서로 연결된다. 따라서 연산 증폭기 U1의 (-) 단자 전압 Vx는 연산 증폭기 U1 및 연산 증폭기 U2의 (-) 단자에 각각 입력된다.The impedances Z 1 and Z 2 may correspond to any one of a resistor, a capacitor, a resistor and a capacitor connected in parallel, or a resistor and a capacitor connected in series. Impedance Z 1 is connected between the negative terminal of operational amplifier U1 and ground, and impedance Z 2 is connected between the output terminal of operational amplifier U1 and the negative terminal of operational amplifier U1. Each negative terminal of the operational amplifiers U1 and U2 is connected to each other. Therefore, the negative terminal voltage Vx of the operational amplifier U1 is input to the negative terminals of the operational amplifier U1 and the operational amplifier U2, respectively.

연산 증폭기 U2는 (+) 단자로 입력신호 Vi를 입력받고 (-) 단자로 Vx를 입력받아 그 차를 증폭하여, 연산 증폭기 U1의 (+) 단자로 출력한다. 연산 증폭기 U1은 (+) 단자로 연산 증폭기 U2의 출력을 입력받고, (-)단자로 Vx를 입력받아 그 차를 증폭하여 전압 Vo를 출력한다.The operational amplifier U2 receives the input signal Vi through the (+) terminal, receives the Vx through the (-) terminal, amplifies the difference, and outputs it to the (+) terminal of the operational amplifier U1. The operational amplifier U1 receives the output of the operational amplifier U2 through the (+) terminal, receives the Vx through the (-) terminal, amplifies the difference, and outputs a voltage Vo.

이 경우, 입력 신호 Vi에 대한 출력 신호 Vo의 관계는 앞의 수학식 4 내지 6과 동일하게 해석되어 다음의 수학식 7과 같다.In this case, the relationship of the output signal Vo with respect to the input signal Vi is interpreted in the same manner as in Equations 4 to 6, and is represented by Equation 7 below.

Figure 112007000904408-pat00007
Figure 112007000904408-pat00007

수학식 7에 의하면, 도 4의 비반전 증폭기(400)의 아날로그 출력 Vo에는 아날로그 입력 신호 Vi가 1+(Z2/Z1)만큼 비반전 증폭되어 포함되고, 입력 왜곡 성분 Vd은 1/A1만큼 감소되어 포함하며, 전원 잡음 성분 Vn는 1/(A1A2)만큼 감소되어 포 함된다. 따라서 본 발명의 비반전 증폭회로(400)는 종래의 비반전 증폭기(100)에 비해 입력 왜곡 성분 Vd 와 전원 잡음 성분 Vn이 1/A1만큼 감소하게 된 저 왜곡 비반전 증폭회로가 된다.According to Equation 7, the analog output signal of the non-inverting amplifier 400 of FIG. 4 includes the analog input signal Vi non-inverted and amplified by 1+ (Z 2 / Z 1 ), and the input distortion component Vd is 1 / A. It is reduced by 1 and includes the power supply noise component Vn reduced by 1 / (A 1 A 2 ). Accordingly, the non-inverting amplifier circuit 400 of the present invention is a low distortion non-inverting amplifier circuit in which the input distortion component Vd and the power supply noise component Vn are reduced by 1 / A 1 as compared with the conventional non-inverting amplifier 100.

도 3 등에 기초한 본 발명의 비반전 증폭회로의 기본적인 원리는 임피던스 Z1과 Z2의 각각의 조합을 이용하여 구성할 수 있는 각종 아날로그 신호 처리회로에 응용 가능하다. The basic principle of the non-inverting amplifier circuit of the present invention based on FIG. 3 and the like is applicable to various analog signal processing circuits that can be configured by using a combination of impedances Z 1 and Z 2 .

본 발명이 컴퓨터 소프트웨어로 구현될 때는, 본 발명의 구성요소는 필요한 동작의 수행에 필요한 코드 세그먼트(code segment)로 대치될 수 있다. 프로그램이나 코드 세그먼트는 마이크로프로세서에 의해 처리될 수 있는 매체에 저장될 수 있으며, 전송매체나 통신 네트워크를 통하여 반송파(carrier waves)와 결합된 컴퓨터 데이터로서 전송될 수 있다.When the present invention is implemented in computer software, the components of the present invention may be replaced with code segments necessary for performing the necessary operations. The program or code segment may be stored in a medium that can be processed by a microprocessor and transmitted as computer data coupled with carrier waves via a transmission medium or communication network.

마이크로프로세서에 의해 처리될 수 있는 매체는 전자회로, 반도체 메모리 소자, 롬(ROM), 플래시(Flash) 메모리, EEPROM(Electrically Erasable Programmable Read-Only Memory), 플로피 디스크(Floppy Disk), 광학적 디스크, 하드(Hard) 디스크, 광섬유, 무선 네트워크 등과 같이 정보를 전달하고 저장할 수 있는 것을 포함한다. 또한, 컴퓨터 데이터는 전기적 네트워크 채널, 광섬유, 전자기장, 무선 네트워크 등을 통해 전송될 수 있는 데이터를 포함한다. The media that can be processed by the microprocessor include electronic circuits, semiconductor memory devices, ROMs, flash memory, electrically erasable programmable read-only memory (EEPROM), floppy disks, optical disks, and hard disks. (Hard) Includes the ability to transmit and store information such as disks, fiber optics, wireless networks, and the like. Computer data also includes data that can be transmitted over electrical network channels, optical fibers, electromagnetic fields, wireless networks, and the like.

또한, 이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안 될 것이다.In addition, although the preferred embodiment of the present invention has been shown and described above, the present invention is not limited to the above-described specific embodiment, the technical field to which the invention belongs without departing from the spirit of the invention claimed in the claims. Of course, various modifications can be made by those skilled in the art, and these modifications should not be individually understood from the technical spirit or the prospect of the present invention.

이상에서 상세히 설명한 바와 같이 본 발명에 따른 비반전 증폭기는 소정의 아날로그 신호를 비반전 증폭함에 있어, 연산 증폭기의 오프셋(Offset) 등으로 인한 입력 왜곡의 영향과 전원 잡음에 의한 영향 등에 의한 비반전 출력 신호에 나타나는 왜곡을 줄일 수 있다. 따라서 본 발명의 비반전 증폭기는 고 정밀 비반전 아날로그 신호를 처리하는데 사용될 수 있다. As described in detail above, in the non-inverting amplifier according to the present invention, non-inverting amplification of a predetermined analog signal, non-inverting output due to the influence of input distortion due to the offset of the operational amplifier and the influence of power supply noise, etc. Distortion in the signal can be reduced. Thus, the non-inverting amplifier of the present invention can be used to process high precision non-inverting analog signals.

Claims (3)

유한 직류 이득 A를 가지는 연산 증폭기 U1을 포함하여 소정의 입력신호를 비반전 궤환방식에 따라 증폭하여 출력하는 비반전 증폭 회로에 있어서,A non-inverting amplifier circuit for amplifying and outputting a predetermined input signal according to a non-inverting feedback method including an operational amplifier U1 having a finite DC gain A, 상기 입력신호와 상기 연산 증폭기 U1의 (+) 단자 사이에 위치하며, 상기 연산 증폭기 U1의 (-) 단자와 자신의 (-) 단자가 연결되고, 상기 입력신호를 (+) 단자로 입력받아 그 차를 증폭하여 상기 연산 증폭기 U1의 (+) 단자로 출력하는 연산 증폭기 U2를 더 포함하는 것을 특징으로 하는 비반전 증폭 회로.Located between the input signal and the (+) terminal of the operational amplifier U1, the (-) terminal of the operational amplifier U1 and its (-) terminal is connected, and receives the input signal through the (+) terminal And an operational amplifier U2 for amplifying the difference and outputting the difference to the (+) terminal of the operational amplifier U1. 제1항에 있어서,The method of claim 1, 상기 연산 증폭기 U2의 출력단과 접지 사이에 연결되는 커패시터를 더 포함하는 것을 특징으로 하는 비반전 증폭 회로.And a capacitor connected between the output terminal of the operational amplifier U2 and a ground. 제1항에 있어서,The method of claim 1, 상기 연산 증폭기 U1의 (-) 단자와 접지 사이에 연결된 임피던스를 Z1 라 하고, 상기 연산 증폭기 U1의 (-) 단자와 상기 연산 증폭기 U1의 출력단 사이에 연결된 입력 임피던스를 Z2 라 할 때,When the impedance connected between the negative terminal of the operational amplifier U1 and the ground is Z 1 , and the input impedance connected between the negative terminal of the operational amplifier U1 and the output terminal of the operational amplifier U1 is Z 2 , A>>Z2/Z1, A1>>Z2/Z1, A>>1 그리고 A1>>1A >> Z 2 / Z 1 , A 1 >> Z 2 / Z 1 , A >> 1 and A 1 >> 1 (여기서, A1은 연산 증폭기 U2의 유한 직류 이득)인 것을 특징으로 하는 비반전 증폭 회로.(Where A 1 is a finite direct current gain of operational amplifier U2).
KR1020070000959A 2007-01-04 2007-01-04 Low distortion non-inverting amplifier circuit KR100834041B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070000959A KR100834041B1 (en) 2007-01-04 2007-01-04 Low distortion non-inverting amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070000959A KR100834041B1 (en) 2007-01-04 2007-01-04 Low distortion non-inverting amplifier circuit

Publications (1)

Publication Number Publication Date
KR100834041B1 true KR100834041B1 (en) 2008-05-30

Family

ID=39665771

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070000959A KR100834041B1 (en) 2007-01-04 2007-01-04 Low distortion non-inverting amplifier circuit

Country Status (1)

Country Link
KR (1) KR100834041B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3969682A (en) * 1974-10-21 1976-07-13 Oberheim Electronics Inc. Circuit for dynamic control of phase shift
JPS62272705A (en) * 1986-05-21 1987-11-26 Yamaha Corp Amplifier circuit
US6201442B1 (en) * 1995-03-29 2001-03-13 Anthony Michael James Amplifying circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3969682A (en) * 1974-10-21 1976-07-13 Oberheim Electronics Inc. Circuit for dynamic control of phase shift
JPS62272705A (en) * 1986-05-21 1987-11-26 Yamaha Corp Amplifier circuit
US6201442B1 (en) * 1995-03-29 2001-03-13 Anthony Michael James Amplifying circuit

Similar Documents

Publication Publication Date Title
CN101924526B (en) Audio signal controller
ATE319221T1 (en) IMPROVED PREDISTORTION COMPENSATION FOR A POWER AMPLIFIER
EP2724484B1 (en) Power supply generator with noise cancellation
US20140093109A1 (en) Channel crosstalk removal
EP2037587A1 (en) Transmission circuit and communication device
RU2365969C1 (en) Current mirror
CN115065326A (en) Analog front-end circuit, chip and electronic equipment
KR101094397B1 (en) Amplification circuit and digital microphone using the same
CN106850055A (en) A kind of wideband low noise analog front circuit for optical fiber hit detecting system
KR100834041B1 (en) Low distortion non-inverting amplifier circuit
KR100858314B1 (en) Low Distortion Inverting Amplifier Circuit
Juhas et al. Comments on" Class-E, Class-C, and Class-F Power Amplifier Based Upon a Finite Number of Harmonics"
JP2008306614A (en) Transimpedance amplifier
CN209767484U (en) Quick high-frequency voltage amplifier
RU2367996C1 (en) Current mirror
KR101121265B1 (en) An Amplifier Apparatus and Method
CN112448678A (en) Compensation circuit, chip, method, device, storage medium and electronic device
KR100858312B1 (en) Low Distortion Buffer
CN114665826B (en) Non-fully differential circuit system for improving power supply voltage rejection ratio
JP4839572B2 (en) Input circuit
JP7006214B2 (en) Signal generator and signal generation method
JP7251388B2 (en) Transimpedance amplifier circuit
CN113647958B (en) ECG signal detection circuit suitable for wearable equipment
KR100664264B1 (en) Apparatus for compensation power of the rf detector
RU164172U1 (en) INTEGRAL AMPLIFIER WITH ADVANCED DYNAMIC RANGE

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140526

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150515

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160518

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170518

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190517

Year of fee payment: 12