KR100858163B1 - 베어 다이 검사 방법 - Google Patents

베어 다이 검사 방법 Download PDF

Info

Publication number
KR100858163B1
KR100858163B1 KR1020060114069A KR20060114069A KR100858163B1 KR 100858163 B1 KR100858163 B1 KR 100858163B1 KR 1020060114069 A KR1020060114069 A KR 1020060114069A KR 20060114069 A KR20060114069 A KR 20060114069A KR 100858163 B1 KR100858163 B1 KR 100858163B1
Authority
KR
South Korea
Prior art keywords
bare
bare die
inspection
dies
substrate
Prior art date
Application number
KR1020060114069A
Other languages
English (en)
Other versions
KR20080044699A (ko
Inventor
김병우
Original Assignee
미래산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미래산업 주식회사 filed Critical 미래산업 주식회사
Priority to KR1020060114069A priority Critical patent/KR100858163B1/ko
Publication of KR20080044699A publication Critical patent/KR20080044699A/ko
Application granted granted Critical
Publication of KR100858163B1 publication Critical patent/KR100858163B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates

Abstract

본 발명은 베어 다이의 검사 방법을 제공한다. 본 발명의 바람직한 실시예에 따른 베어 다이의 검사 방법은: 웨이퍼를 다이싱(dicing)하여 이루어진 베어 다이들을 소정의 간격으로 이격 배치하여 검사용 기판 상에 부착하는 단계와; 검사용 기판 상에 부착된 베어 다이들의 전기적 불량 여부를 검사하는 단계와; 적어도 하나의 베어 다이를 상기 검사용 기판에서 분리하여 소팅하는 단계를 포함한다.

Description

베어 다이 검사 방법{Method for testing a bare die}
도 1은 본 발명의 실시예에 따른 베어 다이의 검사 방법의 단계를 도시한 흐름도이다.
도 2 내지 도 5는 본 발명의 실시예에 따른 베어 다이의 검사 방법의 각 단계를 도시한 도면으로서, 도 2는 웨이퍼를 다이싱하여 베어 다이를 개별화하는 단계를 도시한 사시도이다.
도 3은 베어 다이를 검사용 기판에 부착하는 단계를 도시한 단면도이다.
도 4는 베어 다이의 전기적 불량 여부를 검사하는 단계를 도시한 단면도이다.
도 5는 베어 다이를 검사용 기판으로부터 분리하는 단계를 도시한 단면도이다.
도 6은 도 3의 베어 다이를 검사용 기판에 부착하는 단계의 또 다른 실시예를 도시한 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
10: 웨이퍼 20: 베어 다이
30: 검사용 기판 32: 양면 테이프
34: 나노 패턴층 36: 나노 헤어
42: 프루빙부
본 발명은 베어 다이의 검사 방법에 관한 것으로, 더욱 상세하게는 웨이퍼에서 다이싱된 베어 다이를 프루빙하는 베어 다이의 검사 방법에 관한 것이다.
통상적으로 반도체 제조 공정은 웨이퍼 제조 및 회로설계 공정과, 상기 설계 회로에 따라서 웨이퍼를 가공하는 공정과, 상기 가공된 웨이퍼를 다이싱(dicing)하여 베어 다이를 제조한 뒤에 상기 베어 다이를 패키징 및 상기 반도체 패키지를 검사하는 단계를 거친다.
종래에는 통상적으로 베어 다이를 제조하는 단계에서는 상기 베어 다이의 전기적 불량 유무를 검사하지 않았다. 이는 상기 베어 다이 단계에서의 불량률이 그리 커지 않았기 때문이다. 따라서 상기 베어 다이의 불량 여부는 상기 패키징 단계 이후에 검사하였다.
그런데, 최근에는 상기 반도체 패키지가 복수의 층으로 이루어진 다층 패키지와 같이, 복수의 베어 다이를 구비하고 있다. 따라서 하나의 반도체 패키지에서 베어 다이의 불량이 발생할 가능성이 커지게 된다. 이 경우, 상기 패키징 단계 이후에 베어 다이의 불량 여부를 검사 시에, 상기 베어 다이 하나에 불량이 발생하더라도 패키징 단계 이후이므로 전체 반도체 패키지가 불량 처리되어서 사용하지 못하게 된다는 문제점이 있다.
이러한 문제점을 해결하기 위하여, 웨이퍼를 다이싱한 후에 그 상태로 베어 다이를 프루빙(probing) 장비에 접속시켜서 상기 베어 다이의 불량 여부를 검사할 수 있다. 그러나 이 경우에는, 웨이퍼를 다이싱하는 공정에서 상기 베어 다이가 바르게 정렬이 되지 않을 수 있다. 이에 따라서 정확한 베어 다이의 불량 여부 검사가 이루어지지 않을 수 있다.
따라서 본 발명은, 반도체 패키징 단계 전에 베어 다이의 전기적 불량 여부를 검사하는 베어 다이의 검사 방법을 제공하는 것을 목적으로 한다.
삭제
따라서 본 발명의 바람직한 실시예에 따른 베어 다이의 검사 방법은: 웨이퍼를 다이싱하여 이루어진 베어 다이들을 소정의 간격으로 이격 배치하여 검사용 기판 상에 부착하는 단계와; 상기 검사용 기판 상에 부착된 베어 다이들의 전기적 불량 여부를 검사하는 단계와; 상기 적어도 하나의 베어 다이를 상기 검사용 기판에서 분리하여 반도체 패키징하는 단계를 포함한다.
이 경우, 상기 검사용 기판의 상기 베어 다이가 부착되는 면에는 양면 테이프가 부착되어 있으며, 상기 베어 다이들을 검사용 기판 상에 부착하는 단계는, 상기 베어 다이와 검사용 기판을 상기 양면 테이프를 통하여 접착함으로써 이루어질 수 있다.
이와 달리, 상기 베어 다이들을 검사용 기판 상에 부착하는 단계는, 상기 베어 다이들과 검사용 기판 사이를 반데르 발스 힘(van der waals force)에 의해 접착함으로써 이루어질 수 있다. 이 경우, 상기 기판의 상기 베어 다이들이 부착되는 면에는 나노 패턴층이 형성되고, 상기 나노 패턴층이 상기 베어 다이들과의 유격이 일정 거리 이하인 경우 분산력이 발생하여 상기 베어 다이를 부착하는 것이 바람직하다.
이 경우, 상기 나노 패턴층은 상기 검사용 기판으로 돌출 형성되며 나노 단위의 두께를 가진 나노 헤어들이 분산 배치된 헤어부를 구비하는 것이 바람직하다.
또한, 상기 적어도 하나의 베어 다이를 상기 검사용 기판에서 분리하는 단계는, 적어도 상기 나노 패턴층에 열을 가함으로써 이루어질 수 있다.
한편, 상기 다이싱된 베어 다이들을 소정의 간격으로 이격하는 단계는, 상기 각각의 베어 다이들 사이의 간격을 상기 각각의 베어 다이를 테스트하는 프루빙부 사이의 간격과 동일하도록 이격하는 것이 바람직하다.
이하, 첨부된 도면을 참조하며 본 발명의 바람직한 실시예를 상세히 설명한다.
도 1은 본 발명의 바람직한 실시예에 따른 베어 다이의 검사 방법을 도시한 흐름도이다.
도 1을 참조하면, 본 발명의 베어 다이의 검사 방법은, 가공된 웨이퍼를 다 이싱(dicing)하여 이루어진 베어 다이들을 소정의 간격으로 이격 배치하여 검사용 기판 상에 부착하는 단계(S10)와, 상기 검사용 기판 상에 부착된 베어 다이들의 전기적 불량 여부를 검사하는 단계(S20)와, 상기 적어도 하나의 베어 다이를 상기 검사용 기판에서 분리하여 소팅하는 단계(S30)를 포함한다.
도 2는 가공된 웨이퍼를 다이싱하는 공정의 일예를 도시한 도면이다. 이 경우, 웨이퍼 가공이란 규소 등의 반도체 소재봉을 절단하여 웨이퍼(10)를 제조하고, 상기 웨이퍼(10) 상에 배선 패턴을 형성시키는 공정이다. 웨이퍼(10)를 다이싱하는 공정이란 상기 가공된 웨이퍼(10)를 절단(sawing)하여 복수의 베어 다이(bare die)(20)들로 분리하는 공정이다. 상기 공정은 예를 들어 다이아몬드 톱과 같은 절단 수단(5)을 통하여 이루어질 수 있다.
도 3 내지 도 5는 본 발명의 각각의 단계를 도시한 도면이다. 도 3 내지 도 5를 참고하여 본 발명의 각각의 단계를 설명하면, 먼저 도 3에 도시된 바와 같이, 웨이퍼 다이싱된 베어 다이(20)들을 소정의 간격으로 이격 배치하여 검사용 기판(30) 상에 부착하는 단계를 거친다. 즉, 다이싱되어 분리된 각각의 베어 다이(20)들을 이동하여 별도의 검사용 기판(30) 상에 부착시키는데, 이 단계에서 상기 검사용 기판(30) 상에서 각각의 베어 다이(20)들이 소정의 간격으로 이격되도록 부착한다.
전기적 불량 여부를 확인하기 위해서는, 각각의 베어 다이(20)들이 서로 전기적으로 이격되어 있어야 하며, 상기 검사장비의 상기 각각의 베어 다이(20)를 프루빙하는 프루빙부(42; 도 4 참조)에 대응되도록 배치되어야 한다. 그러나 웨이퍼(10) 다이싱 단계를 거치면서 충격이나 진동에 의하여 정렬 오차가 발생할 가능성이 커지게 된다. 따라서, 웨이퍼(10)을 다이싱하여 개별화된 베어 다이(20)들을 그 상태로 검사하는 것이 아니라, 별도의 검사용 기판(30)상에 소정의 간격을 가지고 부착되도록 이동시킨다.
그 후에, 도 4에 도시된 바와 같이, 상기 검사용 기판(30) 상에 부착된 베어 다이(20)들의 전기적 불량 여부를 검사하는 단계를 거친다. 상기 단계는 프루빙 장비(40)에 의하여 행해질 수 있다. 상기 프루빙 장비(40)에는 상기 베어 다이(20) 각각과 대응되는 프루빙부(42)들이 배치되어 있으며, 상기 프루빙부(42)에는 상기 베어 다이(20)의 패드들과 접촉되어 전기적 불량 여부를 검사할 수 있는 탐침(45)들이 배치되어 있다. 이 경우, 상기 검사용 기판(30)에 의하여 검사 받기 정확한 위치에 베어 다이(20)들이 정렬될 수 있으므로, 정확하고, 안정적으로 전기적 검사를 행할 수 있게 된다.
그 후에 도 5에 도시된 바와 같이, 상기 적어도 하나의 베어 다이(20)를 상기 검사용 기판(30)에서 분리하여 소팅하게 된다.
소팅된 베어 다이(20)들은 반도체 패키징하는 단계를 거치게 되어서 반도체 패키지를 이루게 된다. 반도체 패키징하는 단계는 리드 프레임에 베어 다이(20)를 어태치하는 다이 어태치 공정과, 리드 프레임의 내측 리드(inner lead)와 베어 다 이(20)의 패드 사이를 와이어 본딩하는 와이어 본딩 공정과, 상기 리드 프레임 및 베어 다이(20)를 몰딩하는 공정을 거칠 수 있다. 최근에는 와이어 본딩 공정을 생략하고, 상기 베어 다이(20)의 패드를 직접 리드 프레임 등의 프레임에 부착할 수도 있다.
상기 반도체 패키지는, 다층의 베어 다이(20)가 구비된 다층 패키지일 수 있다. 상기 단계에서는 전기적으로 양호한 베어 다이(20)를 패키징하므로, 베어 다이(20) 자체의 전기적 불량으로 인하여 패키지 불량이 발생하지 않게 된다.
한편, 상기 베어 다이(20)들을 검사용 기판(30) 상에 부착하는 단계에서는, 웨이퍼(10)에서 다이싱된 베어 다이(20)들이 상기 검사용 기판(30)에 분리 가능하게 부착되어야 한다.
상기 검사용 기판(30) 상에 베어 다이(20)들을 부착하는 하나의 예로서, 도 3 내지 도 5에 도시된 바와 같이 양면 테이프(32)를 사용할 수 있다. 이 경우, 상기 검사용 기판(30)의 상기 베어 다이(20)가 부착되는 면에는 양면 테이프(32)가 부착되어 있으며, 상기 베어 다이(20)들을 검사용 기판(30) 상에 부착하는 단계는, 상기 베어 다이(20)와 검사용 기판(30)을 상기 양면 테이프(32)를 통하여 접착될 수 있다. 이 경우 상기 양면 테이프(32)는 높은 부착력을 가지면서도, 일정 조건에서는 분리가 쉽게 될 수 있는 소재로 이루어지는 것이 바람직하다.
이와 달리, 도 6에 도시된 바와 같이, 상기 베어 다이(20)들을 검사용 기판(30) 상에 부착하는 단계는, 상기 베어 다이(20)들과 검사용 기판(30) 사이를 반데르 발스 힘(van der waals force)에 의해 접착함으로써 이루어질 수 있다. 즉, 검사용 기판(30)의 일 부재의 분자와 베어 다이(20)의 분자 사이에 인력이 발생하도록 하여서, 상기 베어 다이(20)가 상기 검사용 기판(30)에 부착되도록 하고, 상기 베어 다이(20)들을 검사용 기판(30)으로부터 분리하는 단계에서, 상기 베어 다이(20)와 검사용 기판(30) 사이의 반데르 발스 힘을 제거함으로써 간단히 이루어질 수 있다.
여기서, 반데르 발스 힘이란 분산력(dispersion force)이라고도 하는데, 전기적으로 중성인 분자 사이에서 작용하는 약한 인력을 일컫는다. 상술하면, 비극성 분자들이 아주 가깝게 접근하면 한 분자의 원자핵이 인접 분자의 전자 구름을 끌어당겨 그 인접 분자가 부분적으로 극성을 띠게 되는 유발 이중 극자(induced dipole)를 형성함으로써 분자들 사이에 약한 정전기적 인력이 작용하게 되는데, 이 힘을 분산력이라 한다.
이 경우, 상기 기판의 상기 베어 다이(20)들이 부착되는 면에는 나노 패턴층(34)이 형성되고, 상기 나노 패턴층(34)이 상기 베어 다이(20)들과의 유격이 일정 거리 이하인 경우 분산력이 발생하여 상기 베어 다이(20)를 부착하도록 할 수 있다.
이 경우, 상기 나노 패턴층(34)은 상기 검사용 기판(30)으로 돌출 형성되며 나노 단위의 두께를 가진 나노 헤어(36)들이 분산 배치되어 이루어질 수 있다. 상기 나노 헤어(36)는 나노 구조물의 일종으로, 속이 찬 기둥 형태 또는 말단이 다양한 형태를 가진 높은 구조물을 지칭하며, 나노 헤어(36) 각각이 분자의 역할을 함으로써, 보다 용이하게 이에 인접한 베어 디이 분자와 반데르 발스 결합력을 가 질 수 있다. 상기 검사용 기판(30) 상에 나노 헤어(36)를 제작하는 공정 기술은, 예로 들어 증착에 의한 나노 헤어(36) 제조 방법이나, 식각에 의한 나노 헤어(36) 제조 방법 등 다양하게 알려져 있다.
또한, 도면에는 도시되지 않으나, 상기 베어 다이들을 검사용 기판 상에 부착하는 단계는, 진공 상태로 상기 베어 다이들을 검사용 기판 상에 흡착함으로써 이루어질 수 있다. 이를 위하여 상기 검사용 기판 상에 적어도 하나의 진공 척이 형성되어서, 상기 진공 척에 베어 다이들을 부착할 수 있다. 이와 달리, 상기 검사용 기판 상에 복수의 진공 홀이 형성되어서 상기 진공 홀들을 통하여 상기 베어 다이를 흡착하여 부착할 수도 있다.
한편, 상기 검사용 기판(30)으로부터 베어 다이(20)를 분리하는 단계는, 적어도 상기 나노 패턴층(34)에 소정 이상의 열을 가함으로써 이루어질 수 있다. 상기 나노 패턴층(34)에 열을 가하게 되면, 나노 헤어(36)의 분자와 베어 다이(20) 분자 사이의 분자 운동을 활성화시킴에 의해 검사용 기판(30)과 베어 다이(20) 사이에 작용하는 반데르 발스 힘을 약화시킴으로써, 상기 검사용 기판(30)으로부터 베어 다이(20)를 분리할 수 있다. 한편, 본 명세서에 있어서 "나노 패턴층(34)에 열을 가한다"는 의미는 나노 패턴층(34)에 직접 또는 간접적으로 가열하는 모든 동작 및 구성을 포괄하도록 해석된다.
본 발명에 의하면, 반도체 패키징 단계 전의 베어 다이의 상태에서, 상기 베어 다이의 전기적 불량 여부를 확인한다. 따라서 상기 베어 다이의 전기적 불량으 로 인하여 반도체 패키지가 불량되는 것이 방지됨으로써, 반도체 패키지의 불량률을 감소시킬 수 있고, 이에 따라서 제조 원가를 감소시킬 수 있다.
또한, 상기 베어 다이들을 바람직한 이격 거리를 가지고 정렬한 채로, 상기베어 다이의 전기적 불량 여부를 검사할 수 있음으로써, 베어 다이의 불량 여부를 보다 정확하고 안정적이며 신속하게 검사할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자라면 누구든지 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (7)

  1. 삭제
  2. 삭제
  3. 웨이퍼를 다이싱하여 이루어진 베어 다이들을 소정의 간격으로 이격 배치하여 검사용 기판 상에 부착하는 단계;
    상기 검사용 기판 상에 부착된 베어 다이들의 전기적 불량 여부를 검사하는 단계; 및
    상기 적어도 하나의 베어 다이를 상기 검사용 기판에서 분리하여 소팅하는 단계를 포함하는 것으로,
    상기 베어 다이들을 검사용 기판 상에 부착하는 단계는,
    상기 베어 다이들과 검사용 기판 사이를 반데르 발스 힘(van der waals force)에 의해 접착함으로써 이루어지는 것을 특징으로 하는 베어 다이의 검사 방법.
  4. 제3항에 있어서,
    상기 기판의 상기 베어 다이들이 부착되는 면에는 상기 검사용 기판으로 돌출 형성되며 나노 단위의 두께를 가진 나노 헤어들이 분산 배치된 나노 패턴층이 형성되고,
    상기 나노 패턴층이 상기 베어 다이들과의 유격이 일정 거리 이하인 경우 분산력이 발생하여 상기 베어 다이를 부착하는 것을 특징으로 하는 베어 다이의 검사 방법.
  5. 제4항에 있어서,
    상기 적어도 하나의 베어 다이를 상기 검사용 기판에서 분리하는 단계는, 적어도 상기 나노 패턴층에 열을 가함으로써 이루어지는 것을 특징으로 하는 베어 다이의 검사 방법.
  6. 제3항에 있어서,
    상기 베어 다이들을 검사용 기판 상에 부착하는 단계는, 진공 상태로 상기 베어 다이들을 검사용 기판 상에 흡착함으로써 이루어지는 것을 특징으로 하는 베어 다이의 검사 방법.
  7. 제3항에 있어서,
    상기 다이싱된 베어 다이들을 소정의 간격으로 이격하는 단계는, 상기 각각의 베어 다이들 사이의 간격을 상기 각각의 베어 다이를 테스트하는 프루빙부 사이의 간격과 동일하도록 이격하는 것을 특징으로 하는 베어 다이의 검사 방법.
KR1020060114069A 2006-11-17 2006-11-17 베어 다이 검사 방법 KR100858163B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060114069A KR100858163B1 (ko) 2006-11-17 2006-11-17 베어 다이 검사 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060114069A KR100858163B1 (ko) 2006-11-17 2006-11-17 베어 다이 검사 방법

Publications (2)

Publication Number Publication Date
KR20080044699A KR20080044699A (ko) 2008-05-21
KR100858163B1 true KR100858163B1 (ko) 2008-09-11

Family

ID=39662507

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060114069A KR100858163B1 (ko) 2006-11-17 2006-11-17 베어 다이 검사 방법

Country Status (1)

Country Link
KR (1) KR100858163B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101283387B1 (ko) * 2011-10-05 2013-07-08 파워테크 테크놀로지 인코포레이티드 멀티칩 적층 패키지들의 테스트 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980025882A (ko) * 1996-10-05 1998-07-15 김광호 노운 굿 다이의 제조 방법
JP2001249162A (ja) * 2000-03-03 2001-09-14 Nec Corp ベアチップ検査装置及びベアチップ検査方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980025882A (ko) * 1996-10-05 1998-07-15 김광호 노운 굿 다이의 제조 방법
JP2001249162A (ja) * 2000-03-03 2001-09-14 Nec Corp ベアチップ検査装置及びベアチップ検査方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101283387B1 (ko) * 2011-10-05 2013-07-08 파워테크 테크놀로지 인코포레이티드 멀티칩 적층 패키지들의 테스트 방법

Also Published As

Publication number Publication date
KR20080044699A (ko) 2008-05-21

Similar Documents

Publication Publication Date Title
US7541203B1 (en) Conductive adhesive for thinned silicon wafers with through silicon vias
JP4794624B2 (ja) プローブカードの製造方法及び製造装置
TWI421521B (zh) 電氣連接裝置及使用其之測試裝置
US9293394B2 (en) Chip package and method for forming the same
US8652858B2 (en) Chip testing method
JP2009526992A (ja) スペーストランスフォーマと前記スペーストランスフォーマの製造方法及び前記スペーストランスフォーマを有するプローブカード
KR101418281B1 (ko) 얇은 기판 전자 소자의 패키지 방법
US20140127839A1 (en) Method for separating and transferring ic chips
KR20130076718A (ko) 얇은 기판 전자 소자의 패키지 방법
JP2006351588A (ja) 半導体装置及びその製造方法
US7202108B2 (en) Semiconductor wafer, semiconductor chip and method for manufacturing the same
KR100858163B1 (ko) 베어 다이 검사 방법
JP5616047B2 (ja) 製造装置、試験装置、製造方法および集積回路パッケージ
CN107063860B (zh) 薄膜材料的测试系统及测试方法
JP2008306105A (ja) 半導体装置の製造方法
KR20130076716A (ko) 얇은 기판 전자 소자의 패키지 방법
JP5345161B2 (ja) パワーデバイス用のウエハキャリア及びこのウエハキャリアを用いる検査装置
KR20100131287A (ko) 반도체 기판의 전기적 특성 검사 장치용 프로브 카드의 공간 변형기 및 이의 제작 방법
CN108269745B (zh) 封装结构及其制作方法
JPH08148533A (ja) 半導体ウェハの試験装置及び試験方法
JP2006120827A (ja) 半導体装置の製造方法
US20120194209A1 (en) System and method for picking and placement of chip dies
KR20200109659A (ko) 반도체 패키지, 반도체 패키지용 버퍼 웨이퍼 및 반도체 패키지 제조 방법
JP2013254905A (ja) 半導体ウエハ用プロービングステージ、半導体検査装置、及びステージの溝幅決定方法
JP7390889B2 (ja) 吸着保持装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee