KR100857906B1 - 마스터와 슬레이브 사이의 버스 전송을 제어하는 방법 및중재기 - Google Patents

마스터와 슬레이브 사이의 버스 전송을 제어하는 방법 및중재기 Download PDF

Info

Publication number
KR100857906B1
KR100857906B1 KR1020070023995A KR20070023995A KR100857906B1 KR 100857906 B1 KR100857906 B1 KR 100857906B1 KR 1020070023995 A KR1020070023995 A KR 1020070023995A KR 20070023995 A KR20070023995 A KR 20070023995A KR 100857906 B1 KR100857906 B1 KR 100857906B1
Authority
KR
South Korea
Prior art keywords
master
masters
highest priority
slave
priority
Prior art date
Application number
KR1020070023995A
Other languages
English (en)
Other versions
KR20080050190A (ko
Inventor
황수연
박형준
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Publication of KR20080050190A publication Critical patent/KR20080050190A/ko
Application granted granted Critical
Publication of KR100857906B1 publication Critical patent/KR100857906B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G06F13/1657—Access to multiple memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4009—Coupling between buses with data restructuring

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bus Control (AREA)

Abstract

복수의 마스터의 주소 버스 중에서 하나를 하나의 슬레이브의 주소 버스에 연결하도록 제어하기 위해서, 중재기는 복수의 마스터의 주소 버스로부터 복수의 마스터의 우선 순위 정보를 수신하고, 우선 순위 레벨을 비교하여 최우선 순위의 마스터 번호를 선택하고, 최우선 순위의 마스터 번호에 해당하는 전송 길이를 복수의 마스터의 주소 버스로부터 선택하고, 최우선 순위의 마스터 번호를 전송 길이만큼 출력 스테이지에 출력하여 출력 스테이지가 최우선 순위의 마스터 번호의 주소 버스를 전송 길이만큼 하나의 슬레이브 주소 버스에 연결하도록 제어한다.
마스터, 슬레이브, 중재기, 디코딩 정보

Description

마스터와 슬레이브 사이의 버스 전송을 제어하는 방법 및 중재기{Method and arbiter for controlling bus transmission between master and slave}
도 1은 본 발명의 실시예에 따른 복수의 마스터와 복수의 슬레이브 사이의 버스 매트릭스 구조를 나타내는 도면이다.
도 2는 본 발명의 실시예에 따른 주소 버스의 디코딩 정보를 개략적으로 나타내는 도면이다.
도 3은 본 발명의 실시예에 따른 동적인 우선 순위 기반 중재 방식을 수행하는 중재기를 개략적으로 도시한 도면이다.
도 4는 본 발명의 실시예에 따른 중재기가 수행하는 동적인 우선 순위 기반 중재 방법을 개략적으로 나타내는 도면이다.
도 5는 본 발명의 제1 실시예에 따른 동적인 우선순위 기반 중재 방식의 데이터 처리를 개략적으로 나타내는 도면이다.
도 6은 본 발명의 제2 실시예에 따른 라운드 로빈 중재 방식의 데이터 처리를 개략적으로 나타내는 도면이다.
도 7은 본 발명의 제3 실시예에 따른 고정된 우선 순위 기반 중재 방식의 데이터 처리를 개략적으로 나타내는 도면이다.
마스터와 슬레이브 사이의 버스 전송을 제어하는 방법 및 중재기에 관한 것이다.
버스는 마이크로프로세서와 같이 주소를 통해 데이터를 접근하는 시스템 내에서 데이터들을 주고 받는 수단으로 사용되며, 이를 위해 각 칩들이 언제 데이터를 보내야 하고, 언제 데이터를 받아야 하는지를 규정하는 프로토콜을 가지고 있다.
송신단 칩에서 수신단 칩으로 버스를 통해서 데이터 전송을 요구하고, 수신단 칩이 준비가 되었다는 것을 송신단 칩에서 알게 되면, 송신단 칩은 주소 버스를 통해서 데이터를 보내고 수신단 칩은 데이터를 받은 후에는 받았다는 것을 확인해 줌으로써 하나의 버스 요구가 종료된다.
이러한 버스 요구를 처음 시작하는 칩을 마스터(Master)라고 하며 버스 요구를 받아서 데이터를 수신하는 칩을 슬레이브(Slave)라고 한다.
한 버스에 하나 이상의 마스터가 버스 사용을 슬레이브에 요구하면, 슬레이브는 어떠한 마스터를 선택할 것인지를 결정하기 위해 중재기를 사용한다. 즉, 마스터와 중재기 사이의 버스 사용 요청 및 권한 신호에 기반한 마스터 중심 중재 방식이 아닌, 슬레이브의 응답 신호에 기반하여 마스터를 선택할 수 있는 슬레이브 중심 중재 방식을 사용한다. 따라서, 데이터 전송 단위가 일반적인 온 칩 버스에서와 같이 트랜잭션이 될 수 있고, 슬레이브 중심 중재 방식의 특성에 따라 단일 전 송이 될 수도 있다.
하지만, 이러한 슬레이브 중심의 중재 방식은 단일 전송 단위의 고정된 우선 순위 방식 및 라운드 로빈 방식의 버스 매트릭스만을 제공하므로 최근에 보다 복잡하고 다양해지는 어플리케이션 개발에 있어서, 중재 방식의 융통성 측면에서 한계가 있다.
본 발명이 이루고자 하는 기술적 과제는 마스터와 슬레이브 사이의 버스 전송을 효율적으로 제어하는 방법을 제공하는 것이다.
이러한 과제를 해결하기 위하여, 본 발명의 특징에 따르면 마스터와 슬레이브 사이의 버스 전송을 제어하는 방법이 제공된다. 이 방법은, 상기 복수의 마스터의 주소 버스로부터 상기 복수의 마스터의 우선 순위 정보를 수신하고 우선 순위 레벨을 비교하여 최우선 순위의 마스터의 번호를 선택하는 단계, 상기 최우선 순위의 마스터 번호에 해당하는 전송 길이를 상기 복수의 마스터의 주소 버스로부터 선택하는 단계, 상기 최우선 순위의 마스터 번호를 상기 전송 길이만큼 상기 출력 스테이지에 출력하여 상기 출력 스테이지가 상기 최우선 순위의 마스터 번호의 주소 버스를 상기 전송 길이만큼 상기 하나의 슬레이브 주소 버스에 연결하도록 제어하는 단계를 포함한다.
본 발명의 다른 특징에 따르면 복수의 마스터의 주소 버스 중에서 하나를 하나의 슬레이브의 주소 버스에 연결하는 출력 스테이지를 제어하는 중재기가 제공된 다. 이 중재기는 상기 복수의 마스터의 주소 버스로부터 상기 복수의 마스터의 우선 순위 정보를 수신하고 우선 순위 레벨을 비교하여 최우선 순위의 마스터의 번호를 선택하는 비교기, 상기 최우선 순위의 마스터의 번호에 해당하는 전송 길이를 상기 복수의 마스터의 주소 버스로부터 선택하는 다중화기, 상기 최우선 순위의 마스터 번호를 상기 전송 길이를 상기 출력스테이지에 출력하여 상기 출력 스테이지가 상기 최우선 순위의 마스터의 번호의 주소 버스를 상기 전송 길이에 해당하는 시간 동안 상기 하나의 슬레이브 주소 버스에 연결하도록 하는 카운터를 포함한다.
본 발명의 다른 특징에 따르면 복수의 마스터 간의 우선 순위를 중재기에 알리기 위한 디코딩 정보를 생성하는 방법이 제공된다. 이 방법은 마스터의 우선 순위 레벨을 상기 디코딩 정보에 할당하는 단계, 상기 마스터가 전송할 전송 길이를 상기 디코딩 정보에 할당하는 단계, 상기 디코딩 정보를 상기 마스터의 주소 버스를 통해 상기 중재기에 전송하는 단계를 포함한다.
본 발명의 다른 특징에 따르면 복수의 마스터의 주소 버스와 복수의 슬레이브의 주소 버스를 중재하는 버스 매트릭스가 제공된다. 이 버스 매트릭스는 상기 복수의 마스터에 각각 대응하고, 대응하는 마스터의 주소 버스로부터 대응하는 마스터가 원하는 슬레이브 번호를 수신하여 상기 슬레이브 번호에 해당하는 주소 버스를 각각 선택하는 복수의 디코더, 상기 복수의 디코더에 각각 대응하고, 상기 복수의 디코더의 주소 버스로부터 상기 복수의 마스터의 우선 순위와 전송 길이 정보를 수신하여 최우선 순위 마스터를 선택하고, 상기 최우선 순위 마스터의 전송길이에 해당하는 시간 동안 상기 최우선 순위 마스터의 번호를 출력하는 복수의 중계기, 상기 복수의 중재기와 상기 복수의 슬레이브에 각각 대응하고, 대응하는 중재기가 출력하는 마스터의 번호에 해당하는 주소 버스를 대응하는 슬레이브에 연결하는 복수의 출력 스테이지를 포함한다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서에 기재된 "…부", "…기", "모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.
이제 본 발명의 실시예에 따른 마스터와 슬레이브 사이의 데이터 전송 방법 및 장치에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 실시예에 따른 복수의 마스터와 복수의 슬레이브 사이의 버스 매트릭스 구조를 나타내는 도면이다.
도 1에 도시된 바와 같이, 버스 매트릭스(200)는 입력 스테이지(210), 디코 더(220), 출력 스테이지(230), 중재기(240)를 포함한다.
입력 스테이지(210)는 마스터(100)의 입력 포트와 연결되고, 마스터(100)가 슬레이브(300)로 바로 접근할 수 없을 때, 이미 전송된 주소 및 제어 정보들을 임시 저장한다.
디코더(220)는 입력 스테이지(210)와 연결되어, 입력 스테이지(210)의 주소버스로부터 디코딩 정보를 수신하여 마스터(100)가 전송하길 원하는 슬레이브(300)의 출력 스테이지(230)를 결정한다.
중재기(240)는 마스터(100)들의 우선 순위 및 전송 길이를 포함하는 디코딩 정보에 따라 최우선 순위의 마스터(100)를 선택하고, 선택한 마스터(100)의 전송 길이에 해당하는 시간 동안 출력 스테이지(230)를 제어한다.
출력 스테이지(230)는 복수의 디코더(220)의 주소 버스들과 연결되어 중재기(240)가 선택한 최우선 순위의 마스터(100)의 주소 버스를 슬레이브(300)의 출력 포트에 연결하여 데이터 전송 경로를 설정한다.
도 2는 본 발명의 실시예에 따른 주소 버스의 디코딩 정보를 개략적으로 나타내는 도면이다.
도 2에 도시한 바와 같이, 디코딩 정보(400)는 구현할 어플리케이션의 특징을 미리 알고 있는 시스템 개발자가 마스터(100)의 입력 포트를 통해 32 비트의 데이터 폭을 갖는 주소 버스의 일부를 사용하여 마스터의 작업량 및 작업 순서를 중재기에 동적으로 알려주기 위해 사용한다.
이러한 주소 버스의 디코딩 정보(400)는 타겟 슬레이브 번호(410), 마스터의 우선 순위 레벨(420), 마스터가 원하는 전송 길이(430), 슬레이브의 옵셋 주소(440)를 포함한다.
타겟 슬레이브 번호(410)는 주소 버스의 31비트에서 29비트까지의 3비트를 차지하며 마스터(100)가 데이터를 전송할 슬레이브(300)를 나타낸다.
마스터의 우선 순위 레벨(420)은 28비트에서 26비트까지의 3비트를 차지하고 데이터를 전송할 복수의 마스터(100) 간의 전송 우선 순위를 나타내는 우선 순위 레벨을 포함한다.
마스터가 원하는 전송 길이(430)는 25비트에서 22비트까지의 4비트를 차지하며 마스터(100)가 전송할 전송길이를 포함한다.
술레이브의 옵셋 주소(440)는 21에서 0비트까지의 나머지 비트들을 차지하며 슬레이브 내부의 옵셋 주소를 포함한다. 여기서 슬레이브 내부의 옵셋 주소는 0번지부터 222-1번지까지 지정할 수 있다.
도 3 및 도 4를 참조하여 본 발명의 실시예에 따른 동적인 우선 순위 기반 중재 방법 및 장치에 대해 설명한다.
도 3은 본 발명의 실시예에 따른 동적인 우선 순위 기반 중재 방식을 수행하는 중재기를 개략적으로 도시한 도면이다. 도 4는 본 발명의 실시예에 따른 중재기가 수행하는 동적인 우선 순위 기반 중재 방법을 개략적으로 나타내는 도면이다.
도 3 및 도 4를 보면, 동적인 우선 순위 기반 중재 방식을 위한 중재기는 비교기(241), 카운터(242), 전송길이 선택 다중화기(243)를 포함한다.
비교기(241)는 복수의 마스터의 주소 버스로부터 디코딩 정보를 수신하여 우선 순위 레벨을 비교하고 마스터의 우선 순위 레벨에 따라 최우선 순위 마스터 번호를 카운터(242) 및 전송 길이 선택용 다중화기(243)로 출력한다(S110).
전송 길이 선택용 다중화기(243)는 비교기로부터 최우선 순위 마스터 번호를 수신하여 복수의 마스터의 주소 버스로부터 최우선 순위 마스터가 원하는 전송 길이를 선택하고, 선택한 전송길이를 카운터(242)로 출력한다(S120).
카운터(242)는 비교기(241)로부터 출력된 최우선 순위 마스터 번호와 다중화기(243)로부터 출력된 전송 길이를 카운트하고(S130), 카운트한 전송 길이에 해당하는 시간 동안 최우선 순위 마스터의 주소 버스가 슬레이브 주소 버스에 연결되도록 출력 스테이지(도 1의 230)를 제어한다(S140).
도 5 내지 도 7을 참조하여 본 발명의 실시예에 따른 동적인 우선 순위 기반 중재 방식의 데이터 처리의 예에 대해 설명한다.
도 5는 본 발명의 제1 실시예에 따른 동적인 우선순위 기반 중재 방식의 데이터 처리를 개략적으로 나타내는 도면이다. 도 6은 본 발명의 제2 실시예에 따른 라운드 로빈 중재 방식의 데이터 처리를 개략적으로 나타내는 도면이다. 도 7은 본 발명의 제3 실시예에 따른 고정된 우선 순위 기반 중재 방식의 데이터 처리를 개략적으로 나타내는 도면이다.
도 5에 도시한 바와 같이, 주소 버스에 연결되어 데이터 전송을 요청한 마스터는 상태 값이 1인 마스터 번호 M0, M2, M4, M6이다. 데이터 전송을 요청한 마스터가 원하는 전송 길이(430)는 각각 2(M0), 4(M2), 2(M4), 8(M6)이며, 데이터 전송 을 요청한 마스터들의 우선순위(420)는 각각 2(M0), 0(M2), 3(M4), 1(M6)이다.
여기에서 데이터 전송을 요청한 마스터가 원하는 우선 순위(420)는 레벨이 작을수록 우선 순위가 높고, 레벨이 클수록 우선 순위가 낮다. 그러므로 전송을 요청한 마스터의 우선 순위(420)는 낮은 레벨 순으로 M2(0), M6(1), M0(2), M4(3) 순서가 된다. 그리고 데이터 전송을 요청한 마스터가 원하는 전송 길이(430)는 각각 4(M2), 8(M6), 2(M0), 2(M4)이므로 중재기는 우선 순위(420)에 따라 순서대로 해당하는 마스터의 전송 길이(430)만큼 마스터를 선택한다.
만약, 마스터가 동일한 우선 순위 레벨을 중재기에 알리는 경우 도 6에 도시한 바와 같이, 중재기는 기아현상을 피하기 위해 모든 마스터가 동일하게 데이터를 전송 할 수 있도록 라운드 로빈 중재 방식을 취하게 된다.
즉, 마스터들의 우선 순위 레벨이 모두 0으로 동일하기 때문에 중재기는 마스터 우선 순위 방식을 대신하여 라운드 로빈 방식에 따라 M0(0), M2(0), M4(0), M6(0)를 번갈아 전송 길이 1만큼 선택하게 된다.
또한 마스터들의 우선 순위를 0(M0), 1(M2), 2(M4), 3(M6)으로 고정하면 도 7에 도시한 바와 같이, 고정된 우선 순위에 따라 마스터를 순차적으로 선택하여 데이터 전송을 수행하게 된다.
본 발명의 실시예는 이상에서 설명한 장치 및/또는 방법을 통해서만 구현이 되는 것은 아니며, 본 발명의 실시예의 구성에 대응하는 기능을 실현하기 위한 프로그램, 그 프로그램이 기록된 기록 매체 등을 통해 구현될 수도 있으며, 이러한 구현은 앞서 설명한 실시예의 기재로부터 본 발명이 속하는 기술분야의 전문가라면 쉽게 구현할 수 있는 것이다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
본 발명의 실시예에 따르면, 중재기를 이용한 동적인 우선순위 기반 중재 방법은 마스터가 자신이 원하는 우선 순위 레벨 및 전송 길이를 중재기로 알려주고, 중재기는 마스터가 알려준 마스터의 우선 순위 레벨 및 전송 길이에 따라 마스터를 선택함으로써 효율적으로 데이터를 전송할 수 있다.
또한, 고정된 우선 순위 방식 및 라운드 로빈 중재 방식도 동시에 제공할 수 있다.

Claims (6)

  1. 복수의 마스터와 복수의 슬레이브 사이에 형성되는 버스 매트릭스에서, 상기 복수의 마스터의 주소 버스 중에서 하나의 주소 버스를 상기 복수의 슬레이브의 주소 버스 중에서 하나의 슬레이브의 주소 버스에 연결하는 출력 스테이지를 제어하는 방법에 있어서,
    상기 버스 매트릭스는 상기 복수의 슬레이브의 주소 버스에 대응하는 복수의 중재기를 포함하며, 상기 방법은 상기 복수의 중재기를 이용하여 상기 출력 스테이지를 제어하고,
    상기 복수의 마스터의 주소 버스로부터 상기 복수의 마스터의 우선 순위 정보를 수신하고 우선 순위 레벨을 비교하여 최우선 순위의 마스터의 번호를 선택하는 단계;
    상기 최우선 순위의 마스터 번호에 해당하는 전송 길이를 상기 복수의 마스터의 주소 버스로부터 선택하는 단계; 및
    상기 최우선 순위의 마스터 번호를 상기 전송 길이만큼 상기 출력 스테이지에 출력하여 상기 출력 스테이지가 상기 최우선 순위의 마스터 번호의 주소 버스를 상기 전송 길이만큼 복수의 슬레이브의 주소 버스 중에서 상기 하나의 슬레이브 주소 버스에 연결하도록 제어하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서,
    상기 최우선 순위의 마스터의 번호를 선택하는 단계는,
    상기 최우선 순위의 마스터가 복수 개가 있는 경우 상기 최우선 순위의 마스터의 복수 개를 번갈아 선택하는 단계를 포함하는 방법.
  3. 복수의 마스터의 주소 버스 중에서 하나의 주소 버스를 복수의 슬레이브의 주소 버스 중에서 하나의 슬레이브의 주소 버스에 연결하는 출력 스테이지를 제어하는 중재기에 있어서,
    상기 복수의 마스터의 주소 버스로부터 상기 복수의 마스터의 우선 순위 정보를 수신하고 우선 순위 레벨을 비교하여 최우선 순위의 마스터의 번호를 선택하는 비교기;
    상기 최우선 순위의 마스터의 번호에 해당하는 전송 길이를 상기 복수의 마스터의 주소 버스로부터 선택하는 다중화기; 및
    상기 최우선 순위의 마스터 번호를 상기 전송 길이를 상기 출력스테이지에 출력하여 상기 출력 스테이지가 상기 최우선 순위의 마스터의 번호의 주소 버스를 상기 전송 길이에 해당하는 시간 동안 상기 복수의 슬레이브의 주소 버스 중에서 상기 하나의 슬레이브 주소 버스에 연결하도록 하는 카운터
    를 포함하고
    상기 중재기는 상기 복수의 슬레이브의 주소 버스에 대응하는 복수의 중재기들 중 하나인 중재기.
  4. 제3항에 있어서,
    상기 최우선 순위의 마스터의 번호를 선택하는 비교기는,
    상기 최우선 순위의 마스터가 복수 개가 있는 경우 상기 최우선 순위의 마스터의 복수 개를 번갈아 선택하는 중재기.
  5. 복수의 마스터와 복수의 슬레이브 사이에 형성되는 버스 매트릭스에서, 상기 복수의 마스터 간의 우선 순위를 알리기 위한 디코딩 정보를 생성하는 방법에 있어서,
    상기 버스 매트릭스에 상기 복수의 마스터와 복수의 슬레이브 사이에 복수의 중재기가 형성되어 있으며,
    상기 방법은,
    상기 복수의 마스터의 우선 순위 레벨을 복수의 디코딩 정보에 각각 할당하는 단계;
    상기 복수의 마스터가 전송할 전송 길이를 상기 복수의 마스터의 수만큼 각각의 상기 복수의 디코딩 정보에 할당하는 단계; 및
    상기 복수의 디코딩 정보를 상기 복수의 마스터의 주소 버스를 통해 상기 복수의 중재기에 각각 전송하는 단계
    를 포함하는 방법.
  6. 제5항에 있어서,
    상기 마스터가 데이터를 전송하길 원하는 슬레이브 번호를 상기 디코딩 정보에 할당하는 단계를 더 포함하는 방법.
KR1020070023995A 2006-12-01 2007-03-12 마스터와 슬레이브 사이의 버스 전송을 제어하는 방법 및중재기 KR100857906B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060120768 2006-12-01
KR20060120768 2006-12-01

Publications (2)

Publication Number Publication Date
KR20080050190A KR20080050190A (ko) 2008-06-05
KR100857906B1 true KR100857906B1 (ko) 2008-09-10

Family

ID=39805687

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070023995A KR100857906B1 (ko) 2006-12-01 2007-03-12 마스터와 슬레이브 사이의 버스 전송을 제어하는 방법 및중재기

Country Status (1)

Country Link
KR (1) KR100857906B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5778200A (en) 1995-11-21 1998-07-07 Advanced Micro Devices, Inc. Bus arbiter including aging factor counters to dynamically vary arbitration priority
JP2000029820A (ja) 1998-07-09 2000-01-28 Toshiba Corp バス間制御方法ならびに装置
KR20030056567A (ko) * 2001-12-28 2003-07-04 한국전자통신연구원 다중 프로세서와 주변 블록을 갖는 시스템 칩을 위한 버스구조
KR20070122089A (ko) * 2006-06-23 2007-12-28 삼성전자주식회사 버스 중재 장치 및 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5778200A (en) 1995-11-21 1998-07-07 Advanced Micro Devices, Inc. Bus arbiter including aging factor counters to dynamically vary arbitration priority
JP2000029820A (ja) 1998-07-09 2000-01-28 Toshiba Corp バス間制御方法ならびに装置
KR20030056567A (ko) * 2001-12-28 2003-07-04 한국전자통신연구원 다중 프로세서와 주변 블록을 갖는 시스템 칩을 위한 버스구조
KR20070122089A (ko) * 2006-06-23 2007-12-28 삼성전자주식회사 버스 중재 장치 및 방법

Also Published As

Publication number Publication date
KR20080050190A (ko) 2008-06-05

Similar Documents

Publication Publication Date Title
KR910001790B1 (ko) 디지탈 컴퓨터 시스템에서의 통신로 제어 할당용 중재 장치 및 이의 중재 방법
US6032178A (en) Method and arrangement for data transmission between units on a bus system selectively transmitting data in one of a first and a second data transmission configurations
KR100368948B1 (ko) 가변 우선순위와 공정성을 사용하는 개선된 버스 중재자
US6848015B2 (en) Arbitration technique based on processor task priority
US20060195641A1 (en) Method and apparatus for assigning bus grant requests
KR100644596B1 (ko) 버스 시스템 및 그 버스 중재방법
US20070067527A1 (en) Data transfer bus system connecting a plurality of bus masters
KR100480605B1 (ko) 네트워크 제어기의 송신부 버퍼 및 수신부 버퍼를제어하는 방법 및 네트워크 제어기
US8499113B2 (en) Circuit configurations and method for controlling a data exchange in a circuit configuration
US20080313365A1 (en) Controlling write transactions between initiators and recipients via interconnect logic
US7689746B2 (en) Bus system employing an arbiter
KR100757791B1 (ko) 공유 자원 중재 프로토콜 방법 및 중재기
KR100857906B1 (ko) 마스터와 슬레이브 사이의 버스 전송을 제어하는 방법 및중재기
US7130946B2 (en) Configuration and method having a first device and a second device connected to the first device through a cross bar
JP4104939B2 (ja) マルチプロセッサシステム
KR20080080538A (ko) 데이터 송신 버스에 액세스하는 방법, 대응하는 디바이스및 시스템
US7995607B2 (en) Arbiter for a serial bus system
JP4898527B2 (ja) リソース使用管理装置、リソース使用管理システム及びリソース使用管理装置の制御方法
JP5417305B2 (ja) 情報処理装置
JP4033707B2 (ja) Ｉｃカード及びその制御方法
JP2765484B2 (ja) システムバス制御回路
US20050149655A1 (en) Bus allocation method and apparatus
EP1459191B1 (en) Communication bus system
US7117281B1 (en) Circuit, system, and method for data transfer control for enhancing data bus utilization
US20050050253A1 (en) Programmable bus arbitration

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee